JP4045262B2 - Ｒｏｍテスト方法及びｒｏｍテスト回路 - Google Patents
Ｒｏｍテスト方法及びｒｏｍテスト回路 Download PDFInfo
- Publication number
- JP4045262B2 JP4045262B2 JP2004196183A JP2004196183A JP4045262B2 JP 4045262 B2 JP4045262 B2 JP 4045262B2 JP 2004196183 A JP2004196183 A JP 2004196183A JP 2004196183 A JP2004196183 A JP 2004196183A JP 4045262 B2 JP4045262 B2 JP 4045262B2
- Authority
- JP
- Japan
- Prior art keywords
- rom
- data
- output
- roms
- test circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/38—Response verification devices
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
Description
この発明は、Read Only Memory ( 以下 ROM )のテスト方法及びそのテスト回路に関する。
図５は、従来のROMテスト方法の一例を示す回路図であり、図６は、図５の回路を用いてROMのテストを行う手順を示すタイムチャートである。従来は、先ず、ROM１のチップ選択信号であるCS_1及び出力ゲートをイネーブルにするOE_1を有効として、ROM1の全アドレス空間アクセスし、そのデータを端子に出力して、期待値と比較することによりROM1のチェック行った後、ROM2、ROM3について同様のテストを繰り返すことによりテストを行っていた。
特許文献１には、別のテスト方法として、複数のROMを内蔵した半導体集積回路において、入力されたアドレスデータに対応した複数のROMブロックからの読み出しデータを加算、又は減算し、その結果をバッファを介して出力端子に出力して期待値と照合することによりROMデータのチェックを行っていた。
しかしながら、図５，６に示した従来のテスト方法では、テスト時間が搭載ROMの数に比例して増大し、製造コスト増に繋がっていた。また、特許文献１に記載した方法では、複数のROMから出力されるデータを加算又は減算し、その結果と期待値とを照合する方法であるため、データの一部に誤りがある場合でも加算或いは減算結果においては、期待値と一致する場合があるため、ROMデータの誤りを正しくチェックできないという欠点があった。
この発明においては、複数個のROMに書き込まれたデータをテストするROMテスト方法において、特定のROMの出力データに基づいて、テスト対象のその他のROMデータの出力を選択することによりROMのテストを行うようにしている。
この発明においては、複数のテスト対象ROMの中の特定のROMデータにより、テスト対象のその他のROMデータを確認する方法であるので、テスト対象のその他のROMデータを確認する時間内で、特定ROMのデータも確認されることになり、その分テスト時間が短縮される。
以下、図面を参照して、この発明のROMテスト方法及びROMテスト回路について詳細に説明する。
実施例１
図１は、実施例１におけるROMテスト回路の構成を示すブロック図であり、図２は、図１のROMテスト回路を用いたROMテスト時のタイムチャートである。
図１は、実施例１におけるROMテスト回路の構成を示すブロック図であり、図２は、図１のROMテスト回路を用いたROMテスト時のタイムチャートである。
ROM1（１０）、ROM2（１２）のm bit幅の出力データはm個のセレクター群A（１６）の”0”側、或いは“1”側に接続されている。ROM３（１４）のm bit幅の非反転出力データはm個のセレクター群Bの”０”側に接続され、m個のインバータ群１３を介した反転出力データは同じm個のセレクター群Bの”１”側に接続される。このセレクター群Bの制御信号は、制御LSI端子１７より供給され、このセレクター群Bのmビットの出力が、セレクター群Aの各bitの制御信号として接続される。セレクター群Aのmビットの出力は、m個のLSI端子１５に接続される。
上記構成のROMテスト回路の動作は次のようになる。すなわち、先ず制御LSI端子から”０”レベルの信号が入力されると、セレクターB群においては、”０”側のデータが選択され、非反転のROM３のデータが選択され、このデータがセレクターA群の制御信号として接続される。この状態で、各ROMに共通に接続されたアドレス端子にROMの全アドレス空間に対応するアドレスが入力されると、ROM３からの出力データに応じてセレクターA群に接続された”０”側（ROM1の出力データ）或いは”１”側（ROM2の出力データ）のデータが選択されてLSI端子群に出力され、セレクターA群の制御信号に応じて、ROM1の期待値或いはROM2の期待値と比較される。尚、このとき各ＲＯＭのチップ選択信号ＣＳ＿１〜ＣＳ＿３はテスト期間中有効としておけばよい。
次に、制御LSI端子からの制御信号を”１”として同様のテストを繰り返す。この場合、セレクターB群の出力として、ROM3の反転データが選択され、このデータがセレクターA群の制御信号として入力されるので、前回のテストにおいて選択されなかったアドレスに対応するROM1或いはROM2のデータがセレクターA群を介して出力され、同様に、期待値と比較される。
以上説明したように、このテスト回路を用いたテスト方法によれば、ROM3のデータに応じて、ROM１、ROM ２のデータを選択して確認していることになる。これにより、ROM1、ROM2のデータを確認する時間内で、ROM 3のデータも確認していることになり、テスト時間を短縮され、製造コストを低減することが可能となる。
実施例２
図３は、実施例２におけるROMテスト回路の構成を示すブロック図であり、図４は、図３のROMテスト回路を用いたROMテスト時の動作を示すタイムチャートである。
図３は、実施例２におけるROMテスト回路の構成を示すブロック図であり、図４は、図３のROMテスト回路を用いたROMテスト時の動作を示すタイムチャートである。
この実施例２と実施例１との相違点は、セレクターＢ群の制御信号を外部から入力する代わりに制御レジスタ１９を用いた点であり、外部から制御信号”０”、”１”を入力する代わりに、制御レジスタ１９の出力信号を”０”或いは”１”に切り換えて出力するように構成している。その他の構成要素及び基本動作は実施例１の場合と同様である。
この実施例２においては、実施例１における効果に加えて、外部とのインターフェースに必要な端子数を削減することが出来るという効果もある。
１０ ROM1
１２ ROM2
１３ インバータ群
１４ ROM3
１５ LSI端子群
１６ セレクター群A
１７ 制御LSI端子
１８ セレクター群B
１９ 制御レジスタ
１２ ROM2
１３ インバータ群
１４ ROM3
１５ LSI端子群
１６ セレクター群A
１７ 制御LSI端子
１８ セレクター群B
１９ 制御レジスタ
Claims (4)
- 三個のROMに書き込まれたデータをテストするROMテスト方法において、
前記三個のROMのうちの特定のROMの出力データに基づいて、前記三個のROMのうちの前記特定のROM以外の二個のROMから出力されたデータの一方を選択し、前記選択された一方の出力データと期待値とを比較し、前記特定のROMの出力データの反転データに基づいて、前記二個のROMから出力されたデータの他方を選択し、前記選択された他方の出力データと期待値とを比較することによってROMのテストを行うことを特徴とするROMテスト方法。 - 複数個のROMに書き込まれたデータをテストするROMテスト回路において、
特定のROMの出力データ及びその反転データを選択する為の第一の選択手段と、
テスト対象のその他のROMの出力データを選択する為の第二の選択手段とを備え、
前記第一の選択手段からの出力データを前記第二の選択手段の選択制御信号として使用したことを特徴とするROMテスト回路。 - 請求項２記載のROMテスト回路において、前記第一の選択手段に於ける入力データを選択する制御信号は、外部から入力された制御信号であることを特徴とする請求項２記載のROMテスト回路。
- 請求項２記載のROMテスト回路において、前記第一の選択手段に於ける入力データを選択する制御信号は、内部の制御レジスタにより出力される信号であることを特徴とする請求項２記載のROMテスト回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004196183A JP4045262B2 (ja) | 2004-07-02 | 2004-07-02 | Ｒｏｍテスト方法及びｒｏｍテスト回路 |
| US11/107,873 US7403437B2 (en) | 2004-07-02 | 2005-04-18 | ROM test method and ROM test circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004196183A JP4045262B2 (ja) | 2004-07-02 | 2004-07-02 | Ｒｏｍテスト方法及びｒｏｍテスト回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2006018932A JP2006018932A (ja) | 2006-01-19 |
| JP4045262B2 true JP4045262B2 (ja) | 2008-02-13 |
Family
ID=35513731
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004196183A Expired - Fee Related JP4045262B2 (ja) | 2004-07-02 | 2004-07-02 | Ｒｏｍテスト方法及びｒｏｍテスト回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7403437B2 (ja) |
| JP (1) | JP4045262B2 (ja) |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE3820728A1 (de) * | 1988-06-18 | 1989-12-21 | Philips Patentverwaltung | Verfahren zum pruefen eines festwertspeichers und anordnung zur durchfuehrung des verfahrens |
| JPH02298877A (ja) | 1989-03-13 | 1990-12-11 | Fujitsu Ltd | 集積回路の自動テスト回路生成方法 |
| JPH0393098A (ja) * | 1989-09-04 | 1991-04-18 | Sharp Corp | 集積回路 |
| JPH0652697A (ja) | 1992-07-29 | 1994-02-25 | Kawasaki Steel Corp | 誤り訂正機能付半導体メモリ |
| JPH08184645A (ja) | 1994-12-28 | 1996-07-16 | Nec Corp | 半導体集積回路及びそのテスト方法 |
| US6081908A (en) * | 1997-01-31 | 2000-06-27 | Kawasaki Steel Corporation | Test method of one chip micro-computer and one chip micro-computer for conducting the test |
| JP2944578B2 (ja) * | 1997-06-13 | 1999-09-06 | 日本電気アイシーマイコンシステム株式会社 | Ｒｏｍテスト回路 |
| US6389564B1 (en) * | 1999-07-26 | 2002-05-14 | United Microelectronics Corp. | DRAM circuit having a testing unit and its testing method |
| US6917215B2 (en) * | 2002-08-30 | 2005-07-12 | Matsushita Electric Industrial Co., Ltd. | Semiconductor integrated circuit and memory test method |
| JP4229715B2 (ja) * | 2003-01-29 | 2009-02-25 | Ｎｅｃエレクトロニクス株式会社 | テスト回路及び半導体装置 |
-
2004
- 2004-07-02 JP JP2004196183A patent/JP4045262B2/ja not_active Expired - Fee Related
-
2005
- 2005-04-18 US US11/107,873 patent/US7403437B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7403437B2 (en) | 2008-07-22 |
| US20060002207A1 (en) | 2006-01-05 |
| JP2006018932A (ja) | 2006-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100653296B1 (ko) | 메모리를 구비한 반도체 장치 및 메모리 테스트 방법 | |
| US20050157565A1 (en) | Semiconductor device for detecting memory failure and method thereof | |
| KR20100055036A (ko) | 컴팩트 테스트 회로 및 그를 갖는 집적 회로 | |
| US7363565B2 (en) | Method of testing apparatus having master logic unit and slave logic unit | |
| US8671317B2 (en) | Built-in self test circuit and designing apparatus | |
| US7484147B2 (en) | Semiconductor integrated circuit | |
| JP2007272982A (ja) | 半導体記憶装置およびその検査方法 | |
| JP4045262B2 (ja) | Ｒｏｍテスト方法及びｒｏｍテスト回路 | |
| KR100894504B1 (ko) | 메모리 셀프테스트 비교용 회로 및 상기 메모리 셀프테스트비교용 회로를 구비하는 ｓｏｃ | |
| JP4051008B2 (ja) | 半導体装置 | |
| JP2007335809A (ja) | 半導体装置及び半導体装置の動作制御方法 | |
| US7013369B2 (en) | Memory control circuit outputting contents of a control register | |
| JP3606788B2 (ja) | 半導体集積回路および半導体集積回路の検査方法 | |
| JP2007265518A (ja) | デコーダのテスト回路 | |
| JP3341772B1 (ja) | 半導体集積回路 | |
| KR100214315B1 (ko) | 에이직(asic) 내장 메모리의 성능검증회로 | |
| JP4985462B2 (ja) | 集積回路、集積回路の動作試験方法および動作試験プログラム | |
| JP2013064621A (ja) | Ｒｏｍテスト時間の短縮方法 | |
| JP4660115B2 (ja) | テストモード設定回路 | |
| JP2006079678A (ja) | メモリテスト回路およびメモリテスト方法 | |
| JP5359033B2 (ja) | テスト装置、テスト方法および集積回路 | |
| JP2006139878A (ja) | メモリテスト回路 | |
| CN118366507A (zh) | 输入缓冲器的电压校准功能测试电路检查方法及设备 | |
| JP2000259441A (ja) | デバッグ回路 | |
| JP2000509874A (ja) | 集積化メモリに対する自己検査 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20060923 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060929 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20061013 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061027 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070807 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071002 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071030 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071119 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |