JP4042239B2 - エンコーダパルス発生装置 - Google Patents
エンコーダパルス発生装置 Download PDFInfo
- Publication number
- JP4042239B2 JP4042239B2 JP36265598A JP36265598A JP4042239B2 JP 4042239 B2 JP4042239 B2 JP 4042239B2 JP 36265598 A JP36265598 A JP 36265598A JP 36265598 A JP36265598 A JP 36265598A JP 4042239 B2 JP4042239 B2 JP 4042239B2
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- pulse
- signal
- outputting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Analogue/Digital Conversion (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、位置検出器を組込んだサーボモータとこれを制御するサーボドライバを使用したサーボシステムにおいて、サーボドライバ等に内蔵され位置検出器より得られる位置情報より３相のパルス列信号を出力するパルス発生器に関するものである。
【０００２】
【従来の技術】
近年、サーボモータおよびサーボドライバを搭載した制御機器では、機器の高付加価値化として高機能化，高速化とともに多軸化が進む反面、機器の小型化が求められている。
【０００３】
図１２（ａ）は従来のサーボシステムを示す構成図であり、検出器８１を内蔵したサーボモータ８０とサーボドライバ８２より構成され、検出器から出力されるパルス列信号Ａ，Ｂ，Ｚ相はサーボドライバで受信され、モータ制御を行うと同時にサーボドライバの上位システムなどへ位置情報を伝達するため、Ａ，Ｂ，Ｚ相の出力を行う。図１２（ｂ）は、図１２（ａ）における位置検出器から出力される信号Ａ，Ｂ，Ｚ相の動作波形を示す図であり、回転方向により互いに位相差をもつＡ，Ｂ相と一回転に１パルス出力するＺ相からなる。
【０００４】
図１３（ａ）は、検出した位置情報をシリアルデータとして出力する検出器８１を使用したサーボシステムを示す構成図であり、図１３（ｂ）は、図１３（ａ）における検出器８１から出力されるシリアルデータおよびこのデータを受信したときの動作を示す図であり、一定周期間隔で出力されるシリアルデータｘ、ｙ、ｚはシリアルデータの出力が完結するたびにサーボドライバ側で受信され、受信したデータは位置または速度またはモータ電流制御等に使用されると同時にサーボドライバの上位システムなどへ位置情報を伝達するため、位置情報からなるシリアルデータの出力を行う。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の図１２に示す構成においてサーボシステムを多軸化した場合、軸数に応じて検出器から出力される信号線数が増大し、このため機器形状が大きくなり、また、信号線数が増大すると結線に要する作業工数の増大および信号断線による故障発生率が高くなり機器の信頼性を低下させる等の課題があった。
【０００６】
そこで、前記課題を解決するため、図１３に示す構成が提案されているが、この場合、検出器から出力される信号線数は図１２と比較すると少ないため前記課題への影響は減少するものの、図１２の構成にて使用できたＡ，Ｂ，Ｚ相を入力とする上位システムに対して位置情報伝達の互換性がなくなる課題があった。
【０００７】
本発明は上記従来の課題を解決するもので、検出器からの位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を生成することで、機器の省配線かつ上位システムとの信号伝達互換を実現するエンコーダパルス発生装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために本発明は、マイコンにより書き換え可能でパラメータ設定を保持する手段と、一定周期毎にタイミングパルスを出力する手段と、タイミングパルス毎に一定周期内でＣＷパルス列またはＣＣＷパルス列を出力する手段と、前記パラメータ設定をプリセット信号によりプリセット可能で前記ＣＷパルス列とＣＣＷパルス列より位相差をもつ２相信号Ａ，Ｂ相を出力する手段と、プリセット信号によりデータプリセット可能で前記ＣＷパルスおよびＣＣＷパルスの入力によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタと、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較し一致信号を出力する手段と、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較しＺ相を出力する手段と、前記レジスタ手段にて保持されているパラメータ設定と前記ＣＷパルス列とＣＣＷパルス列より電源投入後に最初にＺ相を出力するためのタイミング信号を出力する手段と、前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力する手段を備えたものである。
【０００９】
上記手段によって、省配線を目的とした位置情報を出力する検出器をサーボシステムに使用しても位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を容易に得ることができるため、省配線かつ上位システムとの情報伝達の互換が実現できる。
【００１０】
【発明の実施の形態】
上記課題を解決するために本発明は、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持するレジスタ手段と、一定周期毎にタイミングパルスを出力するタイミング信号発生手段と、前記タイミングパルスが入力されると前記レジスタ手段にて保持されているパラメータ設定により一定周期内でＣＷパルス列またはＣＣＷパルス列を出力する直列パルス発生手段と、前記レジスタ手段にて保持されているパラメータ設定をプリセット信号によりプリセット可能で前記ＣＷパルス列とＣＣＷパルス列より位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段と、プリセット信号によりデータプリセット可能で前記ＣＷパルスおよびＣＣＷパルスの入力によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタと、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較し一致信号を出力するディジタルコンパレータ手段と、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較しＺ相を出力するＺ相出力手段と、前記レジスタ手段にて保持されているパラメータ設定と前記ＣＷパルス列とＣＣＷパルス列より電源投入後に最初にＺ相を出力するためのタイミング信号を出力するＺ相出力タイミング発生手段と、前記レジスタ手段にて保持されているパラメータ設定と電源投入信号であるリセット信号と前記Ｚ相出力タイミング発生手段からの信号と前記ディジタルコンパレータ手段からの信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えたものである。
【００１１】
また、マイコンにより書き換え可能なレジスタで２相信号であるＡ相，Ｂ相および基準信号であるＺ相を再生出力するためのパラメータ設定を保持する第１のレジスタと、一定周期毎に発生するタイミングパルスにより前記第１のレジスタの内容を保持する第２のレジスタから構成されるレジスタ手段を備えたものである。
【００１２】
また、タイミングパルスが入力されるとレジスタ手段にて保持されている再生クロック周波数設定によりソースクロックのパルスを間引きするパルス間引き手段と、前記パルス間引き手段からの出力パルスを分周するパルス分周手段と、前記パルス分周手段からの出力パルスをカウントし前記レジスタ手段にて保持されているＡＢ相再生パルス数との一致を検出するパルスカウント手段と、前記パルスカウント手段からの一致信号と前記レジスタ手段にて保持されているＡＢ相再生方向設定よりＣＷパルス列またはＣＣＷパルス列を出力する方向弁別手段からなる直列パルス発生手段を備えたものである。
【００１３】
また、レジスタ手段にて保持されＡ相およびＢ相を出力するときの信号初期レベルであるＡＢ出力初期値と、このＡＢ出力初期値を電源投入後の最初にＺ相を出力するタイミングでデータプリセットし、ＣＷパルス列とＣＣＷパルス列により位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段を備えたものである。
【００１４】
また、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作下限および動作上限であるカウント下限値およびカウント上限値と、前記プリセッタブルアップダウンカウンタの内容と前記カウント下限値とを比較し一致信号を出力する第１のディジタルコンパレータと、前記プリセッタブルアップダウンカウンタの内容と前記カウント上限値とを比較し一致信号を出力する第２のディジタルコンパレータからなるディジタルコンパレータ手段を備えたものである。
【００１５】
また、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と、このＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容を比較しＺ相の出力、および電源投入後、最初にＺ相を出力するためのタイミング信号を検出するまでの間、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容との比較を無効としてＺ相を出力しないようにしたＺ相出力手段を備えたものである。
【００１６】
また、レジスタ手段にて保持され電源投入後、最初にＺ相を出力するまでの残りパルス数および最初にＺ相を出力する動作を許可／禁止する許可設定と、直列パルス発生手段からのＣＷパルス列またはＣＣＷパルス列のパルス数をカウントし前記残りパルス数と一致すると電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号またはＺ相ＣＣＷスタート信号を出力するＺ相出力タイミング発生手段を備えたものである。
【００１７】
さらに、レジスタ手段にて保持され電源投入直後のプリセッタブルアップダウンカウンタの値であるリセット初期値，Ｚ相をＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＷカウント初期値，Ｚ相をＣＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＣＷカウント初期値，プリセッタブルアップダウンカウンタの動作下限および動作上限の値であるカウント下限値およびカウント上限値と、電源投入時のリセット信号，Ｚ相ＣＷスタート信号，Ｚ相ＣＣＷスタート信号，カウント下限値一致信号，カウント上限値一致信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えたものである。
【００１８】
このように、検出器からのシリアルデータからなる位置情報を元にパルス列信号であるＡ，Ｂ，Ｚ相を再生することができる。
【００１９】
また、Ａ，Ｂ，Ｚ相の再生処理と並行して次回再生処理分のパラメータ設定を行うことができる。
【００２０】
また、Ａ，Ｂ，Ｚ相の再生に必要なＣＷパルスおよびＣＣＷパルスを任意の周波数で発生させることができる。
【００２１】
また、Ｚ相との位相合わせを任意に設定できるＡ，Ｂ相出力を行うことができる。
【００２２】
また、Ａ，Ｂ，Ｚ相の一回転分の動作範囲を検出することができる。
また、出力幅を任意に設定できるＺ相の出力、および初回Ｚ相出力まで不要なＺ相出力動作に対して出力禁止ができる。
【００２３】
また、初回Ｚ相出力のタイミングを発生させることができる。
さらに、初回Ｚ相出力位置設定およびＡ，Ｂ，Ｚ相の一回転分の動作範囲設定を行うことができる。
【００２４】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【００２５】
図１は本発明の実施例におけるエンコーダパルス発生装置の構成図であり、一定周期毎にタイミングパルス３０を出力するタイミング信号発生手段１と、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持するレジスタ手段２と、前記タイミングパルス３０が入力されると前記レジスタ手段２にて保持されているパラメータ設定により一定周期内でＣＷパルス列３４またはＣＣＷパルス列３５を出力する直列パルス発生手段３と、データプリセットが可能でＣＷパルス列３４またはＣＣＷパルス列３５により位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段４と、データプリセット可能で前記ＣＷパルス列３４またはＣＣＷパルス列３５によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタ５と、前記プリセッタブルアップダウンカウンタのカウントデータ３８と前記レジスタ手段２にて保持されプリセッタブルアップダウンカウンタの動作下限であるカウント下限値５４とを比較し下限値一致信号３９を出力する第１のディジタルコンパレータ１０と前記プリセッタブルアップダウンカウンタのカウントデータ３８と前記レジスタ手段２にて保持されプリセッタブルアップダウンカウンタの動作上限であるカウント上限値５５とを比較し上限値一致信号４０を出力する第２のディジタルコンパレータ１１からなるディジタルコンパレータ手段６と、前記レジスタ手段２にて保持されＺ相を出力する範囲を示すＺ相出力しきい値５６と前記プリセッタブルアップダウンカウンタのカウントデータ３８とを比較しＺ相を出力するＺ相出力手段７と、電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７を出力するＺ相出力タイミング発生手段８と、前記レジスタ手段２にて保持されているパラメータ設定の内、電源投入直後のプリセッタブルアップダウンカウンタの値であるリセット初期値５９とＺ相をＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＷカウント初期値６０とＺ相をＣＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＣＷカウント初期値６１とプリセッタブルアップダウンカウンタの動作下限および動作上限の値であるカウント下限値５４およびカウント上限値５５の中から電源投入時のリセット信号３１，Ｚ相ＣＷスタート信号３６，Ｚ相ＣＣＷスタート信号３７，カウント下限値一致信号３９，カウント上限値一致信号４０のいずれかにより前記プリセッタブルアップダウンカウンタ５へのプリセットデータ３２を選択し、同時にプリセット信号３３を出力するデータセレクタ手段９から構成されている。
【００２６】
以下本発明のエンコーダパルス発生装置の動作について図を用いて説明する。
図２（ａ）は本発明の実施例におけるレジスタ手段２の構成図であり、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持する第１のレジスタ１２と、前記タイミングパルス３０により前記第１のレジスタ１２の内容を保持する第２のレジスタ１３から構成される。
【００２７】
図２（ｂ）は本発明の実施例におけるレジスタ手段２の動作説明図であり、マイコンからの書込みタイミングパルス（負論理パルス）の立上りエッジでマイコンからのデータを第１のレジスタ１２で保持し、さらにタイミングパルス３０の立上りエッジで前記第１のレジスタ１２の内容を第２のレジスタ１３でさらに保持する。
【００２８】
このようにレジスタを２段構成にすることで、第２のレジスタ１３にてＡ，Ｂ，Ｚ相の出力処理をしている間に次のサイクルでＡ，Ｂ，Ｚ相の出力を行う設定値を第１のレジスタ１２に書込むことができる。
【００２９】
図３は本発明の実施例における直列パルス発生手段の構成図であり、タイミングパルス３０が入力されるとレジスタ手段２にて保持されているパラメータ設定の内、再生クロック周波数設定値５０にてソースクロックのパルスの間引きを行うパルス間引き手段１４と、このパルス間引き手段１４からの出力を１／Ｎ分周（Ｎは整数）するパルス分周手段１５と、このパルス分周手段１５からの出力をカウントしＡＢ相再生パルス数設定値５１と一致するとパルス出力停止を行うリミッタ信号を出力するパルスカウント手段１６と、前記パルス分周手段１５の出力とパルスカウント手段１６の出力とＡＢ相再生方向設定値５２より一定周期内でＣＷパルス列３４またはＣＣＷパルス列３５を出力する方向弁別手段１７から構成されている。
【００３０】
図４は本発明の実施例における２相パルス出力手段の構成図、図５は本発明の実施例における２相パルス出力手段の動作説明図であり、図４および図５を用いて構成および動作例について説明する。
【００３１】
まず、レジスタ手段２にて保持されＡ，Ｂ相を出力するときの信号初期レベルであるＡＢ出力初期値５３はＥＸ−ＯＲ素子１９を介して２ビットのプリセッタブルアップダウンカウンタ１８のＤ１，Ｄ０に入力され、さらに、電源投入後の最初にＺ相を出力するタイミング信号であるＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７をＡＮＤ素子２２を介して前記カウンタ１８の＿ＬＤに入力し、この信号が“Ｌ”かつＣＬＫの立上り変化で前記Ｄ１，Ｄ０の信号が前記カウンタ１８のＱ１，Ｑ０にプリセットされる。
【００３２】
例えば図５のａ点のように、ＡＢ出力初期値５３がＡ相初期値が“Ｈ”，Ｂ相初期値が“Ｌ”のときＺ相ＣＷスタート信号３６の“Ｌ”入力によりプリセット動作を行うとＡ相は“Ｈ”，Ｂ相は“Ｌ”が出力される。
【００３３】
次に、ＣＷパルス列３４とＣＣＷパルス列３５をＥＸ−ＯＲ素子２０とＡＮＤ素子２３とＩｎｖｅｒｔｅｒ素子２４を介して前記カウンタ１８のＥＮ，＿Ｕ／Ｄに信号を入力すると、＿Ｕ／Ｄが“Ｌ”かつＥＮが“Ｈ”かつＣＬＫの立上り変化でカウントアップ動作し、また、＿Ｕ／Ｄが“Ｈ”かつＥＮが“Ｈ”かつＣＬＫの立上り変化でダウンカウント動作を行う。
【００３４】
例えば図５のようにＣＷパルス列３４が４パルス、ＣＣＷパルス列３５が３パルス入力されるとＥＮおよび＿Ｕ／Ｄは図５のように変化し、ＣＬＫの立上り変化によりＱ１，Ｑ０が変化する。
【００３５】
次に前記カウンタ１８のＱ１，Ｑ０が変化するとＱ１，Ｑ０とＥＸ−ＯＲ素子２１により位相差をもつ２相信号であるＡ相およびＢ相が図５のように出力される。
【００３６】
図６（ａ）は本発明の実施例におけるＺ相出力タイミング手段の構成図であり、レジスタ手段２にて保持され電源投入後の初回Ｚ相を出力する動作を許可／禁止する許可設定値５８によりＺ相を出力するまでの残りパルス数設定値５７をｍビットのプリセッタブルダウンカウンタ２５にプリセットし、直列パルス発生手段３からのＣＷパルス列３４またはＣＣＷパルス列３５とＯＲ素子２７とＡＮＤ素子２８を介してパルス数をカウントし、前記残りパルス数５７と一致、即ち前記ダウンカウンタ２５の出力が“０”となると一致検出手段２６より電源投入後最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７を出力する構成となっている。
【００３７】
図６（ｂ）は本発明の実施例におけるＺ相出力タイミング手段８の動作説明図であり、残りパルス数５７が“２”の時の動作例である。
【００３８】
まず電源投入後の初回Ｚ相を出力する動作を許可／禁止する許可設定値５８が禁止状態、即ち“Ｌ”の場合、プリセッタブルダウンカウンタ２５はＺ相を出力するまでの残りパルス数設定値５７のプリセット動作をＣＬＫの立上り変化毎に行う。この場合、初回Ｚ相の出力動作は禁止状態のため一致検出手段２６の出力は無効状態となりＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”を保持する。
【００３９】
次に前記許可設定値５８が有効状態、即ち“Ｈ”になると前記カウンタ２５はＥＮが“Ｈ”かつＣＬＫの立上り変化毎にダウンカウント動作を行い、例えばＣＷパルス列３４が図６（ｂ）のように入力されると前記カウンタ２５は“２，１，０”と変化する。前記カウンタ２５が“０”となると一致検出手段２６により“０”との一致が検出され、この場合、ＣＷパルス列３４の入力にて“０”が検出されたためＺ相ＣＷスタート信号３６より“Ｌ”パルスが出力される。
【００４０】
図７は本発明の実施例における検出器からのシリアルデータ受信処理の動作説明図であり、検出器は一定周期毎に位置情報データ（絶対位置）Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆをシリアルデータとして出力し、受信側ではシリアルデータを受信後、１つ前の受信データとの差つまり変化量を検出することでＡ，Ｂ相を再生する設定値とし、また、検出器からの原点情報つまり位置情報の“０”を監視し原点までの量、即ち図７のｘを検出することでＺ相を再生する設定値を得ることができる。
【００４１】
以下、Ａ，Ｂ，Ｚ相を発生させる動作について詳しく説明をする。
図８は本発明の実施例におけるＡ，Ｂ相発生の動作説明図であり、図１におけるプリセッタブルアップダウンカウンタ５が８ビットの例を示す。
【００４２】
まず、電源投入によりリセット信号３１が“Ｌ”から“Ｈ”に変化するとデータセレクタ手段９によりリセット初期値５９、例えばプリセッタブルアップダウンカウンタが８ビット即ち“０〜２５５”の場合中間データである“１２８”がカウンタプリセットデータ３２として出力され、同時にカウンタプリセット信号３３が出力されプリセッタブルアップダウンカウンタ５のカウントデータ３８は“１２８”となる。
【００４３】
次にマイコンによりＡ，Ｂ相の出力設定値がレジスタ手段２に書き込まれ、さらにタイミング信号発生手段１よりタイミングパルス３０が（ａ）点にて発生すると、信号処理区間（ａ）〜（ｂ）点の間でＡ，Ｂ，Ｚ相を出力するための設定値が前記レジスタ手段２にて更新され、レジスタ手段２における再生クロック周波数設定値５０、ＡＢ相再生パルス数設定値５１、ＡＢ相再生方向設定値５２と直列パルス発生手段３により再生方向設定がＣＷ方向の場合、ＣＷパルス列３４が出力される。
【００４４】
ここで（ａ）〜（ｂ）点の間では許可設定値５８によりＺ相の出力は禁止されているためＺ相出力タイミング発生手段８から出力されるＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”のままであり、前記ＣＷパルス列３４はプリセッタブルアップダウンカウンタ５にてカウントされカウント値３８は“１２８”から“１３６”まで増加する。同時に前記ＣＷパルス列３４は２相パルス出力手段４により２相パルスに変換され図８に示すＡ相が進み位相のＡ，Ｂ相が出力される。
【００４５】
さらに、（ｂ）〜（ｃ）点の間で再生出力するための設定が（ａ）〜（ｂ）点の間でレジスタ手段２に書込まれ、タイミングパルス３０が（ｂ）点で発生するとレジスタ手段２に書き込まれたＡＢ相再生方向設定値５２がＣＣＷの場合、直列パルス発生手段３からはＣＣＷパルス列３５が出力される。
【００４６】
この場合も前記同様（ｂ）〜（ｃ）点の間では許可設定値５８によりＺ相の出力は禁止されているためＺ相出力タイミング発生手段８から出力されるＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”のままとなり、前記ＣＣＷパルス列３５はプリセッタブルアップダウンカウンタ５にてカウントされカウントデータ３８は“１３６”から“１２８”まで減少する。同時に前記ＣＣＷパルス列３５は２相パルス出力手段４により２相パルスに変換され図８に示すＡ相が遅れ位相のＡ，Ｂ相が出力される。
【００４７】
以上がＡ，Ｂ相を再生する場合の動作例である。次に電源投入後、Ｚ相を出力する場合の動作例について説明する。
【００４８】
図９は本発明の実施例におけるＡ，Ｂ，Ｚ相発生の動作説明図である。
まず、電源投入によりリセット信号３１が“Ｌ”から“Ｈ”に変化すると図８と同様にプリセッタブルアップダウンカウンタ５の出力３８は“１２８”となる。
【００４９】
次にマイコンによりＡ，Ｂ相およびＺ相の出力設定値がレジスタ手段２に書き込まれ、さらにタイミング信号発生手段１よりタイミングパルス３０が（ａ）点にて発生すると図８と同様に直列パルス発生手段３によりＣＷパルス列３４が出力される。
【００５０】
ここで（ａ）〜（ｂ）点の間においてＺ相出力動作が許可設定値５８により許可され電源投入後、最初にＺ相を出力するまでの残りパルス数設定値５７が有効になると Ｚ相出力タイミング発生手段８において前記ＣＷパルス列３４のパルス数をカウントし残りパルス数５７と一致即ちＺ相出力タイミング発生手段８内のダウンカウンタ２５が“０”になると、ここでは電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６（負論理のパルス）が出力される。
【００５１】
このＺ相ＣＷスタート信号３６によりデータセレクタ手段９ではＺ相ＣＷカウント初期値６０がカウンタプリセットデータ３２として選択され、同時にカウンタプリセット信号３３が出力されプリセッタブルアップダウンカウンタ５の出力であるカウントデータ３８はＣＷカウント初期値６０となる。
【００５２】
ここでカウント下限値５４、カウント上限値５５、Ｚ相ＣＷカウント初期値６０、Ｚ相ＣＣＷカウント初期値６１は１回転当りのＡ，Ｂ相の分解能とＺ相出力しきい値５６により決まる値であり、（表１）となる。
【００５３】
【表１】
【００５４】
例えば１回転当りの分解能が“２５６”，Ｚ相出力しきい値が“０”の場合、カウント下限値は“０”，カウント上限値は“２５５”，Ｚ相ＣＷカウント初期値６０は“２５５”，Ｚ相ＣＣＷカウント初期値６１は“０”となり、カウンタ値が“０，２５５”のときＺ相が“Ｈ”となる。また、Ｚ相出力しきい値が“１”の場合、カウント下限値は“０”，カウント上限値は“２５５”，Ｚ相ＣＷカウント初期値６０は“２５４”，Ｚ相ＣＣＷカウント初期値６１は“１”となり、カウンタ値が“１，０，２５５，２５４”のときＺ相が“Ｈ”となる。
【００５５】
Ｚ相出力しきい値５６が“０”でカウントデータ３８がＣＷカウント初期値６０“２５５”になることでＺ相出力手段７ではＺ相“Ｈ”を出力し、また、第２のディジタルコンパレータ１１ではカウントデータ３８とカウント上限値５５が一致するので上限値一致信号４０が“Ｈ”となる。
【００５６】
さらに前記Ｚ相ＣＷスタート信号３６により２相パルス出力手段４ではＡＢ出力初期値５３がＡ，Ｂ相の初期値としてセットされる。例えばＡＢ出力初期値５３がＡ相＝“Ｈ”，Ｂ相＝“Ｌ”のとき、Ａ，Ｂ，Ｚ相出力はそれぞれ“Ｈ”，”Ｌ“，”Ｈ“となり、また、ＡＢ出力初期値５３がＡ相＝“Ｈ”，Ｂ相＝“Ｈ”のとき、Ａ，Ｂ，Ｚ相出力はそれぞれ“Ｈ”，”Ｈ“，”Ｈ“となる。
【００５７】
引き続きＣＷパルス列３４のパルスが継続し、上限値一致信号４０が“Ｈ”の状態でＣＷパルス列３４の入力が続くとデータセレクタ手段９ではカウントプリセットデータ３２としてカウント下限値５４、即ち“０”を選択しプリセッタブルアップダウンカウンタ５にプリセットする。このときＺ相出力手段７ではカウントデータ３８が“０”のためＺ相“Ｈ”を出力し、また、第１のディジタルコンパレータ１０ではカウントデータ３８とカウント下限値５４が一致するので下限値一致信号３９が“Ｈ”となる。
【００５８】
このようにしてＡ，Ｂ，Ｚ相の出力および位相合わせが行われる。なお、ＣＣＷ方向でＺ相を初めて出力する場合はＺ相ＣＣＷスタート信号３７によりＺ相ＣＣＷカウント初期値６１が選択され、上記と同様の処理が行われる。
【００５９】
次に（ｂ）〜（ｃ）点の間でＣＣＷ方向のＡ，Ｂ，Ｚ相出力設定をした場合、直列パルス発生手段３よりＣＣＷパルス列３５が出力され、プリセッタブルアップダウンカウンタ５によりカウントダウンが行われ、カウントデータ３８がＺ相出力しきい値５６に該当する期間、即ちカウントデータ３８が“０”，“２５５”の間Ｚ相が“Ｈ”となり、図９に示す動作波形が得られる。
【００６０】
図１０は本発明の実施例におけるＣＷ時のＺ相発生の動作説明図であり、電源投入後、最初のＺ相を出力する（ａ）点まではカウントデータ３８は増加方向に変化し、このときＺ相出力動作は禁止状態であり、（ａ）点にてＺ相出力動作が許可されるとプリセッタブルアップダウンカウンタ５は初期化され、以降カウントデータ３８とＺ相出力手段７によりカウントデータ３８が“０”および“ｎ−１”のときＺ相“Ｈ”を出力する。
【００６１】
ここで、電源投入後（ａ）点までＺ相出力を禁止しているのはＺ相再生許可設定５８が有効でない状態で、仮にカウントデータ３８がＺ相出力手段７におけるＺ相出力しきい値５６を満足すると正規と異なる誤ったＺ相を出力することになるので、この誤出力を防ぐためである。
【００６２】
図１１は本発明の実施例におけるＣＣＷ時のＺ相発生の動作説明図であり、電源投入後、最初のＺ相を出力する（ａ）点まではカウントデータ３８は減少方向に変化し、このときＺ相出力は禁止状態であり、（ａ）点にてＺ相出力動作が許可されるとプリセッタブルアップダウンカウンタ５は初期化され、以降カウントデータ３８とＺ相出力手段７によりカウントデータ３８が“０”および“ｎ−１”のときＺ相“Ｈ”を出力する。
【００６３】
以上のように電源投入後、最初のＺ相とＡ，Ｂ相との位相合わせを完了すれば以降はカウントデータ３８とＺ相出力しきい値５６との比較でＺ相の出力を行うことができる。
【００６４】
【発明の効果】
上記の実施例から明らかなように、請求項１記載の発明によれば、検出器からのシリアルデータからなる位置情報を元にパルス列信号であるＡ，Ｂ，Ｚ相を再生することができる。
【００６５】
また、請求項２記載の発明によれば、パルス列信号Ａ，Ｂ，Ｚ相を再生処理中でもパラメータ設定の書き換えができる。
【００６６】
また、請求項３記載の発明によれば、Ａ，Ｂ，Ｚ相を再生出力する周波数，パルス数，出力方向を任意に設定できる。
【００６７】
また、請求項４記載の発明によれば、Ａ，Ｂ相の出力位相を任意に設定できる。
【００６８】
また、請求項５記載の発明によれば、一回転あたりの出力パルス動作範囲を任意に設定できる。
【００６９】
また、請求項６および請求項７記載の発明によれば、Ｚ相の出力幅および出力禁止有無を任意に設定できる。
【００７０】
また、請求項８記載の発明によれば、Ａ，Ｂ相とＺ相の出力タイミングを合わせることができる。
【００７１】
また、請求項９記載の発明によれば、電源投入および動作シーケンスに応じてＡ，Ｂ，Ｚ相を出力するためのカウンタデータを任意に設定できる。
【００７２】
このようにして、省配線を目的とした位置情報を出力する検出器をサーボシステムに使用しても位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を容易に得ることができるため、省配線かつ上位システムとの情報伝達の互換をしつつ、サーボシステムの信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例のエンコーダパルス発生装置の構成図
【図２】（ａ）本発明の実施例のレジスタ手段の構成図
（ｂ）同動作説明図
【図３】本発明の実施例の直列パルス発生手段の構成図
【図４】本発明の実施例の２相パルス出力手段の構成図
【図５】発明の実施例の２相パルス出力手段の動作説明図
【図６】（ａ）本発明の実施例のＺ相出力タイミング手段の構成図
（ｂ）同動作説明図
【図７】本発明の実施例の検出器からのデータ受信処理動作説明図
【図８】本発明の実施例のＡ，Ｂ相発生の動作説明図
【図９】本発明の実施例のＡ，Ｂ，Ｚ相発生の動作説明図
【図１０】本発明の実施例のＣＷ時のＺ相発生の動作説明図
【図１１】本発明の実施例のＣＣＷ時のＺ相発生の動作説明図
【図１２】（ａ）従来のサーボシステムの構成図
（ｂ）同動作説明図
【図１３】（ａ）従来のサーボシステムの構成図
（ｂ）同動作説明図
【符号の説明】
１ タイミング信号発生手段
２ レジスタ手段
３ 直列パルス発生手段
４ ２相パルス出力手段
５，１８ プリセッタブルアップダウンカウンタ
６ ディジタルコンパレータ手段
７ Ｚ相出力手段
８ Ｚ相出力タイミング発生手段
９ データセレクタ手段
１０ 第１のディジタルコンパレータ
１１ 第２のディジタルコンパレータ
１２ 第１のレジスタ
１３ 第２のレジスタ
１４ パルス間引き手段
１５ パルス分周手段
１６ パルスカウント手段
１７ 方向弁別手段
１９，２０，２１ ＥＸ−ＯＲ素子
２２，２３，２８ ＡＮＤ素子
２４ Ｉｎｖｅｒｔｅｒ素子
２５ プリセッタブルダウンカウンタ
２６ 一致検出手段
２７ ＯＲ素子
３０ タイミングパルス
３１ リセット信号
３２ カウンタプリセットデータ
３３ カウンタプリセット信号
３４ ＣＷパルス列
３５ ＣＣＷパルス列
３６ Ｚ相ＣＷスタート信号
３７ Ｚ相ＣＣＷスタート信号
３８ カウントデータ
３９ 下限値一致信号
４０ 上限値一致信号
５０ 再生クロック周波数設定値
５１ ＡＢ相再生パルス数設定値
５２ ＡＢ相再生方向設定値
５３ ＡＢ出力初期値
５４ カウント下限値
５５ カウント上限値
５６ Ｚ相出力しきい値
５７ 残りパルス数設定値
５８ 許可設定値
５９ リセット初期値
６０ Ｚ相ＣＷカウント初期値
６１ Ｚ相ＣＣＷカウント初期値
８０ サーボモータ
８１ 検出器
８２ サーボドライバ
【発明の属する技術分野】
本発明は、位置検出器を組込んだサーボモータとこれを制御するサーボドライバを使用したサーボシステムにおいて、サーボドライバ等に内蔵され位置検出器より得られる位置情報より３相のパルス列信号を出力するパルス発生器に関するものである。
【０００２】
【従来の技術】
近年、サーボモータおよびサーボドライバを搭載した制御機器では、機器の高付加価値化として高機能化，高速化とともに多軸化が進む反面、機器の小型化が求められている。
【０００３】
図１２（ａ）は従来のサーボシステムを示す構成図であり、検出器８１を内蔵したサーボモータ８０とサーボドライバ８２より構成され、検出器から出力されるパルス列信号Ａ，Ｂ，Ｚ相はサーボドライバで受信され、モータ制御を行うと同時にサーボドライバの上位システムなどへ位置情報を伝達するため、Ａ，Ｂ，Ｚ相の出力を行う。図１２（ｂ）は、図１２（ａ）における位置検出器から出力される信号Ａ，Ｂ，Ｚ相の動作波形を示す図であり、回転方向により互いに位相差をもつＡ，Ｂ相と一回転に１パルス出力するＺ相からなる。
【０００４】
図１３（ａ）は、検出した位置情報をシリアルデータとして出力する検出器８１を使用したサーボシステムを示す構成図であり、図１３（ｂ）は、図１３（ａ）における検出器８１から出力されるシリアルデータおよびこのデータを受信したときの動作を示す図であり、一定周期間隔で出力されるシリアルデータｘ、ｙ、ｚはシリアルデータの出力が完結するたびにサーボドライバ側で受信され、受信したデータは位置または速度またはモータ電流制御等に使用されると同時にサーボドライバの上位システムなどへ位置情報を伝達するため、位置情報からなるシリアルデータの出力を行う。
【０００５】
【発明が解決しようとする課題】
しかしながら、従来の図１２に示す構成においてサーボシステムを多軸化した場合、軸数に応じて検出器から出力される信号線数が増大し、このため機器形状が大きくなり、また、信号線数が増大すると結線に要する作業工数の増大および信号断線による故障発生率が高くなり機器の信頼性を低下させる等の課題があった。
【０００６】
そこで、前記課題を解決するため、図１３に示す構成が提案されているが、この場合、検出器から出力される信号線数は図１２と比較すると少ないため前記課題への影響は減少するものの、図１２の構成にて使用できたＡ，Ｂ，Ｚ相を入力とする上位システムに対して位置情報伝達の互換性がなくなる課題があった。
【０００７】
本発明は上記従来の課題を解決するもので、検出器からの位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を生成することで、機器の省配線かつ上位システムとの信号伝達互換を実現するエンコーダパルス発生装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
上記の課題を解決するために本発明は、マイコンにより書き換え可能でパラメータ設定を保持する手段と、一定周期毎にタイミングパルスを出力する手段と、タイミングパルス毎に一定周期内でＣＷパルス列またはＣＣＷパルス列を出力する手段と、前記パラメータ設定をプリセット信号によりプリセット可能で前記ＣＷパルス列とＣＣＷパルス列より位相差をもつ２相信号Ａ，Ｂ相を出力する手段と、プリセット信号によりデータプリセット可能で前記ＣＷパルスおよびＣＣＷパルスの入力によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタと、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較し一致信号を出力する手段と、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較しＺ相を出力する手段と、前記レジスタ手段にて保持されているパラメータ設定と前記ＣＷパルス列とＣＣＷパルス列より電源投入後に最初にＺ相を出力するためのタイミング信号を出力する手段と、前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力する手段を備えたものである。
【０００９】
上記手段によって、省配線を目的とした位置情報を出力する検出器をサーボシステムに使用しても位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を容易に得ることができるため、省配線かつ上位システムとの情報伝達の互換が実現できる。
【００１０】
【発明の実施の形態】
上記課題を解決するために本発明は、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持するレジスタ手段と、一定周期毎にタイミングパルスを出力するタイミング信号発生手段と、前記タイミングパルスが入力されると前記レジスタ手段にて保持されているパラメータ設定により一定周期内でＣＷパルス列またはＣＣＷパルス列を出力する直列パルス発生手段と、前記レジスタ手段にて保持されているパラメータ設定をプリセット信号によりプリセット可能で前記ＣＷパルス列とＣＣＷパルス列より位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段と、プリセット信号によりデータプリセット可能で前記ＣＷパルスおよびＣＣＷパルスの入力によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタと、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較し一致信号を出力するディジタルコンパレータ手段と、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較しＺ相を出力するＺ相出力手段と、前記レジスタ手段にて保持されているパラメータ設定と前記ＣＷパルス列とＣＣＷパルス列より電源投入後に最初にＺ相を出力するためのタイミング信号を出力するＺ相出力タイミング発生手段と、前記レジスタ手段にて保持されているパラメータ設定と電源投入信号であるリセット信号と前記Ｚ相出力タイミング発生手段からの信号と前記ディジタルコンパレータ手段からの信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えたものである。
【００１１】
また、マイコンにより書き換え可能なレジスタで２相信号であるＡ相，Ｂ相および基準信号であるＺ相を再生出力するためのパラメータ設定を保持する第１のレジスタと、一定周期毎に発生するタイミングパルスにより前記第１のレジスタの内容を保持する第２のレジスタから構成されるレジスタ手段を備えたものである。
【００１２】
また、タイミングパルスが入力されるとレジスタ手段にて保持されている再生クロック周波数設定によりソースクロックのパルスを間引きするパルス間引き手段と、前記パルス間引き手段からの出力パルスを分周するパルス分周手段と、前記パルス分周手段からの出力パルスをカウントし前記レジスタ手段にて保持されているＡＢ相再生パルス数との一致を検出するパルスカウント手段と、前記パルスカウント手段からの一致信号と前記レジスタ手段にて保持されているＡＢ相再生方向設定よりＣＷパルス列またはＣＣＷパルス列を出力する方向弁別手段からなる直列パルス発生手段を備えたものである。
【００１３】
また、レジスタ手段にて保持されＡ相およびＢ相を出力するときの信号初期レベルであるＡＢ出力初期値と、このＡＢ出力初期値を電源投入後の最初にＺ相を出力するタイミングでデータプリセットし、ＣＷパルス列とＣＣＷパルス列により位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段を備えたものである。
【００１４】
また、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作下限および動作上限であるカウント下限値およびカウント上限値と、前記プリセッタブルアップダウンカウンタの内容と前記カウント下限値とを比較し一致信号を出力する第１のディジタルコンパレータと、前記プリセッタブルアップダウンカウンタの内容と前記カウント上限値とを比較し一致信号を出力する第２のディジタルコンパレータからなるディジタルコンパレータ手段を備えたものである。
【００１５】
また、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と、このＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容を比較しＺ相の出力、および電源投入後、最初にＺ相を出力するためのタイミング信号を検出するまでの間、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容との比較を無効としてＺ相を出力しないようにしたＺ相出力手段を備えたものである。
【００１６】
また、レジスタ手段にて保持され電源投入後、最初にＺ相を出力するまでの残りパルス数および最初にＺ相を出力する動作を許可／禁止する許可設定と、直列パルス発生手段からのＣＷパルス列またはＣＣＷパルス列のパルス数をカウントし前記残りパルス数と一致すると電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号またはＺ相ＣＣＷスタート信号を出力するＺ相出力タイミング発生手段を備えたものである。
【００１７】
さらに、レジスタ手段にて保持され電源投入直後のプリセッタブルアップダウンカウンタの値であるリセット初期値，Ｚ相をＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＷカウント初期値，Ｚ相をＣＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＣＷカウント初期値，プリセッタブルアップダウンカウンタの動作下限および動作上限の値であるカウント下限値およびカウント上限値と、電源投入時のリセット信号，Ｚ相ＣＷスタート信号，Ｚ相ＣＣＷスタート信号，カウント下限値一致信号，カウント上限値一致信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えたものである。
【００１８】
このように、検出器からのシリアルデータからなる位置情報を元にパルス列信号であるＡ，Ｂ，Ｚ相を再生することができる。
【００１９】
また、Ａ，Ｂ，Ｚ相の再生処理と並行して次回再生処理分のパラメータ設定を行うことができる。
【００２０】
また、Ａ，Ｂ，Ｚ相の再生に必要なＣＷパルスおよびＣＣＷパルスを任意の周波数で発生させることができる。
【００２１】
また、Ｚ相との位相合わせを任意に設定できるＡ，Ｂ相出力を行うことができる。
【００２２】
また、Ａ，Ｂ，Ｚ相の一回転分の動作範囲を検出することができる。
また、出力幅を任意に設定できるＺ相の出力、および初回Ｚ相出力まで不要なＺ相出力動作に対して出力禁止ができる。
【００２３】
また、初回Ｚ相出力のタイミングを発生させることができる。
さらに、初回Ｚ相出力位置設定およびＡ，Ｂ，Ｚ相の一回転分の動作範囲設定を行うことができる。
【００２４】
【実施例】
以下本発明の実施例について、図面を参照して説明する。
【００２５】
図１は本発明の実施例におけるエンコーダパルス発生装置の構成図であり、一定周期毎にタイミングパルス３０を出力するタイミング信号発生手段１と、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持するレジスタ手段２と、前記タイミングパルス３０が入力されると前記レジスタ手段２にて保持されているパラメータ設定により一定周期内でＣＷパルス列３４またはＣＣＷパルス列３５を出力する直列パルス発生手段３と、データプリセットが可能でＣＷパルス列３４またはＣＣＷパルス列３５により位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段４と、データプリセット可能で前記ＣＷパルス列３４またはＣＣＷパルス列３５によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタ５と、前記プリセッタブルアップダウンカウンタのカウントデータ３８と前記レジスタ手段２にて保持されプリセッタブルアップダウンカウンタの動作下限であるカウント下限値５４とを比較し下限値一致信号３９を出力する第１のディジタルコンパレータ１０と前記プリセッタブルアップダウンカウンタのカウントデータ３８と前記レジスタ手段２にて保持されプリセッタブルアップダウンカウンタの動作上限であるカウント上限値５５とを比較し上限値一致信号４０を出力する第２のディジタルコンパレータ１１からなるディジタルコンパレータ手段６と、前記レジスタ手段２にて保持されＺ相を出力する範囲を示すＺ相出力しきい値５６と前記プリセッタブルアップダウンカウンタのカウントデータ３８とを比較しＺ相を出力するＺ相出力手段７と、電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７を出力するＺ相出力タイミング発生手段８と、前記レジスタ手段２にて保持されているパラメータ設定の内、電源投入直後のプリセッタブルアップダウンカウンタの値であるリセット初期値５９とＺ相をＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＷカウント初期値６０とＺ相をＣＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＣＷカウント初期値６１とプリセッタブルアップダウンカウンタの動作下限および動作上限の値であるカウント下限値５４およびカウント上限値５５の中から電源投入時のリセット信号３１，Ｚ相ＣＷスタート信号３６，Ｚ相ＣＣＷスタート信号３７，カウント下限値一致信号３９，カウント上限値一致信号４０のいずれかにより前記プリセッタブルアップダウンカウンタ５へのプリセットデータ３２を選択し、同時にプリセット信号３３を出力するデータセレクタ手段９から構成されている。
【００２６】
以下本発明のエンコーダパルス発生装置の動作について図を用いて説明する。
図２（ａ）は本発明の実施例におけるレジスタ手段２の構成図であり、マイコンにより書き換え可能なレジスタで２相信号であるＡ相、Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持する第１のレジスタ１２と、前記タイミングパルス３０により前記第１のレジスタ１２の内容を保持する第２のレジスタ１３から構成される。
【００２７】
図２（ｂ）は本発明の実施例におけるレジスタ手段２の動作説明図であり、マイコンからの書込みタイミングパルス（負論理パルス）の立上りエッジでマイコンからのデータを第１のレジスタ１２で保持し、さらにタイミングパルス３０の立上りエッジで前記第１のレジスタ１２の内容を第２のレジスタ１３でさらに保持する。
【００２８】
このようにレジスタを２段構成にすることで、第２のレジスタ１３にてＡ，Ｂ，Ｚ相の出力処理をしている間に次のサイクルでＡ，Ｂ，Ｚ相の出力を行う設定値を第１のレジスタ１２に書込むことができる。
【００２９】
図３は本発明の実施例における直列パルス発生手段の構成図であり、タイミングパルス３０が入力されるとレジスタ手段２にて保持されているパラメータ設定の内、再生クロック周波数設定値５０にてソースクロックのパルスの間引きを行うパルス間引き手段１４と、このパルス間引き手段１４からの出力を１／Ｎ分周（Ｎは整数）するパルス分周手段１５と、このパルス分周手段１５からの出力をカウントしＡＢ相再生パルス数設定値５１と一致するとパルス出力停止を行うリミッタ信号を出力するパルスカウント手段１６と、前記パルス分周手段１５の出力とパルスカウント手段１６の出力とＡＢ相再生方向設定値５２より一定周期内でＣＷパルス列３４またはＣＣＷパルス列３５を出力する方向弁別手段１７から構成されている。
【００３０】
図４は本発明の実施例における２相パルス出力手段の構成図、図５は本発明の実施例における２相パルス出力手段の動作説明図であり、図４および図５を用いて構成および動作例について説明する。
【００３１】
まず、レジスタ手段２にて保持されＡ，Ｂ相を出力するときの信号初期レベルであるＡＢ出力初期値５３はＥＸ−ＯＲ素子１９を介して２ビットのプリセッタブルアップダウンカウンタ１８のＤ１，Ｄ０に入力され、さらに、電源投入後の最初にＺ相を出力するタイミング信号であるＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７をＡＮＤ素子２２を介して前記カウンタ１８の＿ＬＤに入力し、この信号が“Ｌ”かつＣＬＫの立上り変化で前記Ｄ１，Ｄ０の信号が前記カウンタ１８のＱ１，Ｑ０にプリセットされる。
【００３２】
例えば図５のａ点のように、ＡＢ出力初期値５３がＡ相初期値が“Ｈ”，Ｂ相初期値が“Ｌ”のときＺ相ＣＷスタート信号３６の“Ｌ”入力によりプリセット動作を行うとＡ相は“Ｈ”，Ｂ相は“Ｌ”が出力される。
【００３３】
次に、ＣＷパルス列３４とＣＣＷパルス列３５をＥＸ−ＯＲ素子２０とＡＮＤ素子２３とＩｎｖｅｒｔｅｒ素子２４を介して前記カウンタ１８のＥＮ，＿Ｕ／Ｄに信号を入力すると、＿Ｕ／Ｄが“Ｌ”かつＥＮが“Ｈ”かつＣＬＫの立上り変化でカウントアップ動作し、また、＿Ｕ／Ｄが“Ｈ”かつＥＮが“Ｈ”かつＣＬＫの立上り変化でダウンカウント動作を行う。
【００３４】
例えば図５のようにＣＷパルス列３４が４パルス、ＣＣＷパルス列３５が３パルス入力されるとＥＮおよび＿Ｕ／Ｄは図５のように変化し、ＣＬＫの立上り変化によりＱ１，Ｑ０が変化する。
【００３５】
次に前記カウンタ１８のＱ１，Ｑ０が変化するとＱ１，Ｑ０とＥＸ−ＯＲ素子２１により位相差をもつ２相信号であるＡ相およびＢ相が図５のように出力される。
【００３６】
図６（ａ）は本発明の実施例におけるＺ相出力タイミング手段の構成図であり、レジスタ手段２にて保持され電源投入後の初回Ｚ相を出力する動作を許可／禁止する許可設定値５８によりＺ相を出力するまでの残りパルス数設定値５７をｍビットのプリセッタブルダウンカウンタ２５にプリセットし、直列パルス発生手段３からのＣＷパルス列３４またはＣＣＷパルス列３５とＯＲ素子２７とＡＮＤ素子２８を介してパルス数をカウントし、前記残りパルス数５７と一致、即ち前記ダウンカウンタ２５の出力が“０”となると一致検出手段２６より電源投入後最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６またはＺ相ＣＣＷスタート信号３７を出力する構成となっている。
【００３７】
図６（ｂ）は本発明の実施例におけるＺ相出力タイミング手段８の動作説明図であり、残りパルス数５７が“２”の時の動作例である。
【００３８】
まず電源投入後の初回Ｚ相を出力する動作を許可／禁止する許可設定値５８が禁止状態、即ち“Ｌ”の場合、プリセッタブルダウンカウンタ２５はＺ相を出力するまでの残りパルス数設定値５７のプリセット動作をＣＬＫの立上り変化毎に行う。この場合、初回Ｚ相の出力動作は禁止状態のため一致検出手段２６の出力は無効状態となりＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”を保持する。
【００３９】
次に前記許可設定値５８が有効状態、即ち“Ｈ”になると前記カウンタ２５はＥＮが“Ｈ”かつＣＬＫの立上り変化毎にダウンカウント動作を行い、例えばＣＷパルス列３４が図６（ｂ）のように入力されると前記カウンタ２５は“２，１，０”と変化する。前記カウンタ２５が“０”となると一致検出手段２６により“０”との一致が検出され、この場合、ＣＷパルス列３４の入力にて“０”が検出されたためＺ相ＣＷスタート信号３６より“Ｌ”パルスが出力される。
【００４０】
図７は本発明の実施例における検出器からのシリアルデータ受信処理の動作説明図であり、検出器は一定周期毎に位置情報データ（絶対位置）Ａ，Ｂ，Ｃ，Ｄ，Ｅ，Ｆをシリアルデータとして出力し、受信側ではシリアルデータを受信後、１つ前の受信データとの差つまり変化量を検出することでＡ，Ｂ相を再生する設定値とし、また、検出器からの原点情報つまり位置情報の“０”を監視し原点までの量、即ち図７のｘを検出することでＺ相を再生する設定値を得ることができる。
【００４１】
以下、Ａ，Ｂ，Ｚ相を発生させる動作について詳しく説明をする。
図８は本発明の実施例におけるＡ，Ｂ相発生の動作説明図であり、図１におけるプリセッタブルアップダウンカウンタ５が８ビットの例を示す。
【００４２】
まず、電源投入によりリセット信号３１が“Ｌ”から“Ｈ”に変化するとデータセレクタ手段９によりリセット初期値５９、例えばプリセッタブルアップダウンカウンタが８ビット即ち“０〜２５５”の場合中間データである“１２８”がカウンタプリセットデータ３２として出力され、同時にカウンタプリセット信号３３が出力されプリセッタブルアップダウンカウンタ５のカウントデータ３８は“１２８”となる。
【００４３】
次にマイコンによりＡ，Ｂ相の出力設定値がレジスタ手段２に書き込まれ、さらにタイミング信号発生手段１よりタイミングパルス３０が（ａ）点にて発生すると、信号処理区間（ａ）〜（ｂ）点の間でＡ，Ｂ，Ｚ相を出力するための設定値が前記レジスタ手段２にて更新され、レジスタ手段２における再生クロック周波数設定値５０、ＡＢ相再生パルス数設定値５１、ＡＢ相再生方向設定値５２と直列パルス発生手段３により再生方向設定がＣＷ方向の場合、ＣＷパルス列３４が出力される。
【００４４】
ここで（ａ）〜（ｂ）点の間では許可設定値５８によりＺ相の出力は禁止されているためＺ相出力タイミング発生手段８から出力されるＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”のままであり、前記ＣＷパルス列３４はプリセッタブルアップダウンカウンタ５にてカウントされカウント値３８は“１２８”から“１３６”まで増加する。同時に前記ＣＷパルス列３４は２相パルス出力手段４により２相パルスに変換され図８に示すＡ相が進み位相のＡ，Ｂ相が出力される。
【００４５】
さらに、（ｂ）〜（ｃ）点の間で再生出力するための設定が（ａ）〜（ｂ）点の間でレジスタ手段２に書込まれ、タイミングパルス３０が（ｂ）点で発生するとレジスタ手段２に書き込まれたＡＢ相再生方向設定値５２がＣＣＷの場合、直列パルス発生手段３からはＣＣＷパルス列３５が出力される。
【００４６】
この場合も前記同様（ｂ）〜（ｃ）点の間では許可設定値５８によりＺ相の出力は禁止されているためＺ相出力タイミング発生手段８から出力されるＺ相ＣＷスタート信号３６およびＺ相ＣＣＷスタート信号３７は“Ｈ”のままとなり、前記ＣＣＷパルス列３５はプリセッタブルアップダウンカウンタ５にてカウントされカウントデータ３８は“１３６”から“１２８”まで減少する。同時に前記ＣＣＷパルス列３５は２相パルス出力手段４により２相パルスに変換され図８に示すＡ相が遅れ位相のＡ，Ｂ相が出力される。
【００４７】
以上がＡ，Ｂ相を再生する場合の動作例である。次に電源投入後、Ｚ相を出力する場合の動作例について説明する。
【００４８】
図９は本発明の実施例におけるＡ，Ｂ，Ｚ相発生の動作説明図である。
まず、電源投入によりリセット信号３１が“Ｌ”から“Ｈ”に変化すると図８と同様にプリセッタブルアップダウンカウンタ５の出力３８は“１２８”となる。
【００４９】
次にマイコンによりＡ，Ｂ相およびＺ相の出力設定値がレジスタ手段２に書き込まれ、さらにタイミング信号発生手段１よりタイミングパルス３０が（ａ）点にて発生すると図８と同様に直列パルス発生手段３によりＣＷパルス列３４が出力される。
【００５０】
ここで（ａ）〜（ｂ）点の間においてＺ相出力動作が許可設定値５８により許可され電源投入後、最初にＺ相を出力するまでの残りパルス数設定値５７が有効になると Ｚ相出力タイミング発生手段８において前記ＣＷパルス列３４のパルス数をカウントし残りパルス数５７と一致即ちＺ相出力タイミング発生手段８内のダウンカウンタ２５が“０”になると、ここでは電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号３６（負論理のパルス）が出力される。
【００５１】
このＺ相ＣＷスタート信号３６によりデータセレクタ手段９ではＺ相ＣＷカウント初期値６０がカウンタプリセットデータ３２として選択され、同時にカウンタプリセット信号３３が出力されプリセッタブルアップダウンカウンタ５の出力であるカウントデータ３８はＣＷカウント初期値６０となる。
【００５２】
ここでカウント下限値５４、カウント上限値５５、Ｚ相ＣＷカウント初期値６０、Ｚ相ＣＣＷカウント初期値６１は１回転当りのＡ，Ｂ相の分解能とＺ相出力しきい値５６により決まる値であり、（表１）となる。
【００５３】
【表１】
例えば１回転当りの分解能が“２５６”，Ｚ相出力しきい値が“０”の場合、カウント下限値は“０”，カウント上限値は“２５５”，Ｚ相ＣＷカウント初期値６０は“２５５”，Ｚ相ＣＣＷカウント初期値６１は“０”となり、カウンタ値が“０，２５５”のときＺ相が“Ｈ”となる。また、Ｚ相出力しきい値が“１”の場合、カウント下限値は“０”，カウント上限値は“２５５”，Ｚ相ＣＷカウント初期値６０は“２５４”，Ｚ相ＣＣＷカウント初期値６１は“１”となり、カウンタ値が“１，０，２５５，２５４”のときＺ相が“Ｈ”となる。
【００５５】
Ｚ相出力しきい値５６が“０”でカウントデータ３８がＣＷカウント初期値６０“２５５”になることでＺ相出力手段７ではＺ相“Ｈ”を出力し、また、第２のディジタルコンパレータ１１ではカウントデータ３８とカウント上限値５５が一致するので上限値一致信号４０が“Ｈ”となる。
【００５６】
さらに前記Ｚ相ＣＷスタート信号３６により２相パルス出力手段４ではＡＢ出力初期値５３がＡ，Ｂ相の初期値としてセットされる。例えばＡＢ出力初期値５３がＡ相＝“Ｈ”，Ｂ相＝“Ｌ”のとき、Ａ，Ｂ，Ｚ相出力はそれぞれ“Ｈ”，”Ｌ“，”Ｈ“となり、また、ＡＢ出力初期値５３がＡ相＝“Ｈ”，Ｂ相＝“Ｈ”のとき、Ａ，Ｂ，Ｚ相出力はそれぞれ“Ｈ”，”Ｈ“，”Ｈ“となる。
【００５７】
引き続きＣＷパルス列３４のパルスが継続し、上限値一致信号４０が“Ｈ”の状態でＣＷパルス列３４の入力が続くとデータセレクタ手段９ではカウントプリセットデータ３２としてカウント下限値５４、即ち“０”を選択しプリセッタブルアップダウンカウンタ５にプリセットする。このときＺ相出力手段７ではカウントデータ３８が“０”のためＺ相“Ｈ”を出力し、また、第１のディジタルコンパレータ１０ではカウントデータ３８とカウント下限値５４が一致するので下限値一致信号３９が“Ｈ”となる。
【００５８】
このようにしてＡ，Ｂ，Ｚ相の出力および位相合わせが行われる。なお、ＣＣＷ方向でＺ相を初めて出力する場合はＺ相ＣＣＷスタート信号３７によりＺ相ＣＣＷカウント初期値６１が選択され、上記と同様の処理が行われる。
【００５９】
次に（ｂ）〜（ｃ）点の間でＣＣＷ方向のＡ，Ｂ，Ｚ相出力設定をした場合、直列パルス発生手段３よりＣＣＷパルス列３５が出力され、プリセッタブルアップダウンカウンタ５によりカウントダウンが行われ、カウントデータ３８がＺ相出力しきい値５６に該当する期間、即ちカウントデータ３８が“０”，“２５５”の間Ｚ相が“Ｈ”となり、図９に示す動作波形が得られる。
【００６０】
図１０は本発明の実施例におけるＣＷ時のＺ相発生の動作説明図であり、電源投入後、最初のＺ相を出力する（ａ）点まではカウントデータ３８は増加方向に変化し、このときＺ相出力動作は禁止状態であり、（ａ）点にてＺ相出力動作が許可されるとプリセッタブルアップダウンカウンタ５は初期化され、以降カウントデータ３８とＺ相出力手段７によりカウントデータ３８が“０”および“ｎ−１”のときＺ相“Ｈ”を出力する。
【００６１】
ここで、電源投入後（ａ）点までＺ相出力を禁止しているのはＺ相再生許可設定５８が有効でない状態で、仮にカウントデータ３８がＺ相出力手段７におけるＺ相出力しきい値５６を満足すると正規と異なる誤ったＺ相を出力することになるので、この誤出力を防ぐためである。
【００６２】
図１１は本発明の実施例におけるＣＣＷ時のＺ相発生の動作説明図であり、電源投入後、最初のＺ相を出力する（ａ）点まではカウントデータ３８は減少方向に変化し、このときＺ相出力は禁止状態であり、（ａ）点にてＺ相出力動作が許可されるとプリセッタブルアップダウンカウンタ５は初期化され、以降カウントデータ３８とＺ相出力手段７によりカウントデータ３８が“０”および“ｎ−１”のときＺ相“Ｈ”を出力する。
【００６３】
以上のように電源投入後、最初のＺ相とＡ，Ｂ相との位相合わせを完了すれば以降はカウントデータ３８とＺ相出力しきい値５６との比較でＺ相の出力を行うことができる。
【００６４】
【発明の効果】
上記の実施例から明らかなように、請求項１記載の発明によれば、検出器からのシリアルデータからなる位置情報を元にパルス列信号であるＡ，Ｂ，Ｚ相を再生することができる。
【００６５】
また、請求項２記載の発明によれば、パルス列信号Ａ，Ｂ，Ｚ相を再生処理中でもパラメータ設定の書き換えができる。
【００６６】
また、請求項３記載の発明によれば、Ａ，Ｂ，Ｚ相を再生出力する周波数，パルス数，出力方向を任意に設定できる。
【００６７】
また、請求項４記載の発明によれば、Ａ，Ｂ相の出力位相を任意に設定できる。
【００６８】
また、請求項５記載の発明によれば、一回転あたりの出力パルス動作範囲を任意に設定できる。
【００６９】
また、請求項６および請求項７記載の発明によれば、Ｚ相の出力幅および出力禁止有無を任意に設定できる。
【００７０】
また、請求項８記載の発明によれば、Ａ，Ｂ相とＺ相の出力タイミングを合わせることができる。
【００７１】
また、請求項９記載の発明によれば、電源投入および動作シーケンスに応じてＡ，Ｂ，Ｚ相を出力するためのカウンタデータを任意に設定できる。
【００７２】
このようにして、省配線を目的とした位置情報を出力する検出器をサーボシステムに使用しても位置情報よりパルス列信号であるＡ，Ｂ，Ｚ相を容易に得ることができるため、省配線かつ上位システムとの情報伝達の互換をしつつ、サーボシステムの信頼性向上を図ることができる。
【図面の簡単な説明】
【図１】本発明の実施例のエンコーダパルス発生装置の構成図
【図２】（ａ）本発明の実施例のレジスタ手段の構成図
（ｂ）同動作説明図
【図３】本発明の実施例の直列パルス発生手段の構成図
【図４】本発明の実施例の２相パルス出力手段の構成図
【図５】発明の実施例の２相パルス出力手段の動作説明図
【図６】（ａ）本発明の実施例のＺ相出力タイミング手段の構成図
（ｂ）同動作説明図
【図７】本発明の実施例の検出器からのデータ受信処理動作説明図
【図８】本発明の実施例のＡ，Ｂ相発生の動作説明図
【図９】本発明の実施例のＡ，Ｂ，Ｚ相発生の動作説明図
【図１０】本発明の実施例のＣＷ時のＺ相発生の動作説明図
【図１１】本発明の実施例のＣＣＷ時のＺ相発生の動作説明図
【図１２】（ａ）従来のサーボシステムの構成図
（ｂ）同動作説明図
【図１３】（ａ）従来のサーボシステムの構成図
（ｂ）同動作説明図
【符号の説明】
１ タイミング信号発生手段
２ レジスタ手段
３ 直列パルス発生手段
４ ２相パルス出力手段
５，１８ プリセッタブルアップダウンカウンタ
６ ディジタルコンパレータ手段
７ Ｚ相出力手段
８ Ｚ相出力タイミング発生手段
９ データセレクタ手段
１０ 第１のディジタルコンパレータ
１１ 第２のディジタルコンパレータ
１２ 第１のレジスタ
１３ 第２のレジスタ
１４ パルス間引き手段
１５ パルス分周手段
１６ パルスカウント手段
１７ 方向弁別手段
１９，２０，２１ ＥＸ−ＯＲ素子
２２，２３，２８ ＡＮＤ素子
２４ Ｉｎｖｅｒｔｅｒ素子
２５ プリセッタブルダウンカウンタ
２６ 一致検出手段
２７ ＯＲ素子
３０ タイミングパルス
３１ リセット信号
３２ カウンタプリセットデータ
３３ カウンタプリセット信号
３４ ＣＷパルス列
３５ ＣＣＷパルス列
３６ Ｚ相ＣＷスタート信号
３７ Ｚ相ＣＣＷスタート信号
３８ カウントデータ
３９ 下限値一致信号
４０ 上限値一致信号
５０ 再生クロック周波数設定値
５１ ＡＢ相再生パルス数設定値
５２ ＡＢ相再生方向設定値
５３ ＡＢ出力初期値
５４ カウント下限値
５５ カウント上限値
５６ Ｚ相出力しきい値
５７ 残りパルス数設定値
５８ 許可設定値
５９ リセット初期値
６０ Ｚ相ＣＷカウント初期値
６１ Ｚ相ＣＣＷカウント初期値
８０ サーボモータ
８１ 検出器
８２ サーボドライバ
Claims (9)
- マイコンにより書き換え可能なレジスタで２相信号であるＡ相，Ｂ相および基準信号であるＺ相を出力するためのパラメータ設定を保持するレジスタ手段と、一定周期毎にタイミングパルスを出力するタイミング信号発生手段と、前記タイミングパルスが入力されると前記レジスタ手段にて保持されているパラメータ設定により一定周期内でＣＷパルス列またはＣＣＷパルス列を出力する直列パルス発生手段と、前記レジスタ手段にて保持されているパラメータ設定をプリセット信号によりプリセット可能で前記ＣＷパルス列とＣＣＷパルス列より位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段と、プリセット信号によりデータプリセット可能で前記ＣＷパルスおよびＣＣＷパルスの入力によりカウントアップおよびダウン動作を行うプリセッタブルアップダウンカウンタと、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較し一致信号を出力するディジタルコンパレータ手段と、前記プリセッタブルアップダウンカウンタの内容と前記レジスタ手段にて保持されているパラメータ設定とを比較しＺ相を出力するＺ相出力手段と、前記レジスタ手段にて保持されているパラメータ設定と前記ＣＷパルス列とＣＣＷパルス列より電源投入後に最初にＺ相を出力するためのタイミング信号を出力するＺ相出力タイミング発生手段と、前記レジスタ手段にて保持されているパラメータ設定と電源投入信号であるリセット信号と前記Ｚ相出力タイミング発生手段からの信号と前記ディジタルコンパレータ手段からの信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えたエンコーダパルス発生装置。
- マイコンにより書き換え可能なレジスタで２相信号であるＡ相，Ｂ相および基準信号であるＺ相を再生出力するためのパラメータ設定を保持する第１のレジスタと、一定周期毎に発生するタイミングパルスにより前記第１のレジスタの内容を保持する第２のレジスタから構成されるレジスタ手段を備えた請求項１記載のエンコーダパルス発生装置。
- タイミングパルスが入力されるとレジスタ手段にて保持されている再生クロック周波数設定によりソースクロックのパルスを間引きするパルス間引き手段と、前記パルス間引き手段からの出力パルスを分周するパルス分周手段と、前記パルス分周手段からの出力パルスをカウントし前記レジスタ手段にて保持されているＡＢ相再生パルス数との一致を検出するパルスカウント手段と、前記パルスカウント手段からの一致信号と前記レジスタ手段にて保持されているＡＢ相再生方向設定よりＣＷパルス列またはＣＣＷパルス列を出力する方向弁別手段からなる直列パルス発生手段を備えた請求項１記載のエンコーダパルス発生装置。
- レジスタ手段にて保持されＡ相およびＢ相を出力するときの信号初期レベルであるＡＢ出力初期値と、このＡＢ出力初期値を電源投入後の最初にＺ相を出力するタイミングでデータプリセットし、ＣＷパルス列とＣＣＷパルス列により位相差をもつ２相信号であるＡ相およびＢ相を出力する２相パルス出力手段を備えた請求項１記載のエンコーダパルス発生装置。
- レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作下限および動作上限であるカウント下限値およびカウント上限値と、前記プリセッタブルアップダウンカウンタの内容と前記カウント下限値とを比較し一致信号を出力する第１のディジタルコンパレータと、前記プリセッタブルアップダウンカウンタの内容と前記カウント上限値とを比較し一致信号を出力する第２のディジタルコンパレータからなるディジタルコンパレータ手段を備えた請求項１記載のエンコーダパルス発生装置。
- レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と、このＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容を比較しＺ相を出力するＺ相出力手段を備えた請求項１記載のエンコーダパルス発生装置。
- 電源投入後、最初にＺ相を出力するためのタイミング信号を検出するまでの間、レジスタ手段にて保持されプリセッタブルアップダウンカウンタの動作範囲内でＺ相を出力する範囲を示すＺ相出力しきい値と前記プリセッタブルアップダウンカウンタの内容との比較を無効としてＺ相を出力しないようにしたＺ相出力手段を備えた請求項１または請求項６記載のエンコーダパルス発生装置。
- レジスタ手段にて保持され電源投入後、最初にＺ相を出力するまでの残りパルス数および最初にＺ相を出力する動作を許可／禁止する許可設定と、直列パルス発生手段からのＣＷパルス列またはＣＣＷパルス列のパルス数をカウントし前記残りパルス数と一致すると電源投入後、最初にＺ相を出力するためのタイミング信号としてＺ相ＣＷスタート信号またはＺ相ＣＣＷスタート信号を出力するＺ相出力タイミング発生手段を備えた請求項１記載のエンコーダパルス発生装置。
- レジスタ手段にて保持され電源投入直後のプリセッタブルアップダウンカウンタの値であるリセット初期値，Ｚ相をＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＷカウント初期値，Ｚ相をＣＣＷ方向で出力スタートするときのプリセッタブルアップダウンカウンタの値であるＺ相ＣＣＷカウント初期値，プリセッタブルアップダウンカウンタの動作下限および動作上限の値であるカウント下限値およびカウント上限値と、電源投入時のリセット信号，Ｚ相ＣＷスタート信号，Ｚ相ＣＣＷスタート信号，カウント下限値一致信号，カウント上限値一致信号より前記プリセッタブルアップダウンカウンタにプリセットするデータおよびプリセット信号を出力するデータセレクタ手段を備えた請求項１記載のエンコーダパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36265598A JP4042239B2 (ja) | 1998-12-21 | 1998-12-21 | エンコーダパルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP36265598A JP4042239B2 (ja) | 1998-12-21 | 1998-12-21 | エンコーダパルス発生装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000180210A JP2000180210A (ja) | 2000-06-30 |
| JP4042239B2 true JP4042239B2 (ja) | 2008-02-06 |
Family
ID=18477416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP36265598A Expired - Fee Related JP4042239B2 (ja) | 1998-12-21 | 1998-12-21 | エンコーダパルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4042239B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4782434B2 (ja) * | 2005-02-07 | 2011-09-28 | シーケーディ株式会社 | 回転検出装置の信号処理装置 |
| JP4749311B2 (ja) * | 2006-11-09 | 2011-08-17 | 東洋電機製造株式会社 | シャフトレス輪転印刷機における同期制御装置および同期起動方法 |
| KR102005297B1 (ko) * | 2015-08-03 | 2019-07-31 | 엘에스산전 주식회사 | 엔코더 주축 속도 동기 제어 방법 |
-
1998
- 1998-12-21 JP JP36265598A patent/JP4042239B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000180210A (ja) | 2000-06-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4598206B2 (ja) | 集積回路をパラメータ化するための方法とそのための集積回路配置構成 | |
| US5436853A (en) | Remote control signal processing circuit for a microcomputer | |
| US6900604B2 (en) | Drive control system for sensor-less motor | |
| JP2541798B2 (ja) | パルスの欠如または余剰パルスを検出するパルス検出器 | |
| JPH0898284A (ja) | データ受信装置，送信装置および通信装置 | |
| CN109856537B (zh) | 一种单比较器的bldc控制电路的堵转检测方法及系统 | |
| JP4042239B2 (ja) | エンコーダパルス発生装置 | |
| JPH06288791A (ja) | エンコーダ装置 | |
| US6249096B1 (en) | Apparatus and method for determining commutation time of sensorless brushless direct current (BLDC) motor | |
| JP3047809B2 (ja) | ロータリーエンコーダ | |
| JP2001249154A (ja) | エンコーダの断線検出装置および断線検出方法 | |
| JP3168861B2 (ja) | ロータリエンコーダ受信回路 | |
| US5367241A (en) | Rotation speed detecting apparatus for a motor having an encoder | |
| JP4419225B2 (ja) | ロータリーエンコーダ | |
| EP4181386A1 (en) | Method for implementing brushless direct current motor hall position sensor fault processing | |
| JP4631427B2 (ja) | 回転速度検出器の故障検出装置 | |
| JP3140073B2 (ja) | モータ回転数検出回路 | |
| JP3070109B2 (ja) | 絶対位置検出方法および装置 | |
| JP4214590B2 (ja) | ロータリーエンコーダ | |
| JPH065175B2 (ja) | アブソリユ−ト式エンコ−ダ | |
| JPH01239417A (ja) | パルスエンコーダのパルス読み込み回路 | |
| JPH0518779A (ja) | エンコーダによる位置読取りのエラー検出方法 | |
| JP2005207985A (ja) | 位置検出装置 | |
| JP3195801B2 (ja) | ディジタルカウンタ装置 | |
| JP3705308B2 (ja) | モータの逆回転接続判別方法およびモータ位置検出装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050908 |
|
| RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20051013 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071016 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071023 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071105 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101122 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111122 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121122 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131122 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |