JP4040206B2

JP4040206B2 - 電気コネクタ

Info

Publication number: JP4040206B2
Application number: JP12147799A
Authority: JP
Inventors: 智小田嶋; 博登小松; 工須田; 敦谷口
Original assignee: Shin Etsu Polymer Co Ltd
Current assignee: Shin Etsu Polymer Co Ltd
Priority date: 1999-04-28
Filing date: 1999-04-28
Publication date: 2008-01-30
Anticipated expiration: 2019-04-28
Also published as: JP2000311731A

Description

【０００１】
本発明は、ボールグリッドアレイ（ＢＧＡ）、ランドグリッドアレイ（ＬＧＡ）のような多数の電極を有する半導体パッケージと回路基板との間に挟持され、これらを電気的接続する電気コネクタに関し、特に、電磁波シールド性を有する電気コネクタに関するものである。
【０００２】
【従来の技術】
パーソナルコンピュータやワークステーンョンに用いられるマイクロプロセッサやＡＳＩＣ（ＡｐｐｌｉｃａｔｉｏｎＳｐｅｃｉｆｉｃＩｎｔｅｇｒａｔｅｄＣｉｒｃｕｉｔ）には、多ピンのＢＧＡ、ＬＧＡ、ＰＧＡ（ピングリッドアレイ) などのパッケージが使用されている。従来は、パッケージが主流であり、コネクタとしては、ピン挿入型のＰＧＡ用コネクタが主に用いられていたが、近年ＢＧＡパッケージの使用が注目されており、はんだによる表面実装の他に、これらを取り外しできるコネクタが必要とされている。
【０００３】
しかしながら、ＰＧＡパッケージは、比較的外形寸法が大きくなるとともに、多極高密度配置を要求するときに、ピン径が小さくなり、ピンの成形加工やピンの変形等の問題があった。更に、そのコネクタは、大きな挿抜荷重に対して耐えうるとともに、零挿入力型に設計される必要があり、コネクタ設計が難しく、経済的に不利である等の問題があった。以上の理由から、ＰＧＡパッケージからピンを除去し面内に電極パッドだけを残すＬＧＡパッケージが使用される。また、近年、ＱＦＰ（ＱｕａｄＦｌａｔＰａｃｋｅａｇｅ）やＴＣＰ（ＴａｐｅＣａｒｒｉｅｒＰａｃｋａｇｅ）等の多ピンパッケージの代替として、ＢＧＡパッケージが使用されている。このＢＧＡは、ＬＧＡのランドの位置に、バンプ状はんだボールを形成したものである。ＢＧＡパッケージを有する素子は、プリント基板上の所定の位置に配置後、はんだリフローされ、これによりはんだボールを溶融させ基板側のランドとはんだ接合されることにより、プリント基板上に実装可能である。
【０００４】
しかしながら、上述の如きはんだ接合による取り付けでは、取り外しが不可能になる。試作段階や初期販売段階でのＣＰＵの試験的実装或いは新型半導体素子への交換等の場合には、上記パッケージを有する半導体素子を取り付け取り外し可能にする必要がある。この解決のために、例えば、特開平７−１６１４００号に示されるようなコネクタを用いた接合構造が提案されている。このコネクタは、両表面間に多数の貫通孔が形成された略一定厚さの電気絶縁性フィルムと、該電気絶縁性フィルムの該貫通孔内に充填されると共に、前記電気絶縁性フィルムの両表面より一定寸法だけ突出する多数の導電性エラストマーとを備えることを特徴とするものである。そして、接続しようとする電極間にこのコネクタを配し、圧接することによって、上述のような半導体パッケージと回路基板との電気的導通を得ることができる。
【０００５】
【発明が解決しようとする課題】
近年、半導体の高性能化や精密化に伴い、半導体パッケージから発生する電磁波の回路基板に及ぼす影響や、逆に回路基板から発生する電磁波の半導体に及ぼす影響が懸念されている。しかし、ＰＧＡによるピン挿入型コネクタ、ＢＧＡによるはんだ接続においては、この対策をとることができず、圧接型のコネクタにおいても従来の構成では電磁波の影響を考慮した対策がとられていないという問題点があった。また、ＢＧＡ接続の場合には、はんだボール表面に酸化皮膜があり、導電性樹脂を導電性部材として使用するときには、この酸化皮膜によって導通不良を生じるおそれがあった。
【０００６】
本発明は、半導体パッケージとこれに接続される回路基板相互の電磁波の影響をシールドすることができるとともに、確実に導通を得ることができる電気コネクタを提供することを課題としている。
【０００７】
【課題を解決するための手段】
本発明は、以下のような解決手段により、前記課題を解決する。すなわち、請求項１の発明は、電子部品側の電極と基板側の電極との間に設けられ、これらを電気的に接続する電気コネクタにおいて、
貫通孔を有する絶縁性基材と、前記絶縁性基材の両面から突出した状態で前記貫通孔に嵌合し、前記電子部品側の電極と前記基板側の電極とを電気的に接続する導電性部材と、前記導電性部材と絶縁された状態で前記絶縁性基材の少なくとも片面側に設けられた導電層とを含み、前記導電性部材は、導電性樹脂材料中に厚さ方向に配向され、かつ、少なくとも前記電子部品側がこの導電性樹脂材料から露出した複数の金属線を含むこと、を特徴とする電気コネクタである。
【０００９】
【発明の実施の形態】
以下、図面を参照して、本発明の実施形態についてさらに詳しく説明する。
図１は、本発明の実施形態に係る電気コネクタの平面図であり、図２は、図１のＩＩ−ＩＩ線で切断した状態を示す断面図であり、図３は、本発明の実施形態に係る電気コネクタの導電性部材の配列の一例を示す平面図である。
【００１０】
電気コネクタ１は、電子部品２側の電極２ａと基板３側の電極３ａとの間に設けられ、これらを電気的に接続する部材である。この電気コネクタ１は、絶縁性基材１０と、導電性部材１１と、導電層１２とを備えている。
【００１１】
絶縁性基材１０は、複数の貫通孔１０ａを有する絶縁性の基材シートである。本発明の実施形態における絶縁性の基材シートとしては、後述する複数の導電性部材１１を、それぞれ絶縁した状態で保持する機能を有し、かつ、本発明によるコネクタ１が使用される環境において、耐性を有するものであれば良い。このようなものとしては、ポリイミド、ポリアミドイミド、ポリエチレンテレフタレート、ポリエチレンナフタレート、ポリエーテルエーテルケトン、ポリエーテルサルフォン、ポリフェニレンサルファイド、ポリスチレン、フッ素樹脂、ガラス繊維等により補強されたエポキシ樹脂、同じくポリフェニレンエーテル、同じくビスマレイミド−トリアジン樹脂等が例示される。
【００１２】
これらの中でも、貫通孔１０ａを設ける際の加工性及び使用時の耐熱性に優れ、被接続電子部品との熱膨張率の差が少ない点からポリミド、ポリアミドイミド、ポリエチレンナフタレートを選択することが特に好ましい。基材シートの厚さは、薄すぎると実装時の作業性が低下し、厚すぎると被接続部品との熱膨張率の差による応力の絶対値が大きくなり、接続不良の原因となったり、本コネクタ１を使用した電子機器の小型化の妨げとなるために、２０μｍ〜３００μｍの範囲とすることが望ましい。
【００１３】
導電性部材１１は、絶縁性基材１０の表面から突出した状態で複数の貫通孔１０ａにそれぞれ嵌合し、電子部品２側の電極２ａと基板３側の電極３ａとを電気的に接続する部材である。本発明の実施形態における導電性部材１１としては、１×１０^−２Ω・ｃｍ以下の体積抵抗率を有するものであればよい。体積抵抗率がこの値を超えるものは、信号、電流の伝搬効率が悪くなり、消費電力の増大や発熱を招くため不適当である。導電性部材１１としては、金、銀、銅、ニッケル、パラジウム、鉄、アルミニウム、鉛、錫、亜鉛等の金属や、これらの合金、金属やカーボン等の導電性フィラーにより導電化された導電性樹脂等が例示される。
【００１４】
導電性部材１１の突出量が小さすぎると、被接続電極の間隙のばらつきを吸収することができず、接続が不安定となる危険性がある。一方、導電性部材１１の突出量が大きすぎると、実装後の振動や衝撃によって導電性部材１１が倒れて、接続不良となったり、機器の小型化を妨げるおそれがある。このために、導電性部材１１の突出量は、０．０５ｍｍ〜０．５ｍｍの範囲で選択することが好ましい。また、導電性部材１１の形状は、任意のものとすることができるが、金属を使用する場合には、弾性を付与するためにバネ状の形状としたり、絶縁性基材１０の表面に対して、直角ではなく多少の角度を持たせる等の構成とすることができる。さらに、金属材料と導電性樹脂を併用することも任意である。
【００１５】
また、導電性部材１１は、絶縁性基材１０の厚さ方向に導電性樹脂材料中で金属線を配向させ、かつ、少なくとも電子部品２のはんだボール側にこの導電性樹脂材料から金属線を露出させることが好ましい。この金属線としては、はんだよりも硬度の高いものとする必要があり、かつ、その金属自体に酸化皮膜等の絶縁被膜が形成されにくいものとすることが好ましく、金、銀、ニッケル、銅、パラジウム、ステンレス、青銅、リン青銅、真鍮等が挙げられる。この導電性部材１１は、導電性フィラーを配合した樹脂材料と金属線とを共に押し出して、所望の寸法に切断したり、液状樹脂中に磁性材からなる短繊維を分散させ、絶縁性基材１０の厚さ方向に配向するように磁力をかけながら樹脂を硬化させた後に、所定寸法に切断して形成する。
【００１６】
導電層１２は、導電性部材１１と絶縁された状態で絶縁性基材１０の少なくとも片面側に設けられ、電子部品２及び基板３が発生する電磁波をシールドする層である。本発明の実施形態における導電層１２としては、銅箔、アルミニウム箔等の金属箔や、導電性ペーストにより形成することができる。例えば、これらを絶縁性基材１０に貼り合わせた後に、貫通孔１０ａの周辺部をエッチング、レーザー加工等の方法により除去して導電層１２を形成したり、貫通孔１０ａの周辺部を残して、スクリーン印刷等の方法で導電層１２を形成することができる。
【００１７】
導電層１２と導電性部材１１との間隙は、小さすぎると絶縁不良の発生率が高くなって製品歩留まりが悪くなりやすく、大きすぎると十分なシ一ルド効果が得られないために、０．０１ｍｍ〜０．５ｍｍの範囲で設定することが好ましい。また、絶縁性の導電層保護層を導電層１２上に設けることも可能である。この場合には、結露等による実使用中での絶縁不良を防止することが可能となる。
【００１８】
次に、本発明の実施形態に係る電気コネクタの製造方法を説明する。
初めに、絶縁性基材１０の少なくとも片面に導電層１２を設ける。導電層１２に金属箔を使用する場合には、絶縁性基材１０の前面に金属箔を貼り合わせた後に、エッチング等の方法により、貫通孔１０ａよりも大きめに絶縁性基材１０から導電層１２を除去する。また、導電ペーストを使用する場合には、スクリーン印刷等の方法により、あらかじめ貫通孔１０ａを形成する部分以外の部分に、導電層１２を形成することができる。導電層１２が形成された絶縁性基材１０に貫通孔１０ａを設ける方法としては、レーザーによる方法や金型により打ち抜く方法等が例示される。絶縁性基材１０の両面から突出するように、導電性部材１１を貫通孔１０ａに形成する方法としては、電鋳法や、予め所望の形状に成形した導電性部材１１を嵌め込む方法や、絶縁性基材１０の両面にスぺーサを貼り付けて、ここに導電性樹脂を充填した後に、スぺーサを除去する方法等が例示される。以上の方法により、本発明の電気コネクタ１が得られるが、本発明の電気コネクタ１の製造方法は、これに限定されるものではない。
【００１９】
本発明の実施形態に係る電気コネクタは、以下に記載する効果を有する。
（１）本発明の実施形態では、絶縁性基材１０の両面から突出するように導電性部材１１を貫通孔１０ａに嵌合させるとともに、この導電性部材１１と絶縁された状態で絶縁性基材１０の片面に導電層１２を設けた。その結果、電子部品２とこれに接続される基板３相互の電磁波の影響をシールドすることができるために、電気コネクタ１によって電子部品２と基板３とを接続した場合に、相互の電磁波による誤動作の危険性を最小限に抑制することができる。
【００２０】
（２）本発明の実施形態では、絶縁性基材１０の厚さ方向に導電性樹脂材料中で金属線を配向させ、かつ、少なくとも電子部品２側にこの導電性樹脂材料から金属線が露出するように、導電性部材１１を形成することができる。その結果、電子部品２のはんだボール表面に酸化皮膜がある場合に、金属線によってこの酸化皮膜を破壊して、電気コネクタ１によって確実に導通を得ることができる。
【００２１】
【実施例】
次に、本発明の実施例を挙げる。
（実施例１）
厚さ１２５μｍのポリイミドシート「カプトン」の片面に、厚さ１８μｍの電解銅箔を、エポキシ系接着剤を介して貼り合わせた。さらにこの上に、感光性エッチングレジストをドライラミネートして、貫通孔を設けるべき箇所（ピッチ１．２７ｍｍ、３０列×３０列で、内側の２０列×２０列が抜けた形で矩形配列) に、φ０．８ｍｍのドットパターンを露光した。そして、この部分のエッチングレジストを除去後、銅箔をエッチングし、さらにエッチングレジストを除去して、貫通孔が形成される箇所の周辺のみ銅箔層の無い積層体を得た。
【００２２】
さらにこの両面にＰＥＴ基材の微粘着シート（厚さ１００μｍ) を貼り合わせた後に、φ０．７ｍｍ、ピッチ１．２７ｍｍ、３０列×３０列で、内側の２０列×２０列が抜けた形で矩形配列した金型（ピン総数５００本) により、それぞれのピンが銅箔を除去した箇所の中央になるように位置合わせして打ち抜き加工し、金型と同配列の貫通孔を有する積層体を得た。
【００２３】
導電性付与フイラーとして銀を８２重量％含有し、硬化後の体積固有抵抗が８×１０^−４〜９×１０^−４Ω・ｃｍ、硬化前の粘度が４０，０００ポイズの信越化学製の導電性シリコーンゴムを、貫通孔を設けた積層体の片面に配して、一対の等速ロール間を線圧５ｋｇｆ／ｃｍで通過させて、導電性シリコーンゴムを貫通孔に充填した。これを１７０°Ｃ、２０ｋｇｆ／ｃｍ^２で１０分間加熱、加圧して導電性シリコーンゴムを加硫させた。最後に、ＰＥＴ基材微粘着シートを剥離して除去し、本発明の電気コネクタを得た。
【００２４】
（実施例２）
信越化学製付加反応硬化型シリコーンゴム（硬度５０°）１００重量部に対して、平均長さ１０ｍｍ、直径１５μｍの真鍮短繊維３００重量部を、押出機にて分散させながら、φ０．６ｍｍのストランドダイより押し出した。さらに、これを１５０°Ｃで１分間加熱して硬化させて、φ０．６５ｍｍで長さ方向に真鍮短繊維の配向したシリコーンゴム成形体を得た。これを長さ０．８ｍｍに切断して、実施例１と同様の配置で、直径０．６５ｍｍ、深さ０．３ｍｍの凹部を有する金型に配置した。そして、打ち抜き加工により、上記金型と同様の配置で、φ０．８ｍｍの多数の孔を形成した厚さ１８μｍの銅箔を、上記導電性部材を配置した金型に、それぞれの孔から導電性部材が露出するようにセットし、銅箔を合わせた厚さが０．２ｍｍとなるように熱硬化型液状エポキシ樹脂を流し込み、加熱硬化させて本発明の電気コネクタを得た。
【００２５】
本発明は、以上説明した実施形態に限定するものではなく、以下に記載するように、種々の変形又は変更が可能であって、これらも本発明の範囲内である。例えば、本発明の実施形態では、絶縁性基材１０の片面に導電層１２を形成した場合を例に挙げて説明したが、絶縁性基材１０の両面に導電層１２を形成してもよい。
【００２６】
【発明の効果】
以上詳しく説明したように、本発明によれば、電子部品側の電極と基板側の電極との間に設けられ、これらを電気的に接続する電気コネクタにおいて、貫通孔を有する絶縁性基材と、絶縁性基材の両面から突出した状態で貫通孔に嵌合し、電子部品側の電極と基板側の電極とを電気的に接続する導電性部材と、導電性部材と絶縁された状態で絶縁性基材の少なくとも片面側に設けられた導電層とを含むので、半導体パッケージとこれに接続される回路基板相互の電磁波の影響をシールドすることができる。
【図面の簡単な説明】
【図１】本発明の実施形態に係る電気コネクタの平面図である。
【図２】図１のＩＩ−ＩＩ線で切断した状態を示す断面図である。
【図３】本発明の実施形態に係る電気コネクタの導電性部材の配列の一例を示す平面図である。
【符号の説明】
１電気コネクタ
１ａ，２ａ電極
２電子部品
３基板
１０絶縁性基材
１０ａ貫通孔
１１導電性部材
１２導電層

Claims

電子部品側の電極と基板側の電極との間に設けられ、これらを電気的に接続する電気コネクタにおいて、
貫通孔を有する絶縁性基材と、前記絶縁性基材の両面から突出した状態で前記貫通孔に嵌合し、前記電子部品側の電極と前記基板側の電極とを電気的に接続する導電性部材と、前記導電性部材と絶縁された状態で前記絶縁性基材の少なくとも片面側に設けられた導電層とを含み、前記導電性部材は、導電性樹脂材料中に厚さ方向に配向され、かつ、少なくとも前記電子部品側がこの導電性樹脂材料から露出した複数の金属線を含むこと、を特徴とする電気コネクタ。