JP4036973B2 - カメラおよび制御タイミングの補正方法 - Google Patents

カメラおよび制御タイミングの補正方法 Download PDF

Info

Publication number
JP4036973B2
JP4036973B2 JP22055398A JP22055398A JP4036973B2 JP 4036973 B2 JP4036973 B2 JP 4036973B2 JP 22055398 A JP22055398 A JP 22055398A JP 22055398 A JP22055398 A JP 22055398A JP 4036973 B2 JP4036973 B2 JP 4036973B2
Authority
JP
Japan
Prior art keywords
synchronization signal
vertical synchronization
oscillation
period
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP22055398A
Other languages
English (en)
Other versions
JP2000059673A (ja
Inventor
大介 畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP22055398A priority Critical patent/JP4036973B2/ja
Priority to US09/365,841 priority patent/US6721006B1/en
Publication of JP2000059673A publication Critical patent/JP2000059673A/ja
Application granted granted Critical
Publication of JP4036973B2 publication Critical patent/JP4036973B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70SSIS architectures; Circuits associated therewith
    • H04N25/76Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/7795Circuitry for generating timing or clock signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Studio Devices (AREA)

Description

【0001】
【発明の属する技術分野】
この発明は、カメラおよび制御タイミングの補正方法に関し、詳細には、デジタルカメラ等のカメラおよび制御タイミングの補正方法に関する。
【0002】
【従来の技術】
例えば、CPUの発振周波数を補正する方法としては、特開平5−75445号公報に記載されたものがある。従来より、発振素子としては、水晶発振子、セラミック発振子やCR発振子などが使用されている。一般に、デジタルカメラにおいては、デジタル信号処理部であるIPP(Image Pre Processor )の動作周波数には、水晶発振子を用いているのでかなり高精度である。これに対し、CPUの動作周波数は、コストや発振の立上り時間が短いなどの関係上、安価なセラミック発振子を用いる場合が多い。CPUは、撮影などの処理を行う際に、IPPの垂直同期信号(vd)を起点に各制御のタイミングをとる場合が多く、その場合のタイミングの取り方は、垂直同期信号(vd)を割り込みどで検出し、検出した時点からCPU内のタイマをスタートさせて規定時間経過後に、制御対象に処理を行うようにしている。
【0003】
【発明が解決しようとする課題】
しかしながら、上記の如く、IPP側では、高価な水晶発振子を用いているため発信周波数の誤差が少なくなるのに対して、CPU側では、安価なセラミック発振子を用いているので、発振周波数の誤差が大きくなり時間精度が悪くなる。そのため、CPUが、IPPから入力される垂直同期信号(vd)を基準として、制御対象の制御の開始タイミングを決定した場合に誤差が生じるという問題がある。
【0004】
本発明は、上記に鑑みてなされたものであり、入力される垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、当該開始タイミングの誤差を防止したカメラおよび制御タイミングの補正方法を提供することを目的とする。
【0005】
【課題を解決するための手段】
上述した課題を解決するために、本発明は、垂直同期信号の基準となる発振周波数を発振する第1の発振素子と、装置内の各部の動作を制御するタイミングの基準となる発振周波数を発振する第2の発振素子と、前記第1の発振素子の発振周波数に基づいて出力された垂直同期信号の周期を、前記第2の発振素子の発振周波数に基づいて測定する垂直同期信号測定手段と、前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記測定した垂直同期信号の周期に基づき、前記制御対象の制御の開始タイミングを補正する補正手段と、を備えたことを特徴とする。
【0006】
また、本発明は、前記制御の開始タイミングの補正は、前記第2の発振素子の誤差範囲内で行うことを特徴とする。
【0007】
また、本発明は、前記垂直同期信号測定手段は、垂直同期信号の周期を複数回測定し、当該複数回の平均値を垂直同期信号の周期の測定値とすることを特徴とする。
【0008】
また、本発明は、前記制御対象はストロボ発光タイミングであることを特徴とする。
【0009】
また、本発明は、前記垂直同期信号測定手段は、垂直同期信号の周期の測定結果に基づき、垂直同期信号がNTSC方式またはPAL方式であるかを判定することを特徴とする。
【0010】
また、本発明は、第1の発振素子が垂直同期信号の基準となる発振周波数を発振する第1の発振工程と、第2の発振素子が装置内の各部の動作を制御するタイミングの基準となる発振周波数を発振する第2の発振工程と、を備え、前記第1の発振工程の発振周波数に基づいて出力された垂直同期信号の周期を、前記第2の発振工程の発振周波数に基づいて測定する垂直同期信号測定工程と、前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記測定した垂直同期信号の周期に基づき、前記制御対象の制御の開始タイミングを補正する補正工程と、を備えたことを特徴とする。
【0011】
【発明の実施の形態】
以下に添付図面を参照して、この発明に係るデジタルカメラの好適な実施の形態を詳細に説明する。
【0012】
図1は、本実施の形態に係るデジタルカメラの構成図である。同図において,100はデジタルカメラを示しており、デジタルカメラ100は、レンズ系101,絞り・フィルター部等を含むメカ機構102,CCD103,CDS回路104,可変利得増幅器(AGCアンプ)105,A/D変換器106,IPP107,DCT108,コーダー109,MCC110,DRAM111,PCカードインタフェース112,CPU121,表示部122,操作部123,SG(制御信号生成)部126,ストロボ装置127,バッテリ128、DC−DCコンバータ129、EEPROM130、フォーカスドライバ131、パルスモータ132,ズームドライバ133,パルスモータ134、モータドライバ135を具備して構成されている。また,PCカードインタフェース112を介して着脱可能なPCカード150が接続されている。
【0013】
レンズユニットは,レンズ101系,絞り・フィルター部等を含むメカ機構102からなり,メカ機構102のメカニカルシャッタは2つのフィールドの同時露光を行う。レンズ系101は、例えば、バリフォーカルレンズからなり、フォーカスレンズ系101aとズームレンズ系101bとで構成されている。
【0014】
フォーカスドライバ131は、CPU121から供給される制御信号に従って、パルスモータ132を駆動して、フォーカスレンズ系101aを光軸方向に移動させる。ズームドライバ133は、CPU121から供給される制御信号に従って、パルスモータ132を駆動して、ズームレンズ系101bを光軸方向に移動させる。また、モータドライバ135は、CPU121から供給される制御信号に従ってメカ機構102を駆動し、例えば、絞りの絞り値を設定する。
【0015】
CCD(電荷結合素子)103は,レンズユニットを介して入力した映像を電気信号(アナログ画像データ)に変換する。CDS(相関2重サンプリング)回路104は,CCD型撮像素子に対する低雑音化のための回路である。
【0016】
また,AGCアンプ105は,CDS回路104で相関2重サンプリングされた信号のレベルを補正する。なお、AGCアンプ105のゲインは、CPU121により、CPU121が内蔵するD/A変換器を介して設定データ(コントロール電圧)がAGCアンプ105に設定されることにより設定される。さらにA/D変換器106は,AGCアンプ105を介して入力したCCD103からのアナログ画像データをデジタル画像データに変換する。すなわち,CCD103の出力信号は,CDS回路104およびAGCアンプ105を介し,またA/D変換器106により,最適なサンプリング周波数(例えば,NTSC信号のサブキャリア周波数の整数倍)にてデジタル信号に変換される。
【0017】
また,デジタル信号処理部であるIPP(Image Pre-Processor )107,DCT(Discrete Cosine Transform )108,およびコーダー(Huffman Encoder/Decoder )109は,A/D変換器106から入力したデジタル画像データについて,色差(Cb,Cr)と輝度(Y)に分けて各種処理,補正および画像圧縮/伸長のためのデータ処理を施す。また、IPP107はCPU121に、垂直同期信号(vd)、水平同期信号(Hd)等のタイミング信号を出力する。なお、IPP(Image Pre-Processor )107は、内部クロック(動作周波数)として水晶発振子の発振周波数を使用している。
【0018】
さらに,MCC(Memory Card Controller)110は,圧縮処理された画像を一旦蓄えてPCカードインタフェース112を介してPCカード150への記録,或いはPCカード150からの読み出しを行う。
【0019】
CPU121は,ROMに格納されたプログラムに従ってRAMを作業領域として使用して、操作部123からの指示,或いは図示しないリモコン等の外部動作指示に従い,上記デジタルカメラ内部の全動作を制御する。具体的には、CPU121は,撮像動作、ストロボ発光動作、自動露出(AE)動作、自動ホワイトバランス(AWB)調整動作や、AF動作等の制御を行う。なお、CPU121の内部クロック(動作周波数)としてセラミック発振子の発振周波数を使用している。
【0020】
また,カメラ電源はバッテリ128,例えば,NiCd,ニッケル水素,リチウム電池等から,DC−DCコンバータ129に入力され,当該デジタルカメラ内部に供給される。
【0021】
表示部122は,LCD,LED,EL等で実現されており,撮影したデジタル画像データや,伸長処理された記録画像データ等の表示を行う。操作部123は,機能選択,撮影指示,およびその他の各種設定を外部から行うためのボタンを備えている。EEPROM130には、CPU121がデジタルカメラの動作を制御する際に使用する調整データ等が書き込まれている。また、ストロボ装置127は、CPU121から出力される制御信号に基づいてストロボ光を発光する。
【0022】
上記したデジタルカメラ100(CPU121)は、被写体を撮像して得られる画像データをPCカード150に記録する記録モードと、PCカード150に記録された画像データを表示する表示モードと、撮像した画像データを表示部122に直接表示するモニタリングモード等を備えている。
【0023】
つぎに、CPU121が実行する、IPP107から入力される垂直同期信号(vd)を基準にして制御対象の制御の開始タイミングを決定する動作を、ストロボ発光の同調制御を例に挙げて説明する。図2はCPU121により実行される垂直同期信号(vd)の周期の測定処理を説明するためのフローチャートである。図3は、CPU121により実行されるストロボ発光タイミングの計算処理を説明するためのフローチャートである。
【0024】
IPP107側では、高価な水晶発振子を用いているため発振周波数の誤差が少なくなるのに対して、CPU121側では、安価なセラミック発振子を用いているので、発振周波数の誤差が大きくなり時間精度が悪くなる。そのため、CPU121が、IPP107から入力される垂直同期信号(vd)を基準として、制御対象の制御の開始タイミングを決定した場合に誤差が生じる。そこで、本実施の形態では、CPU121は、IPP107から入力される垂直同期信号の周期を、内部の動作周波数(セラミック発振子の発振周波数)に基づいて測定し、当該垂直同期信号(vd)を基準にしてストロボ光の発光タイミングを決定する場合に、測定した垂直同期信号の周期に基づきストロボ光の発光タイミングを補正する。
【0025】
図2を参照して、CPU121により実行される垂直同期信号(vd)の周期の測定処理を説明する。まず、同図で使用される変数を説明する。
tcnt1 :CPU内のタイマ(フリーラン)のカウント値
vd_time :CPU内のタイマのカウント単位で測定した垂直同期信号 (vd)の周期(vd時間)
vd_time1:vd時間測定のためのタイマのカウント値を記憶する変数
【0026】
図2において、IPP107から、vdHEAD(フレーム垂直同期信号)またはvd(垂直同期信号)によりCPU121に割り込みが行われると(ステップS100)、CPU121は、内部の動作周波数(セラミック発振子の発振周波数)に従って内部のタイマを使用してvd時間(垂直同期信号の周期)の測定を行う(ステップS101)。具体的には、vd時間の測定は、itu1_tmp=tcnt1、vd_time=itu1_tmp−vd_time1、vd_time1=itu1_tmpの演算により行う。このvd時間の測定は複数回行う。そして、複数回測定したvd時間の平均値を演算する(ステップS3)。
【0027】
つぎに、図3を参照して、CPU121により実行されるストロボ発光タイミングの計算処理を説明する。下記表1は、vd_timeの上記タイマのカウント単位での値の標準値を示す。この下記表1に示す内容は、データ化されてROMに格納されている。
【0028】
【表1】
Figure 0004036973
【0029】
図3において、まず、CPU121は、NTSC/PAL(TV/LCD)の判定を行う(ステップS200、S204)。具体的には、測定したvd_timeにより、上記表1の各値と比較して、どのvd時間に近いかを判定して、NTSC、PAL(TV/LCD)のいずれかであるかを検出する。
【0030】
上記判定(ステップS200、S204)の結果、NTSCである場合には、vd時間のリミット演算を行う(ステップS201)。具体的には、vd_timeを表1の値のセラミック発振子の発振精度誤差分(例えば、±0.5%)の範囲をリミット範囲とし、vd_timeをこの範囲の値とする。
【0031】
続いて、CPU121は、シャッタ速度より、vdからストロボ発光までの時間、すなわち、標準のストロボ発光タイミング時間(sy_start_time)を求める(ステップS201)。そして、標準のストロボ発光タイミング時間(sy_start_time)を測定したvd時間(vd_time)で補正演算する(ステップS203)。具体的には、補正ストロボ発光タイミング時間は、sy_start_time(補正ストロボ発光タイミング時間)=sy_start_time*vd_time(vd時間)/0x77daの演算により行う。ここで、0x77daは、標準のセラミック発振子の発振精度(例えば、±0%)で、CPU121が測定するvd時間値である。また、標準のストロボ発光時間は、標準のセラミック発振子での値である。
【0032】
CPU121は、タイマにsy_start_timeを設定し、タイマをスタートさせ、タイマの終了でストロボ装置127をストロボ発光させる。
【0033】
他方、CPU121は、上記判定(ステップS200、S204)の結果、PAL(TV)である場合には、vd時間のリミット演算を行う(ステップS205)。具体的には、vd_timeを表1の値のセラミック発振子の発振精度誤差分(例えば、±0.5%)の範囲をリミット範囲とし、vd_timeをこの範囲の値とする。
【0034】
続いて、CPU121は、シャッタ速度より、vdからストロボ発光までの時間、すなわち、標準のストロボ発光タイミング時間(sy_start_time)を求める(ステップS206)。そして、標準のストロボ発光タイミング時間(sy_start_time)を測定したvd時間(vd_time)で補正演算する(ステップS207)。具体的には、補正ストロボ発光タイミング時間は、sy_start_time(補正ストロボ発光タイミング時間)=sy_start_time*vd_time(vd時間)/0x8fd2の演算により行う。ここで、0x8fd2は、標準のセラミック発振子の発振精度(例えば、±0%)で、CPU121が測定するPAL(TV)のvd時間値である。そして、CPU121は、タイマにsy_start_timeを設定し、タイマをスタートさせ、タイマの終了でストロボ装置127をストロボ発光させる。
【0035】
また、CPU121は、上記判定(ステップS200、S204)の結果、PAL(LCD)である場合には、vd時間のリミット演算を行う(ステップS208)。具体的には、vd_timeを表1の値のセラミック発振子の発振精度誤差分(例えば、±0.5%)の範囲をリミット範囲とし、vd_timeをこの範囲の値とする。
【0036】
続いて、CPU121は、シャッタ速度より、vdからストロボ発光までの時間、すなわち、標準のストロボ発光タイミング時間(sy_start_time)を求める(ステップS209)。そして、標準のストロボ発光タイミング時間(sy_start_time)を測定したvd時間(vd_time)で補正演算する(ステップS207)。具体的には、補正ストロボ発光タイミング時間は、sy_start_time(補正ストロボ発光タイミング時間)=sy_start_time*vd_time(vd時間)/0x63d2の演算により行う。ここで、0x63d2は、標準のセラミック発振子の発振精度(例えば、±0%)で、CPU121が測定するPAL(CCD)のvd時間値である。そして、CPU121は、タイマにsy_start_timeを設定し、タイマをスタートさせ、タイマの終了でストロボ装置127をストロボ発光させる。
【0037】
図4は、ストロボ発光タイミングを示すタイミングチャートであり、(A)はシャッタ速度1/250秒の場合のタイミングを示し、(B)はシャッタ速度1/8000秒の場合のタイミングを示す。同図において、(a)は垂直同期信号(vd)、(b)はストロボ発光タイミング(sy)、(c)はストロボ装置127の電荷蓄積リセット(sub)、(d)は画像取込み(ch1)を示す。
【0038】
同図(A)に示すように、シャッタ速度1/250秒の場合には、ストロボ同調が良好である。他方、同図(B)に示すように、シャッタ速度1/8000秒の場合には、ストロボ同調はNGであり、sub(電荷蓄積リセット)中でch1(画像取込み)の後にストロボ発光している。シャッタ速度が高速になるとストロボが発光している時間の長さも問題となる。シャッタ速度=露光時間でストロボの発光が完了するのが望ましい。また、可能な限り最後のsub出力後にストロボの発光を開始するのが望ましいので、シャッタ速度以上の発光タイミング精度が必要となる。
【0039】
以上説明したように、本実施の形態においては、CPU121は、IPP107から入力される垂直同期信号の周期(vd時間)を、内部の動作周波数に基づいて測定し、当該垂直同期信号(vd)を基準にしてストロボ光の発光タイミングを決定する場合に、測定した垂直同期信号の周期(vd時間)に基づき、ストロボ光の発光タイミングを補正することとしたので、例えば、IPP107が水晶発振子を使用し、CPU121がセラミック発振子を使用した場合でもストロボ発光タイミングの誤差の発生を防止することができ、高速シャッタ時においてもストロボ同調を行うことが可能となる。すなわち、本実施の形態によれば、CPU121の発振子の精度をソフト的に補正することが可能となる。
【0040】
また、本実施の形態においては、測定した垂直同期信号の周期(vd時間)にリミッタを設けているので、垂直同期信号の周期(vd時間)の測定を誤った場合にも対応することが可能となる。付言すると、CPU121で使用されるセラミック発振子は、発振周波数精度が悪いと言っても、誤差は±1%程度であるため、補正の範囲も±1%で良く、誤差がそれ以上となる場合は垂直同期信号の周期(vd時間)の測定を誤った可能性が高いためである。
【0041】
また、本実施の形態においては、垂直同期信号の周期(vd時間)を複数回測定し、当該複数回の平均値を垂直同期信号の周期(vd時間)の測定値とすることとしたので、測定誤差の影響を少なくすることができる。
【0042】
また、本実施の形態においては、IPP107から入力される垂直同期信号がNTSC方式またはPAL方式であるかを判定した後に、測定した時間垂直同期信号の時間がリミッタ内であるか否かを判定することとしたので、正確に時間垂直同期信号の周期(vd時間)を検出することが可能となる。
【0043】
なお、上記した実施の形態においては、IPP107では水晶発振子を、CPU121ではセラミック発振子を用いているが、発振子はこれに限られるものではなく、信号の入力される側が、内部動作周波数を発振する発振子の精度が悪い場合には全て適用可能である。また、発振子の精度による差を補正する場合に限られず、環境上の精度の違い、例えば、温度、電圧特性での精度の違いを補正する場合にも適用可能である。
【0044】
また、本実施の形態においては、IPP107の垂直同期信号(vd)を用いた場合について説明したが、垂直同期信号(vd)に限らず他の動作周波数的な信号についても適用できる。
【0045】
また、本発明は、上記した実施の形態に限られるものではなく、発明の要旨を変更しない範囲で適宜変更を加えて実施可能である。
【0046】
【発明の効果】
本発明は、垂直同期信号の基準となる発振周波数を発振する第1の発振素子と、装置内の各部の動作を制御するタイミングの基準となる発振周波数を発振する第2の発振素子と、前記第1の発振素子の発振周波数に基づいて出力された垂直同期信号の周期を、前記第2の発振素子の発振周波数に基づいて測定する垂直同期信号測定手段と、前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記測定した垂直同期信号の周期に基づき、前記制御対象の制御の開始タイミングを補正する補正手段と、を備えたこととしたので、垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、誤差の少ない開始タイミングで制御対象を制御することが可能となる。
【0047】
また、本発明は、前記制御の開始タイミングの補正は、前記第2の発振素子の誤差範囲内で行うこととしたので、垂直同期信号の周期の測定を誤った場合にも対応することが可能となる。
【0048】
また、本発明は、前記垂直同期信号測定手段は、垂直同期信号の周期を複数回測定し、当該複数回の平均値を垂直同期信号の周期の測定値とすることとしたので、測定誤差の影響を少なくすることができる。
【0049】
また、本発明は、前記制御対象はストロボ発光タイミングであることとしたので、高速シャッタ時においてもストロボ同調を行うことが可能となる。
【0050】
また、本発明は、前記垂直同期信号測定手段は、垂直同期信号の周期の測定結果に基づき、垂直同期信号がNTSC方式またはPAL方式であるかを判定することとしたので、正確に時間垂直同期信号の周期を測定することが可能となる。
【0051】
また、本発明は、第1の発振素子が垂直同期信号の基準となる発振周波数を発振する第1の発振工程と、第2の発振素子が装置内の各部の動作を制御するタイミングの基準となる発振周波数を発振する第2の発振工程と、を備え、前記第1の発振工程の発振周波数に基づいて出力された垂直同期信号の周期を、前記第2の発振工程の発振周波数に基づいて測定する垂直同期信号測定工程と、前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記測定した垂直同期信号の周期に基づき、前記制御対象の制御の開始タイミングを補正する補正工程と、を備えたこととしたので、垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、誤差の少ない開始タイミングで制御対象を制御することが可能となる。
【図面の簡単な説明】
【図1】 本実施の形態に係るデジタルカメラの構成図である。
【図2】 CPUにより実行される垂直同期信号(vd)の周期の測定処理を説明するためのフローチャートである。
【図3】 CPUにより実行されるストロボ発光タイミングの計算処理を説明するためのフローチャートである。
【図4】 ストロボ発光タイミングを示すタイミングチャートである。
【符号の説明】
100 デジタルカメラ
101 レンズ系
101a フォーカスレンズ系
101b ズームレンズ系
102 オートフォーカス等を含むメカ機構
103 CCD(電荷結合素子)
104 CDS(相関2重サンプリング)回路
105 可変利得増幅器(AGCアンプ)
106 A/D変換器
107 IPP(Image Pre-Processor)
108 DCT(Discrete Cosine Transform)
109 コーダー(Huffman Encoder/Decoder)
110 MCC(Memory Card Controller)
111 RAM(内部メモリ)
112 PCカードインタフェース
121 CPU
122 表示部
123 操作部
126 SG部
127 ストロボ
128 バッテリ
129 DC−DCコンバータ
130 EEPROM
131 フォーカスドライバ
132 パルスモータ
133 ズームドライバ
134 パルスモータ
135 モータドライバ
150 PCカード

Claims (6)

  1. 垂直同期信号の基準となる発振周波数を発振する第1の発振素子と、
    装置内の各部の動作を制御するタイミングの基準となる発振周波数を発振する第2の発振素子と、
    前記第1の発振素子の発振周波数に基づいて出力された垂直同期信号の周期を、前記第2の発振素子の発振周波数に基づいてカウントすることで測定する垂直同期信号測定手段と、
    前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記垂直同期信号の周期の理論カウント値と前記測定した垂直同期信号の周期をカウントした結果の値とに基づき、前記制御対象の制御の開始タイミングを補正する補正手段と、
    を備えたことを特徴とするカメラ。
  2. 前記制御の開始タイミングの補正は、前記第2の発振素子の誤差範囲内で行うことを特徴とする請求項1に記載のカメラ。
  3. 前記垂直同期信号測定手段は、垂直同期信号の周期を複数回測定し、当該複数回の平均値を垂直同期信号の周期の測定値とすることを特徴とする請求項1に記載のカメラ。
  4. 前記制御対象はストロボ発光タイミングであることを特徴とする請求項1に記載のカメラ。
  5. 前記垂直同期信号測定手段は、垂直同期信号の周期の測定結果に基づき、垂直同期信号がNTSC方式またはPAL方式であるかを判定することを特徴とする請求項1に記載のカメラ。
  6. 第1の発振素子が垂直同期信号の基準となる発振周波数を発振する第1の発振工程と、
    第2の発振素子が装置内の各部の動作を制御するタイミングの基準となる発振周波数を
    発振する第2の発振工程と、を備え、
    前記第1の発振工程の発振周波数に基づいて出力された垂直同期信号の周期を、前記第
    2の発振工程の発振周波数に基づいてカウントすることで測定する垂直同期信号測定工程と、
    前記垂直同期信号を基準にして制御対象の制御の開始タイミングを決定する場合に、前記垂直同期信号の周期の理論カウント値と前記測定した垂直同期信号の周期をカウントした結果の値とに基づき、前記制御対象の制御の開始タイミングを補正する補正工程と、
    を備えたことを特徴とする制御タイミングの補正方法。
JP22055398A 1998-08-04 1998-08-04 カメラおよび制御タイミングの補正方法 Expired - Fee Related JP4036973B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP22055398A JP4036973B2 (ja) 1998-08-04 1998-08-04 カメラおよび制御タイミングの補正方法
US09/365,841 US6721006B1 (en) 1998-08-04 1999-08-03 Digital camera and control method for the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP22055398A JP4036973B2 (ja) 1998-08-04 1998-08-04 カメラおよび制御タイミングの補正方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2005235297A Division JP4233551B2 (ja) 2005-08-15 2005-08-15 タイミング制御装置およびタイミング制御方法

Publications (2)

Publication Number Publication Date
JP2000059673A JP2000059673A (ja) 2000-02-25
JP4036973B2 true JP4036973B2 (ja) 2008-01-23

Family

ID=16752806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP22055398A Expired - Fee Related JP4036973B2 (ja) 1998-08-04 1998-08-04 カメラおよび制御タイミングの補正方法

Country Status (2)

Country Link
US (1) US6721006B1 (ja)
JP (1) JP4036973B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960756B1 (en) * 2001-11-15 2005-11-01 Visionworks Llc Particle size and shape distribution analyzer
KR100576821B1 (ko) * 2002-12-05 2006-05-10 주식회사 애트랩 이미지 신호처리 시스템
JP4106554B2 (ja) * 2003-09-08 2008-06-25 ソニー株式会社 撮影環境判定方法および撮像装置
WO2008044344A1 (fr) * 2006-10-12 2008-04-17 Panasonic Corporation Appareil de communication, circuit intégré à semi-conducteurs et dispositif électronique
US8704909B2 (en) * 2010-02-23 2014-04-22 Apple Inc. Systems and methods for efficiently coding and processing image data
US10264167B2 (en) * 2016-08-10 2019-04-16 Panasonic Intellectual Property Management Co., Ltd. Imaging apparatus

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55500273A (ja) * 1978-04-10 1980-05-08
US4489348A (en) * 1982-09-23 1984-12-18 Gordon W. Hueschen Video camera synchronizer
EP0467683A3 (en) * 1990-07-19 1992-09-02 Canon Kabushiki Kaisha Image processing apparatus
US5184091A (en) * 1991-06-04 1993-02-02 Zenith Electronics Corporation Circuit for phase locking an oscillator within any one of a plurality of frequency ranges
JPH0575445A (ja) 1991-07-30 1993-03-26 Ricoh Co Ltd Cpuの発振周波数変動の補正装置および補正方法
US6542183B1 (en) * 1995-06-28 2003-04-01 Lynx Systems Developers, Inc. Event recording apparatus
JPH0818994A (ja) * 1994-06-30 1996-01-19 Sony Corp マルチ映像信号復調装置
US6191818B1 (en) * 1998-08-14 2001-02-20 Intel Corporation Method and apparatus for generating a projectable subject viewfinder

Also Published As

Publication number Publication date
JP2000059673A (ja) 2000-02-25
US6721006B1 (en) 2004-04-13

Similar Documents

Publication Publication Date Title
JP2000111790A (ja) オートフォーカス装置
US8253850B2 (en) Imaging apparatus and program thereof
TWI492618B (zh) 攝影裝置及電腦可讀取記錄媒體
JPWO2005045516A1 (ja) 撮像装置およびその制御方法
JP3934954B2 (ja) 撮像装置
JP2003232987A (ja) 合焦装置
JP2008148180A (ja) 撮像装置、画像処理装置、および方法、並びにコンピュータ・プログラム
JPH09307818A (ja) 電子カメラ
US7589782B2 (en) Imaging apparatus and imaging method for reducing release time lag
JP4036973B2 (ja) カメラおよび制御タイミングの補正方法
JP2001255451A (ja) 自動合焦装置、デジタルカメラ、および携帯情報入力装置
EP1599038B1 (en) Electronic camera
JP4046276B2 (ja) デジタルカメラ
JP4233551B2 (ja) タイミング制御装置およびタイミング制御方法
JP2002305678A (ja) 電子カメラ
JP2007027984A (ja) 撮影装置およびその制御方法
JP2003255429A (ja) 露出制御装置
JP2008085638A (ja) 撮影装置及び撮影方法
JP2002344724A (ja) 撮像装置、画像処理装置、画像処理方法、及びプログラム
JPH09159906A (ja) カメラ
JP4424201B2 (ja) 撮像装置、撮像方法、プログラム、及びプロジェクタシステム
JP3954879B2 (ja) 撮像装置
JPH11215432A (ja) デジタルカメラ
JPH11234552A (ja) 電子カメラ及び電子カメラの露光量制御方法
JP2004242045A (ja) 撮像装置および撮像方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041015

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041026

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041227

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20050614

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050815

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20050819

A912 Re-examination (zenchi) completed and case transferred to appeal board

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20060127

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071031

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101109

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111109

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121109

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131109

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees