JP4028093B2 - 半導体集積回路パッケージおよびその製造方法 - Google Patents
半導体集積回路パッケージおよびその製造方法 Download PDFInfo
- Publication number
- JP4028093B2 JP4028093B2 JP18509598A JP18509598A JP4028093B2 JP 4028093 B2 JP4028093 B2 JP 4028093B2 JP 18509598 A JP18509598 A JP 18509598A JP 18509598 A JP18509598 A JP 18509598A JP 4028093 B2 JP4028093 B2 JP 4028093B2
- Authority
- JP
- Japan
- Prior art keywords
- opening
- solder ball
- integrated circuit
- solder
- semiconductor integrated
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体集積回路パッケージおよびその製造方法に係るＢＧＡ（Ball Grid Array ）構造を有する集積回路パッケージにおける半田ボール端子を形成する際の、半田ボール搭載用の開口部の形状に関する。
【０００２】
【従来の技術】
近年の半導体集積回路における実装構造として、ＢＧＡ型のパッケージが使用されているが、パッケージ端子におけるパッケージとプリント基板との接合においては、接合部の信頼性は、当接合部において使用される半田ボールによって直接的に影響されるため、半田ボール端子の信頼性が重要視されている。
【０００３】
図１（Ａ）および（Ｂ）は、パッケージをプリント基板上に、半田を介して接合する際の様子を断面図によって示したものである。
図１（Ａ）および（Ｂ）を参照するに、半導体集積回路パッケージ１は、半導体集積回路チップ１０が、ポリイミドテープ２８上にダイ付け剤１４を介して実装され、半導体集積回路チップ１０中の電極パッド２２から、金線２４を介して、ポリイミドテープ２８上の配線電極パターン２６へ接続されており、モールドレジン１２により封入されている構造を有する。そして前記ポリイミドテープ２８中の開口部２４内の、配線電極パターン２６に、半田ボール１６を付着させた状態であり、半田ボール１６が、プリント基板１８上の電極２０に実装される前の状態を示したものである。
【０００４】
一般に、半導体集積回路を有する半導体集積回路パッケージをプリント基板に実装する際の、半導体集積回路パッケージの接続端子には、半田ボール端子を使用する。半田ボール端子を形成する際の、半田ボールと半導体集積回路パッケージとの接続部では、半田ボールを当接続部に埋め込むためのリフロー熱処理の工程において、高温となり融点を超えた状態の半田は、その表面が、その雰囲気中に残留した酸素により酸化され、当接続部の接合の不良を生じる場合がある。これを防止するために、リフロー熱処理工程を実施する前に、フラックスと呼ばれる活性剤を使用する。
【０００５】
フラックスの用途としては、集積回路パッケージの端子に半田ボールを接合させて、半田ボール端子を形成する際に、半田ボールの接合部分の表面の酸化膜を除去する。そして、半田ボールを端子に埋め込んで接合するために、リフロー熱処理工程を実行する。この加熱工程において、昇温時に半田が１３０℃ないし１５０℃程度の温度に達した時点でフラックスは蒸発する。その直後に、温度が半田の融点に達すると半田が溶解し、接合面に密着する形態に変化して接合される。この際に、フラックスが蒸発した直後から半田が接合される間は、接合面は開口部によって密閉されているために、当接合面は外部の酸素にさらされることがなく、酸化されない。このように、フラックスは、半田を介した接合時に、当半田が酸化されて絶縁体が形成され、不良な接合の形成を防止する役目を果たすものであり、半田ボールによる実装技術においては、必須の媒体である。
【０００６】
【発明が解決しようとする課題】
しかしながら、半田ボールを介した端子接続時の、接合部の信頼性の向上が求められる一方で、集積回路パッケージ側の半田ボール搭載用の端子に、接続時のリフロー熱処理時に、接合部において使用する固形化したフラックスが、蒸発することなく接合後において残留し、これが接合部を絶縁する等の電気的接続を悪化させ、かつ機械的強度を低下させ、接合不良を生じる問題が発生する場合がある。
【０００７】
図２（Ａ）〜（Ｃ）は、従来における、半田ボールを開口部に接合する方法を示したものであり、同図（Ｂ）の正円形の開口部３２（斜線部）をＡ−Ａ’で切った断面を示したのが同図（Ａ）である。
即ち、従来における方法では、正円形の開口部３２と、同じ正円形の半田ボール３０との接合部においては、開口部３２と半田ボール３０は密着し、両者間には隙間がない状態となる。この場合、リフロー熱処理の際に、開口部３２内で、半田ボール３０表面から離脱し、蒸発したフラックス３４は、開口部３２の外部へ排出されずに、開口部３２中に残留した状態となる。このような状態にある残留フラックス３４は、気化しているといえども、密閉状態にあるため、一部は半田３０表面において液化あるいは固化し、図２（Ｃ）中に示す残留フラックス１７のように、接合後の半田ボール端子３１を形成した後においても接合部に残留するという事態を生じ、その結果、当接合は電気的に絶縁された状態となり、良好な接合が得られないという問題を生じる。
【０００８】
ところで、従来のＢＧＡ型のパッケージ構造の一つとして、外部端子の接続部には図２に示すような円形の開口部３２を有するものであって、開口部３２において、フラックス３４を半田ボール３０の表面活性剤として、リフロー熱処理工程において使用する。
そして接合不良の問題は、将来的にも重要な課題である。
【０００９】
即ち、集積回路の高密度化に伴い、半導体基板中の電極パッド数が増大し、これに伴って開口穴の数が増大し、そのピッチが減少する一方で、開口部における接合の抵抗の増大を回避しなければならないというトレードオフの関係から、半田ボールの大きさを、従来のものに対して縮小することができないという制限がある。そこで、半田ボールの径を一定としつつ、開口部の径を縮小した場合には、半田ボールと開口穴との接触部においては、半田ボールは、そのほとんどが開口部の上部に浮いた形となる。したがって、開口部の円形状を極端に変形しない限りは、開口部上に浮いた前記半田ボールによって、開口部はほとんど塞がれた密閉状態となる。このことは、上述したように、フラックスが開口部中に閉じ込められた状態となり、リフロー熱処理の過程で、フラックスは排出されずに、一部が接合部において残留、固化し、接合不良を生じる易くなる。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明は以下の手段を講じることを特徴とする。
請求項１記載の発明では、半田ボール搭載用の開口部に搭載された半田ボールを溶融することによって前記開口部を埋めて形成された半田ボール端子を有する半導体集積回路パッケージにおいて、前記半田ボール搭載用の前記開口部の開口縁に、突起部を有することを特徴とする。
【００１１】
請求項２記載の発明では、半田ボール搭載用の開口部に搭載された前記半田ボールを溶融することによって前記開口部を埋める半田ボール端子を形成してなる半導体集積回路パッケージの製造方法において、開口縁に突起部を有する前記半田ボール搭載用の前記開口部に、前記半田ボールを搭載して前記半田ボールを溶融することによって前記開口部を埋める前記半田ボール端子を形成することを特徴とする。
【００１６】
請求項１および２記載の本発明の特徴によれば、開口部に突起部を形成することによって、前記開口部と半田ボール間に間隙を形成でき、前記間隙を通して気化したフラックスを外部へ放出することができ、その結果信頼性の高い良好な接合を得ることができる。
【００１７】
【発明の実施の形態】
図３〜図７は、本発明によるポリイミドテープ開口部の開口縁に半田ボールを接触させた状態の実施例１〜実施例４までの断面図、および上面透過図である。
[ 実施例１]
図３（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部４６における開口部の開口縁の形状が楕円形の場合の実施例を示し、図３を参照するに、同図（Ｂ）斜線にて示した開口部４６の開口縁の形状が楕円形の場合であって、同図中、楕円の長径上のＢ−Ｂ’で示した部分の断面を同図（Ａ）に示す。またここで、同図の楕円の長径と楕円周との交点をＢ3 、Ｂ4 とし、短径と楕円周との交点をＢ1,Ｂ2 とする。この場合に、半田ボール４４を開口部４６に置いた場合には、半田ボール４４は、同図（Ｂ）中の２点Ｂ1 およびＢ2 においてのみ、開口部４６の開口縁と接触することになる。そして他の２点Ｂ3 およびＢ4 において、半田ボール４４と開口部４６との隙間５０は最大となり、その間隙５０の大きさは同図（Ａ）に示すｅ1 であって、２点Ｂ3 の側およびＢ4 の側の２領域において間隙を有する。
【００１８】
さらに、図３（Ａ）の状態で、リフロー工程における加熱の過程で昇温させ、１３０℃〜１５０℃程度となった時点で、フラックス４８は半田ボール４４の表面より気化した状態となり、直ちに隙間５０より外部へ発散する。また、さらに昇温させて、半田の融点となった時点で、半田ボール４４は融解すると共に、同図（Ｃ）に示すように、開口部４６の内部を充填し、開口部４６よりはみ出した部分の半田は、それ自身の表面張力によって球形の状態となり、リフロー工程が完了すると伴に、開口部４６を充填した部分と球形部分の半田は再び固化して半田ボール端子５２となり、半導体集積回路パッケージ２が完成する。
【００１９】
次に、図４（Ａ）および（Ｂ）は、同実施例によって形成された半田ボール端子５２を有する半導体集積回路パッケージをプリント基板に装着した状態を示す概略図である。
まず、図４（Ｂ）を参照するに、半導体集積回路チップ１０が、ポリイミドテープ２８上にダイ付け剤１４を介して実装され、半導体集積回路チップ１０中の電極パッド２２から、金線２４を介して、ポリイミドテープ２８上の配線電極パターン２６へ接続されており、モールドレジン１２により封入されている。そしてポリイミドテープ２８中の開口部４６内の、配線電極パターン２６に、半田ボール４４（図３（Ａ）参照）を付着させた状態であり、図４（Ａ）は、半田ボール端子５２が、プリント基板１８上の電極２０に接合された状態を示す。
【００２０】
以上のように、ポリイミドテープ２８の開口部４６の開口縁の形状を楕円形とすることによって、半田ボール４４と開口部４６との間に間隙を生じ、接合部のフラックス４８は気化した後に直ちに外部へ放出され、直ちに開口部４６に接合する。このように、接合後に接合部４６にフラックス４８は残留することがないため、接合部４６を絶縁する等の電気的接続を悪化させ、あるいは機械的強度を低下させる等の接合不良を生じることがなく、信頼性の高い良好な接合が得られる。
【００２１】
[ 実施例２]
図５（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状が正六角形の場合の実施例を示す概略図である。
図５は、同図（Ｂ）中の斜線にて示した開口部５６の形状が正六角形の場合であって、同図中ＣーＣ’で示した部分の断面を同図（Ａ）に示す。半田ボール５４を開口部５６を覆うように置いた場合には、半田ボール５４は、同図（Ｂ）中、正六角形Ｃ1 Ｃ2 Ｃ3 Ｃ4 Ｃ5 Ｃ6 の各辺の中点Ｃ12、Ｃ23、Ｃ34、Ｃ45、Ｃ46、およびＣ61においてのみ、開口部５６と接触することになる。そして、各頂点Ｃ1 〜Ｃ6 において、半田ボール５４と開口部５６との隙間は最大となり、その間隙５８の大きさは同図（Ａ）に示すｅ2 である。
【００２２】
さらに、図５（Ａ）の状態で、リフロー工程における加熱の過程で昇温させ、１３０℃〜１５０℃程度となった時点で、フラックス５９は半田ボール表面より気化した状態となり、直ちに隙間５８より外部へ発散する。また、前実施例と同様に、さらに昇温させて半田の融点となった時点で、半田ボール５４は融解して、開口部５６内部を充填し、その外側の部分は球形となりリフロー工程の完了と伴に、融解した半田は再度固化して半田ボール端子６０となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２３】
その後、半田ボール端子６０は、プリント基板１８と接合されることになる。
以上のように、ポリイミドテープ２８の開口部５６の形状を正六角形とすることによって、半田ボール５４と開口部５６との間の六ヶ所に間隙５８を生じ、接合部のフラックス５９は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス５９は残留することがなく、信頼性の高い良好な接合が得られる。
【００２４】
[ 実施例３]
図６（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状を、円形の形状の開口部６８に、さらに溝７０を付加した場合の実施例を示す概略図である。
図６（Ｂ）における、正円形の開口部６８に加え、小さい楕円形状の溝加工を施した部分７０を加えた部分であって、同図中ＤーＤ’で示した部分の断面を同図（Ａ）に示す。
【００２５】
半田ボール６２を開口部６４に置いた場合には、半田ボール６２は、同図（Ｂ）中、円形の開口部６４の外周部において接触することになる。この場合、半田ボール６２と開口部６４との隙間は同図中ｆで示した大きさである。したがって前実施例と同様に、その後のリフロー熱処理によって、半田ボール表面のフラックスは気化した状態６６となり、間隙ｆより外部へ放出される。続いて直ちに、同図（Ｃ）のように、半田ボール６２は、融点温度に達した時点で融解して、開口部６４内部を充填し、その外側の部分は球形となり、リフロー工程の直後に半田６２は再度固化して半田ボール端子７２となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２６】
さらにその後、半田ボール端子７２は、プリント基板１８と接合されることになる。
以上のように、本実施例においても、ポリイミドテープ２８の開口部６４の形状を正円形に溝加工を付加した形状とすることによって、半田ボール６２と開口部６４との間にｆなる間隙を生じ、接合部のフラックス６６は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス６６は残留することがなく、信頼性の高い良好な接合が得られる。
【００２７】
[ 実施例４]
図７（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状を、円形の形状の開口部７３の内側に、突起部７４を付加した形状の開口部８０の場合の実施例を示す概略図である。
図７（Ｂ）は、正円形の開口部７３の内側に、同図のように突起部７４を４個所設けた場合であり、２個所の突起部を通るＥ−Ｅ’で示す断面を示したのが同図（Ａ）である。半田ボール７６を開口部８０に置いた場合には、半田ボール７６は、同図（Ｂ）中の、４個所の突起部の各先端部において接触する。この場合、半田ボール７６と開口部８０との隙間は、ｇで示した領域となる。したがって前実施例と同様に、その後のリフロー熱処理の工程によって、半田ボール７６表面のフラックスは気化した状態７８となり、間隙ｇより外部へ放出される。続いて直ちに、同図（Ｃ）のように、半田ボール７６は、融点温度に達した時点で融解して、開口部８０内部を充填し、その外側の部分は球形となり、リフロー工程の直後に半田７６は再度固化して半田ボール端子８２となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２８】
以上のように、本実施例においても同様に、ポリイミドテープ２８の開口部８０の形状を、正円形に突起部７４を付加した形状とすることによって、半田ボール７６と開口部８０との間にｇなる間隙を生じ、なおかつ、開口部８０中の４ヶ所においてそれぞれが約９０度の角度の間隙がｇなる一定の幅をもって、間隙領域を形成することができる。接合部のフラックス７８は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス７８は残留することがなく、信頼性の高い良好な接合が得られる。
【００２９】
【発明の効果】
以上、各実施例において説明したように、本発明によれば、端子開口部を、半田ボールと開口部との間に隙間を設けることのできるような形状にすることによって、半田ボールを端子開口部に接合する際のリフロー熱処理時に、蒸発するフラックスを当隙間から外部へ放出することによって、半田表面の酸化を抑制することができ、半田と開口部の接合を良好に形成することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｂ）は、従来の半導体集積回路パッケージおよびこれをプリント配線基板に接合する状態を示したものでる。
【図２】（Ａ）〜（Ｃ）は半田を円形の端子開口部に接合する従来の方法を示す図である。
【図３】楕円形の形状の開口部に半田ボールを接合させる様子を示したものである。
【図４】（Ａ）〜（Ｂ）は、本発明の半導体集積回路パッケージおよびこれをプリント配線基板に接合した状態を示したものでる。
【図５】六角形の形状の開口部に半田ボールを接合させる様子を示したものである。
【図６】溝加工を施した開口部に半田ボールを接合させる様子を示したものである。
【図７】突起を設けた開口部に半田ボールを接合させる様子を示したものである。
【符号の説明】
１、２ 半導体集積回路パッケージ
１０ 半導体集積回路チップ
１２ モールドレジン
１４ ダイ付け剤
１６、３０、４４、５４、６２、７６ 半田ボール
１８ プリント基板
２０ プリント基板上の電極パッド
２２ 集積回路上の電極パッド
２４ 金線
２６ 配線パターン
２８ ポリイミドテープ
６８、７３ 正円形開口部
３１、５２、６０、７２、８２ 半田ボール端子
３２、５６、６４ 開口部
３４ 気化したフラックス
４０、４８、６６、７８ 気化したフラックス
４２ 楕円形状の開口部
４６ 楕円形状の開口部の断面
５０、５８ 半田ボールと開口部の間隙
７０ 溝
７４ 突起部
８０ 突起部を有する開口部
【発明の属する技術分野】
本発明は、半導体集積回路パッケージおよびその製造方法に係るＢＧＡ（Ball Grid Array ）構造を有する集積回路パッケージにおける半田ボール端子を形成する際の、半田ボール搭載用の開口部の形状に関する。
【０００２】
【従来の技術】
近年の半導体集積回路における実装構造として、ＢＧＡ型のパッケージが使用されているが、パッケージ端子におけるパッケージとプリント基板との接合においては、接合部の信頼性は、当接合部において使用される半田ボールによって直接的に影響されるため、半田ボール端子の信頼性が重要視されている。
【０００３】
図１（Ａ）および（Ｂ）は、パッケージをプリント基板上に、半田を介して接合する際の様子を断面図によって示したものである。
図１（Ａ）および（Ｂ）を参照するに、半導体集積回路パッケージ１は、半導体集積回路チップ１０が、ポリイミドテープ２８上にダイ付け剤１４を介して実装され、半導体集積回路チップ１０中の電極パッド２２から、金線２４を介して、ポリイミドテープ２８上の配線電極パターン２６へ接続されており、モールドレジン１２により封入されている構造を有する。そして前記ポリイミドテープ２８中の開口部２４内の、配線電極パターン２６に、半田ボール１６を付着させた状態であり、半田ボール１６が、プリント基板１８上の電極２０に実装される前の状態を示したものである。
【０００４】
一般に、半導体集積回路を有する半導体集積回路パッケージをプリント基板に実装する際の、半導体集積回路パッケージの接続端子には、半田ボール端子を使用する。半田ボール端子を形成する際の、半田ボールと半導体集積回路パッケージとの接続部では、半田ボールを当接続部に埋め込むためのリフロー熱処理の工程において、高温となり融点を超えた状態の半田は、その表面が、その雰囲気中に残留した酸素により酸化され、当接続部の接合の不良を生じる場合がある。これを防止するために、リフロー熱処理工程を実施する前に、フラックスと呼ばれる活性剤を使用する。
【０００５】
フラックスの用途としては、集積回路パッケージの端子に半田ボールを接合させて、半田ボール端子を形成する際に、半田ボールの接合部分の表面の酸化膜を除去する。そして、半田ボールを端子に埋め込んで接合するために、リフロー熱処理工程を実行する。この加熱工程において、昇温時に半田が１３０℃ないし１５０℃程度の温度に達した時点でフラックスは蒸発する。その直後に、温度が半田の融点に達すると半田が溶解し、接合面に密着する形態に変化して接合される。この際に、フラックスが蒸発した直後から半田が接合される間は、接合面は開口部によって密閉されているために、当接合面は外部の酸素にさらされることがなく、酸化されない。このように、フラックスは、半田を介した接合時に、当半田が酸化されて絶縁体が形成され、不良な接合の形成を防止する役目を果たすものであり、半田ボールによる実装技術においては、必須の媒体である。
【０００６】
【発明が解決しようとする課題】
しかしながら、半田ボールを介した端子接続時の、接合部の信頼性の向上が求められる一方で、集積回路パッケージ側の半田ボール搭載用の端子に、接続時のリフロー熱処理時に、接合部において使用する固形化したフラックスが、蒸発することなく接合後において残留し、これが接合部を絶縁する等の電気的接続を悪化させ、かつ機械的強度を低下させ、接合不良を生じる問題が発生する場合がある。
【０００７】
図２（Ａ）〜（Ｃ）は、従来における、半田ボールを開口部に接合する方法を示したものであり、同図（Ｂ）の正円形の開口部３２（斜線部）をＡ−Ａ’で切った断面を示したのが同図（Ａ）である。
即ち、従来における方法では、正円形の開口部３２と、同じ正円形の半田ボール３０との接合部においては、開口部３２と半田ボール３０は密着し、両者間には隙間がない状態となる。この場合、リフロー熱処理の際に、開口部３２内で、半田ボール３０表面から離脱し、蒸発したフラックス３４は、開口部３２の外部へ排出されずに、開口部３２中に残留した状態となる。このような状態にある残留フラックス３４は、気化しているといえども、密閉状態にあるため、一部は半田３０表面において液化あるいは固化し、図２（Ｃ）中に示す残留フラックス１７のように、接合後の半田ボール端子３１を形成した後においても接合部に残留するという事態を生じ、その結果、当接合は電気的に絶縁された状態となり、良好な接合が得られないという問題を生じる。
【０００８】
ところで、従来のＢＧＡ型のパッケージ構造の一つとして、外部端子の接続部には図２に示すような円形の開口部３２を有するものであって、開口部３２において、フラックス３４を半田ボール３０の表面活性剤として、リフロー熱処理工程において使用する。
そして接合不良の問題は、将来的にも重要な課題である。
【０００９】
即ち、集積回路の高密度化に伴い、半導体基板中の電極パッド数が増大し、これに伴って開口穴の数が増大し、そのピッチが減少する一方で、開口部における接合の抵抗の増大を回避しなければならないというトレードオフの関係から、半田ボールの大きさを、従来のものに対して縮小することができないという制限がある。そこで、半田ボールの径を一定としつつ、開口部の径を縮小した場合には、半田ボールと開口穴との接触部においては、半田ボールは、そのほとんどが開口部の上部に浮いた形となる。したがって、開口部の円形状を極端に変形しない限りは、開口部上に浮いた前記半田ボールによって、開口部はほとんど塞がれた密閉状態となる。このことは、上述したように、フラックスが開口部中に閉じ込められた状態となり、リフロー熱処理の過程で、フラックスは排出されずに、一部が接合部において残留、固化し、接合不良を生じる易くなる。
【００１０】
【課題を解決するための手段】
上述した課題を解決するために、本発明は以下の手段を講じることを特徴とする。
請求項１記載の発明では、半田ボール搭載用の開口部に搭載された半田ボールを溶融することによって前記開口部を埋めて形成された半田ボール端子を有する半導体集積回路パッケージにおいて、前記半田ボール搭載用の前記開口部の開口縁に、突起部を有することを特徴とする。
【００１１】
請求項２記載の発明では、半田ボール搭載用の開口部に搭載された前記半田ボールを溶融することによって前記開口部を埋める半田ボール端子を形成してなる半導体集積回路パッケージの製造方法において、開口縁に突起部を有する前記半田ボール搭載用の前記開口部に、前記半田ボールを搭載して前記半田ボールを溶融することによって前記開口部を埋める前記半田ボール端子を形成することを特徴とする。
【００１６】
請求項１および２記載の本発明の特徴によれば、開口部に突起部を形成することによって、前記開口部と半田ボール間に間隙を形成でき、前記間隙を通して気化したフラックスを外部へ放出することができ、その結果信頼性の高い良好な接合を得ることができる。
【００１７】
【発明の実施の形態】
図３〜図７は、本発明によるポリイミドテープ開口部の開口縁に半田ボールを接触させた状態の実施例１〜実施例４までの断面図、および上面透過図である。
[ 実施例１]
図３（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部４６における開口部の開口縁の形状が楕円形の場合の実施例を示し、図３を参照するに、同図（Ｂ）斜線にて示した開口部４６の開口縁の形状が楕円形の場合であって、同図中、楕円の長径上のＢ−Ｂ’で示した部分の断面を同図（Ａ）に示す。またここで、同図の楕円の長径と楕円周との交点をＢ3 、Ｂ4 とし、短径と楕円周との交点をＢ1,Ｂ2 とする。この場合に、半田ボール４４を開口部４６に置いた場合には、半田ボール４４は、同図（Ｂ）中の２点Ｂ1 およびＢ2 においてのみ、開口部４６の開口縁と接触することになる。そして他の２点Ｂ3 およびＢ4 において、半田ボール４４と開口部４６との隙間５０は最大となり、その間隙５０の大きさは同図（Ａ）に示すｅ1 であって、２点Ｂ3 の側およびＢ4 の側の２領域において間隙を有する。
【００１８】
さらに、図３（Ａ）の状態で、リフロー工程における加熱の過程で昇温させ、１３０℃〜１５０℃程度となった時点で、フラックス４８は半田ボール４４の表面より気化した状態となり、直ちに隙間５０より外部へ発散する。また、さらに昇温させて、半田の融点となった時点で、半田ボール４４は融解すると共に、同図（Ｃ）に示すように、開口部４６の内部を充填し、開口部４６よりはみ出した部分の半田は、それ自身の表面張力によって球形の状態となり、リフロー工程が完了すると伴に、開口部４６を充填した部分と球形部分の半田は再び固化して半田ボール端子５２となり、半導体集積回路パッケージ２が完成する。
【００１９】
次に、図４（Ａ）および（Ｂ）は、同実施例によって形成された半田ボール端子５２を有する半導体集積回路パッケージをプリント基板に装着した状態を示す概略図である。
まず、図４（Ｂ）を参照するに、半導体集積回路チップ１０が、ポリイミドテープ２８上にダイ付け剤１４を介して実装され、半導体集積回路チップ１０中の電極パッド２２から、金線２４を介して、ポリイミドテープ２８上の配線電極パターン２６へ接続されており、モールドレジン１２により封入されている。そしてポリイミドテープ２８中の開口部４６内の、配線電極パターン２６に、半田ボール４４（図３（Ａ）参照）を付着させた状態であり、図４（Ａ）は、半田ボール端子５２が、プリント基板１８上の電極２０に接合された状態を示す。
【００２０】
以上のように、ポリイミドテープ２８の開口部４６の開口縁の形状を楕円形とすることによって、半田ボール４４と開口部４６との間に間隙を生じ、接合部のフラックス４８は気化した後に直ちに外部へ放出され、直ちに開口部４６に接合する。このように、接合後に接合部４６にフラックス４８は残留することがないため、接合部４６を絶縁する等の電気的接続を悪化させ、あるいは機械的強度を低下させる等の接合不良を生じることがなく、信頼性の高い良好な接合が得られる。
【００２１】
[ 実施例２]
図５（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状が正六角形の場合の実施例を示す概略図である。
図５は、同図（Ｂ）中の斜線にて示した開口部５６の形状が正六角形の場合であって、同図中ＣーＣ’で示した部分の断面を同図（Ａ）に示す。半田ボール５４を開口部５６を覆うように置いた場合には、半田ボール５４は、同図（Ｂ）中、正六角形Ｃ1 Ｃ2 Ｃ3 Ｃ4 Ｃ5 Ｃ6 の各辺の中点Ｃ12、Ｃ23、Ｃ34、Ｃ45、Ｃ46、およびＣ61においてのみ、開口部５６と接触することになる。そして、各頂点Ｃ1 〜Ｃ6 において、半田ボール５４と開口部５６との隙間は最大となり、その間隙５８の大きさは同図（Ａ）に示すｅ2 である。
【００２２】
さらに、図５（Ａ）の状態で、リフロー工程における加熱の過程で昇温させ、１３０℃〜１５０℃程度となった時点で、フラックス５９は半田ボール表面より気化した状態となり、直ちに隙間５８より外部へ発散する。また、前実施例と同様に、さらに昇温させて半田の融点となった時点で、半田ボール５４は融解して、開口部５６内部を充填し、その外側の部分は球形となりリフロー工程の完了と伴に、融解した半田は再度固化して半田ボール端子６０となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２３】
その後、半田ボール端子６０は、プリント基板１８と接合されることになる。
以上のように、ポリイミドテープ２８の開口部５６の形状を正六角形とすることによって、半田ボール５４と開口部５６との間の六ヶ所に間隙５８を生じ、接合部のフラックス５９は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス５９は残留することがなく、信頼性の高い良好な接合が得られる。
【００２４】
[ 実施例３]
図６（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状を、円形の形状の開口部６８に、さらに溝７０を付加した場合の実施例を示す概略図である。
図６（Ｂ）における、正円形の開口部６８に加え、小さい楕円形状の溝加工を施した部分７０を加えた部分であって、同図中ＤーＤ’で示した部分の断面を同図（Ａ）に示す。
【００２５】
半田ボール６２を開口部６４に置いた場合には、半田ボール６２は、同図（Ｂ）中、円形の開口部６４の外周部において接触することになる。この場合、半田ボール６２と開口部６４との隙間は同図中ｆで示した大きさである。したがって前実施例と同様に、その後のリフロー熱処理によって、半田ボール表面のフラックスは気化した状態６６となり、間隙ｆより外部へ放出される。続いて直ちに、同図（Ｃ）のように、半田ボール６２は、融点温度に達した時点で融解して、開口部６４内部を充填し、その外側の部分は球形となり、リフロー工程の直後に半田６２は再度固化して半田ボール端子７２となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２６】
さらにその後、半田ボール端子７２は、プリント基板１８と接合されることになる。
以上のように、本実施例においても、ポリイミドテープ２８の開口部６４の形状を正円形に溝加工を付加した形状とすることによって、半田ボール６２と開口部６４との間にｆなる間隙を生じ、接合部のフラックス６６は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス６６は残留することがなく、信頼性の高い良好な接合が得られる。
【００２７】
[ 実施例４]
図７（Ａ）〜（Ｃ）は、半導体集積回路パッケージに半田ボールを接合する際の、接合部における開口部の開口縁の形状を、円形の形状の開口部７３の内側に、突起部７４を付加した形状の開口部８０の場合の実施例を示す概略図である。
図７（Ｂ）は、正円形の開口部７３の内側に、同図のように突起部７４を４個所設けた場合であり、２個所の突起部を通るＥ−Ｅ’で示す断面を示したのが同図（Ａ）である。半田ボール７６を開口部８０に置いた場合には、半田ボール７６は、同図（Ｂ）中の、４個所の突起部の各先端部において接触する。この場合、半田ボール７６と開口部８０との隙間は、ｇで示した領域となる。したがって前実施例と同様に、その後のリフロー熱処理の工程によって、半田ボール７６表面のフラックスは気化した状態７８となり、間隙ｇより外部へ放出される。続いて直ちに、同図（Ｃ）のように、半田ボール７６は、融点温度に達した時点で融解して、開口部８０内部を充填し、その外側の部分は球形となり、リフロー工程の直後に半田７６は再度固化して半田ボール端子８２となり、半導体集積回路パッケージ２（図４（Ｂ）参照）が完成する。
【００２８】
以上のように、本実施例においても同様に、ポリイミドテープ２８の開口部８０の形状を、正円形に突起部７４を付加した形状とすることによって、半田ボール７６と開口部８０との間にｇなる間隙を生じ、なおかつ、開口部８０中の４ヶ所においてそれぞれが約９０度の角度の間隙がｇなる一定の幅をもって、間隙領域を形成することができる。接合部のフラックス７８は気化した後に直ちに外部へ放出され、接合後に接合部にフラックス７８は残留することがなく、信頼性の高い良好な接合が得られる。
【００２９】
【発明の効果】
以上、各実施例において説明したように、本発明によれば、端子開口部を、半田ボールと開口部との間に隙間を設けることのできるような形状にすることによって、半田ボールを端子開口部に接合する際のリフロー熱処理時に、蒸発するフラックスを当隙間から外部へ放出することによって、半田表面の酸化を抑制することができ、半田と開口部の接合を良好に形成することができる。
【図面の簡単な説明】
【図１】（Ａ）〜（Ｂ）は、従来の半導体集積回路パッケージおよびこれをプリント配線基板に接合する状態を示したものでる。
【図２】（Ａ）〜（Ｃ）は半田を円形の端子開口部に接合する従来の方法を示す図である。
【図３】楕円形の形状の開口部に半田ボールを接合させる様子を示したものである。
【図４】（Ａ）〜（Ｂ）は、本発明の半導体集積回路パッケージおよびこれをプリント配線基板に接合した状態を示したものでる。
【図５】六角形の形状の開口部に半田ボールを接合させる様子を示したものである。
【図６】溝加工を施した開口部に半田ボールを接合させる様子を示したものである。
【図７】突起を設けた開口部に半田ボールを接合させる様子を示したものである。
【符号の説明】
１、２ 半導体集積回路パッケージ
１０ 半導体集積回路チップ
１２ モールドレジン
１４ ダイ付け剤
１６、３０、４４、５４、６２、７６ 半田ボール
１８ プリント基板
２０ プリント基板上の電極パッド
２２ 集積回路上の電極パッド
２４ 金線
２６ 配線パターン
２８ ポリイミドテープ
６８、７３ 正円形開口部
３１、５２、６０、７２、８２ 半田ボール端子
３２、５６、６４ 開口部
３４ 気化したフラックス
４０、４８、６６、７８ 気化したフラックス
４２ 楕円形状の開口部
４６ 楕円形状の開口部の断面
５０、５８ 半田ボールと開口部の間隙
７０ 溝
７４ 突起部
８０ 突起部を有する開口部
Claims (2)
- 半田ボール搭載用の開口部に搭載された半田ボールを溶融することによって前記開口部を埋めて形成された半田ボール端子を有する半導体集積回路パッケージにおいて、
前記半田ボール搭載用の前記開口部の開口縁に、突起部を有することを特徴とする半導体集積回路パッケージ。 - 半田ボール搭載用の開口部に搭載された前記半田ボールを溶融することによって前記開口部を埋める半田ボール端子を形成してなる半導体集積回路パッケージの製造方法において、
開口縁に突起部を有する前記半田ボール搭載用の前記開口部に、前記半田ボールを搭載して前記半田ボールを溶融することによって前記開口部を埋める前記半田ボール端子を形成することを特徴とする半導体集積回路パッケージの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18509598A JP4028093B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体集積回路パッケージおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18509598A JP4028093B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体集積回路パッケージおよびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000022022A JP2000022022A (ja) | 2000-01-21 |
| JP4028093B2 true JP4028093B2 (ja) | 2007-12-26 |
Family
ID=16164767
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18509598A Expired - Fee Related JP4028093B2 (ja) | 1998-06-30 | 1998-06-30 | 半導体集積回路パッケージおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP4028093B2 (ja) |
-
1998
- 1998-06-30 JP JP18509598A patent/JP4028093B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000022022A (ja) | 2000-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6624004B2 (en) | Flip chip interconnected structure and a fabrication method thereof | |
| JP2531382B2 (ja) | ボ―ルグリッドアレイ半導体装置およびその製造方法 | |
| US6448504B1 (en) | Printed circuit board and semiconductor package using the same | |
| JP3679199B2 (ja) | 半導体パッケージ装置 | |
| JPH0888245A (ja) | 半導体装置 | |
| JP3593833B2 (ja) | 半導体装置 | |
| US6909182B2 (en) | Spherical semiconductor device and method for fabricating the same | |
| JP4028093B2 (ja) | 半導体集積回路パッケージおよびその製造方法 | |
| JP4035949B2 (ja) | 配線基板及びそれを用いた半導体装置、ならびにその製造方法 | |
| US20030082848A1 (en) | Semiconductor device and manufacturing method | |
| JP2003023243A (ja) | 配線基板 | |
| JP3394479B2 (ja) | 半導体装置 | |
| TWI440145B (zh) | 金屬柱焊接晶片連接之封裝構造及其電路基板 | |
| JP2001035886A (ja) | 半導体装置及びその製造方法 | |
| JP3859963B2 (ja) | 半導体装置及びその製造方法 | |
| JPH11340352A (ja) | 実装構造体 | |
| JP3570400B2 (ja) | 樹脂封止型半導体装置およびその製造方法 | |
| JPH11245085A (ja) | 接合部材およびこれを用いた半導体実装装置 | |
| JP2858844B2 (ja) | 半導体集積回路装置 | |
| JP2002151627A (ja) | 半導体装置、その製造方法および実装方法 | |
| JPH0766318A (ja) | 半導体装置 | |
| JPH09199631A (ja) | 半導体装置の構造と製造方法 | |
| JP2882378B2 (ja) | 半導体パッケージ及びリードフレーム | |
| JP3604001B2 (ja) | 半導体装置の製造方法 | |
| JP3647665B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040927 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060714 |
|
| A131 | Notification of reasons for refusal |
Effective date: 20060725 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
| A521 | Written amendment |
Effective date: 20060922 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071009 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071011 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 3 Free format text: PAYMENT UNTIL: 20101019 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |