JP4026924B2 - 自動車用電子制御装置 - Google Patents
自動車用電子制御装置 Download PDFInfo
- Publication number
- JP4026924B2 JP4026924B2 JP08670398A JP8670398A JP4026924B2 JP 4026924 B2 JP4026924 B2 JP 4026924B2 JP 08670398 A JP08670398 A JP 08670398A JP 8670398 A JP8670398 A JP 8670398A JP 4026924 B2 JP4026924 B2 JP 4026924B2
- Authority
- JP
- Japan
- Prior art keywords
- writing
- flash rom
- data
- reset
- ram
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Read Only Memory (AREA)
- Combined Controls Of Internal Combustion Engines (AREA)
- Static Random-Access Memory (AREA)
Description
【発明の属する技術分野】
本発明はCPU(Central Processing Unit) に搭載されるフラッシュROM(Read Only Memory)のオンボード書き込み装置を備えた自動車用電子制御装置に関し、特に変更書き込み時における、CPUのリセットの回避機能を備えた自動車用電子制御装置に関する。
【0002】
【従来の技術】
従来、自動車のエンジンの制御等に書換え可能なフラッシュROMが使用されている。このフラッシュROMには制御プログラム、制御プログラムに用いられるデータが格納されている。エンジンの制御等の仕様の変更に伴いフラッシュROMに格納される制御プログラム、データの書換えが必要となる。フラッシュROMの書換えはフラッシュROMを基板から取り外さずに装着したままのオンボード上でこの書換えが行われる。
【0003】
フラッシュROMの書換えは一定の温度範囲で行われる。また、フラッシュROMの制御プログラムの実行により得られたフィードバックデータ、診断データ等の学習データはRAM(Random Access Memory)の所定のアドレスに格納される。さらに、フラッシュROMを制御するCPU(中央演算処理装置)はウオッチドックタイマにより異常が検知されるとリセットが行われる。CPUの異常により自動車の制御異常に至るのを回避するためである。
【0004】
【発明が解決しようとする課題】
ところで、フラッシュROMの書き込みの保証温度は使用温度範囲よりも狭い場合がある。例えば、自動車の使用温度範囲が、例えば、−40℃から80℃とすると、フラッシュROMの書き込みの保証温度は、例えば、0℃から70℃である。このため、フラッシュROMの書き込み温度が−40℃から0℃、70℃から80℃の場合には書き込みが保証されないことになるという第1の問題がある。保証されない温度範囲でフラッシュROMの書き込みを行うと、書き込み電荷が少なく、読み出し時に誤読み出しとなるためである。なお、この問題は環境温度が最適に保持されている工場、ディーラ等での書き込みを行う場合には生じないが、反対に保証されない環境温度でディーラ等が書き込みを行う場合に生じる。
【0005】
また、フラッシュROMの制御プログラム等を書き換えると、この書換え前後でフラッシュROMからRAMにアクセスするアドレスが不一致となる場合がある。書き換えられたフラッシュROMはRAMと正確にアクセスができなくなり、折角RAMに格納された学習データが使用できなくなるという第2の問題がある。それまでにRAMに蓄積され、使用に適しないデータが新たな制御プログラムの初期データとなって残るという問題も付随的に生じる。
【0006】
さらに、フラッシュROMの制御プログラム等の書き込み時にウオッチドッグタイマによるCPUのリセットがあると、書き込みが中断されてしまうという第3の問題がある。
したがって、本発明は、上記問題点に鑑み、不揮発性メモリであるフラッシュROMへの書き込み時に、CPUリセットによる書き込み中断の回避を行うことができるフラッシュROMのオンボード書き込み装置を備えた自動車用電子制御装置を提供することを目的とする。
【0007】
【課題を解決するための手段】
前記目的を達成する本発明は、プログラムを格納する不揮発性メモリ(フラッシュROM)と、プログラムの実行により発生する学習データを格納する揮発性メモリ(RAM)と、プログラムを書き込みデータ信号として受信し、不揮発性メモリに書き込む制御部とを備えた自動車用電子制御装置において、制御部は、パワーONと、ウオッチドッグタイマ用パルスの入力をウオッチするウオッチドッグタイマからのリセット信号の発生に基づいてリセットされると共に、書き込みデータ信号の受信終了後のプログラム書き込み中にダミーデータ信号を出力し、ウオッチドッグタイマは、書き込みデータ信号を受信している間、または書き込み許可信号を受けている間は、プログラム書き込み中であるとして制御部のリセットを行わず、制御部からのパルス信号と書き込みデータ信号に基づいて制御部をリセットすると共に、ダミーデータ信号を受信し,該受信している間は制御部のリセットを行わないことを特徴としている。
【0010】
【発明の実施の形態】
以下本発明の実施の形態について図面を参照して説明する。
図1は本発明に係るフラッシュROMのオンボード書き込み装置の例を説明する図である。本図に示す如く、自動車の制御装置として、電子制御装置(Electronic Control Unit(ECU))1と、これに直流電圧(12V)電源を供給するバッテリ2と、電子制御装置1及びバッテリ2との間のスイッチ3が設けられる。ECU1は中央演算処理装置(Central Processing Unit(CPU))4と、バッテリ2に接続されCPU4に安定化された、例えば、直流電圧(例えば5V)を供給するレギュレータ5と、CPU4の入力インタフェース(I/F)6と、CPU4の出力インタフェース(I/F)7とが設けられる。電子制御装置1は自動車のエンジンルーム又は乗車室内に設けられる。
【0011】
I/F6には各種センサから吸気温度、エンジン回転数等が入力する。この吸気温度はエンジンルームの温度を表す。I/F7からはインジェクタ、イグナイタ等へ噴射量、噴射時期データ等が出力される。
CPU4には、エンジンの制御等を行う制御プログラムの処理を行う処理演算部41と、制御プログラムとこれに使用するデータとを格納するフラッシュROMからなるフラッシュ不揮発性メモリ42と、制御プログラムの実行中に得られるフィードバックデータ、診断データ等の学習データを指定のアドレスに格納するRAMからなる揮発性メモリ43と、CPU4と外部とデータの通信を行うための通信制御プログラムを格納するROMからなる通信制御用不揮発性メモリ(IROM)44と、CPU4と外部とデータの入出力を行う入出力インタフェース(I/O)45とが設けられる。
【0012】
ここに、ECU1内で本発明に係る制御を主として担当する制御部は、処理演算部41、通信制御用ROM44、I/O45である。
さらに、ECU1の外部にはフラッシュROM42への書き込みを行うためにI/F9に接続される書き込みツール8が設けられる。書き込みツール8はフラッシュROM42へ書き込みを行う際にはECU1に抵抗9を介して書き込み許可電圧Vpp(>5V)を供給し、これと共にIF6を介してフラッシュROM42に変更の制御プログラムを書き込むデータを出力する。
【0013】
書き込みツール8はエアコンディションの制御を行うための温度計(A/C)10からの温度データを入力する。この温度は自動車の乗車室内の温度を表す。
図2は書き込みツール8及びECU1の動作例を説明するフローチャートである。本図(a)の書き込みツール8では、ステップS1において、フラッシュROM42への制御プログラム等に変更がある場合には書き込みツール8はCPU4に、例えば書き込み許可電圧Vppを印加してECU1に書き込み開始を知らせ、ステップS2においてこの印加後にI/F6に書き込みデータを送信する。
【0014】
本図(b)のECU1では、ステップS11において、ECU4は書き込みツール8から
書き込み許可電圧Vpp>5V
の印加が有るかをモニタする。ステップS11において書き込み許可電圧Vppの印加が無ければ、ステップS12において処理演算部41の処理をフラッシュROM42の処理にジャンプさせて処理演算部41に自動車の制御プログラムの実行を行わせる。
【0015】
ステップS11において書き込み許可電圧Vppの印加が有れば、ステップS13において処理演算部41の処理を通信制御用不揮発性メモリ44の処理にジャンプさせる。
ステップS14において通信制御用不揮発性メモリ44はI/O45から吸気温度データを読み込み、吸気温度が下記式を満たすかを判断する。
0℃<吸気温度<70℃
上記式を満たさなければ処理を終了し、処理演算部41の処理をフラッシュROM42の処理にジャンプさせる。ここに、70℃はフラッシュROM42への適正な書き込み可能な上限値であり、0℃は下限値である。
【0016】
ステップS14において上記式を満たせばステップS15においてI/O45に書き込みツール8からの書き込みデータを読み込ませる。
ステップS16において、処理演算部41にI/O45が読み込んだ書き込みデータをフラッシュROMに書き込ませる。
このようにして、ECU1がエンジンルームに配置されている場合に、エンジンルームの環境温度に対してフラッシュROM42への書き込みが保証される。
【0017】
図3は書き込みツール8及びECU1の別の動作例を説明するフローチャートである。本図(a)の書き込みツール8では、ステップS31においてエアコンディションに用いられている温度計(A/C)10の温度を読み込む。
ステップS32において温度計(A/C)10の温度に基づいて、下記式を満たすか判断する。
【0018】
0℃<車室内温度<70℃
これらの温度値は前述と同一の意味を有する。この式を満たさなければ処理を終了して、ECUにはフラッシュROM42の書き込みデータを送信しない。
ステップS33、34は図1のステップS1、2と同様で、上記式を満たせば、ECU1にフラッシュROM42の書き込みデータを送信する。
【0019】
本図(b)のECU1では、ステップS41〜45の処理を行うが、温度範囲の判断を除いて図2(b)と同一の処理である。この動作例では温度範囲判断を書き込みツール8で行うようにしたためである。
このようにして、ECU1が車室内に配置されている場合に、車室内の環境温度に対してフラッシュROM42への書き込みが保証される。
【0020】
図4は図2の変形例でありエンジンの停止時にフラッシュROM42への書き込みを行うフローチャートである。本図において図2と異なるステップはステップS13とS14との間に追加して設けられたステップS13Aであり、他のステップは同様である。ステップS13Aでは通信制御用不揮発性メモリ44で読み込まれたエンジン回転数をモニタして、エンジンが動いている場合にステップS12に進みフラッシュROM42への書き込みを行わない。エンジンが停止していればステップS14に進み、フラッシュROM42への書き込みを行う。
【0021】
エンジンの制御中にはフラッシュROM42のプログラムが実行中であるので、この時に書き込みを行うとエンジンの制御が異常になってしまうためである。
次に、RAM43の一部データの退避を説明する。
図5はRAM43の格納されている学習データを説明する図である。本図に示す如く、RAM43の学習データには自動車のエンジンを診断した結果である診断データ、エンジンの制御で得られたフィードバックデータ等が格納されている。
【0022】
図6は図2の変形例でありRAM43に格納されている診断データをRAMから退避させるフローチャートである。本図(a)において図2(a)と異なるステップはステップS1とS2との間に追加して設けられたステップS1A、S1Bである。ステップS1AでECU1に対して診断(ダイアグノーシス)データの送信を要求する。ステップS1BでECU1から送信された診断データを受信して格納する。このように診断データの退避が行われる。
【0023】
本図(b)において図2(b)と異なるステップはステップS14とS15との間に追加して設けられたステップS14Aである。ステップS14Aは書き込みツール8からの送信要求に対してRAM43に格納されている診断データを退避のために送信する。
このように、フラッシュROM42に制御プログラムが書き込まれてこの制御プログラムが実行されてRAM43の診断データが書き換えられる前にRAM43の診断データを退避させる。フラッシュROM42への制御プログラムが書き込まれた前後で学習データに対してRAMに対するアドレスが異なった場合には書き込み後には診断データが取り出せなくなるため、この退避が有効になる。なお、診断データ、フィードバックデータ等の学習データのうち診断データだけを退避させるのは、診断データが将来に対して有用なデータであるが、フィードバック等は旧制御プログラムに対するものであり、新制御プログラムに対して有用でないからである。
【0024】
次に、フラッシュROM42の制御プログラムの書き込み時にRAM43の初期化を説明する。
図7はフラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の例を説明する図である。本図に示すように、RAM43ではそれまで格納していた学習データをクリアしてアドレス¥0000から¥0FFFに対して、初期データが一律に¥80に設定される。
【0025】
図8は図5の変形例であり図7のRAM43への初期データを設定する動作例を示すフローチャートである。本図(a)は図5(a)と同様であり、本図(b)には図5(b)に対してステップS17が追加される。図5(b)のステップS16のフラッシュROM42に制御プログラムの書き込み後に、ステップS17ではRAM43をクリアし、この制御プログラムが実行される前に全RAM43の領域、すなわち、図6のアドレスアドレス¥0000から¥0FFFに対して、初期データが一律に¥80に設定される。
【0026】
このようにして、フラッシュROM42に制御プログラムを書き込み後に異なったアドレスに対して旧学習データが初期データとなって残るのを避けることができる。
図9はフラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の別の例を説明する図である。本図に示す如く、RAM43ではそれまで格納していた学習データをクリアしてアドレス¥0000に対して初期データ¥00、アドレス¥0001に対して初期データ¥1F、…アドレス¥0FFFに対して初期データ¥80が個別に設定される。
【0027】
図10は図5の変形例であり図9のRAM43への初期データを設定する動作例を示すフローチャートである。本図(a)には図5(a)に対してステップS3、S4、S5が追加される。書き込みツール8のステップS2におけるフラッシュROM42の書き込みデータの送信後にステップS3ではECU1に対してRAM43のアドレス¥0000に初期データ¥00の書き込み要求を行う。
【0028】
ステップS4ではECU1に対してRAM43のアドレス¥0001に初期データ¥1Fの書き込み要求を行う。
ECU1に対してこの要求を続けて行い、ステップS5では最後にアドレス¥0FFFに初期データ¥80の書き込み要求を行う。
本図(b)には図5(b)のステップS16におけるフラッシュROM42の書き込み後にステップS18、S19、S20が追加される。ステップS18ではRAM43をクリアして書き込みツール8の書き込み要求に対してRAM43のアドレス¥0000に初期データ¥00を書き込む。
【0029】
ステップS19では書き込みツール8の書き込み要求に対してRAM43のアドレス¥0001に初期データ¥1Fを書き込む。
書き込みツール8からの要求を続けて受け、最後にステップS20では書き込みツール8の書き込み要求に対してRAM43のアドレス¥0FFFに初期データ¥80を書き込む。
【0030】
前述のように退避した診断データを初期データとして設定してもよい。学習データの各々に対して個別に適した初期データが設定されるので、フラッシュROM42の制御プログラムによりエンジン制御等の初期特性が改善される。
図11はフラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の別の例を説明する図である。本図に示す如く、RAM43ではそれまで格納していた学習データをクリアしてアドレス¥00FFに対して初期データ¥80、アドレス¥01F1に対して初期データ¥00が個別に設定される。その他のアドレスに対しては一律の初期データが設定される。
【0031】
図12は図5の変形例であり図11のRAM43への初期データを設定する動作例を示すフローチャートである。本図(a)には図5(a)に対してステップS6、S7が追加される。書き込みツール8のステップS2におけるフラッシュROM42の書き込みデータの送信後にステップS6ではECU1に対してRAM43のアドレス¥00FFに初期データ¥80の書き込み要求を行う。
【0032】
ステップS7ではECU1に対してRAM43のアドレス¥01F0に初期データ¥00の書き込み要求を行う。
本図(b)には図5(b)のステップS16におけるフラッシュROM42の書き込み後にステップS21、S22が追加される。ステップS21ではRAM43をクリアして書き込みツール8の書き込み要求に対してRAM43のアドレス¥00FFに初期データ¥80を書き込む。
【0033】
ステップS22では書き込みツール8の書き込み要求に対してRAM43のアドレス¥01F0に初期データ¥00を書き込む。
学習データのうち一部の影響の大きい個別に適した初期データが設定可能になり、フラッシュROM42の制御プログラムによりエンジン制御等の初期特性が改善される。このように一部の設定に限定することにより設定処理を簡単化することができる。
【0034】
図13は、図1の変形例で、書き込みツール8から電子制御装置1に電圧電源を提供する別の例を示す図である。本図に示す如く、説明の簡単化のためにCPU4の内部の構成、I/F7を省略してある。新たな構成要素としてダイオード12がスイッチ3とレギュレータ5との間に設けられ、ダイオード13が書き込みツール8の書き込み許可電圧Vppの出力側とレギュレータ5との間に設けられる。
【0035】
このようにして、ECU1が自動車から外されて、自動車のバッテリ2が無くても、ECU1に書き込みツール8を接続すれば、書き込みツール8からECU1に電圧電源が提供されるので、前述のように、フラッシュROM42の書き込みが可能になる。
図14は、図1の変形例で、フラッシュROM42の書き込み時にCPU4のパワーONリセットを回避する例を説明する図である。本図に示す如く、説明の簡単化のために、図1と比較して、スイッチ3、I/F6、7、A/C10、CPU4の内部の構成を省略してある。新たな構成要素はレギュレータ5の分岐出力を入力するパワーONリセット回路20と、CPU4のウオッチドッグ(WDT)と、パワーONリセット回路20とウオッチドッグタイマ21との出力の論理積を取ってリセット信号を出力するAND回路22と、CPU4内に設けられAND回路22のリセットと書き込みツール8からの書き込み許可電圧Vppとを入力して、ウオッチドッグタイマ21にリセット信号が発生しても書き込み許可電圧Vppがある場合にはCPU4のリセットを行わないようにしたリセット回路23とである。
【0036】
ウオッチドッグタイマ21はCPU4の異常を検知し異常時にCPU4にリセットを起動させるものである。すなわち、ウオッチドッグタイマ21にウオッチドッグタイマ用パルス(WDC)が入力されると、その出力を数10ms間高レベル(H)に保持し、その数10ms間に入力にパルスが入力されなかったら、出力を数10ms間低レベル(L)にしてその後高レベル(H)に立ち上げるようにしてある。
【0037】
なお、リセットの発生経路にはパワーONリセット回路20とウォッチドッグタイマ21との2つの経路に起因するものがある。
図15は図14のリセット回路を説明する図である。本図に示す如く、リセット回路23はラッチ回路23Aと23Bとからなる。ラッチ回路23AはD端子にAND回路22の入力するリセット信号と共にクロック信号φを入力しその出力端Qの信号がCPU4のリセットを行う。ラッチ回路23BはD端子に書き込みツール8からの書き込み許可電圧Vppを入力し且つラッチタイミングとしてラッチ回路23Aの出力信号を入力する。ラッチ回路23Bの出力端子Q1は出力信号をラッチ回路23AのS端子に出力し、この出力信号によりラッチ回路23Aのラッチ機能が解除され、現在の出力状態が維持される。
【0038】
図16は図15のリセット回路23の動作タイミングを説明する図である。パワーON時のリセットにおいてはCPU4からのウオッチドッグタイマ用のパルス(WDC)が無いのでウオッチドッグタイマ21からは高レベル(H)信号が出力される。本図に示す如く、一旦、書き込みツール8から書き込み許可電圧Vppがラッチ回路23Bに入力されると、ラッチ回路23Aの出力は最初のパワーONに対してリセット信号を出力する(図中の(1))が、ラッチ23Bによりラッチ回路23Aのラッチが解除されラッチ回路23Aの出力が維持される。このため、ラッチ回路23Aに何らかの原因でパワーOFFが入力されても、ラッチ回路23Aの出力Qは変化せず(図中の(2))、このため次にパワーONが入力されてもCPU4のリセット信号は出力されない。
【0039】
したがって、このリセット回路により、一旦、フラッシュROM42の書き込みが開始されると、何らかの原因によりパワーONがあってもCPU4がリセットされずに、途中で書き込みが中断することなく、書き込みが達成される。
図17は図14の変形でありフラッシュROM42の書き込み時にCPU4のウオッチドッグタイマによるリセットを回避する例を説明する図である。本図に示す如く、ウオッチドッグタイマ21の入力側に排他的論理和回路24が設けられる。排他的論理和回路24はCPU4からのウオッチドッグタイマ用パルス(WDC)信号と書き込みツール8及びCPU4間を通信するデータ信号とを入力する。書き込みツール8及びCPU4間を通信するデータ信号は書き込みツール8からCPU4フラッシュROM42に送信される書き込むデータ信号である。
【0040】
なお、書き込みデータ信号の送信終了後に、CPU4から書き込みツール8にダミーデータ信号を送信し、フラッシュROM42への書き込みデータの書き込み中に、ウオッチドッグタイマ21からリセットを発生しないようにしてよい。
図18は図17のEx−OR回路24の動作を説明するタイムチャートである。本図(a)に示す如く、書き込みツール8からCPU4への書き込みデータの送信が無い通常の場合で、CPU4が正常の場合にはウオッチドッグタイマ21はその出力にリセットを発生しない。ところで、本図(b)に示す如く、CPU4に異常が発生すると、CPU4からウオッチドッグタイマ用パルス(WDC)の出力が無くなり、ウオッチドッグタイマ21はその出力にリセットを発生する。しかし、書き込みツール8からCPU4への書き込みデータの送信がある場合には書き込みデータは排他的論理和Ex−OR回路24を経由してウオッチドッグタイマ21に入力されるので、CPU4からウオッチドッグタイマ用パルス(WDC)が入力されなくても、ウオッチドッグタイマ21はその出力にリセットを発生しなくなる。
【0041】
なお、書き込みデータ信号だけでなく、ダミーデータ信号によっても、同様にフラッシュROM42への書き込み中にCPU4へのリセットが回避される。
図19は図2の変形例であり、リセット回避として書き込みデータ信号送信、ダミーデータ送信の動作を説明するフローチャートである。本図(a)に示す如く、ステップS2において書き込みツール8から書き込みデータ送信が行われるが、この書き込みデータがリセット回避に使用される。
【0042】
本図(b)に示す如く、ステップS15で書き込みデータを読み込んだ後に、ステップS15Aで書き込みツール8にダミーデータが送信され、ステップS16でデータ書き込みが終了すると、ステップS16Aでダミーデータの送信を終了する。このダミーデータがリセット回避に使用される。書き込みツール8ではダミーデータを受信するが処理が無視される。
【0043】
したがって、パワーON後、一旦、フラッシュROM42の書き込みが開始されると、CPU4に異常が発生してもCPU4がリセットされずに、途中で書き込みが中断することなく、書き込みが達成される。
図20はフラッシュROM42のロムサムチェックを行うフローチャートである。本図に示すごとく、ステップS51でECU1は下記式を満たすかを判断する。満たさなければ、ステップS52に進む。
【0044】
0℃≦吸気温度
ステップS52で下記式を満たすかを判断し満たせば、処理終了に進む。
70℃≦吸気温度
ステップS51の判断を満たし、ステップS52の判断を満たさなければ、ステップS53でフラッシュROM42のロムサムチェックを行う。フラッシュROM42の書き込みの保証温度範囲(0℃≦吸気温度≦70℃)は格納される制御プログラムが通常実行する使用温度範囲(−20℃〜80℃)より狭い。
【0045】
ステップS54でロムサムチェックがOKならば処理終了に進む。
ステップS55でロムサムチェックがOKでなければ異常ランプ(図示しない)を点灯する。
ステップS56でロム異常(診断データの一種)をRAM43等に記憶する。
このチェックによりフラッシュROM42に格納されている制御プログラムに異常が発生したら、前述のように、書き込みツール8よりフラッシュROM42に書き込みを行うことが可能になる。
【0046】
【発明の効果】
以上の説明により本発明によれば、環境温度に対してフラッシュROMの書き込み保証が可能になり、新たに書き込み前後でフラッシュROMからRAMにアクセスするアドレスが不一致になることに対してそれまでにRAMに蓄積した診断データを退避し、RAMに新たたに初期データを設定することが可能になり、且つリセットによりフラッシュROMへの書き込みが中断するのを回避することが可能になった。
【図面の簡単な説明】
【図1】本発明に係るフラッシュROMのオンボード書き込み装置の例を説明する図である。
【図2】書き込みツール8及びECU1の動作例を説明するフローチャートである。
【図3】書き込みツール8及びECU1の別の動作例を説明するフローチャートである。
【図4】図2の変形例でありエンジンの停止時にフラッシュROM42への書き込みを行うフローチャートである。
【図5】RAM43の格納されている学習データを説明する図である。
【図6】図2の変形例でありRAM43に格納されている診断データをRAMから退避させるフローチャートである。
【図7】フラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の例を説明する図である。
【図8】 図5の変形例であり図7のRAM43への初期データを設定する動作例のフローチャートである。
【図9】フラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の別の例を説明する図である。
【図10】 図5の変形例であり図9のRAM43への初期データを設定する動作例のフローチャートである。
【図11】フラッシュROM42の制御プログラムの書き込みに対して初期データが設定されるRAM43の別の例を説明する図である。
【図12】 図5の変形例であり図11のRAM43への初期データを設定する動作例のフローチャートである。
【図13】図1の変形例で、書き込みツール8から電子制御装置1に電圧電源を提供する別の例を示す図である。
【図14】図1の変形例で、フラッシュROM42の書き込み時にCPU4のパワーONリセットを回避する例を説明する図である。
【図15】図14のリセット回路を説明する図である。
【図16】図15のリセット回路23の動作タイミングを説明する図である。
【図17】図14の変形でありフラッシュROM42の書き込み時にCPU4のウオッチドックタイマによるリセットを回避する例を説明する図である。
【図18】図17のEx−OR回路24の動作を説明するフローチャートである。
【図19】図2の変形例であり、リセット回避として書き込みデータ信号送信、ダミーデータ送信の動作を説明するフローチャートである。
【図20】フラッシュROM42のロムサムチェックを行うフローチャートである。
【符号の説明】
1…電子制御装置
2…バッテリ
3…スイッチ
4…中央演算処理装置
5…レギュレータ
6、7…インタフェース
8…書き込みツール
9…抵抗
10…エアコンデション用温度計
41…処理演算部
42…フラッシュROM
43…RAM
44…通信制御用ROM
45…I/O
Claims (1)
- プログラムを格納する不揮発性メモリと、
前記プログラムの実行により発生する学習データを格納する揮発性メモリと、
プログラムを書き込みデータ信号として受信し、前記不揮発性メモリに書き込む制御部と、を備えた自動車用電子制御装置において、
前記制御部は、パワーONと、ウオッチドッグタイマ用パルスの入力をウオッチするウオッチドッグタイマからのリセット信号の発生に基づいてリセットされると共に、前記書き込みデータ信号の受信終了後のプログラム書き込み中にダミーデータ信号を出力し、
前記ウオッチドッグタイマは、前記書き込みデータ信号を受信している間、または書き込み許可信号を受けている間は、プログラム書き込み中であるとして制御部のリセットを行わず、前記制御部からのパルス信号と前記書き込みデータ信号に基づいて前記制御部をリセットすると共に、前記ダミーデータ信号を受信し,該受信している間は前記制御部のリセットを行わないことを特徴とする、自動車用電子制御装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08670398A JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP08670398A JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007094330A Division JP2007224921A (ja) | 2007-03-30 | 2007-03-30 | 自動車用電子制御装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11283387A JPH11283387A (ja) | 1999-10-15 |
JP4026924B2 true JP4026924B2 (ja) | 2007-12-26 |
Family
ID=13894304
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP08670398A Expired - Fee Related JP4026924B2 (ja) | 1998-03-31 | 1998-03-31 | 自動車用電子制御装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4026924B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4547924B2 (ja) * | 2004-02-04 | 2010-09-22 | 株式会社デンソー | エンジン制御プログラムのデータ適合方式、エンジン制御プログラムの適合方式、及び、メモリー制御ユニット |
JP5264283B2 (ja) * | 2008-05-12 | 2013-08-14 | 株式会社タイトー | 電子回路、スレーブ基板 |
JP5554974B2 (ja) * | 2009-12-11 | 2014-07-23 | ルネサスエレクトロニクス株式会社 | データ処理用半導体装置 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05341884A (ja) * | 1992-06-11 | 1993-12-24 | Sony Corp | 電子機器の制御装置 |
JP3491419B2 (ja) * | 1995-12-04 | 2004-01-26 | 株式会社デンソー | 電子制御装置 |
JPH09288573A (ja) * | 1996-04-23 | 1997-11-04 | Mitsubishi Electric Corp | 車載制御装置 |
JP3385844B2 (ja) * | 1996-05-14 | 2003-03-10 | 富士電機株式会社 | 自動販売機 |
JPH1047151A (ja) * | 1996-08-08 | 1998-02-17 | Hitachi Ltd | 自動車用電子制御装置 |
JPH1063581A (ja) * | 1996-08-26 | 1998-03-06 | Nec Corp | メモリ書き込み制御回路 |
JP3137012B2 (ja) * | 1996-12-09 | 2001-02-19 | 株式会社デンソー | 電子制御装置 |
-
1998
- 1998-03-31 JP JP08670398A patent/JP4026924B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11283387A (ja) | 1999-10-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2014091666A1 (ja) | 車載電子制御装置 | |
US6401163B1 (en) | Apparatus and method for rewriting data from volatile memory to nonvolatile memory | |
JP2016219944A (ja) | 通信装置及び通信制限プログラム | |
JP5487691B2 (ja) | 車両制御装置、車両制御プログラム | |
JP4026924B2 (ja) | 自動車用電子制御装置 | |
JP2008055980A (ja) | 自動車の電子制御装置 | |
CN110658800A (zh) | 车载电子控制装置 | |
JP2002323902A (ja) | 電子制御装置 | |
JP2016126699A (ja) | 自動車用電子制御装置 | |
JP2018134964A (ja) | 自動車用電子制御装置 | |
US7386714B2 (en) | Transmitting data from a single storage unit between multiple processors during booting | |
WO2015076012A1 (ja) | 電子制御装置、ソフトウェア書き換えシステム | |
JP6708596B2 (ja) | 電子制御装置及び制御プログラム検証方法 | |
JP2002149412A (ja) | 電子制御装置 | |
JP2005338955A (ja) | 電子制御装置 | |
JP2007224921A (ja) | 自動車用電子制御装置 | |
JP4141049B2 (ja) | 電子制御装置 | |
JP4955417B2 (ja) | 電子制御ユニットのメモリチェックシステム | |
JP2004151944A (ja) | 不揮発性記憶装置へのデータの書き込み方法、プログラム、および装置、ならびに車載電子制御装置 | |
JP3960212B2 (ja) | 電子制御装置 | |
JP2000003599A (ja) | 自動車用制御装置 | |
JPH0793006A (ja) | 車両用電子制御装置 | |
JP6887277B2 (ja) | 自動車用電子制御装置 | |
JP2020035503A (ja) | 自動車用電子制御装置 | |
JP3924945B2 (ja) | 電子制御装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050217 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050217 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070130 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070402 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070612 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070808 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070911 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071009 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101019 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111019 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |