JP4024206B2 - 最小値検出器 - Google Patents
最小値検出器 Download PDFInfo
- Publication number
- JP4024206B2 JP4024206B2 JP2003527433A JP2003527433A JP4024206B2 JP 4024206 B2 JP4024206 B2 JP 4024206B2 JP 2003527433 A JP2003527433 A JP 2003527433A JP 2003527433 A JP2003527433 A JP 2003527433A JP 4024206 B2 JP4024206 B2 JP 4024206B2
- Authority
- JP
- Japan
- Prior art keywords
- minimum value
- signal
- minimum
- detector
- input signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/04—Measuring peak values or amplitude or envelope of ac or of pulses
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measurement Of Current Or Voltage (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Electronic Switches (AREA)
- Control Of Motors That Do Not Use Commutators (AREA)
- Oscillators With Electromechanical Resonators (AREA)
Description
【発明の属する技術分野】
本発明は、入力信号の最小値を検出すると共に、前記入力信号の前記最小値の近似をもたらす第一の出力信号を生成するための最小値検出器を有する最小値検出装置に関する。
【0002】
【従来の技術】
極値検出器(extreme value detector)と、特に最大値検出器(maximum value detector)とは、最新技術において測定及びデータ収集システム内で広く使用されている。可能ならば、最小値検出器は、インバータ及び最大値検出器で実現され得る。ここで当該インバータは信号を反転し、当該信号の最小値が求められなければならない。このように信号の最小値は、まず前記入力信号を反転し、その後前記反転された信号の最大値を求めることによって間接的に求められる。しかしながら、このことは不可能であり、最小値検出器は直接的に実現されなければならないという状況がある。自身の最小値又は最大値が求められなければならない信号が電圧、電流、及び電荷となり得ることは更に注目される。
【0003】
最小電流検出器(minimum current detector)は、反転入力部(−)と非反転入力部(+)と前記反転入力部(−)と出力部(out)とを具備する差動コンパレータを有している。非反転入力部(+)に印加される電圧(Vin)が反転入力部(−)に印加されるレファレンス電圧(reference voltage)(Vref)よりも低い間、前記出力部はオフ状態、すなわち前記コンパレータの出力電流はほぼゼロとなる。非反転入力部(+)に印加される前記電圧が前記レファレンス電圧よりも高いとき、すなわち前記コンパレータがオン状態になっているとき、前記コンパレータがオン状態になっていることを示す出力電流がもたらされる。入力信号(Iin)が非常に高速に変化するとき、すなわち一連の高周波インパルスがもたらされるとき、前記入力信号の最小値の検出は非常に高速に、且つ同時に最大限の精度でなされなければならない。更に、入力電圧(Vin)が前記レファレンス電圧にほぼ等しく、前記コンパレータの出力が発振し得る不確定な状態(uncertainty situation)を回避するために、前記入力パルスのエッジは非常に鋭くなければならない。入力電流(Iin)の最小値を検出するために、非反転入力部(+)はクランプダイオード(Dc)に結合されている。当該ダイオードは、入力信号(Iin)が低いとき電流を導通させる。すなわち当該ダイオードはオンする。入力信号(Iin)が高いとき、前記クランプダイオードを介して流れる電流はほぼゼロとなる。すなわち当該ダイオードはオフする。前記入力部において最小信号を検出する精度は、前記クランプダイオードのスイッチングパラメータ(コミュテーションパラメータ(commutation parameter))、すなわち自身の動抵抗(dynamic resistance)及び電源電圧に依存性を有している。好ましくないことに、前記動抵抗は周波数依存性を有しており、結果として、前記検出器の精度は前記入力信号の周波数に依存性を有している。更に、前記クランプダイオードのスイッチングパラメータは前記入力信号のエッジを劣化させる。
【0004】
制御可能な電流源は、前記最小信号値の近似をもたらす電流を生成する。当該電流は更に前記最小入力信号インジケーションの精度に影響を及ぼす寄生コンポーネントを有している。
【0005】
【発明が解決しようとする課題】
従って本発明の目的は、高周波システムにおいて使用されるのに適している最小値検出装置を提供することにある。
【0006】
【課題を解決するための手段】
本発明によれば当該装置は、他の入力信号を受信すると共に前記近似における誤差(error)をもたらす第二の出力信号を生成するための前記最小値検出器のレプリカを更に有し、前記最小値検出器と前記最小値検出器の前記レプリカとが、前記入力信号の前記最小値のより正確な近似をもたらす第三の出力信号を生成するための信号合成ユニット(signal combination unit)に結合されることを特徴とする冒頭の段落に記載のデバイスで実現される。
【0007】
前記最小値検出器は、入力信号の最小値の近似をもたらす出力信号をもたらす。前記最小値検出器の構造に依存して、前記出力信号は前記入力信号の最小値についてのより正確なインジケーションともなるし、より不正確なインジケーションともなる。前記入力信号の最小値についてのより正確なインジケーションを得るために、最小信号検出器装置は更に、前記近似における誤差をもたらす第二の出力信号を生成するための最小信号検出器のレプリカを有している。前記最小値検出器のレプリカは、前記最小値検出器にほぼ等しいハードウエア構造を有しており、前記入力信号の最小値をもたらす入力信号によって駆動される。前記最小値検出器の前記レプリカは、前記近似における誤差をもたらす第二の出力信号を生成する。第一の出力信号は、信号合成ユニットにおいて第二の出力信号に合成され、当該信号合成ユニットは,前記入力信号の最小値のより正確な近似をもたらす第三の出力信号を生成する。前記誤差が加算的である場合、すなわち前記信号の最小値に寄生信号(parasitic signal)が加算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の差を示す信号を生成する。前記誤差が減算的である場合、すなわち前記入力信号の最小値から寄生信号が減算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の和を示す信号を生成する。前記最小値検出装置が第一の出力信号及び第二の出力信号を電流として有している場合、前記信号合成ユニットは電気的ノードとなり得る。当該ノードにおいて前記電流は、前記誤差信号の種類、すなわち加算的か又は減算的かに依存して直接減算され、又は加算され得る。前記最小値検出装置が第一の出力信号及び第二の出力信号を電圧として有している場合、前記信号合成ユニットは、前記誤差信号の種類、すなわち減算的か又は加算的かに依存して加算器又は減算器となり得る。前記最小値検出装置が第一の出力信号及び第二の出力信号を周波数として有している場合、前記信号合成ユニットはディジタルカウンタ又はアナログミキサとなり得る。前記ミキサは、第一の出力信号と第二の出力信号とを合成して、信号の和及び差を示す合成信号(complex signal)を生成する。前記ミキサは、前記誤差が加算的な場合に前記信号の差を示す信号か、又は前記誤差が減算的な場合に前記信号の和を示す信号かの何れかを選択するための帯域通過フィルタ(band−pass filter)に結合されている。
【0008】
前記最小値検出器と前記最小値検出器のレプリカとはほぼ同じであるため、両者は電源電圧及び温度のような環境要因によって同じ態様で影響を受ける。それ故に最小値検出装置は環境条件の変動に影響を受けにくい。
【0009】
本発明の実施例において、前記最小値検出器及び前記最小値検出器のレプリカは、制御信号Sによって制御される制御可能なクランプダイオードを有しており、前記クランプダイオードは、前記入力信号及び前記他の入力信号をそれぞれ受信するための入力部に結合されている。通常ダイオードはトランジスタを使用して実現され得る。例えば、当該トランジスタがバイポーラトランジスタである場合、前記ダイオードはベースをコレクタに接続することによって実現され得る。結果としてもたらされるダイオードは、シリコントランジスタを考慮した場合、0.65ボルトにほぼ等しい閾値電圧VBEを有している。高周波の信号を伴うトランジスタの動作を改善するために、当該トランジスタのベースは、コレクタを介して流れる電流を決定する制御電圧部に接続される。その結果として前記クランプダイオードは高周波の信号に、より適合するようになる。前記クランプダイオードのスイッチング(コミュテーション(commutation))動作を更に改善するために、追加の電流源に結合される追加の制御可能なダイオードが設けられる。前記追加の制御可能なダイオードは、オン状態からオフ状態への前記クランプダイオードの遷移期間を最短化するための第一の抵抗を介して前記クランプダイオードに結合されている。前記ダイオードを介して流れる前記電流がゼロと異なるとき前記状態はオンとなり、前記ダイオードを介して流れる前記電流がほぼゼロになるとき前記状態はオフとなる。直接的な結果として、前記クランプダイオードにおいて得られる前記信号のエッジは鋭くなり、前記クランプダイオードが差動コンパレータに結合されている場合、前記差動コンパレータはスイッチング特性を改善させている。例えば前記入力信号が相対的に長い期間互いにほぼ等しい不確定な状態は回避されている。
【0010】
前記クランプダイオードにおける前記信号のスイッチングエッジを更に改善するために、レファレンス電圧を生成するためのレファレンス電流源に結合される制御可能なレファレンスダイオード(reference diode)が設けられる。前記レファレンスダイオードは、オン状態からオフ状態への前記クランプダイオードの寄生遷移期間(parasitic transition time)を最短化するための第二の抵抗を介して前記追加の制御可能なダイオードに更に結合される。前記寄生遷移期間は前記入力信号の最大値から最小値への遷移によって決定される。
【0011】
本発明の上記及び他の特徴と利点とは、添付図面を参照して本発明の例示的な実施例の以下の記載から明らかとなるであろう。
【0012】
【発明の実施の形態】
図1は、従来技術において知られている最小電流検出器のブロック図を示している。図1に示されている前記最小電流検出器は、非反転入力部(+)と、反転入力部(−)と、前記反転入力部(−)に入力されるレファレンス電圧(reference voltage)Vrefが前記非反転入力部(+)に印加される信号Vinよりも高いときはいつでもローレベル出力信号OUTを供給するための出力部とを有するコンパレータを有している。そうでない場合、前記出力信号OUTはハイレベルを有している。ほとんどの用途において、前記出力信号OUTは電流である。クランプダイオード(clamp diode)DCは、信号Vinの最小値を制限するためのクランプダイオードとして接続されている。Iinは、二つの論理値、すなわちハイ値及びロー値を有する入力電流である。Iinの最小値は、前記最小電流検出器を使用して求められなければならない。Iinが最大のとき、Vinは最小となり、クランプダイオードDCの電圧Vdが当該電圧を決定する。入力信号Iinが最小のとき、すなわちIminのとき、Vinは最大となる。そのとき前記クランプダイオードがほぼ非導通、すなわちオフとなる。電圧Vinは更に電流Imin−Ideltaによって決定される。ここでIdeltaは前記クランプダイオードを介して流れる残留電流である。当該電流は、寄生コンデンサCpを負荷として電圧Vinを立ち上げる(rise)。Vrefよりも高いレベルまで電圧Vinが上昇するとき、前記コンパレータは、コンデンサCLOOPを充電すると共に、Iinが最小となっている間維持されるべき電圧VLOOPを決定する電流OUTをもたらす。そのとき出力電流IoutはImin−Ideltaにほぼ等しい。理解されるように、前記出力電流は前記入力電流の最小値の近似となる。好ましくないことに、以下更に記載されるように本発明実現の障害となるものがいくつかある。
−最小値から最大値への入力電流の変化の速度に依存して、Ideltaの値は変化し得る。
−前記クランプダイオードは、前記入力電流が最大値から最小値へスイッチした後ある一定の期間、すなわち自身の特性に依存するある一定の時定数でスイッチオフしている。これにより更に、電圧Vinは遅いエッジ(slow edge)、すなわち遅い立ち上がり期間を有することを特徴付けられる。当該遅いエッジはコンパレータ出力信号OUTにおける不安定性をもたらし得る。
−電圧Vinは、電源電圧及び温度のような環境要因(environmental factor)に依存性を有している。
【0013】
上記障害のいくつかは、図2のような最小値検出装置1を使用して最小限化され得る。最小値検出装置1は、入力信号11の最小値を検出するための最小値検出器10を有しており、前記入力信号の最小値の近似をもたらす第一の出力信号(Imin)を生成する。最小値検出装置1は、他の入力信号21を受信すると共に前記近似における誤差をもたらす第二の出力信号Irを生成するための最小値検出器20のレプリカを更に有している。最小値検出器1と最小値検出器20のレプリカとは、入力信号11の最小値のより正確な近似をもたらす第三の出力信号Ioutを生成するための信号合成ユニット30に結合されている。
【0014】
最小値検出器10は、入力信号11の最小値の近似をもたらす出力信号をもたらす。最小値検出器10の構造に依存して、前記出力信号は入力信号11の最小値についてのより正確なインジケーションともなるし、より不正確なインジケーションともなる。入力信号11の最小値についてのより正確なインジケーションを得るために、最小信号検出器装置1は、前記近似における誤差をもたらす第二の出力信号Irを生成するための最小信号検出器20のレプリカを有している。最小信号検出器20のレプリカは、最小値検出器10にほぼ等しいハードウエア構造を有しており、入力信号11の最小値をもたらす入力信号21によって駆動される。前記最小値検出器の前記レプリカは、前記近似における誤差をもたらす第二の出力信号Irを生成する。第一の出力信号Iminは、信号カプラ(signal coupler)30において第二の出力信号Irに結合され、信号カプラ30は,入力信号11の最小値のより正確な近似をもたらす第三の出力信号Ioutを生成する。前記誤差が加算的である場合、すなわち前記信号の最小値に寄生信号が加算される場合、前記信号合成ユニットは、第一の出力信号と第二の出力信号との間の差を示す信号を生成する。前記誤差が減算的である場合、すなわち前記入力信号の最小値から寄生信号が減算される場合、前記信号合成ユニット30は、第一の出力信号Iminと第二の出力信号Irとの間の和を示す信号を生成する。第一の出力信号Imin及び第二の出力信号Irが電流である場合、信号合成ユニット30が電気的ノードになり得ることは更に注目される。当該ノードにおいて、前記電流は、前記誤差信号の種類、すなわち加算的か又は減算的かに依存して、互いから減算され、又は互いに加算される。第一の出力信号及び第二の出力信号が電圧である場合、信号合成ユニット30は、前記誤差信号の種類、すなわち減算的か又は加算的かに依存して、加算器又は減算器となり得る。第一の出力信号Imin及び第二の出力信号Irが周波数である場合、信号合成ユニット30はディジタルカウンタ又はアナログミキサとなり得る。前記ミキサは、第一の出力信号Ioutと第二の出力信号Irとを合成して、前記信号の和及び差を示す合成信号を生成する。前記ミキサは、前記誤差が加算的な場合に信号の差を示す信号か、前記誤差が減算的な場合に信号の和を示す信号かの何れかを選択するための帯域通過フィルタに結合されている。
【0015】
最小値検出器10及び最小値検出器20のレプリカはほぼ同じであるため、両者は電源電圧及び温度のような環境要因によって同じ態様で影響を受ける。結果として、最小値検出装置1は環境条件の変動に影響を受けにくい。最小値検出器10及び最小値検出器20のレプリカが同じチップ上に集積される場合、当該影響は更に低減され得る。
【0016】
図3は、本発明の実施例による最小電流検出器のレプリカを備える最小電流検出器を示している。図3における前記コンパレータは図1に記載のものと同じ種類のコンパレータとなり得る。トランジスタT1及びT2は、前記コンパレータの出力によって駆動される電流源を実現する。前記コンパレータの非反転入力部“+”に入力される信号の大きさが前記コンパレータの反転入力部“−”に入力される信号の大きさよりも小さいとき、出力信号OUTはより小さな値を有し、コンデンサCloopは放電され続ける。それに対して、前記 “+”入力部に入力される信号の大きさが前記反転入力部に入力される信号の大きさよりも大きいとき、前記コンパレータの出力はハイレベルとなっている。このとき、コンデンサCloopは充電され、トランジスタT3及びT7のドレインに電流をもたらす。トランジスタT3及びT7のドレイン電流は最小電流を示す。トランジスタT4は前記クランプダイオードを構成している。クランプダイオードT4に存在する残留電流のため、前記最小電流が前記入力部にもたらされるとき、前記最小電流インジケーションに影響を及ぼす定誤差電流(システマティカルエラー電流(systematical error current))がもたらされるであろう。前記誤差電流は便宜的にIdeltaとして記載されている。トランジスタT7のドレインにおける全電流はImin−Ideltaとなる。ここでIminは検出されるべき最小電流である。制御信号Sは、スムーズなスイッチング(smooth commutation)をもたらす、すなわちオーバシュート(overshoot)のないトランジスタT4のプリ極性(prepolarization)を実現している。トランジスタT5はいわゆる“コモンベース(common base)”接続で使用されている。当該ベースは直流信号Vpに接続されている。電流源11は前記入力信号になる。当該信号はバイナリである。すなわち当該信号は最小及び最大の大きさしか有していない。電流源Iref及びトランジスタT6は前記コンパレータの入力部“−”におけるレファレンス電圧をもたらす。最小値検出器20のレプリカは図3においてももたらされている。最小値検出器10におけるコンポーネントと類似の機能を備える全てのコンポーネントは例えばT3’のように記載されている。トランジスタT8’及びT9’は、クランプダイオードT4’に最小電流をもたらす電流源を実現している。電流源21は、前記最小電流をもたらす所定の電流を供給する。トランジスタT9’のドレインで電流Ideltaが生成され、ノード30において、最小電流検出器10によって得られる最小電流に加えられる。このように、前記最小電流のより精度の高い近似が達成される。更に、最小値検出器10及び最小値検出器20のレプリカは通常同じチップ上に集積されるため、両者は温度及び電源電圧のような環境要因によって同じ態様で影響を受ける。結果として、Iminについてのインジケーションは前記要因に対してほぼ依存性を有していない。図3に記載の回路がp−MOS及びバイポーラNPNトランジスタで実現されることは更に注目される。このことは、当業者が見いだし得る、上記回路と同じ機能を実現する異なる種類のトランジスタの間の他の可能な組み合わせを排除するものではない。
【0017】
コンパレータが使用される場合における非常に重要な問題は、前記入力信号の波形、すなわち最小値検出装置1のクランプダイオードT4及びT4’にかかる電圧にある。コンパレータは入力オフセット電圧を有しているため、差動入力信号が前記オフセット電圧と同じぐらいになっているとき、制御不能な出力信号が前記コンパレータの出力部にもたらされ得る。そのとき鋭いエッジを備える入力信号を有していることは望ましい。前記入力信号がハイ値からロー値に変化すると、クランプダイオードT4及びT4’は、電流が導通される状態すなわちオン状態から、電流が導通されない状態、すなわちオフ状態へ変化する。オン状態からオフ状態への遷移はあまり急激ではなくある程度の期間を要する。当該遷移を急激にさせるために、電流源Icによって駆動されるトランジスタTcが、図4に記載されているように設けられる。図4において、最小値検出器10しか記載されていないが、最小値検出器20のレプリカが同じ構造を有しているとみなされることは注意されるべきである。トランジスタTcは、クランプダイオードDcを制御する同じ信号Sによって制御される制御ダイオードとして接続されている。第一の抵抗110は、オン状態からオフ状態へ変化するとき、クランプダイオードT4の電流に対して第一の放電パスを実現する。これにより、クランプダイオードT4のスイッチング速度(commutation speed)が改善され、結果として前記入力信号のエッジが改善される。しかしながら、同時に前記スイッチングレベル、すなわち前記コンパレータの“−”の入力レベルはクランプダイオードT4のスイッチング作用によって影響を受ける。第二の抵抗120が、Ic源とIref源との間に接続されているためである。入力信号Iinにおける遷移は、比較プロセスが前記入力信号遷移によって影響を受けない態様で、ある一定のスケールで前記コンパレータの“−”入力に更に伝達される。
【0018】
本発明の保護範囲が本記載の実施例に限定されないことは注目される。請求項における参照番号によって限定される本発明の保護範囲も限定されるものではない。動詞“有する”及びその語形変化の用法は、請求項に記述される構成要素以外に構成要素の存在を排除するものではない。構成要素に先行する冠詞“a”又は“an”は、複数の構成要素を排除するものではない。本発明の構成要素を形成する手段は、専用のハードウエアの形態又は書き込み可能な汎用プロセッサの形態で実現されてもよい。本発明はそれぞれの新規な特徴又はその組み合わせをもたらすものである。
【図面の簡単な説明】
【図1】従来技術において知られている最小電流検出器のブロック図を示している。
【図2】本発明による最小値検出装置を示している。
【図3】図2の最小値検出装置の実施例を更に詳細に示している。
【図4】最小値検出装置の他の実施例の一部の詳細な記載を示している。
Claims (9)
- 入力信号(11)の最小値を検出し、該最小値の近似値を示す第一の出力信号(Imin)を生成するための最小値検出器(10)を有する最小値検出装置(1)において、
前記入力信号の前記最小値を示す他の入力信号(21)を受信して、前記近似値における誤差を示す第二の出力信号(Ir)を生成するための前記最小値検出器のレプリカ(20)を更に有し、前記最小値検出器(10)と前記最小値検出器のレプリカ(20)とが、前記入力信号(11)の前記最小値のより正確な近似値を示す第三の出力信号(Iout)を生成するための信号合成ユニット(30)に結合されていることを特徴とする最小値検出装置(1)。 - 前記信号合成ユニットが前記第一の出力信号と前記第二の出力信号とを互いに加算する請求項1に記載の最小値検出装置。
- 前記信号合成ユニットが前記第一の出力信号と前記第二の出力信号とを互いに減算する請求項1に記載の最小値検出装置。
- 前記入力信号と前記他の入力信号とが電流である請求項1に記載の最小値検出装置。
- 前記信号合成ユニットが電気的ノードである請求項4に記載の最小値検出装置。
- 前記最小値検出器と前記最小値検出器の前記レプリカとが単一のチップ上に集積される請求項1乃至5のいずれかに記載の最小値検出装置。
- 前記最小値検出器及び前記最小値検出器のレプリカが、制御信号によって制御される制御可能なそれぞれのクランプダイオードを有し、前記それぞれのクランプダイオードは、それぞれ前記入力信号及び前記他の入力信号を受信するための入力部に結合されている請求項5に記載の最小値検出装置。
- 前記最小値検出器と前記最小値検出器の前記レプリカとが、追加の電流源に結合される追加の制御可能なダイオードを有し、前記追加の制御可能なダイオードが、オン状態からオフ状態への前記クランプダイオードの遷移期間を最短化するための第一の抵抗を介して前記クランプダイオードに結合される請求項7に記載の最小値検出装置。
- 前記最小値検出器と前記最小値検出器の前記レプリカとが、レファレンス電圧を生成するためのレファレンス電流源に結合される制御可能なレファレンスダイオードを有し、前記レファレンスダイオードが、オン状態からオフ状態への前記クランプダイオードの寄生遷移期間を最短化するための第二の抵抗を介して前記追加の制御可能なダイオードに更に結合され、前記寄生遷移期間が、前記入力信号の最大値から最小値への遷移によって決まる請求項8に記載の最小値検出装置。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
EP01203384 | 2001-09-07 | ||
PCT/IB2002/003558 WO2003023416A1 (en) | 2001-09-07 | 2002-08-29 | A minimum detector |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005502885A JP2005502885A (ja) | 2005-01-27 |
JP4024206B2 true JP4024206B2 (ja) | 2007-12-19 |
Family
ID=8180901
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003527433A Expired - Fee Related JP4024206B2 (ja) | 2001-09-07 | 2002-08-29 | 最小値検出器 |
Country Status (7)
Country | Link |
---|---|
US (1) | US20030071648A1 (ja) |
EP (1) | EP1430314B1 (ja) |
JP (1) | JP4024206B2 (ja) |
CN (1) | CN1268934C (ja) |
AT (1) | ATE347699T1 (ja) |
DE (1) | DE60216622T2 (ja) |
WO (1) | WO2003023416A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP1801975A1 (en) * | 2005-12-21 | 2007-06-27 | STMicroelectronics S.r.l. | Output buffer |
JP2010187047A (ja) * | 2009-02-10 | 2010-08-26 | Renesas Electronics Corp | テスト回路、及びテスト方法 |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4459693A (en) * | 1982-01-26 | 1984-07-10 | Genrad, Inc. | Method of and apparatus for the automatic diagnosis of the failure of electrical devices connected to common bus nodes and the like |
US4985672A (en) * | 1989-12-11 | 1991-01-15 | Advantest Corporation | Test equipment for a low current IC |
US5207390A (en) * | 1990-08-30 | 1993-05-04 | Mitsubishi Jukogyo Kabushiki Kaisha | Operation control system for a shredder |
JP3016986B2 (ja) * | 1993-02-17 | 2000-03-06 | 三菱電機株式会社 | 振動ジャイロ用検出回路 |
US5614851A (en) * | 1995-02-09 | 1997-03-25 | National Semiconductor Corporation | High-accuracy, low-power peak-to-peak voltage detector |
CN1104774C (zh) * | 1996-05-15 | 2003-04-02 | 皇家菲利浦电子有限公司 | 增益控制 |
DE19643822A1 (de) * | 1996-10-30 | 1998-05-07 | Alsthom Cge Alcatel | Schaltungsanordnung zur Erzeugung einer Gleichspannung |
WO2000031604A1 (en) * | 1998-11-20 | 2000-06-02 | Koninklijke Philips Electronics N.V. | Current mirror circuit |
EP1249937A1 (en) * | 2001-04-12 | 2002-10-16 | Koninklijke Philips Electronics N.V. | Ring oscillator, detector, receiver and device for reproducing an information carrier |
-
2002
- 2002-08-29 AT AT02762663T patent/ATE347699T1/de not_active IP Right Cessation
- 2002-08-29 CN CNB028174046A patent/CN1268934C/zh not_active Expired - Fee Related
- 2002-08-29 JP JP2003527433A patent/JP4024206B2/ja not_active Expired - Fee Related
- 2002-08-29 DE DE60216622T patent/DE60216622T2/de not_active Expired - Lifetime
- 2002-08-29 WO PCT/IB2002/003558 patent/WO2003023416A1/en active IP Right Grant
- 2002-08-29 EP EP02762663A patent/EP1430314B1/en not_active Expired - Lifetime
- 2002-09-06 US US10/236,184 patent/US20030071648A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
DE60216622T2 (de) | 2007-10-11 |
EP1430314A1 (en) | 2004-06-23 |
DE60216622D1 (de) | 2007-01-18 |
WO2003023416A1 (en) | 2003-03-20 |
CN1268934C (zh) | 2006-08-09 |
JP2005502885A (ja) | 2005-01-27 |
EP1430314B1 (en) | 2006-12-06 |
ATE347699T1 (de) | 2006-12-15 |
CN1551986A (zh) | 2004-12-01 |
US20030071648A1 (en) | 2003-04-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3668244B2 (ja) | 電流シンク回路 | |
US5589759A (en) | Circuit for detecting voltage variations in relation to a set value, for devices comprising error amplifiers | |
Van de Plassche | A sigma-delta modulator as an A/D converter | |
JPH03201818A (ja) | 比較回路 | |
JP4024206B2 (ja) | 最小値検出器 | |
JPH11266374A (ja) | クランプ回路 | |
JPS63305755A (ja) | スイッチング電源制御回路 | |
EP0551627B1 (en) | Motor speed control circuit | |
KR0154842B1 (ko) | 온도 보상이 되는 센스-트랜지스터 적용 전류 감지 회로 | |
JP3416225B2 (ja) | バイアス変換回路 | |
KR0180464B1 (ko) | 인덱스 펄스 발생회로 | |
JPH0562842B2 (ja) | ||
JP2658484B2 (ja) | 遅延回路 | |
JP2623890B2 (ja) | 鋸歯状波発生回路 | |
JPS60110021A (ja) | 低電圧検出回路つき電圧安定化回路 | |
JP2000013193A (ja) | 定電流回路およびパルス幅変換回路 | |
JPS625719A (ja) | 信号レベル低下検出回路 | |
JPH1041791A (ja) | 三角波信号発生回路 | |
JPH0193206A (ja) | パルスカウント型検波装置 | |
JPH03220913A (ja) | 電子コンパレータデバイス | |
JPS63193377A (ja) | 振巾検出方式 | |
JPH04268830A (ja) | 同一レベル検出回路 | |
JPH05110411A (ja) | 近接スイツチ | |
JPH05218826A (ja) | 半導体装置 | |
JPH04107019A (ja) | ピークホールド回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20041221 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050822 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070228 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20070323 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070515 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070815 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20070815 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070925 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071002 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101012 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111012 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |