JPH04268830A - 同一レベル検出回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、２つの信号のレベルが
同一か否かを判定する同一レベル検出回路に関する。２
つの信号のレベルの高低、一致／不一致、を判定／検出
することは種々の分野で要求されている。一例を挙げれ
ばダイバーシティ方式では相関の少ない複数の受信系統
を用意し、これらの受信系統のうち受信出力の高い方を
選択し、使用する、等の方法をとる。この受信系統の切
替えでは信号レベルの高／低の検出が必要であり、同じ
レベルのときの処理を決めるなら同一レベルの検出が必
要である。

【０００２】

【従来の技術】同一レベルの検出は図５に示すように、
Ａ／Ｄコンバータとコンパレータを用いて実現できる。 即ちアナログ入力信号ＶＡ　，ＶＢをＡ／Ｄコンバータ
１０，１２によりｎビットデジタル値に変換し、これら
をデジタルコンパレータ１８に入力し、両デジタル値が
同じか否かを該コンパレータに判定させる。これは原理
は簡単で、検出精度も高い。また下位ビットを無視して
比較する等の簡単な方法で、許容差を持たせた同一判定
ができる。

【０００３】しかしながら図５の従来方式ではＡ／Ｄコ
ンバータを２つも使用し、回路規模が大きくなる。近年
、装置の小形化が開発の優先課題とされており、部品の
小形化、回路規模の縮小が要求されているので、図５の
方式には難点がある。またＡ／Ｄコンバータには、フル
スケール調整、ゼロ点調整などのために調整回路１４，
１６が付属しており、これも回路規模増大の原因になる
。また各々のＡ／Ｄコンバータに対するそれぞれの調整
回路の誤差は全く同一でないと検出精度が低下するが、
誤差を同一にすることは容易でない。

【０００４】

【発明が解決しようとする課題】このようにＡ／Ｄコン
バータとコンパレータによる同一レベル検出では、回路
規模が大きいＡ／Ｄコンバータを２個も使用し、かつ各
々が調整回路を必要とする。調整箇所はフルスケール調
整、ゼロ点調整など２ケ所以上あり、各々の調整が合っ
ていて調整誤差のないことが必要であるから、調整用の
外付けの抵抗やコンデンサの温度特性が揃っている、温
度変化が極めて小さいものを使用する必要がある。こう
して従来方式では回路規模の拡大と調整難という問題を
回避できない。本発明はかゝる点を改善し、回路規模の
小さい、無調整で済む、同一レベル検出回路を提供する
ことを目的とするものである。

【０００５】

【課題を解決するための手段】図１に示すように本発明
では、入力信号ＶＡ，ＶＢ　のレベルの高低を判定する
回路２１、これらの信号のパスを判定回路２１の出力に
より切替えるリファレンス切替回路２２と、ＶＡ　，Ｖ
Ｂ　を同一レベルと判定する時の許容差レベルＶＲＥＦ
　を発生する回路２３と、リファレンス切替回路２２か
ら出力された、ＶＡ　，ＶＢ　のうちのレベルの低い方
に、同一許容レベル発生回路２３が出力するＶＲＥＦ　
を加算する回路２４と、切替回路２２が出力するＶＡ　
，ＶＢ　のうちのレベルが高い方と、加算回路が出力す
る、ＶＡ　，ＶＢ　のうちのレベルが低い方プラスＶＲ
ＥＦ　とを入力され、前者が後者以下なら両者同一とす
る出力を生じる同一判定回路２５で、同一レベル検出回
路を構成する。

【０００６】

【作用】本発明では入力信号ＶＡ　，ＶＢ　のレベル差
が許容差ＶＲＥＦ　内ならＶＡ　＝ＶＢ　とする。従っ
てＶＡ　，ＶＢ　のうちの低い方にＶＲＥＦ　をプラス
したものが、ＶＡ　，ＶＢ　のうちの高い方より高いな
ら上記判定基準が満足されＶＡ　＝ＶＢ　である。図１
（ａ）の回路はこの判定を実行する。

【０００７】今、図１（ｂ）に示すようにＶＢ　が折れ
線実線のように変化し、ＶＡ　は一定であり、時点ｔ１
　でＶＡ　＝ＶＢ　、それ以前はＶＡ　＞ＶＢ　、それ
以後はＶＡ　＜ＶＢ　であるとする。この状態ではレベ
ル高低判定回路２１はｔ１　まではＶＡ　＞ＶＢ　を示
す例えばＨレベルの、そしてｔ１　以降ではＶＡ　＜Ｖ
Ｂ　を示す本例ではＬレベルの高低比較結果信号Ｓ２　
を出力する。リファレンス切替回路２２は信号Ｓ２　を
受けてそれがＨレベルならパスＰＬ　にＶＢ　、パスＰ
Ｈ　にＶＡ　を出力する。加算回路２４ではパスＰＬ　
からの信号本例ではＶＢ　に、回路２３からの許容差レ
ベルＶＲＥＦ　を加算する。

【０００８】同一判定回路２５はパスＰＨ　からの本例
ではＶＡ　と加算回路２４からのＶＢ　＋ＶＲＥＦ　を
比較し、ＶＢ　＋ＶＲＥＦ　＞ＶＡ　かを判定する。時
点ｔ０まではこれはＮＯであるからＶＡ　とＶＢ　は等
しくないと判断し、出力信号Ｓ１　を例えばＬレベルに
する。時点ｔ０　を過ぎるとＹＥＳになり、従って回路
２５はＶＡ　＝ＶＢ　と判定して出力信号Ｓ１　を本例
ではＨレベルにする。時点ｔ１　以降ではＶＡ　＜ＶＢ
　になり、従って判定回路２１の出力信号Ｓ２　はＬレ
ベルになる。これを受けて切替回路２２はパスＰＬ　に
ＶＡ　を、そしてパスＰＨ　にＶＢ　を出力する。従っ
て加算回路の出力はＶＡ　＋ＶＲＥＦ　になり、判定回
路２５はパスＰＨ　からのＶＢ　と回路２４からのＶＡ
　＋ＶＲＥＦ　を比較し、ＶＡ　＋ＶＲＥＦ　＞ＶＢ　
かを判定する。これは時点ｔ２　までＹＥＳであり、従
って出力信号Ｓ１　はＨ、時点ｔ２　以降はＮＯとなっ
て出力信号Ｓ１　はＬになる。

【０００９】同一判定区間はｔ２　〜ｔ０　であり、こ
の前後は、同じレベルでない、になる。許容差ＶＲＥＦ
　以内か否かが同一判定基準であるから、これでよいこ
とは図からも明らかである。図１の回路は汎用のオペア
ンプ又はコンパレータなどを用いて構成でき、調整回路
などは不要であって、回路規模の小さい、無調整の同一
レベル検出回路を提供することができる。

【００１０】

【実施例】図２に本発明の実施例を示す。レベル高低判
定回路２１は、抵抗Ｒ１　，Ｒ２　とオペアンプＡ１　
で構成されるアナログコンパレータであり、ＶＡ　＞Ｖ
Ｂ　でＨ、ＶＡ　＜ＶＢ　でＬの出力Ｓ２　を生じる。 リファレンス切替回路２２はアナログスイッチＳＷ１　
〜ＳＷ４　で構成され、信号Ｓ２　がＨのときスイッチ
ＳＷ１　，ＳＷ３　がオン、ＳＷ２　，ＳＷ４　がオフ
である。従ってこのときはパスＰＬ　にＶＢ　が、パス
ＰＨ　にＶＡ　が送られる。逆に信号Ｓ２　がＬのとき
はスイッチＳＷ２　，ＳＷ４がオンで、ＳＷ１　，ＳＷ
３　はオフであり、このときはパスＰＬ　にＶＡ　がま
たパスＰ２　にＶＢ　が送られる。既知のようにアナロ
グスイッチは例えばｐチャネルＭＯＳトランジスタとｎ
チャネルＭＯＳトランジスタを並列に接続して構成され
る。

【００１１】同一許容レベル発生回路２３は、抵抗Ｒ３
　とＲ４　からなる分圧器と、電圧ホロアを構成するオ
ペアンプＡ２　からなる。この分圧器が前記のＶＲＥＦ
　を生じ、これをそのまゝ、インピーダンス変換しただ
けで電圧ホロアが出力する。Ａ３　，Ａ４　も１００％
負帰還がかゝって電圧ホロアを構成し、パスＰＬ　，Ｐ
Ｈ　のＶＡ　，ＶＢ　をそのまゝ、インピーダンス変換
しただけで出力する。加算回路２４は抵抗Ｒ５　〜Ｒ８
　とオペアンプＡ５　からなり、回路２３の出力電圧Ｖ
ＲＥＦ　と、パスＰＬ　の電圧ＶＡ　またはＶＢ　とを
加算する。

【００１２】同一判定回路２５は、抵抗Ｒ９　，Ｒ１０
とオペアンプＡ６　で構成されるアナログコンパレータ
であり、加算回路２４の出力ＶＡ　またはＶＢ　プラス
ＶＲＥＦ　がパスＰ２　の電圧ＶＢ　またはＶＡ　より
大であればＨレベル、小であればＬレベルの出力Ｓ１　
を生じる。図３にこれを図示する。図３（ａ）ではＶＡ
　＞ＶＢ　であり、そして状態１ではＶＢ　＋ＶＲＥＦ
　＜ＶＡ　、判定出力はＬ、状態２ではＶＢ　＋ＶＲＥ
Ｆ　＞ＶＡ　、判定出力はＨである。図３（ｂ）ではＶ
Ｂ　＞ＶＡ　であり、そして状態１ではＶＡ　＋ＶＲＥ
Ｆ　＜ＶＢ　、判定出力はＬ、状態２ではＶＡ　＋ＶＲ
ＥＦ　＞ＶＡ　、判定出力はＨである。

【００１３】図４に各部の信号の状態を示す。時間軸■
の区間ではＶＡ　＞ＶＢ　であり、高低比較結果Ｓ２　
はＨであり、これにより低側パスＰＬ　にはＶＢ　が、
高側パスにはＶＡ　が切替回路２２により選択される。 加算回路２４は低側パスＰＬ　のＶＢ　と回路２３の出
力ＶＲＥＦ　を取込み、ＶＢ　＋ＶＲＥＦ　を出力する
。■の区間ではＶＡ　＞ＶＢ　＋ＶＲＥＦ　の関係にあ
り、判定回路の出力Ｓ１　はＬである。時間軸■の区間
では、ＶＡ　＞ＶＢ　ではあるが増してきたＶＢ　が遂
にＶＢ　＋ＶＲＥＦ　＞ＶＡ　になり、判定回路の出力
Ｓ１　はＨになる。そして■の区間ではＶＡ＜ＶＢ　に
反転し、高低比較結果Ｓ２　はＬになる。そこでパス切
替えが行なわれ、低側パスＰＬ　にはＶＡ　がそして高
側パスＰＨ　にはＶＢ　が出力される。そこで今度は加
算回路はＶＡ　＋ＶＲＥＦ　を出力し、判定回路２５は
このＶＡ　＋ＶＲＥＦ　とＶＢ　を比較する。■の区間
ではＶＢ　＜ＶＡ　＋ＶＲＥＦ　であるから判定出力Ｓ
１はまだＨであるが、■の区間になるとＶＢ　＞ＶＡ　
＋ＶＲＥＦ　に反転し、判定出力Ｓ１　はＬになる。

【００１４】許容差ＶＲＥＦ　はこれを小さく設定すれ
ばＶＡ　とＶＢ　がほヾ等しい状態で同一と判定され、
これを大きく設定すればＶＡ　とＶＢ　が可成りずれて
いても同一と判定される。同一と判定する近似程度は許
容差ＶＲＥＦ　により任意に設定できる。ＶＲＥＦ　を
変えるには、分圧器を構成する抵抗Ｒ３　，Ｒ４　の一
方または両方を可変にすればよい。集積回路ＩＣには４
回路搭載などのものが多く、これを使用すると図２の回
路はＩＣ２個程度で纏めることができ、従来方式より回
路規模の低減が可能である。

【００１５】

【発明の効果】以上説明したように本発明では、時間的
に変動する２つの信号レベルに対して高／低関係を常時
モニタし、低い方をリファレンスとして高い方がどれだ
けに低い方へ近ずくかを監視し、高／低の比較によって
同一レベル検出が可能となる効果を有し、これが安価な
汎用オペアンプやコンパレータで実現でき、基本的に調
整回路を必要としないので、回路規模の縮小とコストダ
ウンに寄与する所が大きい。

【図面の簡単な説明】

【図１】本発明の原理図である。

【図２】本発明の実施例を示す回路図である。

【図３】図２の動作を説明する図である。

【図４】図２の動作を説明する波形図である。

【図５】従来例を示すブロック図である。

【符号の説明】

ＶＡ　，ＶＢ　　　入力信号 ２１　　　　　　　　レベル高低判定回路２２　　　　
　　　　リファレンス切替回路２３　　　　　　　　同
一許容レベル発生回路２４　　　　　　　　加算回路 ２５　　　　　　　　同一判定回路

Claims (3)

【特許請求の範囲】
1. 【請求項１】　　２つの入力信号（ＶＡ　，ＶＢ　）の
   レベルの高低を判定するレベル高低判定回路（２１）と
   、高い方のレベルの前記信号と低い方のレベルの前記信
   号の各パス（ＰＬ　，ＰＨ　）を、前記判定回路の判定
   出力により切替えるリファレンス切替回路（２２）と、
   前記信号のレベルを同一と判定する時の許容差レベルを
   発生する同一許容レベル発生回路（２３）と、前記切替
   回路で切替えられて取出されたレベルの低い方の前記信
   号に前記レベル発生回路が出力する許容差レベルを加算
   する加算回路（２５）と、該加算回路の出力と、前記切
   替回路から取出された高いレベルの前記信号とを入力さ
   れ、後者が前者以下なら両者同一とする出力を生じる同
   一判定回路（２５）とを具備することを特徴とする同一
   レベル検出回路。
2. 【請求項２】　　レベル高低判定回路および同一判定回
   路はアナログコンパレータで構成されることを特徴とす
   る請求項１記載の同一レベル検出回路。
3. 【請求項３】　　リファレンス切替回路は、レベル高低
   判定回路の出力（Ｓ２）の高レベル、低レベルによりオ
   ン、オフするアナログスイッチで構成されることを特徴
   とする請求項１または２記載の同一レベル検出回路。