JP4022187B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP4022187B2
JP4022187B2 JP2003313434A JP2003313434A JP4022187B2 JP 4022187 B2 JP4022187 B2 JP 4022187B2 JP 2003313434 A JP2003313434 A JP 2003313434A JP 2003313434 A JP2003313434 A JP 2003313434A JP 4022187 B2 JP4022187 B2 JP 4022187B2
Authority
JP
Japan
Prior art keywords
wiring board
ceramic
hole
metal plate
ceramic wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003313434A
Other languages
English (en)
Other versions
JP2005085835A (ja
Inventor
洋一 樋脇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2003313434A priority Critical patent/JP4022187B2/ja
Publication of JP2005085835A publication Critical patent/JP2005085835A/ja
Application granted granted Critical
Publication of JP4022187B2 publication Critical patent/JP4022187B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は、光伝送に用いられる半導体素子駆動用の配線基板であって、半導体素子からの熱を放熱するための金属板が、セラミック配線基板の下面に接合された配線基板に関する。
従来の光伝送に用いられる半導体素子駆動用の配線基板は、セラミック配線基板や半導体素子の放熱のために金属板がセラミック配線基板下面にろう材を介して接合された構成である。この配線基板の平面図を図6(a)に、A−A’線における要部拡大平面図を図6(b)に示す。また、この配線基板の貫通孔部分の要部拡大断面図を図7(a)に、B−B’線における要部拡大断面図を図7(b)に示す。図6,7において、21は配線基板、22はセラミック配線基板、23は金属板、24は金属板23側の貫通孔、26はろう材、27はセラミック配線基板22側の貫通孔、28は半導体素子搭載のための凹部である。また、セラミック配線基板22の表面には電気信号を伝送するための配線導体25が形成されている。
このような配線基板21は、金属板23に円形状に貫通孔24を形成するとともに、セラミック配線基板22における貫通孔24と同位置に貫通孔24より大きい貫通孔27を形成し、セラミック配線基板22の下面に金属板23を金(Au)-錫(Sn)合金、Au-ゲルマニウム(Ge)合金、銀(Ag)ロウ等のろう材26を介し、ヒーターブロック上にて加熱して融着させることにより作製される。
そして、配線基板21は、凹部28に半導体素子が実装され、半導体素子の導体パタ−ン部(不図示)とセラミック配線基板22の配線導体25とがAuワイヤー(不図示)によりワイヤーボンディングされて電気的に接続された後、貫通孔24,27にネジを通して外部の装置に固定される。
しかしながら、上記従来の金属板23側およびセラミック配線基板22側に貫通孔24,27を形成する方法では、貫通孔24,27にネジを通し、配線基板21を外部の装置に固定する際、セラミック配線基板22側の貫通孔27の内周面にネジ頭部が接触するため、セラミック配線基板22側の貫通孔27の周囲に圧力が加わり、セラミック配線基板22にクラックが入って配線導体25が切断され、電気信号が伝送されなくなるという問題点があった。
また、セラミック配線基板21側の貫通孔27を大きくして貫通孔27の内周面にネジ頭部が接触しないようにするという方法もあるが、この場合、貫通孔27の内側に露出した金属板23の面積が大きくなり、この露出した部分はセラミック配線基板21に接合されていないためにネジ止めによって大きく変形することとなるため、その変形による応力がセラミック配線基板21に伝達されてセラミック配線基板21にクラックが生じるという問題点を有していた。
一方、セラミック配線基板のみで放熱性の向上およびネジ止めによるクラックの防止を解決する手段として、セラミック基板として窒化珪素質焼結体を用いるとともに、セラミック基板の厚みとセラミック基板に設けたネジ止め用貫通孔の外周部からセラミック基板の外周端までの距離を規定するものが提案されている(下記の特許文献1参照)。
しかしながら、特許文献1のセラミック基板は、厚みを0.3mm以上とする必要があり、近時の配線基板の小型化,薄型化に適さないものとなるという問題点を有していた。また、近時の半導体素子の高周波化により、半導体素子に発生する熱量が非常に大きなものとなり、熱伝導率のよい窒化珪素質焼結体を用いたセラミック配線基板だけでは十分な放熱を行なうには限界があるという問題点を有していた。
このような問題点を解決するために、セラミック基板下面に熱放散のための金属板を接合するとともに、セラミック基板上面から金属板の下面にかけてネジ止め用の貫通孔を形成し、さらに、セラミック基板上面のネジ止め用の貫通孔周囲に、補強部材を設けたものが提案されている(下記の特許文献2参照)。
また、セラミック基板の下面にセラミック基板より大きい放熱用の金属板を設け、ネジ止め用の貫通孔をセラミック基板より外側の位置に設けたものが提案されている(下記の特許文献3参照)。
特開2001−237502号公報 特開2003−197824号公報 特開2003−86745号公報
しかしながら、特許文献2で提案された構造では、セラミック基板上面に補強部材を、およびセラミック基板下面に金属板をろう材にて接合する際、補強部材の貫通孔、金属板の貫通孔およびセラミック基板の貫通孔の位置合わせが難しく、補強部材、セラミック基板および金属板の各々の貫通孔の位置ずれにより、ネジが貫通孔を通り難くなるとともに、無理にネジを通すとセラミック配線基板に負荷がかかりクラックが生じるという問題点があった。また、補強部材とセラミック基板と、およびセラミック基板と金属板とを接合する際のろう材がセラミック基板の貫通孔側面に濡れ広がって貫通孔を小さくするため、ネジが貫通孔を通り難くなるとともに、無理にネジを通すとセラミック配線基板に負荷がかかりクラックが生じるという問題点があった。
さらに、外部の装置にネジで固定して使用する際、実装された半導体素子から発する熱によってセラミック基板が膨張することにより、ネジとセラミック基板の貫通孔の内周面との間に応力が発生し、貫通孔周囲にクラックが発生するという問題点もあった。
また、特許文献3で提案された構造では、金属板をセラミック基板よりも大きくしなければならず、近時の半導体装置の市場における重要項目である小型化が困難であるという問題点があった。
従って、本発明は上記従来の問題点を鑑みて完成されたものであり、その目的は、配線基板を外部の装置にネジ止めする際の応力や、半導体素子からの熱でセラミック配線基板が熱膨張することによって生じる応力によってセラミック配線基板にクラックが生じるのを有効に防止し、配線導体で電気信号を良好に伝送させることのできる小型の配線基板を提供することにある。また、セラミック配線基板と金属板とを接合する際の位置合わせ精度を向上させるとともにセラミック配線基板と金属板とを接合するろう材の貫通孔内への濡れ広がりを防止することによって、負荷を生じさせることなく容易にネジを挿入させることが可能な配線基板を提供することにある。
本発明の配線基板は、上面に配線導体が形成されたセラミック配線基板の下面に、上面に半導体素子が収容され搭載される凹部を有する金属板の上面がろう材を介して接合されて成る配線基板であって、前記セラミック配線基板および前記金属板はネジ止用の貫通孔が同心状に重なるようにそれぞれ形成されており、前記セラミック配線基板側の前記貫通孔が前記金属板側の前記貫通孔よりも径が大きく、前記金属板側の前記貫通孔の開口部に前記セラミック配線基板側の前記貫通孔に隙間をあけて挿入されるとともに前記セラミック配線基板の上面から上端が突出した凸部が形成されていることを特徴とする。
本発明の配線基板において、好ましくは、前記隙間が0.2乃至0.3mmであることを特徴とする。
本発明の配線基板において、好ましくは、前記凸部の上端と前記セラミック配線基板の上面との間の上下方向での距離が0.1乃至0.2mmであることを特徴とする。
本発明の配線基板は、セラミック配線基板および金属板のネジ止用の貫通孔が同心状に重なるようにそれぞれ形成されており、セラミック配線基板側の貫通孔が金属板側の貫通孔よりも径が大きく、金属板側の貫通孔の開口部にセラミック配線基板側の貫通孔に隙間をあけて挿入されるとともに前記セラミック配線基板の上面から上端が突出した凸部が形成されていることから、配線基板を外部の装置にネジ止めにより固定する際、ネジがセラミック配線基板に接触することなくネジ止めすることができるので、ネジ止めによる応力によってセラミック配線基板にクラックが生じるのを有効に防止することができる。
また、配線基板の使用時に半導体素子から発生する熱でセラミック配線基板が膨張しても、ネジが挿入されている凸部とセラミック配線基板との間に隙間によって、セラミック配線基板の熱膨張を吸収することができ、セラミック配線基板に応力が生じるのを抑制できる。
さらに、セラミック配線基板と金属板とを接合した際にろう材がセラミック配線基板の貫通孔の内側にはみ出したとしても、凸部があるためにネジが挿入される部位にろう材が侵入することはなく、よって、ろう材によってネジの挿入が阻害されることなく容易にネジを挿入させることが可能となる。
また、凸部をセラミック配線基板側の貫通孔に挿入することによって金属板とセラミック配線基板とを容易にきわめて精度良く位置合わせすることができる。
また、本発明の配線基板は、凸部とセラミック配線基板側の貫通孔との間の隙間が0.2乃至0.3mmであることから、配線基板を外部の装置にネジ止めする際、凸部が押しつぶされて横方向にせり出すほどにネジを非常に強く締め付けた場合でも、セラミック配線基板に凸部が接触することがないため、セラミック配線基板にクラックを発生させることなく配線基板を外部の装置に非常に強固に密着させてネジ止めすることが可能となる。
また、本発明の配線基板は、凸部の上端とセラミック配線基板の上面との間の上下方向での距離が0.1乃至0.2mmであることから、配線基板を外部の装置にネジ止めする際、ネジ頭部をセラミック配線基板の上面に接触させることなく凸部の上端にネジの頭部を食い込むほどにネジを非常に強く締め付けることができ、ネジの緩みが生じるのをきわめて抑制することができる。
本発明の、ネジを用いて外部の装置に固定される円形状の貫通孔を有する、金属板がセラミック配線基板の下面に接合された配線基板の平面図およびA−A’における断面図を図1(b)に示す。また、その貫通孔部分の要部拡大平面図を図2(a)に、B−B’線における要部拡大断面図を図2(b)に示す。同図において、1は配線基板、2はセラミック配線基板、3は金属板、4は金属板3側の貫通孔、5は配線導体、6はろう材、7はセラミック配線基板2側の貫通孔、8は半導体素子を搭載するための凹部、9はセラミック配線基板2側の貫通孔7と金属板3側の貫通孔4の開口部の周囲に設けられた凸部との隙間、10は金属板3側の貫通孔4の開口部の周囲に設けられた凸部を示す。
配線基板1の大きさは、例えば10〜50mmのものが多用される。配線基板1は、金属板3側の貫通孔4に挿入したネジにより外部の装置にネジ止め固定される。金属板3側の貫通孔4はその上側開口部の周囲に凸部10が設けられており、この凸部10の上端はセラミック配線基板2の上面より高くなっている。
セラミック配線基板2は、酸化アルミニウム質焼結体、ムライト質焼結体、窒化アルミニウム質焼結体、炭化珪素質焼結体、ガラスセラミックス等のセラミックスによって形成されており、例えば、酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム、酸化珪素、酸化マグネシウム、酸化カルシウムの原材料粉末に適当な有機溶剤、溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートを形成し、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施して貫通孔7やビア導体用の貫通孔等を形成し、タングステン(W)、モリブデン(Mo)等の融点の高い金属よりなる金属ペーストを用いて、配線導体5やビア導体をスクリーン印刷によって形成し、いくつかのセラミックグリーンシートを重ね合わせ、所定の形状となすとともに高温で焼成することによって製作される。
セラミック配線基板2は、その表面や内部に配線導体5が形成されている。配線導体5は、電気信号伝送用として適した金属材料の導体層から成り、例えば銅(Cu)層、Mo-Mn層、W層、Mo-Mnメタライズ層上にニッケル(Ni)めっき層およびAuめっき層を被着させたもの、Wメタライズ層上にNiめっき層およびAuめっき層を被着させたもの等から成り、厚膜印刷法やめっき処理法などにより形成される。また、クロム(Cr)-Cu合金層、Cr-Cu合金層上にNiめっき層およびAuめっき層を被着させたもの、窒化タンタル(TaN)層上にNi-Cr合金層およびAuめっき層を被着させたもの、チタン(Ti)層上に白金(Pt)層およびAu層を被着させたもの、またはTi層上にパラジウム(Pd)層およびAuめっき層を被着させたもの等を用いることもでき、蒸着法やスパッタリング法、イオンプレーティング法、CVD法、めっき法等の薄膜形成法によって薄膜が成膜された後、フォトリソグラフィー法、エッチング法、リフトオフ法により、所定の幅をもつ配線導体5に加工される。
配線導体5は、その厚みや幅が伝送される信号の周波数や特性インピーダンスなどに応じて設定され、例えば、比誘電率が9.9で厚み0.254mmの酸化アルミニウム質焼結体から成る基板上に導体厚み3μmの配線導体5を、特性インピーダンス50Ωで形成する場合は、公知の一般的な公式より配線導体5幅は0.25mmに設定される。
金具板3はCu-W、鉄(Fe)-Ni-コバルト(Co)合金等のインゴット(塊)を従来周知の金属圧延加工法や打ち抜き加工法、切削法等を採用することによって所定の形状に形成される。更に金属板3はその表面にNi、Auからなる良導電性で、且つ耐蝕性に優れた金属をめっき法により1及至20μmの厚みに層着させておくと、金属板3の酸化腐食を有効に防止することができるため好ましい。
セラミック配線基板2と金属板3は、ヒーターブロック上に金属板3を置き、Au-Sn合金(融点約280℃)、Au-Ge合金(融点約356℃)、Agロウ(融点約820℃)、Au-ケイ素(Si)合金(融点約370℃)、Pb-Sn合金(融点約183℃)等のろう材6を介して、セラミック配線基板2を金属板3上に搭載し、ヒーターブロックを加熱してろう材6を溶融させることによって接合される。
配線基板1を外部の装置にネジ止めするのに使用されるネジは、直径が1mm〜3mmのものが多用されている。また、金属板3側の貫通孔4は、使用されるネジ径より直径で0.2〜0.3mm大きくするのが良い。0.2mmより小さいと、ネジ径の精度および金属板3の加工精度のばらつきにより、ネジが金属板3側の貫通孔4に入らず、配線基板1を外部の装置に固定するのが困難になる。一方、0.3mmより大きいと、回路基板1を外部の装置にネジを用いて固定した際、装置に対する回路基板の取り付け位置のずれが大きくなり、配線導体5からの電気信号を受信する装置側の受信部とのずれにより、電気信号を入出力するのが困難になる。
セラミック配線基板2側の貫通孔7は金属板3側の貫通孔4の開口部の周囲に設けられた凸部10の外周から0.2〜0.3mm大きくするのが良い。0.2mmより小さいと、セラミック配線基板2側の貫通孔7の加工精度、および金属板3側の貫通孔4の周囲の凸部10の加工精度から、凸部10が、セラミック配線基板2側の貫通孔7に入り難くなるとともに、ネジを強く締め付けた際、凸部10が押しつぶされて横方向にせり出してセラミック配線基板2に接触し易くなる。また、0.3mmより大きいと、セラミック配線基板2と金属板3の位置ずれが大きくなり、半導体素子の導体パタ−ンから配線導体5にワイヤーボンディングするのが困難になるとともに、凸部10の付け根からセラミック配線基板2までの間に位置する、セラミック配線基板2に覆われていない金属板3の面積が大きくなるため、この部分の金属板3が変形しやすくなって、凸部10が斜めに傾き易くなる。
金属板3側の貫通孔4周囲の凸部10の高さは、セラミック配線基板2の上面より0.1〜0.2mm高くなるように設けるのが良い。0.1mmより小さいと、セラミック配線基板2の厚み精度ばらつき、および凸部10の加工精度ばらつきから、ネジの締め付けによってネジ頭部がセラミック配線基板2に接触し易くなる。また、0.2mmより大きいと、凸部10が高くなって凸部10の強度が弱くなり易い。
また、金属板3側の貫通孔4の開口部の周囲に設けた凸部10は、図3(a)の平面図および図3(b)の断面図に示すように、その外周面が凸部10の付け根から上端にかけて貫通孔4の中心軸に近づくように傾斜しているのがよい。または、凸部10は、図4(a)の平面図および図4(b)の断面図に示すように、内周面および外周面がともに上端に向かって貫通孔4の中心軸に近づくように傾斜しているのがよい。これらの構成により、凸部10の上端が貫通孔4の内側方向につぶれ易くなり、セラミック配線基板2との接触を防止しながら、ネジを非常に強固に締め付けて配線基板1を強固に固定するとともにネジが緩むのを有効に抑制することができる。
なお、凸部10の外周面が傾斜している場合、外周面とセラミック配線基板2側の貫通孔7の内周面との間の隙間9は、最も短い部分である凸部10の付け根と貫通孔7の内周面との距離が0.2〜0.3mmであるのがよい。これにより、セラミック配線基板2と金属板3の位置ずれが大きくなるのを有効に防止できるとともに、凸部10の付け根からセラミック配線基板2までの間に位置する、セラミック配線基板2に覆われていない金属板3が変形するのを有効に抑制して凸部10が傾くのを防止することができる。
また、凸部10は、図5(a)の平面図および図5(b)の断面図に示すように、凸部10の上端が鋭角になっているのがよい。これにより、ネジ締めの圧力が加わった際、凸部10の上端が鋭角のためにネジの頭部に食い込み易くなり、ネジの締め付けがより確実になる。
また、配線基板1は、金属板3の露出を多くして放熱性をよくするため、セラミック配線基板2の一部を切り欠いて成る金属板表面露出部11を設けるのがよい。
以下、本発明の配線基板1の実施例について説明する。
まず、図1に示すような、内周面と金属板3の凸部10の外周面との間の隙間9が表1に示す種々の大きさとなるように設定された貫通孔7およびWメタライズから成る配線導体5が形成された、縦30mm×横30mm×厚み0.3mmの大きさで比誘電率が9.9の酸化アルミニウム質焼結体から成るセラミック配線基板2を、周知のセラミック配線基板作製法により作製した。
次に、直径が2.4mmの貫通孔4および厚さ1mmでセラミック配線基板2の上面からの高さが表1の値となるように種々の高さとなるように設定された凸部10が設けられた、縦30mm×横30mm×厚み0.254mmの大きさのCu-Wから成る金属板3を周知の切削加工法により作製した。
そして、このセラミック配線基板2の下面にAu-Sn合金から成るろう材6を介して上記の金属板3を接合した。
このようにして作製したサンプルを表1に示す種々のトルクでネジ止めすることにより外部の装置に固定した。そして、このサンプルを断面観察することにより、セラミック配線基板2側の貫通孔7周辺のクラックの有無および凸部10の状態を観察することにより評価した。これらの結果を表1に示す。なお、表1において、セラミック配線基板2側の貫通孔7の内周面と凸部10の外周面との間の隙間9をSで表示し、また、凸部10の上端とセラミック配線基板2側の上面との距離をTで表示している。
Figure 0004022187
表1より、ネジ止めのトルクが小さい場合は、全てのサンプルにおいてセラミック配線基板2にクラックが生じておらず、また、凸部10が傾くこともなく、本発明の配線基板1が優れているのがわかった。
また、トルクをさらに大きくしてより強固にネジ止めを行なった場合、サンプル1,5では、ネジがセラミック配線基板2側の貫通孔7の内周面およびセラミック配線基板2の上面にそれぞれ接触し、セラミック配線基板2にクラックが生じているのがわかった。また、サンプル4,7では凸部10が斜めに傾いているのがわかった。
これに対し、セラミック配線基板2側の貫通孔7の内周面と凸部10の外周面との間の隙間9が0.2〜0.3mmであるサンプル2,3および凸部10の上端とセラミック配線基板2の上面との距離が0.1〜0.2mmであるサンプル2,6では、クラックが生じることはなく、また、凸部10が斜めに傾くこともなく優れており、より強固なネジ止めが可能であることがわかった。
なお、本発明は上記実施の形態の例および実施例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
(a)は本発明の配線基板の実施の形態の一例を示した平面図、(b)は(a)のA−A’線における断面図である。 (a)は図1の配線基板の要部拡大平面図、(b)は(a)のB−B’線における断面図である。 (a)は本発明の配線基板の実施の形態の他の例を示す要部拡大平面図、(b)は(a)のB−B’線における断面図である。 (a)は本発明の配線基板の実施の形態の他の例を示す要部拡大平面図、(b)は(a)のB−B’線における断面図である。 (a)は本発明の配線基板の実施の形態の他の例を示す要部拡大平面図、(b)は(a)のB−B’線における断面図である。 (a)は従来の配線基板の平面図、(b)は(a)のA−A’線における断面図である。 (a)は図6の配線基板の、要部拡大平面、(b)は(a)のB−B’線における断面図である。
符号の説明
1:配線基板
2:セラミック配線基板
3:金属板
4:金属板側の貫通孔
5:配線導体
6:ろう材
7:セラミック配線基板側の貫通孔
8:凹部
9:隙間
10:凸部

Claims (3)

  1. 上面に配線導体が形成されたセラミック配線基板の下面に、上面に半導体素子が収容され搭載される凹部を有する金属板の上面がろう材を介して接合されて成る配線基板であって、前記セラミック配線基板および前記金属板はネジ止用の貫通孔が同心状に重なるようにそれぞれ形成されており、前記セラミック配線基板側の前記貫通孔が前記金属板側の前記貫通孔よりも径が大きく、前記金属板側の前記貫通孔の開口部に前記セラミック配線基板側の前記貫通孔に隙間をあけて挿入されるとともに前記セラミック配線基板の上面から上端が突出した凸部が形成されていることを特徴とする配線基板。
  2. 前記隙間が0.2乃至0.3mmであることを特徴とする請求項1の配線基板。
  3. 前記凸部の上端と前記セラミック配線基板の上面との間の上下方向での距離が0.1乃至0.2mmであることを特徴とする請求項1または請求項2記載の配線基板。
JP2003313434A 2003-09-05 2003-09-05 配線基板 Expired - Fee Related JP4022187B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2003313434A JP4022187B2 (ja) 2003-09-05 2003-09-05 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003313434A JP4022187B2 (ja) 2003-09-05 2003-09-05 配線基板

Publications (2)

Publication Number Publication Date
JP2005085835A JP2005085835A (ja) 2005-03-31
JP4022187B2 true JP4022187B2 (ja) 2007-12-12

Family

ID=34414358

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003313434A Expired - Fee Related JP4022187B2 (ja) 2003-09-05 2003-09-05 配線基板

Country Status (1)

Country Link
JP (1) JP4022187B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP3387888B1 (en) 2015-12-08 2019-07-24 Signify Holding B.V. Assembly and lighting device comprising the assembly

Also Published As

Publication number Publication date
JP2005085835A (ja) 2005-03-31

Similar Documents

Publication Publication Date Title
CN103222045B (zh) 电子部件搭载用封装体以及利用了该封装体的电子装置
JP6470428B2 (ja) 電子部品搭載用パッケージおよび電子装置
JP4022187B2 (ja) 配線基板
JP2014179432A (ja) 電子部品搭載用パッケージおよびそれを用いた電子装置
JP2008135531A (ja) 接続端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP5717414B2 (ja) 半導体収納用パッケージ、およびこれを備えた半導体装置
JP5261104B2 (ja) 回路基板および電子装置
JP4969490B2 (ja) 基板保持部材及びパッケージ、並びに電子装置
JP2003318330A (ja) セラミック回路基板
JP2004247512A (ja) セラミック回路基板
JP5721359B2 (ja) 半導体装置用基体、およびそれを備えた半導体装置
JP2011171349A (ja) 配線基板およびそれを用いた電子装置
JP6680589B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4511214B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3990646B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP3840131B2 (ja) 半導体素子収納用パッケージ
JP3442029B2 (ja) 電子部品収納用パッケージおよびその製造方法
JP3935054B2 (ja) 配線基板
JP2008004760A (ja) 配線基板および電子装置
JP3279846B2 (ja) 半導体装置の製造方法
JP3652255B2 (ja) 半導体素子収納用パッケージ
JP2005050836A (ja) 半導体素子収納用パッケージおよび半導体装置
JP2000151034A (ja) セラミック回路基板
JP2004319528A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3420476B2 (ja) 半導体素子収納用パッケージ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20051215

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070828

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070928

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101005

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111005

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121005

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131005

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees