JP4021670B2 - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP4021670B2 JP4021670B2 JP2002013439A JP2002013439A JP4021670B2 JP 4021670 B2 JP4021670 B2 JP 4021670B2 JP 2002013439 A JP2002013439 A JP 2002013439A JP 2002013439 A JP2002013439 A JP 2002013439A JP 4021670 B2 JP4021670 B2 JP 4021670B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic processing
- arithmetic
- circuit
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Description
【発明の属する技術分野】
本発明は、DSP (Digital Signal Processor) やRISC (Reduced Instruction Set Computers) などの演算処理装置におけるソフトウェア開発支援に関する。
【0002】
【従来の技術】
DSPやRISCなどの数値演算処理を行う演算処理装置のソフトウェアは、演算処理装置の高速化や複雑化などに伴い、プログラムの規模の増大や複雑化などが顕著になってきている。
【0003】
ここで、ソフトウェア開発は、ソフトウェアのコーディング、デバッグ(不具合の検出と修正)、検証という手順で進行する。プログラムの規模の増大や複雑化が進むなか、ソフトウェア開発に欠かせなくなるのが、ソフトウェア開発支援回路である。ソフトウェア開発支援回路とは、ソフトウェア(演算処理回路)の不具合を検出又は検証するための回路のことである。
【0004】
一般に、ソフトウェア開発支援回路は、演算処理回路と共に、ウェハ内又はチップ内の所定の箇所に形成される。
【0005】
図3は、従来の演算処理装置のソフトウェア開発支援回路を示している。
【0006】
演算処理装置31は、演算処理回路11を有する。演算処理回路11は、演算処理に関する動作を制御する命令制御部と、命令制御部からの制御信号に基づいて実際に演算を行う演算処理部とから構成される。
【0007】
命令制御部は、コントローラ (Sequence Controller) 12、プログラムカウンタ13、プログラムメモリ14及びインストラクションデコーダ15を有している。
【0008】
コントローラ12は、プログラムカウンタ13の動作を制御する。プログラムメモリ14には、演算処理のための所定のプログラムが記憶されている。プログラムカウンタ13は、その所定のプログラムを実行するためのアドレスを生成する。インストラクションデコーダ15は、プログラムメモリ14から読み出されたデータをデコードし、制御信号を演算処理部に与える。
【0009】
演算処理部は、アドレスジェネレータ16、アドレスレジスタ17、データメモリ18、ALU (Arithmetic Logic Unit) 19及びデータレジスタ20を有している。
【0010】
データメモリ18には、演算処理に使用するデータが記憶されている。アドレスジェネレータ16は、データメモリ18に記憶されたデータを読み出すためのアドレスを生成する。アドレスレジスタ17は、そのアドレスを一時的に保持する。ALU19は、データメモリ18から読み出されたデータについて実際に所定の演算を行う。データレジスタ20は、ALU19の演算結果を一時的に保持する。
【0011】
このような演算処理回路11に対する従来のソフトウェア開発支援回路は、特定データ (Break point) を生成するデータ生成部21と、コンパレータ22とから構成される。
【0012】
ソフトウェア開発支援回路は、演算処理回路11内のプログラムカウンタ13及びデータレジスタ20からそれぞれデータを取り出すことができるように構成されている。
【0013】
コンパレータ22は、ソフトウェア開発支援時、ブレイクポイントデータ (Break point data) を保持し、これをプログラムカウンタ13のデータと比較する。そして、両者が一致したときに、コンパレータ22は、演算処理回路11内の命令制御部(コントローラ12)に、割り込み処理を指示する。
【0014】
演算処理回路11内の命令制御部は、ソフトウェア開発支援回路からの指示に基づいて、割り込み処理を実行した後、特定条件の下で、演算処理装置の動作を停止させる。
【0015】
このようにして、従来では、演算処理装置の内部状態の検証を行っている。
【0016】
なお、演算処理回路11を有する演算処理装置が1チップから構成される場合、ソフトウェア開発支援回路(本例では、データ生成部21とコンパレータ22)は、その1チップ内に形成してもよいし、また、その1チップ外に形成していもよい。
【0017】
【発明が解決しようとする課題】
図3に示すような従来の演算処理装置のソフトウェア開発支援回路は、コンパレータ22などの単純な構成を有する専用回路から構成される。しかし、従来のソフトウェア開発支援回路は、このような単純な構成のために、演算処理装置の内部状態を検出するときの条件が限定されてしまう。
【0018】
即ち、例えば、特定の時間に発生する命令とデータを特定して、そのときの演算処理装置の内部状態を検出する(リアルタイムで各部の状態を検出する)、といった複雑な条件の下での検証を行うことができない。
【0019】
本発明は、このような問題を解決するためになされたもので、その目的は、演算処理回路の動作を検証するに当たり、時刻、データ、命令制御状態などを特定して、演算処理装置の内部状態を検出すると共に、これら内部状態を数値データとして処理し、その結果に基づいて、演算処理装置の動作停止などの制御を行うソフトウェア開発支援回路を提案することにある。
【0020】
【課題を解決するための手段】
本発明の半導体集積回路は、第1制御信号により演算を行う第1演算処理部及びプログラムに基づいて前記第1制御信号を生成する第1命令制御部を有する演算処理回路と、第2制御信号により演算を行う第2演算処理部及びプログラムに基づいて前記第2制御信号を生成する第2命令制御部を有するソフトウェア開発支援回路とを備える。
【0021】
前記ソフトウェア開発支援回路は、前記演算処理回路の内部状態を数値データとして前記第2演算処理部に取り込み、かつ、前記第2演算処理部は、前記第2制御信号に基づく所定の手順又は条件に従って前記数値データを演算する。
【0022】
前記内部状態は、制御信号、データ、演算結果及び演算フラグの状態を含んでいる。
【0023】
前記ソフトウェア開発支援回路は、前記数値データの演算結果に基づいて、前記演算処理回路の動作を停止させるか否かを決定する。
【0024】
前記第1演算処理部は、演算データを保持する保持回路と、前記演算データの演算を行う演算器とを備える。
【0025】
前記第1演算処理部は、アドレスを生成するアドレスジェネレータと、前記アドレスを保持するアドレスレジスタと、前記アドレスに基づいて演算データを出力するデータメモリと、前記第1命令により前記演算データの演算を行う演算器と、前記演算器の出力信号を保持するデータレジスタとを備える。
【0026】
前記数値データは、前記アドレスレジスタに保持されるデータ、前記データメモリから読み出される前記演算データ及び前記データレジスタに保持されるデータのうちの少なくとも1つを含んでいる。
【0027】
前記第1演算処理部は、前記第1制御信号に基づく所定の手順又は条件に従って前記演算データを演算する。
【0028】
前記第1命令制御部は、アドレスを生成するプログラムカウンタと、前記プログラムカウンタを制御するコントローラと、前記アドレスに基づいて命令データを出力するプログラムメモリと、前記命令データに基づいて前記第1制御信号を生成するインストラクションデコーダとを備える。
【0029】
前記数値データは、前記プログラムカウンタのデータ及び前記プログラムメモリから読み出される前記命令データのうちの少なくとも1つを含んでいる。
【0030】
前記第2演算処理部は、前記第2制御信号により前記数値データの演算を行う演算器と、前記演算器の出力信号を保持するデータレジスタとを備える。
【0031】
本発明の半導体集積回路は、さらに、前記数値データを保持するレジスタと、前記数値データを選択的に前記演算器に与えるセレクタとを備える。
【0032】
前記ソフトウェア開発支援回路は、前記データレジスタに保持されるデータに基づいて、前記演算処理回路の動作を停止させるか否かを決定する。
【0033】
前記第2命令制御部は、アドレスを生成するプログラムカウンタと、前記プログラムカウンタを制御するコントローラと、前記アドレスに基づいて命令データを出力するプログラムメモリと、前記命令データに基づいて前記第2制御信号を生成するインストラクションデコーダとを備える。
【0034】
前記ソフトウェア支援回路は、特定の時刻における前記演算処理回路の内部状態に基づいて、前記演算処理回路の動作を停止させるか否かを決定する。
【0035】
前記ソフトウェア支援回路は、異なる複数の時刻における前記演算処理回路の内部状態に基づいて、前記演算処理回路の動作を停止させるか否かを決定する。
【0036】
前記演算処理回路と前記ソフトウェア開発支援回路は、1チップ内に形成される。前記演算処理回路は、デジタル信号処理装置又はそれを有する携帯情報機器に使用される。
【0037】
本発明のデジタル信号処理装置は、上述の半導体集積回路を含んでいる。本発明の携帯情報機器は、前記デジタル信号処理装置を含んでいる。
【0038】
【発明の実施の形態】
以下、図面を参照しながら、本発明の実施の形態に関わる半導体集積回路(ソフトウェア開発支援回路)について詳細に説明する。
【0039】
本発明のソフトウェア開発支援回路は、演算処理装置の動作を検証するに当たり、時刻、データ、命令制御状態などを特定して、演算処理装置の内部状態をリアルタイムで検出すると共に、これら内部状態をソフトウェアにより数値データとして処理し、その結果に基づいて、演算処理装置の動作停止などの制御を行う点に特徴を有する。本発明のソフトウェア開発支援回路は、ウェハ内又はチップ内の所定箇所に形成される。
【0040】
1. 第1実施の形態
図1は、本発明の第1実施の形態に関わる演算処理装置のソフトウェア開発支援回路を示している。
【0041】
演算処理装置31は、演算処理回路11を有する。演算処理回路11は、演算処理に関する動作を制御する命令制御部と、命令制御部からの制御信号に基づいて実際に演算を行う演算処理部とから構成される。
【0042】
命令制御部は、コントローラ (Sequence Controller) 12、プログラムカウンタ13、プログラムメモリ14及びインストラクションデコーダ15を有している。
【0043】
コントローラ12は、プログラムカウンタ13の動作を制御する。プログラムメモリ14には、演算処理のための所定のプログラムが記憶されている。プログラムカウンタ13は、その所定のプログラムを実行するためのアドレスを生成する。インストラクションデコーダ15は、プログラムメモリ14から読み出されたデータをデコードし、制御信号を演算処理部に与える。
【0044】
演算処理部は、アドレスジェネレータ16、アドレスレジスタ17、データメモリ18、ALU (Arithmetic Logic Unit) 19及びデータレジスタ20を有している。
【0045】
データメモリ18には、演算処理に使用するデータが記憶されている。アドレスジェネレータ16は、データメモリ18に記憶されたデータを読み出すためのアドレスを生成する。アドレスレジスタ17は、そのアドレスを一時的に保持する。ALU19は、データメモリ18から読み出されたデータについて実際に所定の演算を行う。データレジスタ20は、ALU19の演算結果を一時的に保持する。
【0046】
このような演算処理回路11に対する本発明のソフトウェア開発支援回路10は、従来(図3)とは異なり、演算処理回路11の内部状態を数値データとして取り込むと共に、ソフトウェア(プログラム)に基づいてその数値データを演算処理している。
【0047】
ここで、内部状態とは、制御信号、データ、演算結果及び演算フラグの状態を含んでいるものとする。また、演算とは、加減乗除算の他、ビット操作や一致/不一致の判断などの処理も含むものとする。
【0048】
本発明のソフトウェア開発支援回路10は、数値データを演算処理するための制御信号を生成する命令制御部と、命令制御部からの制御信号に基づいて実際に演算処理を行う演算処理部とを有している。
【0049】
ソフトウェア開発支援回路10の命令制御部は、コントローラ (Sequence Controller) 23、プログラムカウンタ24、プログラムメモリ25及びインストラクションデコーダ26から構成される。
【0050】
コントローラ23は、プログラムカウンタ24の動作を制御する。プログラムメモリ25には、演算処理回路11の内部状態を数値化した数値データを処理するための所定のプログラムが記憶されている。プログラムカウンタ24は、その所定のプログラムを実行するためのアドレスを生成する。インストラクションデコーダ26は、プログラムメモリ25から読み出されたデータをデコードし、制御信号をソフトウェア開発支援回路10の演算処理部に与える。
【0051】
ソフトウェア開発支援回路10の演算処理部は、ALU (Arithmetic Logic Unit) 27及びデータレジスタ28から構成される。
【0052】
ALU27は、演算処理回路11の内部状態を数値化した数値データについて実際に所定の演算を行う。データレジスタ28は、ALU27の演算結果を一時的に保持する。
【0053】
レジスタ29−1,29−2,・・・29−5は、リアルタイムに検出される演算処理回路11の内部状態を数値化した数値データを一時的に保持する。
【0054】
本例では、プログラムカウンタ13のデータは、レジスタ29−1に保持され、アドレスレジスタ17のデータは、レジスタ29−2に保持され、プログラムメモリ14から読み出されるデータは、レジスタ29−3に保持される。また、データメモリ18から読み出されるデータは、レジスタ29−4に保持され、データレジスタ20のデータは、レジスタ29−5に保持される。
【0055】
セレクタ30は、レジスタ29−1,29−2,・・・29−5に保持されたデータのうちの1つを選択的にALU27に与える。
【0056】
このようなソフトウェア開発支援回路10では、第一に、レジスタ29−1,29−2,・・・29−5を備えることにより、演算処理回路11内の各部の状態、具体的には、プログラムカウンタ13のデータ、プログラムメモリ14から読み出されるデータ、アドレスレジスタ17のデータ、データメモリ18から読み出されるデータ、データレジスタ20のデータを、それぞれ、リアルタイムで検出できようになっている。
【0057】
また、第二に、リアルタイムで検出された演算処理回路11の内部状態に関する数値データは、セレクタ30により、選択的に、ALU27に入力される。ALU27は、予め設定された処理の手順、条件など、即ち、プログラムメモリ25のプログラムに基づいて所定の演算処理を行う。
【0058】
そして、ソフトウェア開発支援回路10は、演算処理部で処理された結果が、特定の条件を満たしているとき、演算処理装置の動作を停止させるなどの所定の処理を実行する。
【0059】
このように、本発明のソフトウェア開発支援回路10は、演算処理回路11と同様に、演算を行う演算処理部と、演算処理部における演算を制御する命令制御部とを有している。
【0060】
そして、演算処理部は、演算処理回路11における各部のデータ、即ち、命令データ(プログラムメモリ14から読み出されるデータ)、制御信号などの内部状態を表す信号(プログラムカウンタ13及びアドレスレジスタ17のデータ)、数値演算に用いられるデータ(データメモリ18から読み出されるデータ)、演算結果又は結果フラグ(データレジスタ20のデータ)に関して、これらを数値データとして演算処理する。
【0061】
また、その演算処理は、命令制御部のプログラムメモリ25に記憶された処理の手順又は条件に従って行われる。
【0062】
従って、本発明のソフトウェア開発支援回路10によれば、例えば、特定の時刻(プログラムカウンタ13のデータから検出できる)において、そのときのと命令(プログラムメモリ14の出力データから検出できる)と、その命令による数値演算の結果(データレジスタ20のデータから検出できる)とに基づいて、演算処理装置の動作を停止させるか否かを決定できる。
【0063】
また、例えば、異なる複数の時刻(プログラムカウンタ13のデータから検出できる)において、そのときのと命令(プログラムメモリ14の出力データから検出できる)又はその命令による数値演算の結果(データレジスタ20のデータから検出できる)を検出し、その検出結果に基づいて、演算処理装置の動作を停止させるか否かを決定することもできる。
【0064】
2. 第2実施の形態
図2は、本発明の第2実施の形態に関わる演算処理装置のソフトウェア開発支援回路を示している。
【0065】
第2実施の形態に関わるソフトウェア開発支援回路の特徴は、演算処理回路の内部状態(各部の状態)を数値データとして取り出すための複数のレジスタ及びセレクタに代えて、演算処理を行う複数のALU及び演算処理の結果を保持する複数のデータレジスタを設けた点に特徴を有する。
【0066】
演算処理装置31は、演算処理回路11を有する。演算処理回路11は、演算処理に関する動作を制御する命令制御部と、命令制御部からの制御信号に基づいて実際に演算を行う演算処理部とから構成される。
【0067】
命令制御部は、コントローラ (Sequence Controller) 12、プログラムカウンタ13、プログラムメモリ14及びインストラクションデコーダ15を有している。
【0068】
コントローラ12は、プログラムカウンタ13の動作を制御する。プログラムメモリ14には、演算処理のための所定のプログラムが記憶されている。プログラムカウンタ13は、その所定のプログラムを実行するためのアドレスを生成する。インストラクションデコーダ15は、プログラムメモリ14から読み出されたデータをデコードし、制御信号を演算処理部に与える。
【0069】
演算処理部は、アドレスジェネレータ16、アドレスレジスタ17、データメモリ18、ALU (Arithmetic Logic Unit) 19及びデータレジスタ20を有している。
【0070】
データメモリ18には、演算処理に使用するデータが記憶されている。アドレスジェネレータ16は、データメモリ18に記憶されたデータを読み出すためのアドレスを生成する。アドレスレジスタ17は、そのアドレスを一時的に保持する。ALU19は、データメモリ18から読み出されたデータについて実際に所定の演算を行う。データレジスタ20は、ALU19の演算結果を一時的に保持する。
【0071】
このような演算処理回路11に対する本発明のソフトウェア開発支援回路10は、ソフトウェアに基づいて数値データを処理するための制御信号を生成する命令制御部と、命令制御部からの制御信号に基づいて実際に演算を行う演算処理部とを有している。
【0072】
ソフトウェア開発支援回路10の命令制御部は、コントローラ (Sequence Controller) 23、プログラムカウンタ24、プログラムメモリ25及びインストラクションデコーダ26から構成される。
【0073】
コントローラ23は、プログラムカウンタ24の動作を制御する。プログラムメモリ25には、演算処理回路11の内部状態を数値化した数値データを処理するための所定のプログラムが記憶されている。プログラムカウンタ24は、その所定のプログラムを実行するためのアドレスを生成する。インストラクションデコーダ26は、プログラムメモリ25から読み出されたデータをデコードし、所定の命令をソフトウェア開発支援回路10の演算処理部に与える。
【0074】
ソフトウェア開発支援回路10の演算処理部は、ALU (Arithmetic Logic Unit) 27−1,27−2,・・・27−5及びデータレジスタ28−1,28−2,・・・28−5から構成される。
【0075】
ALU27−1,27−2,・・・27−5は、演算処理回路11の内部状態(各部の状態)を数値化した数値データについて実際に所定の演算を行う。データレジスタ28−1,28−2,・・・28−5は、ALU27−1,27−2,・・・27−5の演算結果を一時的に保持する。
【0076】
このようなソフトウェア開発支援回路10においては、第一に、演算処理回路11内の各部の状態、具体的には、プログラムカウンタ13のデータ、プログラムメモリ14から読み出されるデータ、アドレスレジスタ17のデータ、データメモリ18から読み出されるデータ、データレジスタ20のデータを、それぞれ、リアルタイムで検出できようになっている。
【0077】
また、第二に、リアルタイムで検出された演算処理回路11の内部状態(各部の状態)に関する数値データは、ALU27−1,27−2,・・・27−5により演算処理される。ALU27−1,27−2,・・・27−5は、予め設定された処理の手順、条件など、即ち、プログラムメモリ25のプログラムに従って所定の演算処理を行う。
【0078】
そして、ソフトウェア開発支援回路10は、演算処理部で処理された結果が、特定の条件を満たしているとき、演算処理装置の動作を停止させるなどの所定の処理を実行する。
【0079】
このように、本発明のソフトウェア開発支援回路10においては、演算処理回路11と同様に、演算を行う演算処理部と、演算処理部における演算を制御する命令制御部とを有している。
【0080】
そして、演算処理部は、演算処理回路11における各部のデータ、即ち、命令データ(プログラムメモリ14から読み出されるデータ)、制御信号などの内部状態を表す信号(プログラムカウンタ13及びアドレスレジスタ17のデータ)、数値演算に用いられるデータ(データメモリ18から読み出されるデータ)、演算結果又は結果フラグ(データレジスタ20のデータ)に関して、これらを数値データとして演算処理する。
【0081】
また、その演算処理は、命令制御部のプログラムメモリ25に記憶された処理の手順又は条件に従って行われる。
【0082】
従って、本発明のソフトウェア開発支援回路10によれば、例えば、特定の時刻(プログラムカウンタ13のデータから検出できる)において、そのときの命令(プログラムメモリ14の出力データから検出できる)と、その命令による数値演算の結果(データレジスタ20のデータから検出できる)とに基づいて、演算処理装置の動作を停止させるか否かを決定できる。
【0083】
また、例えば、異なる複数の時刻(プログラムカウンタ13のデータから検出できる)において、そのときのと命令(プログラムメモリ14の出力データから検出できる)又はその命令による数値演算の結果(データレジスタ20のデータから検出できる)を検出し、その検出結果に基づいて、演算処理装置の動作を停止させるか否かを決定することもできる。
【0084】
3. その他
本発明のソフトウェア開発支援回路は、演算処理回路と共に1チップ内に形成してもよいし、演算処理回路が形成されるチップの外、具体的には、ウェハのダイシングライン内に形成していもよい。
【0085】
本発明のソフトウェア開発支援回路は、例えば、携帯電話などの携帯情報機器に使用される演算処理装置に適用することができる。
【0086】
【発明の効果】
以上、説明したように、本発明のソフトウェア開発支援回路によれば、演算処理回路の動作を検証するに当たり、時刻、データ、命令制御状態などを特定して、演算処理装置の内部状態を検出すると共に、これら内部状態を数値データとして処理し、その結果に基づいて、演算処理装置の動作停止などの制御を行うか否かを決定している。
【0087】
従って、近年における複雑なソフトウェア(プログラム)を有する演算処置装置に対しても、ソフトウェア開発支援回路内におけるソフトウェアで、処理の手順や条件を設定することにより、容易に、ソフトウェアの検証を行うことができる。
【図面の簡単な説明】
【図1】本発明の第1実施の形態に関わるソフトウェア開発支援回路を示す図。
【図2】本発明の第2実施の形態に関わるソフトウェア開発支援回路を示す図。
【図3】従来のソフトウェア開発支援回路を示す図。
【符号の説明】
10 :ソフトウェア開発支援回路、
11 :演算処理回路、
12,23 :コントローラ、
13,24 :プログラムカウンタ、
14,25 :プログラムメモリ、
15,26 :インストラクションデコーダ、
16 :アドレスジェネレータ、
17 :アドレスレジスタ、
18 :データメモリ、
19,27,27−1,27−2,・・・27−5 :ALU、
20,28,28−1,28−2,・・・28−5 :データレジスタ、
21 :データ生成回路、
22 :コンパレータ、
29−1,29−2,・・・29−5 :レジスタ、
30 :セレクタ、
31 :演算処理装置。
Claims (11)
- 第1制御信号により演算を行う第1演算処理部及び第1プログラムに基づいて前記第1制御信号を生成する第1命令制御部を有する演算処理回路と、第2制御信号により演算を行う第2演算処理部及び第2プログラムに基づいて前記第2制御信号を生成する第2命令制御部を有するソフトウェア開発支援回路とを具備し、
前記第1演算処理部は、第1アドレスを生成するアドレスジェネレータと、前記第1アドレスを保持するアドレスレジスタと、前記第1アドレスに基づいて演算データを出力するデータメモリと、前記演算データの演算を行う演算器と、前記演算器の出力信号を保持するデータレジスタとを有し、
前記第1命令制御部は、第2アドレスを生成するプログラムカウンタと、前記プログラムカウンタを制御するコントローラと、前記第2アドレスに基づいて命令データを出力するプログラムメモリと、前記命令データに基づいて前記第1制御信号を生成するインストラクションデコーダとを有し、
前記ソフトウェア開発支援回路は、前記第1制御信号による演算中に、少なくとも、前記プログラムカウンタのデータ、前記プログラムメモリから読み出されるデータ、前記アドレスレジスタのデータ、前記データメモリから読み出されるデータ、及び、前記データレジスタのデータを、それぞれ、リアルタイムで検出し、前記リアルタイムで検出された前記演算処理回路の内部状態を表すデータは、前記第2演算処理部において前記第2制御信号に基づく所定の手順又は条件に従って演算処理され、その演算結果に基づき、前記演算処理回路の不具合を検出することを特徴とする半導体集積回路。 - 前記ソフトウェア開発支援回路は、前記演算結果に基づき、前記演算処理回路の動作を停止させるか否かを決定することを特徴とする請求項1に記載の半導体集積回路。
- 前記第2演算処理部は、前記演算処理回路の内部状態を表すデータの演算を行う演算器と、前記演算器の出力信号を保持するデータレジスタとを有することを特徴とする請求項1に記載の半導体集積回路。
- 前記ソフトウェア開発支援回路は、前記演算処理回路の内部状態を表すデータを保持するレジスタと、前記データを選択的に前記第2演算処理部の前記演算器に与えるセレクタとを有することを特徴とする請求項3に記載の半導体集積回路。
- 前記第2命令制御部は、第3アドレスを生成するプログラムカウンタと、前記プログラムカウンタを制御するコントローラと、前記第3アドレスに基づいて命令データを出力するプログラムメモリと、前記命令データに基づいて前記第2制御信号を生成するインストラクションデコーダとを有することを特徴とする請求項1に記載の半導体集積回路。
- 前記ソフトウェア支援回路は、特定の命令とその命令による数値演算の結果とに基づいて前記演算処理回路の動作を停止させるか否かを決定することを特徴とする請求項1に記載の半導体集積回路。
- 前記ソフトウェア支援回路は、異なる複数の命令とこれら命令による数値演算の結果とに基づいて、前記演算処理回路の動作を停止させるか否かを決定することを特徴とする請求項1に記載の半導体集積回路。
- 前記演算処理回路と前記ソフトウェア開発支援回路は、1チップ内に形成されることを特徴とする請求項1に記載の半導体集積回路。
- 前記演算処理回路は、デジタル信号処理装置又はそれを有する携帯情報機器に使用されることを特徴とする請求項1に記載の半導体集積回路。
- 請求項1乃至9のいずれか1項に記載の半導体集積回路を有するデジタル信号処理装置。
- 請求項10に記載のデジタル信号処理装置を有する携帯情報機器。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002013439A JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
US10/348,001 US20040078413A1 (en) | 2002-01-22 | 2003-01-22 | Device for monitoring operation of processing circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002013439A JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003216453A JP2003216453A (ja) | 2003-07-31 |
JP4021670B2 true JP4021670B2 (ja) | 2007-12-12 |
Family
ID=27650397
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002013439A Expired - Fee Related JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20040078413A1 (ja) |
JP (1) | JP4021670B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20100210590A1 (en) * | 1995-09-27 | 2010-08-19 | Northwestern University | Compositions and treatments for seizure-related disorders |
EP2015750A2 (en) * | 2006-04-28 | 2009-01-21 | Northwestern University | Compositions and treatments using pyridazine compounds and cholinesterase inhibitors |
US8762779B2 (en) * | 2010-01-22 | 2014-06-24 | Via Technologies, Inc. | Multi-core processor with external instruction execution rate heartbeat |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5704034A (en) * | 1995-08-30 | 1997-12-30 | Motorola, Inc. | Method and circuit for initializing a data processing system |
US6300946B1 (en) * | 1997-01-29 | 2001-10-09 | Palm, Inc. | Method and apparatus for interacting with a portable computer |
US5978902A (en) * | 1997-04-08 | 1999-11-02 | Advanced Micro Devices, Inc. | Debug interface including operating system access of a serial/parallel debug port |
-
2002
- 2002-01-22 JP JP2002013439A patent/JP4021670B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-22 US US10/348,001 patent/US20040078413A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
JP2003216453A (ja) | 2003-07-31 |
US20040078413A1 (en) | 2004-04-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4021670B2 (ja) | 半導体集積回路 | |
KR102603835B1 (ko) | 프로세서 시스템의 프로그램 카운터 구조를 보호하고 인터럽트 요청의 처리를 모니터링하기 위한 방법 및 장치 | |
JPH01243167A (ja) | データ処理装置 | |
JP4641708B2 (ja) | データ処理装置およびプロセッサユニット | |
JPH06202907A (ja) | デバッグ支援装置 | |
JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
JP2002163126A (ja) | デバッグ用cpuに内蔵のイベント検出回路、イベント検出方法および外部周辺回路 | |
JP2007026091A (ja) | 割込み制御回路およびその制御方法 | |
KR100318315B1 (ko) | 원칩마이크로컴퓨터 | |
JPH0512005A (ja) | 情報処理装置 | |
JP2000305782A (ja) | 演算装置 | |
JPS6282439A (ja) | 擬似障害発生方式 | |
JPS5936855A (ja) | マイクロプログラム制御装置 | |
JPH0772874B2 (ja) | 割込み受取り装置 | |
JPS6015969B2 (ja) | マイクロ命令アドレス生成方式 | |
JPH03208132A (ja) | シングルチツプマイクロコンピユータ | |
JPH01222330A (ja) | 割込制御装置 | |
JPS604492B2 (ja) | 計算機 | |
JPH052472A (ja) | 演算装置 | |
JPH04306743A (ja) | 集積回路マイクロプロセッサのデバッグ支援システム | |
JPS6278630A (ja) | 情報処理装置 | |
JP2006163566A (ja) | 情報処理装置 | |
JPS59744A (ja) | デ−タ処理装置 | |
JPS61187044A (ja) | 情報処理装置 | |
JPS62264341A (ja) | マイクロプログラム・デバツグ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040326 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050601 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050819 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |