JP2003216453A - 半導体集積回路 - Google Patents
半導体集積回路Info
- Publication number
- JP2003216453A JP2003216453A JP2002013439A JP2002013439A JP2003216453A JP 2003216453 A JP2003216453 A JP 2003216453A JP 2002013439 A JP2002013439 A JP 2002013439A JP 2002013439 A JP2002013439 A JP 2002013439A JP 2003216453 A JP2003216453 A JP 2003216453A
- Authority
- JP
- Japan
- Prior art keywords
- data
- arithmetic processing
- arithmetic
- semiconductor integrated
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/36—Preventing errors by testing or debugging software
- G06F11/362—Software debugging
- G06F11/3636—Software debugging by tracing the execution of the program
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】
【課題】 演算処理装置内の各部の状態を、所定の手
順、条件に従い処理し、プログラムの検証を行う。 【解決手段】 ソフトウェア開発支援回路１０は、演算
処理回路１１内の各部の状態を数値データとして演算す
る演算処理部と、演算に関する制御信号を生成する命令
制御部とを有する。命令制御部は、コントローラ２３、
プログラムカウンタ２４、プログラムメモリ２５及びイ
ンストラクションデコーダ２６から構成される。プログ
ラムメモリ２５には、数値データを所定の手順及び条件
で処理するためのプログラムが記憶される。ＡＬＵ２７
は、数値データについて実際に所定の演算を行い、デー
タレジスタ２８は、ＡＬＵ２７の演算結果を保持する。
順、条件に従い処理し、プログラムの検証を行う。 【解決手段】 ソフトウェア開発支援回路１０は、演算
処理回路１１内の各部の状態を数値データとして演算す
る演算処理部と、演算に関する制御信号を生成する命令
制御部とを有する。命令制御部は、コントローラ２３、
プログラムカウンタ２４、プログラムメモリ２５及びイ
ンストラクションデコーダ２６から構成される。プログ
ラムメモリ２５には、数値データを所定の手順及び条件
で処理するためのプログラムが記憶される。ＡＬＵ２７
は、数値データについて実際に所定の演算を行い、デー
タレジスタ２８は、ＡＬＵ２７の演算結果を保持する。
Description
【０００１】
【発明の属する技術分野】本発明は、ＤＳＰ (Digital
Signal Processor) やＲＩＳＣ (Reduced Instruction
Set Computers) などの演算処理装置におけるソフトウ
ェア開発支援に関する。
Signal Processor) やＲＩＳＣ (Reduced Instruction
Set Computers) などの演算処理装置におけるソフトウ
ェア開発支援に関する。
【０００２】
【従来の技術】ＤＳＰやＲＩＳＣなどの数値演算処理を
行う演算処理装置のソフトウェアは、演算処理装置の高
速化や複雑化などに伴い、プログラムの規模の増大や複
雑化などが顕著になってきている。
行う演算処理装置のソフトウェアは、演算処理装置の高
速化や複雑化などに伴い、プログラムの規模の増大や複
雑化などが顕著になってきている。
【０００３】ここで、ソフトウェア開発は、ソフトウェ
アのコーディング、デバッグ（不具合の検出と修正）、
検証という手順で進行する。プログラムの規模の増大や
複雑化が進むなか、ソフトウェア開発に欠かせなくなる
のが、ソフトウェア開発支援回路である。ソフトウェア
開発支援回路とは、ソフトウェア（演算処理回路）の不
具合を検出又は検証するための回路のことである。
アのコーディング、デバッグ（不具合の検出と修正）、
検証という手順で進行する。プログラムの規模の増大や
複雑化が進むなか、ソフトウェア開発に欠かせなくなる
のが、ソフトウェア開発支援回路である。ソフトウェア
開発支援回路とは、ソフトウェア（演算処理回路）の不
具合を検出又は検証するための回路のことである。
【０００４】一般に、ソフトウェア開発支援回路は、演
算処理回路と共に、ウェハ内又はチップ内の所定の箇所
に形成される。
算処理回路と共に、ウェハ内又はチップ内の所定の箇所
に形成される。
【０００５】図３は、従来の演算処理装置のソフトウェ
ア開発支援回路を示している。
ア開発支援回路を示している。
【０００６】演算処理装置３１は、演算処理回路１１を
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
【０００７】命令制御部は、コントローラ (Sequence C
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
【０００８】コントローラ１２は、プログラムカウンタ
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
【０００９】演算処理部は、アドレスジェネレータ１
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
【００１０】データメモリ１８には、演算処理に使用す
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
【００１１】このような演算処理回路１１に対する従来
のソフトウェア開発支援回路は、特定データ (Break po
int) を生成するデータ生成部２１と、コンパレータ２
２とから構成される。
のソフトウェア開発支援回路は、特定データ (Break po
int) を生成するデータ生成部２１と、コンパレータ２
２とから構成される。
【００１２】ソフトウェア開発支援回路は、演算処理回
路１１内のプログラムカウンタ１３及びデータレジスタ
２０からそれぞれデータを取り出すことができるように
構成されている。
路１１内のプログラムカウンタ１３及びデータレジスタ
２０からそれぞれデータを取り出すことができるように
構成されている。
【００１３】コンパレータ２２は、ソフトウェア開発支
援時、ブレイクポイントデータ (Break point data) を
保持し、これをプログラムカウンタ１３のデータと比較
する。そして、両者が一致したときに、コンパレータ２
２は、演算処理回路１１内の命令制御部（コントローラ
１２）に、割り込み処理を指示する。
援時、ブレイクポイントデータ (Break point data) を
保持し、これをプログラムカウンタ１３のデータと比較
する。そして、両者が一致したときに、コンパレータ２
２は、演算処理回路１１内の命令制御部（コントローラ
１２）に、割り込み処理を指示する。
【００１４】演算処理回路１１内の命令制御部は、ソフ
トウェア開発支援回路からの指示に基づいて、割り込み
処理を実行した後、特定条件の下で、演算処理装置の動
作を停止させる。
トウェア開発支援回路からの指示に基づいて、割り込み
処理を実行した後、特定条件の下で、演算処理装置の動
作を停止させる。
【００１５】このようにして、従来では、演算処理装置
の内部状態の検証を行っている。
の内部状態の検証を行っている。
【００１６】なお、演算処理回路１１を有する演算処理
装置が１チップから構成される場合、ソフトウェア開発
支援回路（本例では、データ生成部２１とコンパレータ
２２）は、その１チップ内に形成してもよいし、また、
その１チップ外に形成していもよい。
装置が１チップから構成される場合、ソフトウェア開発
支援回路（本例では、データ生成部２１とコンパレータ
２２）は、その１チップ内に形成してもよいし、また、
その１チップ外に形成していもよい。
【００１７】
【発明が解決しようとする課題】図３に示すような従来
の演算処理装置のソフトウェア開発支援回路は、コンパ
レータ２２などの単純な構成を有する専用回路から構成
される。しかし、従来のソフトウェア開発支援回路は、
このような単純な構成のために、演算処理装置の内部状
態を検出するときの条件が限定されてしまう。
の演算処理装置のソフトウェア開発支援回路は、コンパ
レータ２２などの単純な構成を有する専用回路から構成
される。しかし、従来のソフトウェア開発支援回路は、
このような単純な構成のために、演算処理装置の内部状
態を検出するときの条件が限定されてしまう。
【００１８】即ち、例えば、特定の時間に発生する命令
とデータを特定して、そのときの演算処理装置の内部状
態を検出する（リアルタイムで各部の状態を検出す
る）、といった複雑な条件の下での検証を行うことがで
きない。
とデータを特定して、そのときの演算処理装置の内部状
態を検出する（リアルタイムで各部の状態を検出す
る）、といった複雑な条件の下での検証を行うことがで
きない。
【００１９】本発明は、このような問題を解決するため
になされたもので、その目的は、演算処理回路の動作を
検証するに当たり、時刻、データ、命令制御状態などを
特定して、演算処理装置の内部状態を検出すると共に、
これら内部状態を数値データとして処理し、その結果に
基づいて、演算処理装置の動作停止などの制御を行うソ
フトウェア開発支援回路を提案することにある。
になされたもので、その目的は、演算処理回路の動作を
検証するに当たり、時刻、データ、命令制御状態などを
特定して、演算処理装置の内部状態を検出すると共に、
これら内部状態を数値データとして処理し、その結果に
基づいて、演算処理装置の動作停止などの制御を行うソ
フトウェア開発支援回路を提案することにある。
【００２０】
【課題を解決するための手段】本発明の半導体集積回路
は、第１制御信号により演算を行う第１演算処理部及び
プログラムに基づいて前記第１制御信号を生成する第１
命令制御部を有する演算処理回路と、第２制御信号によ
り演算を行う第２演算処理部及びプログラムに基づいて
前記第２制御信号を生成する第２命令制御部を有するソ
フトウェア開発支援回路とを備える。
は、第１制御信号により演算を行う第１演算処理部及び
プログラムに基づいて前記第１制御信号を生成する第１
命令制御部を有する演算処理回路と、第２制御信号によ
り演算を行う第２演算処理部及びプログラムに基づいて
前記第２制御信号を生成する第２命令制御部を有するソ
フトウェア開発支援回路とを備える。
【００２１】前記ソフトウェア開発支援回路は、前記演
算処理回路の内部状態を数値データとして前記第２演算
処理部に取り込み、かつ、前記第２演算処理部は、前記
第２制御信号に基づく所定の手順又は条件に従って前記
数値データを演算する。
算処理回路の内部状態を数値データとして前記第２演算
処理部に取り込み、かつ、前記第２演算処理部は、前記
第２制御信号に基づく所定の手順又は条件に従って前記
数値データを演算する。
【００２２】前記内部状態は、制御信号、データ、演算
結果及び演算フラグの状態を含んでいる。
結果及び演算フラグの状態を含んでいる。
【００２３】前記ソフトウェア開発支援回路は、前記数
値データの演算結果に基づいて、前記演算処理回路の動
作を停止させるか否かを決定する。
値データの演算結果に基づいて、前記演算処理回路の動
作を停止させるか否かを決定する。
【００２４】前記第１演算処理部は、演算データを保持
する保持回路と、前記演算データの演算を行う演算器と
を備える。
する保持回路と、前記演算データの演算を行う演算器と
を備える。
【００２５】前記第１演算処理部は、アドレスを生成す
るアドレスジェネレータと、前記アドレスを保持するア
ドレスレジスタと、前記アドレスに基づいて演算データ
を出力するデータメモリと、前記第１命令により前記演
算データの演算を行う演算器と、前記演算器の出力信号
を保持するデータレジスタとを備える。
るアドレスジェネレータと、前記アドレスを保持するア
ドレスレジスタと、前記アドレスに基づいて演算データ
を出力するデータメモリと、前記第１命令により前記演
算データの演算を行う演算器と、前記演算器の出力信号
を保持するデータレジスタとを備える。
【００２６】前記数値データは、前記アドレスレジスタ
に保持されるデータ、前記データメモリから読み出され
る前記演算データ及び前記データレジスタに保持される
データのうちの少なくとも１つを含んでいる。
に保持されるデータ、前記データメモリから読み出され
る前記演算データ及び前記データレジスタに保持される
データのうちの少なくとも１つを含んでいる。
【００２７】前記第１演算処理部は、前記第１制御信号
に基づく所定の手順又は条件に従って前記演算データを
演算する。
に基づく所定の手順又は条件に従って前記演算データを
演算する。
【００２８】前記第１命令制御部は、アドレスを生成す
るプログラムカウンタと、前記プログラムカウンタを制
御するコントローラと、前記アドレスに基づいて命令デ
ータを出力するプログラムメモリと、前記命令データに
基づいて前記第１制御信号を生成するインストラクショ
ンデコーダとを備える。
るプログラムカウンタと、前記プログラムカウンタを制
御するコントローラと、前記アドレスに基づいて命令デ
ータを出力するプログラムメモリと、前記命令データに
基づいて前記第１制御信号を生成するインストラクショ
ンデコーダとを備える。
【００２９】前記数値データは、前記プログラムカウン
タのデータ及び前記プログラムメモリから読み出される
前記命令データのうちの少なくとも１つを含んでいる。
タのデータ及び前記プログラムメモリから読み出される
前記命令データのうちの少なくとも１つを含んでいる。
【００３０】前記第２演算処理部は、前記第２制御信号
により前記数値データの演算を行う演算器と、前記演算
器の出力信号を保持するデータレジスタとを備える。
により前記数値データの演算を行う演算器と、前記演算
器の出力信号を保持するデータレジスタとを備える。
【００３１】本発明の半導体集積回路は、さらに、前記
数値データを保持するレジスタと、前記数値データを選
択的に前記演算器に与えるセレクタとを備える。
数値データを保持するレジスタと、前記数値データを選
択的に前記演算器に与えるセレクタとを備える。
【００３２】前記ソフトウェア開発支援回路は、前記デ
ータレジスタに保持されるデータに基づいて、前記演算
処理回路の動作を停止させるか否かを決定する。
ータレジスタに保持されるデータに基づいて、前記演算
処理回路の動作を停止させるか否かを決定する。
【００３３】前記第２命令制御部は、アドレスを生成す
るプログラムカウンタと、前記プログラムカウンタを制
御するコントローラと、前記アドレスに基づいて命令デ
ータを出力するプログラムメモリと、前記命令データに
基づいて前記第２制御信号を生成するインストラクショ
ンデコーダとを備える。
るプログラムカウンタと、前記プログラムカウンタを制
御するコントローラと、前記アドレスに基づいて命令デ
ータを出力するプログラムメモリと、前記命令データに
基づいて前記第２制御信号を生成するインストラクショ
ンデコーダとを備える。
【００３４】前記ソフトウェア支援回路は、特定の時刻
における前記演算処理回路の内部状態に基づいて、前記
演算処理回路の動作を停止させるか否かを決定する。
における前記演算処理回路の内部状態に基づいて、前記
演算処理回路の動作を停止させるか否かを決定する。
【００３５】前記ソフトウェア支援回路は、異なる複数
の時刻における前記演算処理回路の内部状態に基づい
て、前記演算処理回路の動作を停止させるか否かを決定
する。
の時刻における前記演算処理回路の内部状態に基づい
て、前記演算処理回路の動作を停止させるか否かを決定
する。
【００３６】前記演算処理回路と前記ソフトウェア開発
支援回路は、１チップ内に形成される。前記演算処理回
路は、デジタル信号処理装置又はそれを有する携帯情報
機器に使用される。
支援回路は、１チップ内に形成される。前記演算処理回
路は、デジタル信号処理装置又はそれを有する携帯情報
機器に使用される。
【００３７】本発明のデジタル信号処理装置は、上述の
半導体集積回路を含んでいる。本発明の携帯情報機器
は、前記デジタル信号処理装置を含んでいる。
半導体集積回路を含んでいる。本発明の携帯情報機器
は、前記デジタル信号処理装置を含んでいる。
【００３８】
【発明の実施の形態】以下、図面を参照しながら、本発
明の実施の形態に関わる半導体集積回路（ソフトウェア
開発支援回路）について詳細に説明する。
明の実施の形態に関わる半導体集積回路（ソフトウェア
開発支援回路）について詳細に説明する。
【００３９】本発明のソフトウェア開発支援回路は、演
算処理装置の動作を検証するに当たり、時刻、データ、
命令制御状態などを特定して、演算処理装置の内部状態
をリアルタイムで検出すると共に、これら内部状態をソ
フトウェアにより数値データとして処理し、その結果に
基づいて、演算処理装置の動作停止などの制御を行う点
に特徴を有する。本発明のソフトウェア開発支援回路
は、ウェハ内又はチップ内の所定箇所に形成される。
算処理装置の動作を検証するに当たり、時刻、データ、
命令制御状態などを特定して、演算処理装置の内部状態
をリアルタイムで検出すると共に、これら内部状態をソ
フトウェアにより数値データとして処理し、その結果に
基づいて、演算処理装置の動作停止などの制御を行う点
に特徴を有する。本発明のソフトウェア開発支援回路
は、ウェハ内又はチップ内の所定箇所に形成される。
【００４０】１． 第１実施の形態
図１は、本発明の第１実施の形態に関わる演算処理装置
のソフトウェア開発支援回路を示している。
のソフトウェア開発支援回路を示している。
【００４１】演算処理装置３１は、演算処理回路１１を
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
【００４２】命令制御部は、コントローラ (Sequence C
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
【００４３】コントローラ１２は、プログラムカウンタ
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
【００４４】演算処理部は、アドレスジェネレータ１
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
【００４５】データメモリ１８には、演算処理に使用す
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
【００４６】このような演算処理回路１１に対する本発
明のソフトウェア開発支援回路１０は、従来（図３）と
は異なり、演算処理回路１１の内部状態を数値データと
して取り込むと共に、ソフトウェア（プログラム）に基
づいてその数値データを演算処理している。
明のソフトウェア開発支援回路１０は、従来（図３）と
は異なり、演算処理回路１１の内部状態を数値データと
して取り込むと共に、ソフトウェア（プログラム）に基
づいてその数値データを演算処理している。
【００４７】ここで、内部状態とは、制御信号、デー
タ、演算結果及び演算フラグの状態を含んでいるものと
する。また、演算とは、加減乗除算の他、ビット操作や
一致／不一致の判断などの処理も含むものとする。
タ、演算結果及び演算フラグの状態を含んでいるものと
する。また、演算とは、加減乗除算の他、ビット操作や
一致／不一致の判断などの処理も含むものとする。
【００４８】本発明のソフトウェア開発支援回路１０
は、数値データを演算処理するための制御信号を生成す
る命令制御部と、命令制御部からの制御信号に基づいて
実際に演算処理を行う演算処理部とを有している。
は、数値データを演算処理するための制御信号を生成す
る命令制御部と、命令制御部からの制御信号に基づいて
実際に演算処理を行う演算処理部とを有している。
【００４９】ソフトウェア開発支援回路１０の命令制御
部は、コントローラ (Sequence Controller) ２３、プ
ログラムカウンタ２４、プログラムメモリ２５及びイン
ストラクションデコーダ２６から構成される。
部は、コントローラ (Sequence Controller) ２３、プ
ログラムカウンタ２４、プログラムメモリ２５及びイン
ストラクションデコーダ２６から構成される。
【００５０】コントローラ２３は、プログラムカウンタ
２４の動作を制御する。プログラムメモリ２５には、演
算処理回路１１の内部状態を数値化した数値データを処
理するための所定のプログラムが記憶されている。プロ
グラムカウンタ２４は、その所定のプログラムを実行す
るためのアドレスを生成する。インストラクションデコ
ーダ２６は、プログラムメモリ２５から読み出されたデ
ータをデコードし、制御信号をソフトウェア開発支援回
路１０の演算処理部に与える。
２４の動作を制御する。プログラムメモリ２５には、演
算処理回路１１の内部状態を数値化した数値データを処
理するための所定のプログラムが記憶されている。プロ
グラムカウンタ２４は、その所定のプログラムを実行す
るためのアドレスを生成する。インストラクションデコ
ーダ２６は、プログラムメモリ２５から読み出されたデ
ータをデコードし、制御信号をソフトウェア開発支援回
路１０の演算処理部に与える。
【００５１】ソフトウェア開発支援回路１０の演算処理
部は、ＡＬＵ (Arithmetic Logic Unit) ２７及びデー
タレジスタ２８から構成される。
部は、ＡＬＵ (Arithmetic Logic Unit) ２７及びデー
タレジスタ２８から構成される。
【００５２】ＡＬＵ２７は、演算処理回路１１の内部状
態を数値化した数値データについて実際に所定の演算を
行う。データレジスタ２８は、ＡＬＵ２７の演算結果を
一時的に保持する。
態を数値化した数値データについて実際に所定の演算を
行う。データレジスタ２８は、ＡＬＵ２７の演算結果を
一時的に保持する。
【００５３】レジスタ２９−１，２９−２，・・・２９
−５は、リアルタイムに検出される演算処理回路１１の
内部状態を数値化した数値データを一時的に保持する。
−５は、リアルタイムに検出される演算処理回路１１の
内部状態を数値化した数値データを一時的に保持する。
【００５４】本例では、プログラムカウンタ１３のデー
タは、レジスタ２９−１に保持され、アドレスレジスタ
１７のデータは、レジスタ２９−２に保持され、プログ
ラムメモリ１４から読み出されるデータは、レジスタ２
９−３に保持される。また、データメモリ１８から読み
出されるデータは、レジスタ２９−４に保持され、デー
タレジスタ２０のデータは、レジスタ２９−５に保持さ
れる。
タは、レジスタ２９−１に保持され、アドレスレジスタ
１７のデータは、レジスタ２９−２に保持され、プログ
ラムメモリ１４から読み出されるデータは、レジスタ２
９−３に保持される。また、データメモリ１８から読み
出されるデータは、レジスタ２９−４に保持され、デー
タレジスタ２０のデータは、レジスタ２９−５に保持さ
れる。
【００５５】セレクタ３０は、レジスタ２９−１，２９
−２，・・・２９−５に保持されたデータのうちの１つ
を選択的にＡＬＵ２７に与える。
−２，・・・２９−５に保持されたデータのうちの１つ
を選択的にＡＬＵ２７に与える。
【００５６】このようなソフトウェア開発支援回路１０
では、第一に、レジスタ２９−１，２９−２，・・・２
９−５を備えることにより、演算処理回路１１内の各部
の状態、具体的には、プログラムカウンタ１３のデー
タ、プログラムメモリ１４から読み出されるデータ、ア
ドレスレジスタ１７のデータ、データメモリ１８から読
み出されるデータ、データレジスタ２０のデータを、そ
れぞれ、リアルタイムで検出できようになっている。
では、第一に、レジスタ２９−１，２９−２，・・・２
９−５を備えることにより、演算処理回路１１内の各部
の状態、具体的には、プログラムカウンタ１３のデー
タ、プログラムメモリ１４から読み出されるデータ、ア
ドレスレジスタ１７のデータ、データメモリ１８から読
み出されるデータ、データレジスタ２０のデータを、そ
れぞれ、リアルタイムで検出できようになっている。
【００５７】また、第二に、リアルタイムで検出された
演算処理回路１１の内部状態に関する数値データは、セ
レクタ３０により、選択的に、ＡＬＵ２７に入力され
る。ＡＬＵ２７は、予め設定された処理の手順、条件な
ど、即ち、プログラムメモリ２５のプログラムに基づい
て所定の演算処理を行う。
演算処理回路１１の内部状態に関する数値データは、セ
レクタ３０により、選択的に、ＡＬＵ２７に入力され
る。ＡＬＵ２７は、予め設定された処理の手順、条件な
ど、即ち、プログラムメモリ２５のプログラムに基づい
て所定の演算処理を行う。
【００５８】そして、ソフトウェア開発支援回路１０
は、演算処理部で処理された結果が、特定の条件を満た
しているとき、演算処理装置の動作を停止させるなどの
所定の処理を実行する。
は、演算処理部で処理された結果が、特定の条件を満た
しているとき、演算処理装置の動作を停止させるなどの
所定の処理を実行する。
【００５９】このように、本発明のソフトウェア開発支
援回路１０は、演算処理回路１１と同様に、演算を行う
演算処理部と、演算処理部における演算を制御する命令
制御部とを有している。
援回路１０は、演算処理回路１１と同様に、演算を行う
演算処理部と、演算処理部における演算を制御する命令
制御部とを有している。
【００６０】そして、演算処理部は、演算処理回路１１
における各部のデータ、即ち、命令データ（プログラム
メモリ１４から読み出されるデータ）、制御信号などの
内部状態を表す信号（プログラムカウンタ１３及びアド
レスレジスタ１７のデータ）、数値演算に用いられるデ
ータ（データメモリ１８から読み出されるデータ）、演
算結果又は結果フラグ（データレジスタ２０のデータ）
に関して、これらを数値データとして演算処理する。
における各部のデータ、即ち、命令データ（プログラム
メモリ１４から読み出されるデータ）、制御信号などの
内部状態を表す信号（プログラムカウンタ１３及びアド
レスレジスタ１７のデータ）、数値演算に用いられるデ
ータ（データメモリ１８から読み出されるデータ）、演
算結果又は結果フラグ（データレジスタ２０のデータ）
に関して、これらを数値データとして演算処理する。
【００６１】また、その演算処理は、命令制御部のプロ
グラムメモリ２５に記憶された処理の手順又は条件に従
って行われる。
グラムメモリ２５に記憶された処理の手順又は条件に従
って行われる。
【００６２】従って、本発明のソフトウェア開発支援回
路１０によれば、例えば、特定の時刻（プログラムカウ
ンタ１３のデータから検出できる）において、そのとき
のと命令（プログラムメモリ１４の出力データから検出
できる）と、その命令による数値演算の結果（データレ
ジスタ２０のデータから検出できる）とに基づいて、演
算処理装置の動作を停止させるか否かを決定できる。
路１０によれば、例えば、特定の時刻（プログラムカウ
ンタ１３のデータから検出できる）において、そのとき
のと命令（プログラムメモリ１４の出力データから検出
できる）と、その命令による数値演算の結果（データレ
ジスタ２０のデータから検出できる）とに基づいて、演
算処理装置の動作を停止させるか否かを決定できる。
【００６３】また、例えば、異なる複数の時刻（プログ
ラムカウンタ１３のデータから検出できる）において、
そのときのと命令（プログラムメモリ１４の出力データ
から検出できる）又はその命令による数値演算の結果
（データレジスタ２０のデータから検出できる）を検出
し、その検出結果に基づいて、演算処理装置の動作を停
止させるか否かを決定することもできる。
ラムカウンタ１３のデータから検出できる）において、
そのときのと命令（プログラムメモリ１４の出力データ
から検出できる）又はその命令による数値演算の結果
（データレジスタ２０のデータから検出できる）を検出
し、その検出結果に基づいて、演算処理装置の動作を停
止させるか否かを決定することもできる。
【００６４】２． 第２実施の形態
図２は、本発明の第２実施の形態に関わる演算処理装置
のソフトウェア開発支援回路を示している。
のソフトウェア開発支援回路を示している。
【００６５】第２実施の形態に関わるソフトウェア開発
支援回路の特徴は、演算処理回路の内部状態（各部の状
態）を数値データとして取り出すための複数のレジスタ
及びセレクタに代えて、演算処理を行う複数のＡＬＵ及
び演算処理の結果を保持する複数のデータレジスタを設
けた点に特徴を有する。
支援回路の特徴は、演算処理回路の内部状態（各部の状
態）を数値データとして取り出すための複数のレジスタ
及びセレクタに代えて、演算処理を行う複数のＡＬＵ及
び演算処理の結果を保持する複数のデータレジスタを設
けた点に特徴を有する。
【００６６】演算処理装置３１は、演算処理回路１１を
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
有する。演算処理回路１１は、演算処理に関する動作を
制御する命令制御部と、命令制御部からの制御信号に基
づいて実際に演算を行う演算処理部とから構成される。
【００６７】命令制御部は、コントローラ (Sequence C
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
ontroller) １２、プログラムカウンタ１３、プログラ
ムメモリ１４及びインストラクションデコーダ１５を有
している。
【００６８】コントローラ１２は、プログラムカウンタ
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
１３の動作を制御する。プログラムメモリ１４には、演
算処理のための所定のプログラムが記憶されている。プ
ログラムカウンタ１３は、その所定のプログラムを実行
するためのアドレスを生成する。インストラクションデ
コーダ１５は、プログラムメモリ１４から読み出された
データをデコードし、制御信号を演算処理部に与える。
【００６９】演算処理部は、アドレスジェネレータ１
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
６、アドレスレジスタ１７、データメモリ１８、ＡＬＵ
(Arithmetic Logic Unit) １９及びデータレジスタ２
０を有している。
【００７０】データメモリ１８には、演算処理に使用す
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
るデータが記憶されている。アドレスジェネレータ１６
は、データメモリ１８に記憶されたデータを読み出すた
めのアドレスを生成する。アドレスレジスタ１７は、そ
のアドレスを一時的に保持する。ＡＬＵ１９は、データ
メモリ１８から読み出されたデータについて実際に所定
の演算を行う。データレジスタ２０は、ＡＬＵ１９の演
算結果を一時的に保持する。
【００７１】このような演算処理回路１１に対する本発
明のソフトウェア開発支援回路１０は、ソフトウェアに
基づいて数値データを処理するための制御信号を生成す
る命令制御部と、命令制御部からの制御信号に基づいて
実際に演算を行う演算処理部とを有している。
明のソフトウェア開発支援回路１０は、ソフトウェアに
基づいて数値データを処理するための制御信号を生成す
る命令制御部と、命令制御部からの制御信号に基づいて
実際に演算を行う演算処理部とを有している。
【００７２】ソフトウェア開発支援回路１０の命令制御
部は、コントローラ (Sequence Controller) ２３、プ
ログラムカウンタ２４、プログラムメモリ２５及びイン
ストラクションデコーダ２６から構成される。
部は、コントローラ (Sequence Controller) ２３、プ
ログラムカウンタ２４、プログラムメモリ２５及びイン
ストラクションデコーダ２６から構成される。
【００７３】コントローラ２３は、プログラムカウンタ
２４の動作を制御する。プログラムメモリ２５には、演
算処理回路１１の内部状態を数値化した数値データを処
理するための所定のプログラムが記憶されている。プロ
グラムカウンタ２４は、その所定のプログラムを実行す
るためのアドレスを生成する。インストラクションデコ
ーダ２６は、プログラムメモリ２５から読み出されたデ
ータをデコードし、所定の命令をソフトウェア開発支援
回路１０の演算処理部に与える。
２４の動作を制御する。プログラムメモリ２５には、演
算処理回路１１の内部状態を数値化した数値データを処
理するための所定のプログラムが記憶されている。プロ
グラムカウンタ２４は、その所定のプログラムを実行す
るためのアドレスを生成する。インストラクションデコ
ーダ２６は、プログラムメモリ２５から読み出されたデ
ータをデコードし、所定の命令をソフトウェア開発支援
回路１０の演算処理部に与える。
【００７４】ソフトウェア開発支援回路１０の演算処理
部は、ＡＬＵ (Arithmetic Logic Unit) ２７−１，２
７−２，・・・２７−５及びデータレジスタ２８−１，
２８−２，・・・２８−５から構成される。
部は、ＡＬＵ (Arithmetic Logic Unit) ２７−１，２
７−２，・・・２７−５及びデータレジスタ２８−１，
２８−２，・・・２８−５から構成される。
【００７５】ＡＬＵ２７−１，２７−２，・・・２７−
５は、演算処理回路１１の内部状態（各部の状態）を数
値化した数値データについて実際に所定の演算を行う。
データレジスタ２８−１，２８−２，・・・２８−５
は、ＡＬＵ２７−１，２７−２，・・・２７−５の演算
結果を一時的に保持する。
５は、演算処理回路１１の内部状態（各部の状態）を数
値化した数値データについて実際に所定の演算を行う。
データレジスタ２８−１，２８−２，・・・２８−５
は、ＡＬＵ２７−１，２７−２，・・・２７−５の演算
結果を一時的に保持する。
【００７６】このようなソフトウェア開発支援回路１０
においては、第一に、演算処理回路１１内の各部の状
態、具体的には、プログラムカウンタ１３のデータ、プ
ログラムメモリ１４から読み出されるデータ、アドレス
レジスタ１７のデータ、データメモリ１８から読み出さ
れるデータ、データレジスタ２０のデータを、それぞ
れ、リアルタイムで検出できようになっている。
においては、第一に、演算処理回路１１内の各部の状
態、具体的には、プログラムカウンタ１３のデータ、プ
ログラムメモリ１４から読み出されるデータ、アドレス
レジスタ１７のデータ、データメモリ１８から読み出さ
れるデータ、データレジスタ２０のデータを、それぞ
れ、リアルタイムで検出できようになっている。
【００７７】また、第二に、リアルタイムで検出された
演算処理回路１１の内部状態（各部の状態）に関する数
値データは、ＡＬＵ２７−１，２７−２，・・・２７−
５により演算処理される。ＡＬＵ２７−１，２７−２，
・・・２７−５は、予め設定された処理の手順、条件な
ど、即ち、プログラムメモリ２５のプログラムに従って
所定の演算処理を行う。
演算処理回路１１の内部状態（各部の状態）に関する数
値データは、ＡＬＵ２７−１，２７−２，・・・２７−
５により演算処理される。ＡＬＵ２７−１，２７−２，
・・・２７−５は、予め設定された処理の手順、条件な
ど、即ち、プログラムメモリ２５のプログラムに従って
所定の演算処理を行う。
【００７８】そして、ソフトウェア開発支援回路１０
は、演算処理部で処理された結果が、特定の条件を満た
しているとき、演算処理装置の動作を停止させるなどの
所定の処理を実行する。
は、演算処理部で処理された結果が、特定の条件を満た
しているとき、演算処理装置の動作を停止させるなどの
所定の処理を実行する。
【００７９】このように、本発明のソフトウェア開発支
援回路１０においては、演算処理回路１１と同様に、演
算を行う演算処理部と、演算処理部における演算を制御
する命令制御部とを有している。
援回路１０においては、演算処理回路１１と同様に、演
算を行う演算処理部と、演算処理部における演算を制御
する命令制御部とを有している。
【００８０】そして、演算処理部は、演算処理回路１１
における各部のデータ、即ち、命令データ（プログラム
メモリ１４から読み出されるデータ）、制御信号などの
内部状態を表す信号（プログラムカウンタ１３及びアド
レスレジスタ１７のデータ）、数値演算に用いられるデ
ータ（データメモリ１８から読み出されるデータ）、演
算結果又は結果フラグ（データレジスタ２０のデータ）
に関して、これらを数値データとして演算処理する。
における各部のデータ、即ち、命令データ（プログラム
メモリ１４から読み出されるデータ）、制御信号などの
内部状態を表す信号（プログラムカウンタ１３及びアド
レスレジスタ１７のデータ）、数値演算に用いられるデ
ータ（データメモリ１８から読み出されるデータ）、演
算結果又は結果フラグ（データレジスタ２０のデータ）
に関して、これらを数値データとして演算処理する。
【００８１】また、その演算処理は、命令制御部のプロ
グラムメモリ２５に記憶された処理の手順又は条件に従
って行われる。
グラムメモリ２５に記憶された処理の手順又は条件に従
って行われる。
【００８２】従って、本発明のソフトウェア開発支援回
路１０によれば、例えば、特定の時刻（プログラムカウ
ンタ１３のデータから検出できる）において、そのとき
の命令（プログラムメモリ１４の出力データから検出で
きる）と、その命令による数値演算の結果（データレジ
スタ２０のデータから検出できる）とに基づいて、演算
処理装置の動作を停止させるか否かを決定できる。
路１０によれば、例えば、特定の時刻（プログラムカウ
ンタ１３のデータから検出できる）において、そのとき
の命令（プログラムメモリ１４の出力データから検出で
きる）と、その命令による数値演算の結果（データレジ
スタ２０のデータから検出できる）とに基づいて、演算
処理装置の動作を停止させるか否かを決定できる。
【００８３】また、例えば、異なる複数の時刻（プログ
ラムカウンタ１３のデータから検出できる）において、
そのときのと命令（プログラムメモリ１４の出力データ
から検出できる）又はその命令による数値演算の結果
（データレジスタ２０のデータから検出できる）を検出
し、その検出結果に基づいて、演算処理装置の動作を停
止させるか否かを決定することもできる。
ラムカウンタ１３のデータから検出できる）において、
そのときのと命令（プログラムメモリ１４の出力データ
から検出できる）又はその命令による数値演算の結果
（データレジスタ２０のデータから検出できる）を検出
し、その検出結果に基づいて、演算処理装置の動作を停
止させるか否かを決定することもできる。
【００８４】３． その他
本発明のソフトウェア開発支援回路は、演算処理回路と
共に１チップ内に形成してもよいし、演算処理回路が形
成されるチップの外、具体的には、ウェハのダイシング
ライン内に形成していもよい。
共に１チップ内に形成してもよいし、演算処理回路が形
成されるチップの外、具体的には、ウェハのダイシング
ライン内に形成していもよい。
【００８５】本発明のソフトウェア開発支援回路は、例
えば、携帯電話などの携帯情報機器に使用される演算処
理装置に適用することができる。
えば、携帯電話などの携帯情報機器に使用される演算処
理装置に適用することができる。
【００８６】
【発明の効果】以上、説明したように、本発明のソフト
ウェア開発支援回路によれば、演算処理回路の動作を検
証するに当たり、時刻、データ、命令制御状態などを特
定して、演算処理装置の内部状態を検出すると共に、こ
れら内部状態を数値データとして処理し、その結果に基
づいて、演算処理装置の動作停止などの制御を行うか否
かを決定している。
ウェア開発支援回路によれば、演算処理回路の動作を検
証するに当たり、時刻、データ、命令制御状態などを特
定して、演算処理装置の内部状態を検出すると共に、こ
れら内部状態を数値データとして処理し、その結果に基
づいて、演算処理装置の動作停止などの制御を行うか否
かを決定している。
【００８７】従って、近年における複雑なソフトウェア
（プログラム）を有する演算処置装置に対しても、ソフ
トウェア開発支援回路内におけるソフトウェアで、処理
の手順や条件を設定することにより、容易に、ソフトウ
ェアの検証を行うことができる。
（プログラム）を有する演算処置装置に対しても、ソフ
トウェア開発支援回路内におけるソフトウェアで、処理
の手順や条件を設定することにより、容易に、ソフトウ
ェアの検証を行うことができる。
【図１】本発明の第１実施の形態に関わるソフトウェア
開発支援回路を示す図。
開発支援回路を示す図。
【図２】本発明の第２実施の形態に関わるソフトウェア
開発支援回路を示す図。
開発支援回路を示す図。
【図３】従来のソフトウェア開発支援回路を示す図。
１０ ：ソフトウェア
開発支援回路、 １１ ：演算処理回
路、 １２，２３ ：コントロー
ラ、 １３，２４ ：プログラムカ
ウンタ、 １４，２５ ：プログラムメ
モリ、 １５，２６ ：インストラク
ションデコーダ、 １６ ：アドレスジェ
ネレータ、 １７ ：アドレスレジ
スタ、 １８ ：データメモ
リ、 １９，２７，２７−１，２７−２，・・・２７−５ ：
ＡＬＵ、 ２０，２８，２８−１，２８−２，・・・２８−５ ：
データレジスタ、 ２１ ：データ生成回
路、 ２２ ：コンパレー
タ、 ２９−１，２９−２，・・・２９−５ ：レジスタ、 ３０ ：セレクタ、 ３１ ：演算処理装
置。
開発支援回路、 １１ ：演算処理回
路、 １２，２３ ：コントロー
ラ、 １３，２４ ：プログラムカ
ウンタ、 １４，２５ ：プログラムメ
モリ、 １５，２６ ：インストラク
ションデコーダ、 １６ ：アドレスジェ
ネレータ、 １７ ：アドレスレジ
スタ、 １８ ：データメモ
リ、 １９，２７，２７−１，２７−２，・・・２７−５ ：
ＡＬＵ、 ２０，２８，２８−１，２８−２，・・・２８−５ ：
データレジスタ、 ２１ ：データ生成回
路、 ２２ ：コンパレー
タ、 ２９−１，２９−２，・・・２９−５ ：レジスタ、 ３０ ：セレクタ、 ３１ ：演算処理装
置。
─────────────────────────────────────────────────────
フロントページの続き
(72)発明者 古澤 敏行
神奈川県川崎市川崎区駅前本町25番地１
東芝マイクロエレクトロニクス株式会社内
Ｆターム(参考） 5B042 GA13 HH01 HH21 HH25 LA07
Claims (19)
- 【請求項１】 第１制御信号により演算を行う第１演算
処理部及びプログラムに基づいて前記第１制御信号を生
成する第１命令制御部を有する演算処理回路と、第２制
御信号により演算を行う第２演算処理部及びプログラム
に基づいて前記第２制御信号を生成する第２命令制御部
を有するソフトウェア開発支援回路とを具備し、前記ソ
フトウェア開発支援回路は、前記演算処理回路の内部状
態を数値データとして前記第２演算処理部に取り込み、
かつ、前記第２演算処理部は、前記第２制御信号に基づ
く所定の手順又は条件に従って前記数値データを演算す
ることを特徴とする半導体集積回路。 - 【請求項２】 前記内部状態は、制御信号、データ、演
算結果及び演算フラグの状態を含むことを特徴とする請
求項１記載の半導体集積回路。 - 【請求項３】 前記ソフトウェア開発支援回路は、前記
数値データの演算結果に基づいて、前記演算処理回路の
動作を停止させるか否かを決定することを特徴とする請
求項１記載の半導体集積回路。 - 【請求項４】 前記第１演算処理部は、演算データを保
持する保持回路と、前記演算データの演算を行う演算器
とを具備することを特徴とする請求項１記載の半導体集
積回路。 - 【請求項５】 前記第１演算処理部は、アドレスを生成
するアドレスジェネレータと、前記アドレスを保持する
アドレスレジスタと、前記アドレスに基づいて演算デー
タを出力するデータメモリと、前記第１命令により前記
演算データの演算を行う演算器と、前記演算器の出力信
号を保持するデータレジスタとを具備することを特徴と
する請求項１記載の半導体集積回路。 - 【請求項６】 前記数値データは、前記アドレスレジス
タに保持されるデータ、前記データメモリから読み出さ
れる前記演算データ及び前記データレジスタに保持され
るデータのうちの少なくとも１つを含んでいることを特
徴とする請求項５記載の半導体集積回路。 - 【請求項７】 前記第１演算処理部は、前記第１制御信
号に基づく所定の手順又は条件に従って前記演算データ
を演算することを特徴とする請求項６記載の半導体集積
回路。 - 【請求項８】 前記第１命令制御部は、アドレスを生成
するプログラムカウンタと、前記プログラムカウンタを
制御するコントローラと、前記アドレスに基づいて命令
データを出力するプログラムメモリと、前記命令データ
に基づいて前記第１制御信号を生成するインストラクシ
ョンデコーダとを具備することを特徴とする請求項１記
載の半導体集積回路。 - 【請求項９】 前記数値データは、前記プログラムカウ
ンタのデータ及び前記プログラムメモリから読み出され
る前記命令データのうちの少なくとも１つを含んでいる
ことを特徴とする請求項８記載の半導体集積回路。 - 【請求項１０】 前記第２演算処理部は、前記第２制御
信号により前記数値データの演算を行う演算器と、前記
演算器の出力信号を保持するデータレジスタとを具備す
ることを特徴とする請求項１記載の半導体集積回路。 - 【請求項１１】 前記数値データを保持するレジスタ
と、前記数値データを選択的に前記演算器に与えるセレ
クタとをさらに具備することを特徴とする請求項１０記
載の半導体集積回路。 - 【請求項１２】 前記ソフトウェア開発支援回路は、前
記データレジスタに保持されるデータに基づいて、前記
演算処理回路の動作を停止させるか否かを決定すること
を特徴とする請求項１０記載の半導体集積回路。 - 【請求項１３】 前記第２命令制御部は、アドレスを生
成するプログラムカウンタと、前記プログラムカウンタ
を制御するコントローラと、前記アドレスに基づいて命
令データを出力するプログラムメモリと、前記命令デー
タに基づいて前記第２制御信号を生成するインストラク
ションデコーダとを具備することを特徴とする請求項１
記載の半導体集積回路。 - 【請求項１４】 前記ソフトウェア支援回路は、特定の
時刻における前記演算処理回路の内部状態に基づいて、
前記演算処理回路の動作を停止させるか否かを決定する
ことを特徴とする請求項１記載の半導体集積回路。 - 【請求項１５】 前記ソフトウェア支援回路は、異なる
複数の時刻における前記演算処理回路の内部状態に基づ
いて、前記演算処理回路の動作を停止させるか否かを決
定することを特徴とする請求項１記載の半導体集積回
路。 - 【請求項１６】 前記演算処理回路と前記ソフトウェア
開発支援回路は、１チップ内に形成されることを特徴と
する請求項１記載の半導体集積回路。 - 【請求項１７】 前記演算処理回路は、デジタル信号処
理装置又はそれを有する携帯情報機器に使用されること
を特徴とする請求項１記載の半導体集積回路。 - 【請求項１８】 請求項１乃至１７のいずれか１項に記
載の半導体集積回路を有するデジタル信号処理装置。 - 【請求項１９】 請求項１８に記載のデジタル信号処理
装置を有する携帯情報機器。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013439A JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
| US10/348,001 US20040078413A1 (en) | 2002-01-22 | 2003-01-22 | Device for monitoring operation of processing circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002013439A JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003216453A true JP2003216453A (ja) | 2003-07-31 |
| JP4021670B2 JP4021670B2 (ja) | 2007-12-12 |
Family
ID=27650397
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002013439A Expired - Fee Related JP4021670B2 (ja) | 2002-01-22 | 2002-01-22 | 半導体集積回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20040078413A1 (ja) |
| JP (1) | JP4021670B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US20100210590A1 (en) * | 1995-09-27 | 2010-08-19 | Northwestern University | Compositions and treatments for seizure-related disorders |
| CA2650711A1 (en) * | 2006-04-28 | 2007-11-08 | Northwestern University | Compositions and treatments using pyridazine compounds and cholinesterase inhibitors |
| US8762779B2 (en) * | 2010-01-22 | 2014-06-24 | Via Technologies, Inc. | Multi-core processor with external instruction execution rate heartbeat |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5704034A (en) * | 1995-08-30 | 1997-12-30 | Motorola, Inc. | Method and circuit for initializing a data processing system |
| US6300946B1 (en) * | 1997-01-29 | 2001-10-09 | Palm, Inc. | Method and apparatus for interacting with a portable computer |
| US5978902A (en) * | 1997-04-08 | 1999-11-02 | Advanced Micro Devices, Inc. | Debug interface including operating system access of a serial/parallel debug port |
-
2002
- 2002-01-22 JP JP2002013439A patent/JP4021670B2/ja not_active Expired - Fee Related
-
2003
- 2003-01-22 US US10/348,001 patent/US20040078413A1/en not_active Abandoned
Also Published As
| Publication number | Publication date |
|---|---|
| US20040078413A1 (en) | 2004-04-22 |
| JP4021670B2 (ja) | 2007-12-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2003216453A (ja) | 半導体集積回路 | |
| JPH08171504A (ja) | エミュレ−ション装置 | |
| JP4641708B2 (ja) | データ処理装置およびプロセッサユニット | |
| US20030163674A1 (en) | Data processing apparatus, processor unit and debugging unit | |
| JP2007026091A (ja) | 割込み制御回路およびその制御方法 | |
| JPS6276756A (ja) | 自己検査回路を備えた半導体装置 | |
| JP3414579B2 (ja) | プログラマブルコントローラ | |
| JPH06202907A (ja) | デバッグ支援装置 | |
| JPH0512005A (ja) | 情報処理装置 | |
| JPH0772874B2 (ja) | 割込み受取り装置 | |
| JPH02103643A (ja) | デバッグ用割込発生回路 | |
| JP2002169690A (ja) | 情報処理装置及び電子機器 | |
| JP2007122547A (ja) | プログラム実行方法および共有メモリ型マルチコアプロセッサ | |
| JP2002149429A (ja) | マイクロコンピュータのデータ修正装置 | |
| JP2004342001A (ja) | 半導体集積回路装置 | |
| JPH06324911A (ja) | プログラム実行の中断方法 | |
| JP2003178596A (ja) | 半導体集積回路 | |
| JPH07281922A (ja) | 計算機のｃｐｕ診断方法 | |
| JPH07225750A (ja) | ディジタル信号処理装置 | |
| JPH0750446B2 (ja) | データ処理装置 | |
| JPH0378832A (ja) | デ―タ処理装置 | |
| JPH056279A (ja) | プロセツサ制御装置 | |
| JPH04142626A (ja) | マイクロプロセッサの停止制御回路 | |
| JPH052472A (ja) | 演算装置 | |
| JPS6278630A (ja) | 情報処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040326 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040420 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040621 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050329 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050527 |
|
| A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20050601 |
|
| A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20050819 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070927 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101005 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |