JPS62264341A - マイクロプログラム・デバツグ装置 - Google Patents

マイクロプログラム・デバツグ装置

Info

Publication number
JPS62264341A
JPS62264341A JP61107624A JP10762486A JPS62264341A JP S62264341 A JPS62264341 A JP S62264341A JP 61107624 A JP61107624 A JP 61107624A JP 10762486 A JP10762486 A JP 10762486A JP S62264341 A JPS62264341 A JP S62264341A
Authority
JP
Japan
Prior art keywords
interrupt
interruption
debug
instruction
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP61107624A
Other languages
English (en)
Inventor
Masaharu Fukuda
福田 正春
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP61107624A priority Critical patent/JPS62264341A/ja
Publication of JPS62264341A publication Critical patent/JPS62264341A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Debugging And Monitoring (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 (産業上の利用分野) 本発明は電子計算機に処理の基本動作を指定し命令処理
を実行させるマイクロプログラムのデバッグ装置に関す
る。
(従来技術) 命令処理中の割込みが許可されている命令のマイクロプ
ログラム処理は、通常、その処理中に割込みが発生した
か否かを割込み信号をテストすることにより検出し、も
しその割込み信号がアクディプであれば割込みが発生し
たとして、その時点までの実行結果をレジスタに保存し
、所定の割込み処理動作に移行する。、そしてこの割込
み処理動作終了後に、先にレジスタに保存しておいたデ
ータを回復して割込みにより中断された時点から動作を
再開する。
しかし、従来、このような命令を単体テストでデバッグ
する際、意図的に割込みを発生させることが困雉であっ
た為に、上記のような命令処理中に割込みが発生した場
合のデバッグはあまり実施されなかった。従って、後に
行われるテストプログラムを用いた命令の総合デバッグ
等においてバグが発見されることが多かった。
しかし、総合デバッグにおいて発見されたバグは単体デ
バッグよりもその原因を解析するのが困難であり、また
こうした総合デバッグにおいても。
命令処理中に割込みを許可する命令のすべてについて処
理中に割込みが発生したとは限らないため、マイクロプ
ログラムのデバッグの効率化及び信頼性について問題が
あった。
(発明が解決しようとする問題点) 本発明はマイクロプログラムにおいて割込みが困難であ
った単体デバッグにおいても意図的な割込み発生を可能
としマイクロプログラムのデバッグの効率化及び信頼性
の向上を図ることを目的とする。
【発明の構成〕
(問題を解決するための手段) 本発明は、デバッグモードを設定するモード設定手段と
1割込み発生要求信号を入力し、前記により設定された
モードに応じた出力をするゲート手段と、このゲート手
段の出力により実行すべきモードを指示するデバッグ実
行指示手段と、その指示によってデバッグプログラムの
先頭番地を生成し、デバッグプログラムへの移行を制御
する割込み処理実行手段°とを備えている。
(作用) 予めデバッグモードを設定しておくことによって、マイ
クロプログラム中の割込み発生要求信号はゲートを通過
して割込み処理実行手段に至り、同手段がデバッグプロ
グラムをその先頭番地から実行する。割込みによりスト
ップされたもとの命令の再論はマイクロプログラム中の
リセット信号によって行なわれる。デバッグを行なわな
い場合は、デバッグモードの設定を解除することによっ
て、マイクロプログラム中の割込み発生要求信号はゲー
ト手段によって中断されて割込み処理実行手段は動作せ
ずデバッグは行なわれない。
(実施例) 第1図は本発明の一実施例を示すブロック図である。同
図において、■はマイクロプログラムのマイクロ命令を
入力するデコード回路、(21はデコード回路■からの
セット信号(11)によりセットされリセット信号(1
2)によりリセットされるJKフリップフロップで成る
モード設定手段、■はアンド回路(31)とオア回路(
32)から成るゲート回路、(イ)はアンド回路(31
)出力をJ入力とし、オア回路(32)出力をに入力と
するJKフリップフロップで成るデバッグ実行指示手段
、■は割込み処理用マイクロプログラムの先頭番地を生
成する回路(51)とデバッグプログラムへの移行制御
回路(52)とを有する割込み処理実行手段である。
次に動作を説明する。命令を単体でデバッグする際には
予めモード設定手段■に対しデコード回路■からセット
信号(11)を入力・しセットを行う。
このセット状態でマイクロプログラム中の割込み発生要
求信号(13)がアンドゲート(31)に入力されると
、このゲートが開かれ、その出力をセット入力とするデ
バッグ実行指示手段(イ)がセットし1割込み処理実行
手段0中の移行制御回路(52)により割込みが検出さ
れ、又割込み処理先頭番地生成回路(51)によりその
先頭番地が生成され、移行制御回路(52)は1割込み
の処理へ移行する。割込み終了後はマイクロプログラム
中のリセット信号(12)がデコード回路■から送られ
て来てモード設定手段■がリセットされるのでもとの命
令の実行が再開できる。このような、命令実行→割込み
検出→割込み処理→命令再開→命令実行→・・・という
動作を必要に応じて繰返してデバツギングし乍ら命令の
実行を終了する。こうして命令処理中に割込みが発生し
た場合のマイクロプログラムの処理を命令の単体デバッ
グにおいてもデバッグを自由に行うことができるように
なる。
尚、割込みが発生しない場合の動作及び命令処理中に割
込みを許可しない命令のデバッグでは、モード設定手段
■のデバッグモードをリセット信号(12)によりリセ
ットするか、デコード回路■からのリセット信号(14
)のオア回路(32)出力によりデバッグ実行指示手段
(イ)をリセットすることにより、この状態で割込みが
発生することはなくなる。
また、命令のマイクロプロゲラl、処理中の割込み発生
の要求があっても、デコード回路α)からの割込み発生
の要求信号はモード設定手段■のリセット出力によりア
ンドゲートが抑止されデバッグ実行指示手段@)がセッ
トすることがない。
以上はモード設定手段としてフリップフロップを例示し
たがこれを保守プロセッサのような外部診断装置とする
ことによって、命令のテストプログラム等に応用するこ
とができる。また、種々の割込み処理におけるマイクロ
プログラム自身のデバッグも、そのマイクロプログラム
の先頭番地を前記割込み処理実行手段の先頭番地生成回
路により生成された先頭番地に置換えることで行うこと
が出来る。
〔発明の効果〕
本発明は以上のようになるものであって、命令の単体デ
バッグにおいても、マイクロプログラムの論理検証はす
べて行うことができるようになる効果がある。
【図面の簡単な説明】
第1図は本発明の一実施例を示すブロック図である。 1:デコード回路、  2:モード設定手段、3:ゲー
ト回路、 4:デバッグ実行指示手段、5:割込み処理
実行手段。

Claims (1)

    【特許請求の範囲】
  1. マイクロプログラムのデバッグモードをセット/リセッ
    トするモード設定手段と、予め割込み発生要求が組込ま
    れた、デバッグの対象となる命令をデコードするデコー
    ド回路と、このデコード回路でデコードされた割込み発
    生要求を検出し割込み処理実行への移行を制御する割込
    み処理実行手段と、この割込み処理実行手段と前記デコ
    ード回路との間に挿入され前記モード設定手段に制御さ
    れて前記デコード回路からの割込み発生要求を制御する
    ゲート回路と、このゲート回路出力を受けて前記割込み
    処理実行手段を制御するデバッグ実行指示手段とを有す
    ることを特徴とするマイクロプログラム・デバッグ装置
JP61107624A 1986-05-13 1986-05-13 マイクロプログラム・デバツグ装置 Pending JPS62264341A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP61107624A JPS62264341A (ja) 1986-05-13 1986-05-13 マイクロプログラム・デバツグ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP61107624A JPS62264341A (ja) 1986-05-13 1986-05-13 マイクロプログラム・デバツグ装置

Publications (1)

Publication Number Publication Date
JPS62264341A true JPS62264341A (ja) 1987-11-17

Family

ID=14463903

Family Applications (1)

Application Number Title Priority Date Filing Date
JP61107624A Pending JPS62264341A (ja) 1986-05-13 1986-05-13 マイクロプログラム・デバツグ装置

Country Status (1)

Country Link
JP (1) JPS62264341A (ja)

Similar Documents

Publication Publication Date Title
US6385742B1 (en) Microprocessor debugging mechanism employing scan interface
US9483374B2 (en) PSMI using at-speed scan capture
US20080312900A1 (en) Simulation apparatus and simulation method
TW200837555A (en) Debug method
JP2513417B2 (ja) 情報処理装置
JPS62264341A (ja) マイクロプログラム・デバツグ装置
JP2808757B2 (ja) デバッグ用マイクロプロセッサ
JP4641708B2 (ja) データ処理装置およびプロセッサユニット
JPS59202548A (ja) デバツグ装置
KR20030058130A (ko) 프로세서의 실시간 디버깅 장치
JPS6158051A (ja) 擬似故障発生方式
JPH0426138B2 (ja)
JPH02181236A (ja) デバッグ装置
JPH0314148A (ja) プログラム破壊検出装置
JPH02217935A (ja) デバッグ用割込み発生回路
JPH0322146A (ja) マイクロプログラム制御装置
JPS58109946A (ja) プログラムのデバツギング方法
JPS63233442A (ja) デバツク支援回路を有するプロセツサ
JPH02150933A (ja) デバッグ制御装置
JPS63111547A (ja) メモリ制御方式
JPH0331940A (ja) マイクロプログラム制御装置
JPS61286936A (ja) ステップ動作制御方式
JPH04367902A (ja) プログラマブルコントローラ
JPH0448344A (ja) ファームウェアのデバック機構
JPH03141436A (ja) デバッグ装置