JP4010848B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP4010848B2 JP4010848B2 JP2002100159A JP2002100159A JP4010848B2 JP 4010848 B2 JP4010848 B2 JP 4010848B2 JP 2002100159 A JP2002100159 A JP 2002100159A JP 2002100159 A JP2002100159 A JP 2002100159A JP 4010848 B2 JP4010848 B2 JP 4010848B2
- Authority
- JP
- Japan
- Prior art keywords
- conductivity type
- region
- electrode
- mold
- electric field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Electrodes Of Semiconductors (AREA)
Description
【発明の属する技術分野】
本発明は、耐圧維持構造を備えた半導体装置に関し、特にPN接合が等電位リング(Equi-Potential-Ring)で取り囲まれた構造を有するものに関する。
【0002】
【従来の技術】
一般に、PN接合が逆電圧を受けるとき、その接合部に電界集中を受けやすく破壊の原因ともなる。pn接合の降伏は、空乏領域の最大電界Emaxが臨界電界Ecritに達するときに起こるというのが実験結果によく一致する一般的な理論であり、この電界集中を緩和させ一定印加電圧に対する最大電界Emaxを下げることにより、耐圧を向上することができる。
【0003】
図19(a)に従来技術の一例として最も基本的な構造の半導体装置101を示した。図19(a)に示すように従来例の半導体装置101は、N+型の半導体基板1と、半導体基板1上にN-型でエピタキシャル成長により形成された半導体層2とを備える。半導体層2の表層中央部にはP+型領域3が不純物導入により形成され、半導体層2の表層外周部にはN+型のチャネルストップ領域4が不純物導入により形成され、残存部がN-型領域5となる。
さらに従来例の半導体装置101は、半導体層2の表面に形成されたシリコン酸化膜等の絶縁膜6と、絶縁膜6に設けられた開口部を介してP+型領域3に接続する陽極電極7と、半導体基板1の裏面に被着された陰極電極8と、絶縁膜6の外周においてチャネルストップ領域4に接続する等電位リング(Equi-Potential-Ring)電極9とを備えて構成される。陽極電極7、陰極電極8、等電位リング電極9はアルミニウム等により構成される。
等電位リング電極9は、チャネルストップ領域4の電位を陰極電極8の電位と同電位に固定するものであり、素子周辺の電位を安定化させる効果を有するため広く採用されている。
【0004】
電極7、8間に逆方向電圧が印加されると、P+-N-接合面の両側に空乏層10a,10bが広がる。N-型領域5はP+型領域3に比較的して不純物濃度が低いため、図示するようにN-型領域5に広がる空乏層10bは、P+型領域3に広がる空乏層10aより広範囲に広がる。
このときP+-N-接合部、特にコーナー部11に急峻な電界集中による最大電界Emaxが生じ、より高い逆電圧を印加すれば、降伏、ひいては破壊が起こり得る。
このような従来の半導体装置101によれば、P+-N-接合部に電界集中を受けやすく、高い電圧用途に対して信頼性の高い動作を確保しがたい。
【0005】
その解決策の一つとしてJTE(Junction-Termination -Extension)構造が考案されている。
【0006】
図19(b)に従来のJTE構造の半導体装置102を示した。図19(b)に示すように従来のJTE構造の半導体装置102は、図19(a)に示した半導体装置101に対し、P-型領域12が形成されている点で異なり、その他は同様である。
P-型領域12は、少なくともP+型領域3の外周部(上記コーナー部11を含む)に接合し、リング状若しくはP+型領域3の底面とも接合する形状に形成される。
かかるJTE構造の半導体装置102によれば、JTE構造を持たない半導体装置101において急峻であった空乏層が比較的低不純物濃度のP-型領域12内で拡張されて電界集中が緩和され、一定印加電圧に対する最大電界Emaxが下がるので、より高耐圧の耐圧維持構造が得られる。その詳細は、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-31,NO.9,SEPTEMBER 1984,pp.1126-1135 “Breakdown Voltage Optimization of Silicon p-π-ν Planar Junction Diodes”by KYUWOON HWANG and DAVID H.NAVON)や、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.ED-33,NO.1,JANUARY 1986,pp.80-84 “Computer Study of a High-Voltage ap-π-n--n+ Diode and Comparison with a Field-Limiting Ring Structure”by VIVIANE BOISSON, MICHEL LE HELLEY, AND JEAN-PIERRE CHANTE”にも述べられている。
【0007】
【発明が解決しようとする課題】
しかし、本願発明者らの計算によれば、以上の従来のJTE構造の半導体装置102にあっては、P-型領域12の外端部とN-型領域5との接合部13に急峻な電界集中による高い最大電界Emaxが生じ、多量のキャリアが発生することが確認された。したがって、従来のJTE構造の半導体装置102にあっては、主に前記接合部13における電界集中を緩和し、さらに高耐圧の耐圧維持構造を実現することが望まれる。
また、P-型領域12により空乏層の横方向の広がりも大きくなり、その分、耐圧維持構造に要する面積も拡大するため、素子の大面積化をもたらしてしまう。
【0008】
本発明は以上の従来技術における問題に鑑みてなされたものであって、耐圧維持構造(JTE構造)と、PN接合周囲の等電位リング(Equi-Potential-Ring)とを備えた半導体装置において、従来品と同一厚及び同一不純物濃度でも従来品より高耐圧に構成すること、言い換えれば、従来品と同一耐圧に構成しても従来品より軽薄・高濃度に構成することにより小型高性能に構成することができる半導体装置を提供することを課題とする。
また、素子の小面積化も可能な特性を得ることを課題とする。
【0009】
【課題を解決するための手段】
以上の課題を解決するための請求項1記載の発明は、例えば図1、図2又は図3に示すように、
第一導電型の半導体素材2の表層部に形成された第一導電型と逆導電型である第二導電型の第二導電型高濃度領域3(21a,27)と、
第二導電型で前記第二導電型高濃度領域より不純物濃度が低く、前記第二導電型高濃度領域の少なくとも外周部に接合し、前記半導体素材表面に前記第二導電型高濃度領域の外周に隣接して露出するように形成された第二導電型低濃度領域12と、
前記半導体素材の表層部であって、前記第二導電型低濃度領域より外方に形成されたチャネルストップ領域4と、
前記半導体素材表面上を所定パターンで覆う絶縁膜6と、
前記第二導電型高濃度領域側の電極7(15)と、
前記半導体素材の裏面又は前記半導体素材を裏面で支持する半導体基板の裏面に被着された第一導電型領域側の電極8(16)と、
前記チャネルストップ領域に一部を接続し、前記第一導電型領域側の電極と同電位に保持された等電位リング電極14とを備える半導体装置において、
前記第二導電型低濃度領域の前記半導体素材表面に露出する面が、前記絶縁膜により覆われ、
前記等電位リング電極の内端部14aが前記絶縁膜上に敷設され、前記第二導電型低濃度領域の外周直上位置17より内側まで延設されてなることを特徴とする半導体装置である。
【0010】
かかる請求項1記載の発明によれば、等電位リング電極の絶縁膜上に敷設される内端部が第二導電型低濃度領域の外周直上位置より内側まで延設されていることに起因して、従来のJTE構造の半導体装置において問題であった第二導電型低濃度領域の外端部と第一導電型領域との接合部における電界集中は緩和し、最大電界Emaxの低下、キャリア発生の低下という利点が認められる。その結果、従来品と同一厚及び同一不純物濃度でも従来品より高耐圧の半導体装置を得ること、或いは、従来品と同一耐圧に構成しても従来品より軽薄・高濃度に構成でき小型高性能の半導体装置を得ることができる。
また請求項1記載の発明によれば、第二導電型低濃度領域から横方向への空乏層の広がりが抑えられるという利点がある。その結果、耐圧維持構造に要する面積を小面積化することが可能であり、それにより素子を小面積化することができる。
【0011】
以上の請求項1記載の発明の利点は、第二導電型低濃度領域の外周直上位置より内側まで延設された等電位リング電極の作用によって、横方向の電界強度分布(空乏層の広がり)が中心寄りに絞られるとともに、印加逆電圧のより多くの部分を半導体素材上の絶縁膜が負担し、半導体素材中の電界集中が緩和されるという現象によるものと認められる。
かかる現象では、絶縁膜中の最大電界Emaxの上昇が認められる。しかし、シリコン酸化膜等の絶縁膜の破壊強度は半導体素材のそれに比較して各段に高く、本発明の適用により上昇した絶縁膜中の最大電界Emaxであっても、絶縁膜の破壊強度に対して実用上安全とされ、必要な動作信頼性が得られる程度に、十分に低いことが発明者らの計算により確認されている。また発明者らの調査によれば、その他に問題視すべき電界集中部分は認められなかった。
したがって本発明によれば、軽薄短小で高耐圧、高性能の半導体装置を容易に得ることができる。
【0012】
前記半導体素材として、N+型又はP+型半導体基板上に積層したN-型半導体層や、N-型単結晶基板を用いることができる。
【0013】
【発明の実施の形態】
以下に本発明の一実施形態につき図面を参照して説明する。以下は本発明の一実施形態であって本発明を限定するものではない。
【0014】
〔第1の実施形態〕
まず、本発明の第1の実施形態につき、図1を参照して説明する。図1は本発明の第1の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。なお、本実施形態はダイオードへの適用例である。また、本実施形態においては、P+型領域3が前記第二導電型高濃度領域に対応し、P-型領域12が前記第二導電型低濃度領域に対応する。
【0015】
図1に示すように本実施形態の半導体装置103は、JTE構造を有するダイオードであって、上記従来のJTE構造の半導体装置102(図19(b)参照)と同様に、N+型の半導体基板1と、半導体基板1上にN-型でエピタキシャル成長により形成された半導体層2とを備える。また、半導体層2の表層中央部にはP+型領域3が不純物導入により形成され、半導体層2の表層外周部にはN+型又はP+型のチャネルストップ領域4が不純物導入により形成され、さらに、JTE構造としてP-型領域12が形成され、残存部がN-型領域5となる。P-型領域12は、少なくともP+型領域3の外周部(コーナー部11を含む)に接合し、リング状(実線で示す)若しくはP+型領域3の底面とも接合する形状(破線で示す)に形成される。
図1に示すように、P-型領域12は、半導体層2の表面にP+型領域3の外周の外側に隣接して露出するように形成される。チャネルストップ領域4は、P+型領域3を中心としてP-型領域12より外方に間隔隔てて形成される。その間隔領域においてはN-型領域5が半導体層2表面に露出する。
【0016】
また半導体装置103は、半導体層2の表面に形成されたシリコン酸化膜等の絶縁膜6と、絶縁膜6に設けられた開口部を介してP+型領域3に接合する陽極電極7と、半導体基板1の裏面に被着された陰極電極8と、絶縁膜6の外周においてチャネルストップ領域4に接合する等電位リング(Equi-Potential-Ring)電極14とを備えて構成される。陽極電極7はP+型領域3側の電極となり、陰極電極8はN-型領域5側の電極となる。陽極電極7、陰極電極8、等電位リング電極14はアルミニウム等により構成される。
【0017】
一方、本発明による半導体装置103の等電位リング電極14は、従来の等電位リング電極9(図19参照)とその敷設範囲が異なる。
図1に示すように、等電位リング電極14の絶縁膜6上に敷設される内端部14aが第二導電型低濃度領域であるP-型領域12の外周直上位置より内側まで延設されている。
絶縁膜6は半導体層2の表面に敷設され、半導体層2の表面に露出するP-型領域12及びN-型領域5を覆っている。
等電位リング電極14は陰極電極8と等電位に保持されているものであり、絶縁膜6外周の開口部を介してチャネルストップ領域4に外端部を接続する。等電位リング電極14はP+型領域3を取り囲むようにリング状に形成され、その内側の縁部が内端部14aに相当し、外側の縁部が外端部に相当する。この外端部はチャネルストップ領域4に接合している。等電位リング電極14は、N-型領域5の露出面の直上となる範囲においては絶縁膜6上を完全に覆っており、さらに、P-型領域12の直上となる範囲にまで進出するように延設されている。すなわち、P+型領域3側となる内端部14aはP-型領域12の外周直上位置より内側まで延設されている。等電位リング電極14はP-型領域12の直上となる範囲においては絶縁膜6を完全に覆っておらず、P-型領域12の直上となる範囲の一定幅の外周縁において絶縁膜6上に敷設されている。半導体装置103を平面視すれば、等電位リング電極14の内端側(P+型領域3側)の一部、すなわち、内端部14aはP-型領域12の外周ライン17より内側(P+型領域3側)に存在し、P+型領域3の外周ライン18より外側に存在する。
一方、絶縁膜6は等電位リング電極14の内端部14aより内側まで敷設され、P-型領域12の露出面を覆っている。
【0018】
本発明の効果を得るためには、P-型領域12の半導体層2表面に露出する面が絶縁膜6により覆われていることと、等電位リング電極14の内端部14aがP-型領域12の外周直上位置より内側まで延設されていることが重要となる。後者により、半導体層2から絶縁膜6へ電界集中が移動するような電界分布の変化が誘起され、前者の絶縁膜により移動した電界集中を負担することとなる。結果的に半導体層2中の電界集中が緩和されて接合部13等における最大電界が低下するとともに、平面的にはより狭い範囲に電界が分布することとなるが、その効果の程は下記シミュレーションにより明らかである。
等電位リング電極14のP-型領域12の直上範囲への延出幅、すなわち、P-型領域12の外周直上位置から等電位リング電極14の内端までの寸法を如何にするかによって、効果に差が生じるので設計上注意を要する(参考:下記シミュレーション及び図17)。一方、この延出幅をあまりに大きく取り、等電位リング電極14を陽極電極7に近づけすぎると電極間の放電等の不都合が予測される。そのような不都合が生じる場合には、必要な手当てを施すべきである。例えば、陽極電極7の外周は図示される位置より内側に設定しても良い。また陽極電極7の外縁が絶縁膜6上に載っている必要は無く、場合によってはP+型領域3上の絶縁膜6の開口部の縁より内側に設定してもよい。
【0019】
〔第2の実施形態〕
次に、本発明の第2の実施形態につき、図2を参照して説明する。図2は本発明の第2の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。ここでは、MOSFETへの適用例及びIGBTへの適用例につき説明する。なお、図1のダイオードの各部と同一の構造となる部分については同一の符号を付ける。また、本実施形態においては、P+型領域21aが前記第二導電型高濃度領域に対応し、P-型領域12が前記第二導電型低濃度領域に対応する。
IGBTはMOSFETのドレイン側にPN接合を一つ追加した構成であり、図2に示す構成は、半導体基板1をN+型とする場合においてMOSFETの構成であり、半導体基板1をP+型とする場合においてIGBTの構成である。その他の点は、MOSFETとIGBTとで共通である。
【0020】
図2に示すように、本実施形態の半導体装置104は、N+型又はP+型の半導体基板1上に積層されたN-層2を有する。図示するように、このN-層2の表層中心部にP+型領域21a,21b、P++型領域23、N+型領域24が所定パターンで形成され、N-層2上に酸化膜25、ゲートポリシリコン26、アルミ電極15が所定パターンで積層されることによりMOSFET構造が構成される。半導体基板1をN+型とする場合、半導体装置104はMOSFETであってドレイン(電極16)、ソース(電極15)、ゲート(ゲートポリシリコン26)の三つの電極を有する。一方、半導体基板1をP+型とする場合、半導体装置104はIGBTであってコレクタ(電極16)、エミッタ(電極15)、ゲート(ポリシリコン26)の三つの電極を有する。
図2に示すようにP+型領域21a、21b内にP++型領域23、N+型領域24が形成され、電極15はP++型領域23及びN+型領域24に接合する。電極16は半導体基板1の裏面に被着される。電極15はP+型領域21a側の電極となり、電極16はN-型領域5側の電極となる。
【0021】
図2に示すように半導体装置104の周辺部は半導体装置103の周辺部と同様に、N+型又はP+型のチャネルストップ領域4、JTE構造としてP-型領域12、絶縁膜6及び等電位リング電極14が形成されている。P-型領域12は、少なくともP+型領域21aの外周部(コーナー部11を含む)に接合し、リング状に形成される。
絶縁膜6は半導体層2の表面に敷設され、半導体層2の表面に露出するP-型領域12及びN-型領域5を覆っている。
また同様に、等電位リング電極14は電極16と等電位に保持されているものであり、絶縁膜6外周の開口部を介してチャネルストップ領域4に外端部を接続する。等電位リング電極14は、N-型領域5の露出面の直上となる範囲においては絶縁膜6を完全に覆っており、さらに、P-型領域12の直上となる範囲にまで進出するように延設される。すなわち、等電位リング電極14の絶縁膜6上に敷設される内端部14aが第二導電型低濃度領域であるP-型領域12の外周直上位置より内側まで延設される。
【0022】
〔第3の実施形態〕
次に、本発明の第3の実施形態につき、図3を参照して説明する。図3は本発明の第3の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。ここでは、MOSFETへの適用例及びIGBTへの適用例につき説明する。なお、図2の半導体装置104の各部と同一の構造となる部分については同一の符号を付ける。また、本実施形態においては、P+型領域27が前記第二導電型高濃度領域に対応し、P-型領域12が前記第二導電型低濃度領域に対応する。
IGBTはMOSFETのドレイン側にPN接合を一つ追加した構成であり、図3に示す構成は、半導体基板1をN+型とする場合においてMOSFETの構成であり、半導体基板1をP+型とする場合においてIGBTの構成である。その他の点は、MOSFETとIGBTとで共通である。
【0023】
図3に示すように、本実施形態の半導体装置105は、N+型又はP+型の半導体基板1上に積層されたN-層2を有する。図示するように、このN-層2の表層中心部にP+型領域27,21b、P++型領域23、N+型領域24が所定パターンで形成され、N-層2上に酸化膜25,28、ゲートポリシリコン26,29、アルミ電極15が所定パターンで積層されることによりMOSFET構造が構成される。
半導体基板1をN+型とする場合、半導体装置105はMOSFETであってドレイン(電極16)、ソース(電極15)、ゲート(ゲートポリシリコン26)の三つの電極を有する。一方、半導体基板1をP+型とする場合、半導体装置105はIGBTであってコレクタ(電極16)、エミッタ(電極15)、ゲート(ポリシリコン26)の三つの電極を有する。
図3に示すようにP+型領域21b内にP++型領域23、N+型領域24が形成され、電極15はP++型領域23及びN+型領域24に接合する。またP+型領域27内には更なる不純物導入はされず、電極15はP+型領域27に接合する。電極16は半導体基板1の裏面に被着される。電極15はP+型領域27側の電極となり、電極16はN-型領域5側の電極となる。
【0024】
図3に示すように半導体装置105の周辺部は半導体装置103又は104の周辺部と同様に、N+型又はP+型のチャネルストップ領域4、JTE構造としてP-型領域12、絶縁膜6及び等電位リング電極14が形成されている。P-型領域12は、P+型領域27の外周部(コーナー部11を含む)、内周部及び底面に接合する形で形成される。
絶縁膜6は半導体層2の表面に敷設され、半導体層2の表面にP+型領域27の外周の外側に隣接して露出するP-型領域12、及び、さらにP-型領域12の外周の外側に隣接して露出するN-型領域5を覆っている。
また同様に、等電位リング電極14は電極16と等電位に保持されているものであり、絶縁膜6外周の開口部を介してチャネルストップ領域4に外端部を接続する。等電位リング電極14は、N-型領域5の露出面の直上となる範囲においては絶縁膜6を完全に覆っており、さらに、P-型領域12の直上となる範囲にまで進出するように延設される。すなわち、等電位リング電極14の絶縁膜6上に敷設される内端部14aが第二導電型低濃度領域であるP-型領域12の外周直上位置より内側まで延設される。
【0025】
〔シミュレーション〕
上記実施形態に該当する構造につきシミュレーションを行った。以下にその内容を開示する。以下の内容はシミュレーション1とシミュレーション2とからなる。以下のすべてのシミュレーションにおいて印加電圧は260(v)である。
【0026】
まず、シミュレーション1につき説明する。
シミュレーション1の対象とした構造(以下、「本発明例」という。)は図4〜図7に示される。図4は本発明例の計算対象部分断面図であり、上記実施形態の対応する部分と同一の符号を付すが、絶縁膜6はシリコン酸化物(SiO2)、電極7(又は15)及び等電位リング電極14はアルミニウム、半導体層2はシリコン(Si)としている。等電位リング電極14の幅は28(μm)となっている。
図4に示す縦軸をY軸、横軸をX軸とする。図5はX=65(μm)におけるY:0〜10(μm)の範囲の不純物濃度の片対数グラフである。図6はX=30(μm)におけるY:0〜10(μm)の範囲の不純物濃度の片対数グラフである。図7はX=0(μm)におけるY:0〜10(μm)の範囲の不純物濃度の片対数グラフである。
【0027】
従来技術による比較例についても計算を行った。比較例は以上の図4〜図7に示す本発明例に対し、等電位リング電極の幅を11(μm)としたものであり、その他の点は共通である。
【0028】
以下にシミュレーション1の結果を開示する。
▲1▼電位分布
まず比較例及び本発明例の電位分布シミュレーション結果を示し比較する。図8に比較例の電位分布図を、図9に本発明例の電位分布図を示す。図10は図8の部分拡大図、図11は図9の部分拡大図である。
これらの図を参照すればわかるように、比較例の等電位線が半導体層から酸化膜に向かってほぼ垂直に抜け出ているのに対し、本発明例では、特に等電位リング電極直下で、等電位線がシリコン―酸化膜界面において強く内側に曲げられ、等電位リング電極の内端方向へと褶曲している。本発明例の電位分布は比較例に対して全体的に素子中心部へ寄っており、比較例における195(V)値(破線で示す)のラインがP-型領域の側部とN-型領域との接合付近を通っているのに対し、本発明例における195(V)値(破線で示す)のラインは、P-型領域内部を通っている。比較例におけるシリコン中の等電位線の密集具合に対し、本発明例のそれは緩和されている。一方、比較例における酸化膜中の等電位線の密集具合に対し、本発明例では等電位リング電極の内端直下で高い密集が見られる。
【0029】
▲2▼シリコン層中の横方向電界強度分布
次に比較例及び本発明例のシリコン層中の横方向の電界強度分布シミュレーション結果を示し比較する。図12に比較例及び本発明例のY=0.5(μm)におけるX:0〜65(μm)の範囲の電界強度曲線を示す。
P-型領域の側部とN-型領域との接合のX座標はX=23(μm)である。したがって図12を参照すれば分かるように、比較例ではその接合部で高い電界集中が認められ、最大電界強度はEmax≒2.25×105(V/cm)を示している。これに対し本発明例では、電界集中は2つに割れ、その最大電界強度はEmax=1.85×105(V/cm)と低下していることが認められる。
比較例及び本発明例の平面接合における降伏時最大電界の理論値はE=2.987×105(V/cm)と計算できる。但し、比抵抗ρ≒6.5(Ω・cm)(Nd≒7.1×1014(/cm3)とした。かかる理論値に対し比較例の最大電界は約0.75倍であるのに対し、本発明例では約0.62倍となり、本発明例の方が安全性を確保し易い。
【0030】
▲3▼キャリア発生率G
次に比較例及び本発明例のキャリア発生率Gシミュレーション結果を示し比較する。図13に比較例及び本発明例のY=0.5(μm)におけるX:0〜65(μm)の範囲のキャリア発生率の片対数グラフを示す。
図13を参照すれば分かるように、比較例のキャリア発生率Gの最大値に対し本発明例のそれは10分の1程度に抑えられている。これによりリーク電流が絞られ、降伏し難くなり高耐圧が得られるといえる。
【0031】
▲4▼酸化膜中の電界強度分布
次に比較例及び本発明例の酸化膜中の電界強度分布シミュレーション結果を示し比較する。図14に比較例及び本発明例のY=−0.5(μm)におけるX:0〜65(μm)の範囲の電界強度曲線を示す。
図14を参照すれば分かるように、比較例の酸化膜中の最大電界が約2.0×105(V/cm)であるのに対し本発明例のそれは約6.25×105(V/cm)と、約3倍となっている。しかし、酸化膜の破壊電界は6〜8×106(V/cm)であり、本発明例においても最大電界は破壊電界の10分の1程度に抑えられており、繰返し動作の信頼性上問題ない程度である。なお、本シミュレーションでは酸化膜厚を1.2(μm)としている。シリコン層より先に破壊しない程度の酸化膜の膜厚を確保することが好ましい。
【0032】
▲5▼シリコン層中の縦方向電界強度分布
次に、比較例及び本発明例の縦方向の電界強度分布シミュレーション結果を示し比較する。図15に比較例のX=18,20,23,29.3,40,65(μm)におけるY:0〜30(μm)の範囲の電界強度曲線を示す。図16に本発明例のX=18,20,23,29.3,40,65(μm)におけるY:0〜30(μm)の範囲の電界強度曲線を示す。
図15及び図16を参照して比較例と本発明例の縦方向の電界強度分布シミュレーション結果を比較すると、X=18(μm), X=20(μm), X=23(μm), X=29.3(μm)のいずれにおいても本発明例の方が低いレベルとなっている。本発明例においてX=18〜29.3(μm)の範囲は等電位リング電極の直下及びその近辺であり、等電位リング電極の影響が顕著な部分であるが、縦方向に観察しても電界強度の異常な高まりは発見できず、全体的に低下していることが分かった。特にこの範囲で最大値を示す等電位リング電極内端直下近傍(X=29.3(μm))の電界強度も比較例に対して低下しているため、安全性が確保される。
また、 X=40(μm), X=65(μm)においては比較例と本発明例の双方ともほぼ同様の電界強度分布を示しており、大きな差は認められない。すなわち、P-型領域(X=40(μm))及びP+型領域(X=65(μm))に対して本発明例の幅広の等電位リング電極による影響はほとんど無く、従来と同様の活性領域及びJTE構造の能力を維持できる。
【0033】
以上のシミュレーション結果により、本発明例は比較例に対してシリコン層上の酸化膜が印加電圧のより多くの部分を負担する結果、シリコン層中の電界集中が緩和され、高耐圧の半導体装置が得られ易いということが分かる。言い換えると、本発明例によるシリコン層中の電界集中の緩和は、酸化膜が印加電圧のより多くの部分を負担することによるものと考えられる。
【0034】
次に、シミュレーション2につき説明する。シミュレーション2は等電位リング電極幅の異なる各構造についてシリコン層中の横方向電界強度分布を計算したものである。等電位リング電極幅(以下、EQR幅といい、記号Wで表す。)は図17(a)に示す表にあるように11.0〜38.0(μm)の範囲の8つの値を採用した。その他の条件はシミュレーション1と同じである。図18にEQR幅Wの異なる各構造のY=0.5(μm)におけるX:0〜65(μm)の範囲の電界強度曲線を示し、各曲線の最大値(最大電界強度)を図17(b)にプロットした。図17(a)はEQR幅Wに対する最大電界強度をまとめた表であり、図17(b)はEQR幅Wに対する最大電界強度の変化を表すグラフである。
【0035】
図17(b)に示されるように、P-型領域12の外周直上位置であるEQR幅W=23.0を境にして変化の様子が異なるのが分かる。すなわち、EQR幅W<23.0の範囲においては、EQR幅Wの増大に従って電界強度は上昇し、EQR幅W=23.0で電界強度は変化は極大を迎え、EQR幅W>23.0の範囲においては、EQR幅Wの増大に従って電界強度は低下する。言い換えると、等電位リング電極14がP-型領域12の外周直上位置より内側まで延設されることにより電界強度は低下が得られる。図17(b)によれば、本シミュレーション対象の場合、実用的にはEQR幅W>25.0の範囲を選択するのが設計上好ましいことが分かる。EQR幅W=23.0付近では、却って電界強度が高まるので、EQR幅W=11.0程度にして従来技術によるか、EQR幅W=30.0程度として本発明を利用するか検討して設計する。しかし、電界強度については従来技術と同レベルであっても本発明による場合は、上述したように横方向への空乏層の広がりが抑えられ、耐圧維持構造に要する面積を小面積化することが可能であるので、その点を考慮に入れて検討すると良い。
【0036】
【発明の効果】
上述したように本発明によれば、等電位リング電極の絶縁膜上に敷設される内端部が第二導電型低濃度領域の外周直上位置より内側まで延設されていることにより、半導体層中の電界集中は緩和され、最大電界Emaxの低下、キャリア発生の低下という効果が得られる。その結果、従来品と同一厚及び同一不純物濃度でも従来品より高耐圧の半導体装置、或いは、従来品と同一耐圧に構成しても従来品より軽薄・高濃度に構成でき、小型高性能の半導体装置を得ることができるという効果がある。
また、第二導電型低濃度領域から横方向への空乏層の広がりが抑えられ、耐圧維持構造に要する面積を小面積化することが可能であり、それにより素子を小面積化することができるという効果がある。
【図面の簡単な説明】
【図1】本発明の第1の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。
【図2】本発明の第2の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。
【図3】本発明の第3の実施形態の半導体装置を示す部分表面図(図の上部)及び部分断面図(図の下部)である。
【図4】本発明例の計算対象部分断面図である。
【図5】図4中、横座標X=65(μm)における縦座標Y:0〜10(μm)の範囲の不純物濃度の片対数グラフである。
【図6】図4中、横座標X=30(μm)における縦座標Y:0〜10(μm)の範囲の不純物濃度の片対数グラフである。
【図7】図4中、横座標X=0(μm)における縦座標Y:0〜10(μm)の範囲の不純物濃度の片対数グラフである。
【図8】比較例の電位分布図である。
【図9】本発明例の電位分布図である。
【図10】図8の部分拡大図である。
【図11】図9の部分拡大図である。
【図12】比較例及び本発明例の横方向の電界強度曲線である。
【図13】比較例及び本発明例のキャリア発生率の片対数グラフである。
【図14】比較例及び本発明例の酸化膜中の電界強度曲線である。
【図15】比較例の異なる横方向位置における縦方向の電界強度曲線である。
【図16】本発明例の異なる横方向位置における縦方向の電界強度曲線
【図17】 (a)は等電位リング幅に対する最大電界強度をまとめた表であり、図17(b)は等電位リング幅に対する最大電界強度の変化を表すグラフである。
【図18】等電位リング電極幅の異なる各構造の横方向の電界強度曲線である。
【図19】 (a)は従来の基本的な構造の半導体装置の断面図であり、(b)は従来のJTE構造を有する半導体装置の断面図である。
【符号の説明】
1…半導体基板,2…半導体層,3,21a,27…P+型領域,4…チャネルストップ領域,5…N-型領域,6…絶縁膜, 7…陽極電極, 8…陰極電極, 9…等電位リング電極, 12…P-型領域, 14…等電位リング電極, 15…電極,16…電極
Claims (1)
- 第一導電型の半導体素材の表層部に形成された第一導電型と逆導電型である第二導電型の第二導電型高濃度領域と、
第二導電型で前記第二導電型高濃度領域より不純物濃度が低く、前記第二導電型高濃度領域の少なくとも外周部に接合し、前記半導体素材表面に前記第二導電型高濃度領域の外周に隣接して露出するように形成された第二導電型低濃度領域と、
前記半導体素材の表層部であって、前記第二導電型低濃度領域より外方に形成されたチャネルストップ領域と、
前記半導体素材表面上を所定パターンで覆う絶縁膜と、
前記第二導電型高濃度領域側の電極と、
前記半導体素材の裏面又は前記半導体素材を裏面で支持する半導体基板の裏面に被着された第一導電型領域側の電極と、
前記チャネルストップ領域に一部を接続し、前記第一導電型領域側の電極と同電位に保持された等電位リング電極とを備える半導体装置において、
前記第二導電型低濃度領域の前記半導体素材表面に露出する面が、前記絶縁膜により覆われ、
前記等電位リング電極の内端部が前記絶縁膜上に敷設され、前記第二導電型低濃度領域の外周直上位置より内側まで延設されてなることを特徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002100159A JP4010848B2 (ja) | 2002-04-02 | 2002-04-02 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002100159A JP4010848B2 (ja) | 2002-04-02 | 2002-04-02 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003298071A JP2003298071A (ja) | 2003-10-17 |
JP4010848B2 true JP4010848B2 (ja) | 2007-11-21 |
Family
ID=29388327
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002100159A Expired - Fee Related JP4010848B2 (ja) | 2002-04-02 | 2002-04-02 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4010848B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104221156B (zh) * | 2012-04-13 | 2017-03-01 | 三菱电机株式会社 | 二极管 |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007042836A (ja) * | 2005-08-03 | 2007-02-15 | Toyota Central Res & Dev Lab Inc | 半導体装置 |
JP6063629B2 (ja) | 2012-03-12 | 2017-01-18 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP7227110B2 (ja) * | 2019-09-18 | 2023-02-21 | 株式会社東芝 | 半導体装置 |
-
2002
- 2002-04-02 JP JP2002100159A patent/JP4010848B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104221156B (zh) * | 2012-04-13 | 2017-03-01 | 三菱电机株式会社 | 二极管 |
Also Published As
Publication number | Publication date |
---|---|
JP2003298071A (ja) | 2003-10-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7911020B2 (en) | Semiconductor device having breakdown voltage maintaining structure and its manufacturing method | |
US9312334B2 (en) | Semiconductor component | |
JP6266166B2 (ja) | 炭化珪素半導体装置およびその製造方法 | |
US7973363B2 (en) | IGBT semiconductor device | |
US9059238B2 (en) | Semiconductor device | |
CN107251198B (zh) | 绝缘栅功率半导体装置以及用于制造这种装置的方法 | |
US8829563B2 (en) | Power semiconductor device and method for manufacturing such a power semiconductor device | |
US20180261594A1 (en) | Semiconductor device | |
US9018633B2 (en) | Semiconductor device | |
JP2024019464A (ja) | 半導体装置 | |
JP3875245B2 (ja) | 半導体装置 | |
KR102387575B1 (ko) | 전력 반도체 소자 | |
JP2021184499A (ja) | 半導体装置 | |
JP4010848B2 (ja) | 半導体装置 | |
JP6092760B2 (ja) | 縦型半導体装置 | |
JP2019176104A (ja) | スイッチング素子 | |
JP2018006648A (ja) | 半導体装置 | |
US7019358B2 (en) | High voltage semiconductor device having an increased breakdown voltage relative to its on-resistance | |
JP7396513B2 (ja) | 半導体装置 | |
US20220293724A1 (en) | Semiconductor device | |
JP7354868B2 (ja) | スイッチング素子 | |
US20240088220A1 (en) | Semiconductor device | |
JP7227999B2 (ja) | Rc-igbt半導体装置 | |
TW202228284A (zh) | 半導體結構 | |
JP2024068760A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050106 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070613 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070619 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070626 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070828 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070904 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 4010848 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100914 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130914 Year of fee payment: 6 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |