JP2003298071A - 半導体装置 - Google Patents

Abstract

(57)【要約】 【課題】ＪＴＥ構造における高耐圧化、小面積化等 【解決手段】Ｎ^-型領域５と、Ｐ⁺型領域３と、チャネル
ストップ領域４と、ＪＴＥ構造としてＰ^-型領域１２
と、絶縁膜６と、Ｐ⁺側の電極７と、Ｎ^-側の電極８と、
等電位リング電極１４とを有する半導体装置において、
Ｐ^-型領域１２の半導体素材表面に露出する面が、絶縁
膜６により覆われているとともに、等電位リング電極１
４の内端部がＰ^-型領域１２の外周直上位置より内側ま
で延設されている構造とした。

Description

【発明の詳細な説明】 【０００１】 【発明の属する技術分野】本発明は、耐圧維持構造を備
えた半導体装置に関し、特にＰＮ接合が等電位リング
（Equi-Potential-Ring）で取り囲まれた構造を有する
ものに関する。 【０００２】 【従来の技術】一般に、ＰＮ接合が逆電圧を受けると
き、その接合部に電界集中を受けやすく破壊の原因とも
なる。ｐｎ接合の降伏は、空乏領域の最大電界Ｅｍａｘ
が臨界電界Ｅｃｒｉｔに達するときに起こるというのが
実験結果によく一致する一般的な理論であり、この電界
集中を緩和させ一定印加電圧に対する最大電界Ｅｍａｘ
を下げることにより、耐圧を向上することができる。 【０００３】図１９(a)に従来技術の一例として最も基
本的な構造の半導体装置１０１を示した。図１９(a)に
示すように従来例の半導体装置１０１は、Ｎ⁺型の半導
体基板１と、半導体基板１上にＮ^-型でエピタキシャル
成長により形成された半導体層２とを備える。半導体層
２の表層中央部にはＰ⁺型領域３が不純物導入により形
成され、半導体層２の表層外周部にはＮ⁺型のチャネル
ストップ領域４が不純物導入により形成され、残存部が
Ｎ^-型領域５となる。さらに従来例の半導体装置１０１
は、半導体層２の表面に形成されたシリコン酸化膜等の
絶縁膜６と、絶縁膜６に設けられた開口部を介してＰ⁺
型領域３に接続する陽極電極７と、半導体基板１の裏面
に被着された陰極電極８と、絶縁膜６の外周においてチ
ャネルストップ領域４に接続する等電位リング（Equi-P
otential-Ring）電極９とを備えて構成される。陽極電
極７、陰極電極８、等電位リング電極９はアルミニウム
等により構成される。等電位リング電極９は、チャネル
ストップ領域４の電位を陰極電極８の電位と同電位に固
定するものであり、素子周辺の電位を安定化させる効果
を有するため広く採用されている。 【０００４】電極７、８間に逆方向電圧が印加される
と、Ｐ⁺-Ｎ^-接合面の両側に空乏層１０a,１０bが広が
る。Ｎ^-型領域５はＰ⁺型領域３に比較的して不純物濃度
が低いため、図示するようにＮ^-型領域５に広がる空乏
層１０bは、Ｐ⁺型領域３に広がる空乏層１０aより広範
囲に広がる。このときＰ⁺-Ｎ^-接合部、特にコーナー部
１１に急峻な電界集中による最大電界Ｅｍａｘが生じ、
より高い逆電圧を印加すれば、降伏、ひいては破壊が起
こり得る。このような従来の半導体装置１０１によれ
ば、Ｐ⁺-Ｎ^-接合部に電界集中を受けやすく、高い電圧
用途に対して信頼性の高い動作を確保しがたい。 【０００５】その解決策の一つとしてＪＴＥ（Junction
-Termination -Extension）構造が考案されている。 【０００６】図１９(b)に従来のＪＴＥ構造の半導体装
置１０２を示した。図１９(b)に示すように従来のＪＴ
Ｅ構造の半導体装置１０２は、図１９(a)に示した半導
体装置１０１に対し、Ｐ^-型領域１２が形成されている
点で異なり、その他は同様である。Ｐ^-型領域１２は、
少なくともＰ⁺型領域３の外周部（上記コーナー部１１
を含む）に接合し、リング状若しくはＰ⁺型領域３の底
面とも接合する形状に形成される。かかるＪＴＥ構造の
半導体装置１０２によれば、ＪＴＥ構造を持たない半導
体装置１０１において急峻であった空乏層が比較的低不
純物濃度のＰ^-型領域１２内で拡張されて電界集中が緩
和され、一定印加電圧に対する最大電界Ｅｍａｘが下が
るので、より高耐圧の耐圧維持構造が得られる。その詳
細は、IEEE TRANSACTIONS ON ELECTRON DEVICES, VOL.E
D-31,NO.9,SEPTEMBER 1984,pp.1126-1135 “Breakdown
Voltage Optimization of Silicon ｐ-π-ν Planar Ju
nction Diodes”by KYUWOON HWANG and DAVID H.NAVON)
や、IEEE TRANSACTIONS ON ELECTRONDEVICES, VOL.ED-3
3,NO.1,JANUARY 1986,pp.80-84 “Computer Study of a
High-Voltage aｐ-π-ｎ^--ｎ⁺ Diode and Comparison
with a Field-Limiting RingStructure”by VIVIANE B
OISSON, MICHEL LE HELLEY, AND JEAN-PIERRE CHANT
E”にも述べられている。 【０００７】 【発明が解決しようとする課題】しかし、本願発明者ら
の計算によれば、以上の従来のＪＴＥ構造の半導体装置
１０２にあっては、Ｐ^-型領域１２の外端部とＮ^-型領域
５との接合部１３に急峻な電界集中による高い最大電界
Ｅｍａｘが生じ、多量のキャリアが発生することが確認
された。したがって、従来のＪＴＥ構造の半導体装置１
０２にあっては、主に前記接合部１３における電界集中
を緩和し、さらに高耐圧の耐圧維持構造を実現すること
が望まれる。また、Ｐ^-型領域１２により空乏層の横方
向の広がりも大きくなり、その分、耐圧維持構造に要す
る面積も拡大するため、素子の大面積化をもたらしてし
まう。 【０００８】本発明は以上の従来技術における問題に鑑
みてなされたものであって、耐圧維持構造（ＪＴＥ構
造）と、ＰＮ接合周囲の等電位リング（Equi-Potential
-Ring）とを備えた半導体装置において、従来品と同一
厚及び同一不純物濃度でも従来品より高耐圧に構成する
こと、言い換えれば、従来品と同一耐圧に構成しても従
来品より軽薄・高濃度に構成することにより小型高性能
に構成することができる半導体装置を提供することを課
題とする。また、素子の小面積化も可能な特性を得るこ
とを課題とする。 【０００９】 【課題を解決するための手段】以上の課題を解決するた
めの請求項１記載の発明は、例えば図１、図２又は図３
に示すように、第一導電型の半導体素材２の表層部に形
成された第一導電型と逆導電型である第二導電型の第二
導電型高濃度領域３（２１a,２７）と、第二導電型で前
記第二導電型高濃度領域より不純物濃度が低く、前記第
二導電型高濃度領域の少なくとも外周部に接合し、前記
半導体素材表面に前記第二導電型高濃度領域の外周に隣
接して露出するように形成された第二導電型低濃度領域
１２と、前記半導体素材の表層部であって、前記第二導
電型低濃度領域より外方に形成されたチャネルストップ
領域４と、前記半導体素材表面上を所定パターンで覆う
絶縁膜６と、前記第二導電型高濃度領域側の電極７（１
５）と、前記半導体素材の第一導電型領域側の電極８
（１６）と、前記チャネルストップ領域に一部を接続
し、前記第一導電型領域側の電極と同電位に保持された
等電位リング電極１４とを備える半導体装置において、
前記第二導電型低濃度領域の前記半導体素材表面に露出
する面が、前記絶縁膜により覆われ、前記等電位リング
電極の内端部１４aが前記絶縁膜上に敷設され、前記第
二導電型低濃度領域の外周直上位置１７より内側まで延
設されてなることを特徴とする半導体装置である。 【００１０】かかる請求項１記載の発明によれば、等電
位リング電極の絶縁膜上に敷設される内端部が第二導電
型低濃度領域の外周直上位置より内側まで延設されてい
ることに起因して、従来のＪＴＥ構造の半導体装置にお
いて問題であった第二導電型低濃度領域の外端部と第一
導電型領域との接合部における電界集中は緩和し、最大
電界Ｅｍａｘの低下、キャリア発生の低下という利点が
認められる。その結果、従来品と同一厚及び同一不純物
濃度でも従来品より高耐圧の半導体装置を得ること、或
いは、従来品と同一耐圧に構成しても従来品より軽薄・
高濃度に構成でき小型高性能の半導体装置を得ることが
できる。また請求項１記載の発明によれば、第二導電型
低濃度領域から横方向への空乏層の広がりが抑えられる
という利点がある。その結果、耐圧維持構造に要する面
積を小面積化することが可能であり、それにより素子を
小面積化することができる。 【００１１】以上の請求項１記載の発明の利点は、第二
導電型低濃度領域の外周直上位置より内側まで延設され
た等電位リング電極の作用によって、横方向の電界強度
分布（空乏層の広がり）が中心寄りに絞られるととも
に、印加逆電圧のより多くの部分を半導体素材上の絶縁
膜が負担し、半導体素材中の電界集中が緩和されるとい
う現象によるものと認められる。かかる現象では、絶縁
膜中の最大電界Ｅｍａｘの上昇が認められる。しかし、
シリコン酸化膜等の絶縁膜の破壊強度は半導体素材のそ
れに比較して各段に高く、本発明の適用により上昇した
絶縁膜中の最大電界Ｅｍａｘであっても、絶縁膜の破壊
強度に対して実用上安全とされ、必要な動作信頼性が得
られる程度に、十分に低いことが発明者らの計算により
確認されている。また発明者らの調査によれば、その他
に問題視すべき電界集中部分は認められなかった。した
がって本発明によれば、軽薄短小で高耐圧、高性能の半
導体装置を容易に得ることができる。 【００１２】前記半導体素材として、Ｎ⁺型又はＰ⁺型半
導体基板上に積層したＮ^-型半導体層や、Ｎ^-型単結晶基
板を用いることができる。 【００１３】 【発明の実施の形態】以下に本発明の一実施形態につき
図面を参照して説明する。以下は本発明の一実施形態で
あって本発明を限定するものではない。 【００１４】〔第１の実施形態〕まず、本発明の第１の
実施形態につき、図１を参照して説明する。図１は本発
明の第１の実施形態の半導体装置を示す部分表面図（図
の上部）及び部分断面図（図の下部）である。なお、本
実施形態はダイオードへの適用例である。また、本実施
形態においては、Ｐ⁺型領域３が前記第二導電型高濃度
領域に対応し、Ｐ^-型領域１２が前記第二導電型低濃度
領域に対応する。 【００１５】図１に示すように本実施形態の半導体装置
１０３は、ＪＴＥ構造を有するダイオードであって、上
記従来のＪＴＥ構造の半導体装置１０２（図１９（b）
参照）と同様に、Ｎ⁺型の半導体基板１と、半導体基板
１上にＮ^-型でエピタキシャル成長により形成された半
導体層２とを備える。また、半導体層２の表層中央部に
はＰ⁺型領域３が不純物導入により形成され、半導体層
２の表層外周部にはＮ⁺型又はＰ⁺型のチャネルストップ
領域４が不純物導入により形成され、さらに、ＪＴＥ構
造としてＰ^-型領域１２が形成され、残存部がＮ^-型領域
５となる。Ｐ^-型領域１２は、少なくともＰ⁺型領域３の
外周部（コーナー部１１を含む）に接合し、リング状
（実線で示す）若しくはＰ⁺型領域３の底面とも接合す
る形状（破線で示す）に形成される。図１に示すよう
に、Ｐ^-型領域１２は、半導体層２の表面にＰ⁺型領域３
の外周の外側に隣接して露出するように形成される。チ
ャネルストップ領域４は、Ｐ⁺型領域３を中心としてＰ^-
型領域１２より外方に間隔隔てて形成される。その間隔
領域においてはＮ^-型領域５が半導体層２表面に露出す
る。 【００１６】また半導体装置１０３は、半導体層２の表
面に形成されたシリコン酸化膜等の絶縁膜６と、絶縁膜
６に設けられた開口部を介してＰ⁺型領域３に接合する
陽極電極７と、半導体基板１の裏面に被着された陰極電
極８と、絶縁膜６の外周においてチャネルストップ領域
４に接合する等電位リング（Equi-Potential-Ring）電
極１４とを備えて構成される。陽極電極７はＰ⁺型領域
３側の電極となり、陰極電極８はＮ^-型領域５側の電極
となる。陽極電極７、陰極電極８、等電位リング電極１
４はアルミニウム等により構成される。 【００１７】一方、本発明による半導体装置１０３の等
電位リング電極１４は、従来の等電位リング電極９（図
１９参照）とその敷設範囲が異なる。図１に示すよう
に、等電位リング電極１４の絶縁膜６上に敷設される内
端部１４aが第二導電型低濃度領域であるＰ^-型領域１２
の外周直上位置より内側まで延設されている。絶縁膜６
は半導体層２の表面に敷設され、半導体層２の表面に露
出するＰ^-型領域１２及びＮ^-型領域５を覆っている。等
電位リング電極１４は陰極電極８と等電位に保持されて
いるものであり、絶縁膜６外周の開口部を介してチャネ
ルストップ領域４に外端部を接続する。等電位リング電
極１４はＰ⁺型領域３を取り囲むようにリング状に形成
され、その内側の縁部が内端部１４aに相当し、外側の
縁部が外端部に相当する。この外端部はチャネルストッ
プ領域４に接合している。等電位リング電極１４は、Ｎ
^-型領域５の露出面の直上となる範囲においては絶縁膜
６上を完全に覆っており、さらに、Ｐ^-型領域１２の直
上となる範囲にまで進出するように延設されている。す
なわち、Ｐ⁺型領域３側となる内端部１４aはＰ^-型領域
１２の外周直上位置より内側まで延設されている。等電
位リング電極１４はＰ^-型領域１２の直上となる範囲に
おいては絶縁膜６を完全に覆っておらず、Ｐ^-型領域１
２の直上となる範囲の一定幅の外周縁において絶縁膜６
上に敷設されている。半導体装置１０３を平面視すれ
ば、等電位リング電極１４の内端側（Ｐ⁺型領域３側）
の一部、すなわち、内端部１４aはＰ^-型領域１２の外周
ライン１７より内側（Ｐ⁺型領域３側）に存在し、Ｐ⁺型
領域３の外周ライン１８より外側に存在する。一方、絶
縁膜６は等電位リング電極１４の内端部１４aより内側
まで敷設され、Ｐ^-型領域１２の露出面を覆っている。 【００１８】本発明の効果を得るためには、Ｐ^-型領域
１２の半導体層２表面に露出する面が絶縁膜６により覆
われていることと、等電位リング電極１４の内端部１４
aがＰ^-型領域１２の外周直上位置より内側まで延設され
ていることが重要となる。後者により、半導体層２から
絶縁膜６へ電界集中が移動するような電界分布の変化が
誘起され、前者の絶縁膜により移動した電界集中を負担
することとなる。結果的に半導体層２中の電界集中が緩
和されて接合部１３等における最大電界が低下するとと
もに、平面的にはより狭い範囲に電界が分布することと
なるが、その効果の程は下記シミュレーションにより明
らかである。等電位リング電極１４のＰ^-型領域１２の
直上範囲への延出幅、すなわち、Ｐ^-型領域１２の外周
直上位置から等電位リング電極１４の内端までの寸法を
如何にするかによって、効果に差が生じるので設計上注
意を要する（参考：下記シミュレーション及び図１
７）。一方、この延出幅をあまりに大きく取り、等電位
リング電極１４を陽極電極７に近づけすぎると電極間の
放電等の不都合が予測される。そのような不都合が生じ
る場合には、必要な手当てを施すべきである。例えば、
陽極電極７の外周は図示される位置より内側に設定して
も良い。また陽極電極７の外縁が絶縁膜６上に載ってい
る必要は無く、場合によってはＰ⁺型領域３上の絶縁膜
６の開口部の縁より内側に設定してもよい。 【００１９】〔第２の実施形態〕次に、本発明の第２の
実施形態につき、図２を参照して説明する。図２は本発
明の第２の実施形態の半導体装置を示す部分表面図（図
の上部）及び部分断面図（図の下部）である。ここで
は、ＭＯＳＦＥＴへの適用例及びＩＧＢＴへの適用例に
つき説明する。なお、図１のダイオードの各部と同一の
構造となる部分については同一の符号を付ける。また、
本実施形態においては、Ｐ⁺型領域２１aが前記第二導電
型高濃度領域に対応し、Ｐ^-型領域１２が前記第二導電
型低濃度領域に対応する。ＩＧＢＴはＭＯＳＦＥＴのド
レイン側にＰＮ接合を一つ追加した構成であり、図２に
示す構成は、半導体基板１をＮ⁺型とする場合において
ＭＯＳＦＥＴの構成であり、半導体基板１をＰ⁺型とす
る場合においてＩＧＢＴの構成である。その他の点は、
ＭＯＳＦＥＴとＩＧＢＴとで共通である。 【００２０】図２に示すように、本実施形態の半導体装
置１０４は、Ｎ⁺型又はＰ⁺型の半導体基板１上に積層さ
れたＮ^-層２を有する。図示するように、このＮ^-層２の
表層中心部にＰ⁺型領域２１a,２１b、Ｐ⁺⁺型領域２３、
Ｎ⁺型領域２４が所定パターンで形成され、Ｎ^-層２上に
酸化膜２５、ゲートポリシリコン２６、アルミ電極１５
が所定パターンで積層されることによりＭＯＳＦＥＴ構
造が構成される。半導体基板１をＮ⁺型とする場合、半
導体装置１０４はＭＯＳＦＥＴであってドレイン（電極
１６）、ソース（電極１５）、ゲート（ゲートポリシリ
コン２６）の三つの電極を有する。一方、半導体基板１
をＰ⁺型とする場合、半導体装置１０４はＩＧＢＴであ
ってコレクタ（電極１６）、エミッタ（電極１５）、ゲ
ート（ポリシリコン２６）の三つの電極を有する。図２
に示すようにＰ⁺型領域２１a、２１b内にＰ⁺⁺型領域２
３、Ｎ⁺型領域２４が形成され、電極１５はＰ⁺⁺型領域
２３及びＮ⁺型領域２４に接合する。電極１６は半導体
基板１の裏面に被着される。電極１５はＰ⁺型領域２１a
側の電極となり、電極１６はＮ^-型領域５側の電極とな
る。 【００２１】図２に示すように半導体装置１０４の周辺
部は半導体装置１０３の周辺部と同様に、Ｎ⁺型又はＰ⁺
型のチャネルストップ領域４、ＪＴＥ構造としてＰ^-型
領域１２、絶縁膜６及び等電位リング電極１４が形成さ
れている。Ｐ^-型領域１２は、少なくともＰ⁺型領域２１
aの外周部（コーナー部１１を含む）に接合し、リング
状に形成される。絶縁膜６は半導体層２の表面に敷設さ
れ、半導体層２の表面に露出するＰ^-型領域１２及びＮ^-
型領域５を覆っている。また同様に、等電位リング電極
１４は電極１６と等電位に保持されているものであり、
絶縁膜６外周の開口部を介してチャネルストップ領域４
に外端部を接続する。等電位リング電極１４は、Ｎ^-型
領域５の露出面の直上となる範囲においては絶縁膜６を
完全に覆っており、さらに、Ｐ^-型領域１２の直上とな
る範囲にまで進出するように延設される。すなわち、等
電位リング電極１４の絶縁膜６上に敷設される内端部１
４aが第二導電型低濃度領域であるＰ^-型領域１２の外周
直上位置より内側まで延設される。 【００２２】〔第３の実施形態〕次に、本発明の第３の
実施形態につき、図３を参照して説明する。図３は本発
明の第３の実施形態の半導体装置を示す部分表面図（図
の上部）及び部分断面図（図の下部）である。ここで
は、ＭＯＳＦＥＴへの適用例及びＩＧＢＴへの適用例に
つき説明する。なお、図２の半導体装置１０４の各部と
同一の構造となる部分については同一の符号を付ける。
また、本実施形態においては、Ｐ⁺型領域２７が前記第
二導電型高濃度領域に対応し、Ｐ^-型領域１２が前記第
二導電型低濃度領域に対応する。ＩＧＢＴはＭＯＳＦＥ
Ｔのドレイン側にＰＮ接合を一つ追加した構成であり、
図３に示す構成は、半導体基板１をＮ⁺型とする場合に
おいてＭＯＳＦＥＴの構成であり、半導体基板１をＰ⁺
型とする場合においてＩＧＢＴの構成である。その他の
点は、ＭＯＳＦＥＴとＩＧＢＴとで共通である。 【００２３】図３に示すように、本実施形態の半導体装
置１０５は、Ｎ⁺型又はＰ⁺型の半導体基板１上に積層さ
れたＮ^-層２を有する。図示するように、このＮ^-層２の
表層中心部にＰ⁺型領域２７,２１b、Ｐ⁺⁺型領域２３、
Ｎ⁺型領域２４が所定パターンで形成され、Ｎ^-層２上に
酸化膜２５,２８、ゲートポリシリコン２６,２９、アル
ミ電極１５が所定パターンで積層されることによりＭＯ
ＳＦＥＴ構造が構成される。半導体基板１をＮ⁺型とす
る場合、半導体装置１０５はＭＯＳＦＥＴであってドレ
イン（電極１６）、ソース（電極１５）、ゲート（ゲー
トポリシリコン２６）の三つの電極を有する。一方、半
導体基板１をＰ⁺型とする場合、半導体装置１０５はＩ
ＧＢＴであってコレクタ（電極１６）、エミッタ（電極
１５）、ゲート（ポリシリコン２６）の三つの電極を有
する。図３に示すようにＰ⁺型領域２１b内にＰ⁺⁺型領域
２３、Ｎ⁺型領域２４が形成され、電極１５はＰ⁺⁺型領
域２３及びＮ⁺型領域２４に接合する。またＰ⁺型領域２
７内には更なる不純物導入はされず、電極１５はＰ⁺型
領域２７に接合する。電極１６は半導体基板１の裏面に
被着される。電極１５はＰ⁺型領域２７側の電極とな
り、電極１６はＮ^-型領域５側の電極となる。 【００２４】図３に示すように半導体装置１０５の周辺
部は半導体装置１０３又は１０４の周辺部と同様に、Ｎ
⁺型又はＰ⁺型のチャネルストップ領域４、ＪＴＥ構造と
してＰ^-型領域１２、絶縁膜６及び等電位リング電極１
４が形成されている。Ｐ^-型領域１２は、Ｐ⁺型領域２７
の外周部（コーナー部１１を含む）、内周部及び底面に
接合する形で形成される。絶縁膜６は半導体層２の表面
に敷設され、半導体層２の表面にＰ⁺型領域２７の外周
の外側に隣接して露出するＰ^-型領域１２、及び、さら
にＰ^-型領域１２の外周の外側に隣接して露出するＮ^-型
領域５を覆っている。また同様に、等電位リング電極１
４は電極１６と等電位に保持されているものであり、絶
縁膜６外周の開口部を介してチャネルストップ領域４に
外端部を接続する。等電位リング電極１４は、Ｎ^-型領
域５の露出面の直上となる範囲においては絶縁膜６を完
全に覆っており、さらに、Ｐ^-型領域１２の直上となる
範囲にまで進出するように延設される。すなわち、等電
位リング電極１４の絶縁膜６上に敷設される内端部１４
aが第二導電型低濃度領域であるＰ^-型領域１２の外周直
上位置より内側まで延設される。 【００２５】〔シミュレーション〕上記実施形態に該当
する構造につきシミュレーションを行った。以下にその
内容を開示する。以下の内容はシミュレーション１とシ
ミュレーション２とからなる。以下のすべてのシミュレ
ーションにおいて印加電圧は２６０（ｖ）である。 【００２６】まず、シミュレーション１につき説明す
る。シミュレーション１の対象とした構造（以下、「本
発明例」という。）は図４〜図７に示される。図４は本
発明例の計算対象部分断面図であり、上記実施形態の対
応する部分と同一の符号を付すが、絶縁膜６はシリコン
酸化物（SiO2）、電極７（又は１５）及び等電位リング
電極１４はアルミニウム、半導体層２はシリコン（Si）
としている。等電位リング電極１４の幅は２８（μｍ）
となっている。図４に示す縦軸をY軸、横軸をX軸とす
る。図５はX＝６５（μｍ）におけるY：０〜１０（μ
ｍ）の範囲の不純物濃度の片対数グラフである。図６は
X＝３０（μｍ）におけるY：０〜１０（μｍ）の範囲の
不純物濃度の片対数グラフである。図７はX＝０（μ
ｍ）におけるY：０〜１０（μｍ）の範囲の不純物濃度
の片対数グラフである。 【００２７】従来技術による比較例についても計算を行
った。比較例は以上の図４〜図７に示す本発明例に対
し、等電位リング電極の幅を１１（μｍ）としたもので
あり、その他の点は共通である。 【００２８】以下にシミュレーション１の結果を開示す
る。 電位分布 まず比較例及び本発明例の電位分布シミュレーション結
果を示し比較する。図８に比較例の電位分布図を、図９
に本発明例の電位分布図を示す。図１０は図８の部分拡
大図、図１１は図９の部分拡大図である。これらの図を
参照すればわかるように、比較例の等電位線が半導体層
から酸化膜に向かってほぼ垂直に抜け出ているのに対
し、本発明例では、特に等電位リング電極直下で、等電
位線がシリコン―酸化膜界面において強く内側に曲げら
れ、等電位リング電極の内端方向へと褶曲している。本
発明例の電位分布は比較例に対して全体的に素子中心部
へ寄っており、比較例における１９５（V）値（破線で
示す）のラインがＰ^-型領域の側部とＮ^-型領域との接合
付近を通っているのに対し、本発明例における１９５
（V）値（破線で示す）のラインは、Ｐ^-型領域内部を通
っている。比較例におけるシリコン中の等電位線の密集
具合に対し、本発明例のそれは緩和されている。一方、
比較例における酸化膜中の等電位線の密集具合に対し、
本発明例では等電位リング電極の内端直下で高い密集が
見られる。 【００２９】シリコン層中の横方向電界強度分布 次に比較例及び本発明例のシリコン層中の横方向の電界
強度分布シミュレーション結果を示し比較する。図１２
に比較例及び本発明例のY＝0.5（μｍ）におけるX：０
〜６５（μｍ）の範囲の電界強度曲線を示す。Ｐ^-型領
域の側部とＮ^-型領域との接合のX座標はX＝２３（μ
ｍ）である。したがって図１２を参照すれば分かるよう
に、比較例ではその接合部で高い電界集中が認められ、
最大電界強度はＥmax≒2.25×10⁵（V/ｃｍ）を示してい
る。これに対し本発明例では、電界集中は２つに割れ、
その最大電界強度はＥmax＝1.85×10⁵（V/ｃｍ）と低下
していることが認められる。比較例及び本発明例の平面
接合における降伏時最大電界の理論値はＥ＝2.987×10⁵
（V/ｃｍ）と計算できる。但し、比抵抗ρ≒6.5（Ω・
ｃｍ）（Ｎｄ≒7.1×１０¹⁴（/ｃｍ³）とした。かかる
理論値に対し比較例の最大電界は約0.75倍であるのに対
し、本発明例では約0.62倍となり、本発明例の方が安全
性を確保し易い。 【００３０】キャリア発生率Ｇ 次に比較例及び本発明例のキャリア発生率Ｇシミュレー
ション結果を示し比較する。図１３に比較例及び本発明
例のY＝0.5（μｍ）におけるX：０〜６５（μｍ）の範
囲のキャリア発生率の片対数グラフを示す。図１３を参
照すれば分かるように、比較例のキャリア発生率Ｇの最
大値に対し本発明例のそれは１０分の１程度に抑えられ
ている。これによりリーク電流が絞られ、降伏し難くな
り高耐圧が得られるといえる。 【００３１】酸化膜中の電界強度分布 次に比較例及び本発明例の酸化膜中の電界強度分布シミ
ュレーション結果を示し比較する。図１４に比較例及び
本発明例のY＝−0.5（μｍ）におけるX：０〜６５（μ
ｍ）の範囲の電界強度曲線を示す。図１４を参照すれば
分かるように、比較例の酸化膜中の最大電界が約2.0×1
0⁵（V/ｃｍ）であるのに対し本発明例のそれは約6.25×
10⁵（V/ｃｍ）と、約３倍となっている。しかし、酸化
膜の破壊電界は６〜８×10⁶（V/ｃｍ）であり、本発明
例においても最大電界は破壊電界の１０分の１程度に抑
えられており、繰返し動作の信頼性上問題ない程度であ
る。なお、本シミュレーションでは酸化膜厚を1.2（μ
ｍ）としている。シリコン層より先に破壊しない程度の
酸化膜の膜厚を確保することが好ましい。 【００３２】シリコン層中の縦方向電界強度分布 次に、比較例及び本発明例の縦方向の電界強度分布シミ
ュレーション結果を示し比較する。図１５に比較例のX
＝18,20,23,29.3,40,65（μｍ）におけるY：０〜３０
（μｍ）の範囲の電界強度曲線を示す。図１６に本発明
例のX＝18,20,23,29.3,40,65（μｍ）におけるY：０〜
３０（μｍ）の範囲の電界強度曲線を示す。図１５及び
図１６を参照して比較例と本発明例の縦方向の電界強度
分布シミュレーション結果を比較すると、X＝18（μ
ｍ）, X＝20（μｍ）, X＝23（μｍ）,X＝29.3（μｍ）
のいずれにおいても本発明例の方が低いレベルとなって
いる。本発明例においてX＝18〜29.3（μｍ）の範囲は
等電位リング電極の直下及びその近辺であり、等電位リ
ング電極の影響が顕著な部分であるが、縦方向に観察し
ても電界強度の異常な高まりは発見できず、全体的に低
下していることが分かった。特にこの範囲で最大値を示
す等電位リング電極内端直下近傍（X＝29.3（μｍ））
の電界強度も比較例に対して低下しているため、安全性
が確保される。また、 X＝40（μｍ）, X＝65（μｍ）
においては比較例と本発明例の双方ともほぼ同様の電界
強度分布を示しており、大きな差は認められない。すな
わち、Ｐ^-型領域（X＝40（μｍ））及びＰ⁺型領域（X＝
65（μｍ））に対して本発明例の幅広の等電位リング電
極による影響はほとんど無く、従来と同様の活性領域及
びＪＴＥ構造の能力を維持できる。 【００３３】以上のシミュレーション結果により、本発
明例は比較例に対してシリコン層上の酸化膜が印加電圧
のより多くの部分を負担する結果、シリコン層中の電界
集中が緩和され、高耐圧の半導体装置が得られ易いとい
うことが分かる。言い換えると、本発明例によるシリコ
ン層中の電界集中の緩和は、酸化膜が印加電圧のより多
くの部分を負担することによるものと考えられる。 【００３４】次に、シミュレーション２につき説明す
る。シミュレーション２は等電位リング電極幅の異なる
各構造についてシリコン層中の横方向電界強度分布を計
算したものである。等電位リング電極幅（以下、EQR幅
といい、記号Ｗで表す。）は図１７(a)に示す表にある
ように11.0〜38.0（μｍ）の範囲の８つの値を採用し
た。その他の条件はシミュレーション１と同じである。
図１８にEQR幅Ｗの異なる各構造のY＝0.5（μｍ）にお
けるX：０〜６５（μｍ）の範囲の電界強度曲線を示
し、各曲線の最大値（最大電界強度）を図１７(b)にプ
ロットした。図１７(a)はEQR幅Ｗに対する最大電界強度
をまとめた表であり、図１７(b)はEQR幅Ｗに対する最大
電界強度の変化を表すグラフである。 【００３５】図１７(b)に示されるように、Ｐ^-型領域１
２の外周直上位置であるEQR幅Ｗ＝23.0を境にして変化
の様子が異なるのが分かる。すなわち、EQR幅Ｗ＜23.0
の範囲においては、EQR幅Ｗの増大に従って電界強度は
上昇し、EQR幅Ｗ＝23.0で電界強度は変化は極大を迎
え、EQR幅Ｗ＞23.0の範囲においては、EQR幅Ｗの増大に
従って電界強度は低下する。言い換えると、等電位リン
グ電極１４がＰ^-型領域１２の外周直上位置より内側ま
で延設されることにより電界強度は低下が得られる。図
１７（ｂ）によれば、本シミュレーション対象の場合、
実用的にはEQR幅Ｗ＞25.0の範囲を選択するのが設計上
好ましいことが分かる。EQR幅Ｗ＝23.0付近では、却っ
て電界強度が高まるので、EQR幅Ｗ＝11.0程度にして従
来技術によるか、EQR幅Ｗ＝30.0程度として本発明を利
用するか検討して設計する。しかし、電界強度について
は従来技術と同レベルであっても本発明による場合は、
上述したように横方向への空乏層の広がりが抑えられ、
耐圧維持構造に要する面積を小面積化することが可能で
あるので、その点を考慮に入れて検討すると良い。 【００３６】 【発明の効果】上述したように本発明によれば、等電位
リング電極の絶縁膜上に敷設される内端部が第二導電型
低濃度領域の外周直上位置より内側まで延設されている
ことにより、半導体層中の電界集中は緩和され、最大電
界Ｅｍａｘの低下、キャリア発生の低下という効果が得
られる。その結果、従来品と同一厚及び同一不純物濃度
でも従来品より高耐圧の半導体装置、或いは、従来品と
同一耐圧に構成しても従来品より軽薄・高濃度に構成で
き、小型高性能の半導体装置を得ることができるという
効果がある。また、第二導電型低濃度領域から横方向へ
の空乏層の広がりが抑えられ、耐圧維持構造に要する面
積を小面積化することが可能であり、それにより素子を
小面積化することができるという効果がある。

【図面の簡単な説明】 【図１】本発明の第１の実施形態の半導体装置を示す部
分表面図（図の上部）及び部分断面図（図の下部）であ
る。 【図２】本発明の第２の実施形態の半導体装置を示す部
分表面図（図の上部）及び部分断面図（図の下部）であ
る。 【図３】本発明の第３の実施形態の半導体装置を示す部
分表面図（図の上部）及び部分断面図（図の下部）であ
る。 【図４】本発明例の計算対象部分断面図である。 【図５】図４中、横座標X＝６５（μｍ）における縦座
標Y：０〜１０（μｍ）の範囲の不純物濃度の片対数グ
ラフである。 【図６】図４中、横座標X＝３０（μｍ）における縦座
標Y：０〜１０（μｍ）の範囲の不純物濃度の片対数グ
ラフである。 【図７】図４中、横座標X＝０（μｍ）における縦座標
Y：０〜１０（μｍ）の範囲の不純物濃度の片対数グラ
フである。 【図８】比較例の電位分布図である。 【図９】本発明例の電位分布図である。 【図１０】図８の部分拡大図である。 【図１１】図９の部分拡大図である。 【図１２】比較例及び本発明例の横方向の電界強度曲線
である。 【図１３】比較例及び本発明例のキャリア発生率の片対
数グラフである。 【図１４】比較例及び本発明例の酸化膜中の電界強度曲
線である。 【図１５】比較例の異なる横方向位置における縦方向の
電界強度曲線である。 【図１６】本発明例の異なる横方向位置における縦方向
の電界強度曲線 【図１７】(a)は等電位リング幅に対する最大電界強度
をまとめた表であり、図１７(b)は等電位リング幅に対
する最大電界強度の変化を表すグラフである。 【図１８】等電位リング電極幅の異なる各構造の横方向
の電界強度曲線である。 【図１９】(a)は従来の基本的な構造の半導体装置の断
面図であり、(b)は従来のＪＴＥ構造を有する半導体装
置の断面図である。 【符号の説明】 １…半導体基板,２…半導体層,３,２１a,２７…Ｐ⁺型領
域,４…チャネルストップ領域,５…Ｎ^-型領域,６…絶縁
膜, ７…陽極電極, ８…陰極電極, ９…等電位リング電
極, １２…Ｐ^-型領域, １４…等電位リング電極, １５
…電極,１６…電極

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｌ 29/91 Ｚ

Claims (1)

1. 【特許請求の範囲】 【請求項１】 第一導電型の半導体素材の表層部に形成
   された第一導電型と逆導電型である第二導電型の第二導
   電型高濃度領域と、第二導電型で前記第二導電型高濃度
   領域より不純物濃度が低く、前記第二導電型高濃度領域
   の少なくとも外周部に接合し、前記半導体素材表面に前
   記第二導電型高濃度領域の外周に隣接して露出するよう
   に形成された第二導電型低濃度領域と、前記半導体素材
   の表層部であって、前記第二導電型低濃度領域より外方
   に形成されたチャネルストップ領域と、前記半導体素材
   表面上を所定パターンで覆う絶縁膜と、前記第二導電型
   高濃度領域側の電極と、前記半導体素材の第一導電型領
   域側の電極と、前記チャネルストップ領域に一部を接続
   し、前記第一導電型領域側の電極と同電位に保持された
   等電位リング電極とを備える半導体装置において、前記
   第二導電型低濃度領域の前記半導体素材表面に露出する
   面が、前記絶縁膜により覆われ、前記等電位リング電極
   の内端部が前記絶縁膜上に敷設され、前記第二導電型低
   濃度領域の外周直上位置より内側まで延設されてなるこ
   とを特徴とする半導体装置。