JP4004386B2

JP4004386B2 - 半導体装置の製造方法

Info

Publication number: JP4004386B2
Application number: JP2002325575A
Authority: JP
Inventors: 政弘齋藤; 拓司谷上
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2002-11-08
Filing date: 2002-11-08
Publication date: 2007-11-07
Anticipated expiration: 2022-11-08
Also published as: JP2004158807A

Description

【０００１】
【発明の属する技術分野】
本発明は高性能・高信頼性の半導体装置およびその製造方法に関し、さらに詳細には、加工精度の優れた微細ゲート電極の形成が容易であり、ソース・ドレイン拡散層が精度良く形成できる信頼性の高い構造の半導体装置およびその製造方法に関する。
【０００２】
【従来の技術】
半導体装置が発明されて以来、その性能は飛躍的に向上している。そして現在もなお、さらなる高性能化・高集積化を目指して開発が進められており、その結果、量産段階の半導体装置の最小加工寸法はハーフミクロンからクォーターミクロンへ移行しており、研究開発段階の半導体装置の最小加工寸法ではサブクォーターミクロンへと突入している。
【０００３】
半導体装置の集積化が進むにつれて、微細加工技術にはより一層、高精度・高信頼性の技術が要求されるようになるが、現状の微細加工技術ではこうした要求に対応するのが困難な状況であり、微細加工技術の限界に近づきつつある状況である。
【０００４】
これまでに考えられた高信頼性半導体装置およびその製造方法の従来技術の一例を、図面を用いて簡単に説明する。
図８（ａ）〜（ｊ）は、特開平１０−２０００９８号公報に開示された従来技術である。図に示すように、半導体基板上に第１絶縁膜２、第２絶縁膜１を順番に形成する工程と（図８（ａ））、第２絶縁膜１に開口部４を形成して第１絶縁膜２を露出させた後、開口部４に露出した第１絶縁膜２を除去して半導体基板３を露出し第１絶縁膜２および第２絶縁膜１にわたる開口部４を形成する工程と（図８（ｂ））、ＣＶＤ酸化膜１２ａを形成した後エッチバック法により開口部４が形成された第１絶縁膜２および第２絶縁膜１の側壁にサイドウォール１１ａを形成する工程と（図８（ｃ）（ｄ））、開口部４に露出した半導体基板３にのみしきい値電圧を設定するために第１不純物を注入してチャネルドープ層を形成する工程と（図８（ｄ））、開口部４に露出した半導体基板３の表面を熱酸化してゲート酸化膜７を形成した後、導電性膜６ａの堆積層を形成して開口部４を埋め平坦化処理をしてゲート電極６ｂを形成する工程（図８（ｅ）（ｆ））と、第２絶縁膜１を除去する工程と（図８（ｇ））、ゲート電極６ｂをマスクとして第２不純物を注入しソース・ドレイン拡散層９を形成する工程と（図８（ｈ））、サイドウォール１１ａおよび第１絶縁膜２を除去する工程と（図８（ｉ））、第２不純物と同導電型の第３不純物を注入してソース・ドレイン拡散層９より低濃度である不純物拡散層８を形成する工程（図８（ｊ））とを含むものである。
【０００５】
この製造方法によれば、微細なゲート電極パターンを容易に形成することができ、ダメージが少なくかつ清浄で薄いゲート酸化膜を形成することができる。さらに、閾値電圧を制御するためのチャネルドープ工程では、ゲート電極形成領域のみに不純物導入を行うことにより、ソース・ドレイン接合容量を抑えることができ、これによって高性能かつ高信頼性の半導体装置の製造方法を提供している。
【０００６】
【発明が解決しようとする課題】
半導体装置の最小加工寸法の微細化に伴い、トランジスタの閾値電圧を決定するゲート電極直下の不純物拡散層の基板不純物濃度の制御が、不純物原子の体積濃度レベルでの制御では十分ではなくなり、不純物原子の個数レベルでの制御を必要とする状況になってきている。すなわち、ソース・ドレイン拡散層の不純物濃度プロファイルの変動によりトランジスタの閾値電圧は敏感に変動するため、ソース・ドレイン拡散層または不純物拡散層（ＬＤＤ拡散層）の不純物導入の制御が重要となる。
【０００７】
上述した従来技術においては、例えば図８（ｂ）〜（ｆ）に示すように開口部４を導電性膜６ａの堆積層で埋め、平坦化処理によりゲート電極６ｂを形成する。この時ゲート電極６ｂの側面の形状は、第１絶縁膜２および第２絶縁膜１に形成した開口部４の側面に形成されるサイドウォール１１ａの形状に依存し、湾曲形状になっている。
即ち、図８（ｃ）で形成されるＣＶＤ酸化膜には、図に示すように開口部４の上方位置に滑らかに湾曲した溝状凹部が形成されるので、これをエッチバック法によりエッチングすると、その湾曲形状が反映されて図８（ｄ）に示すように滑らかに湾曲したサイドウォールが開口部４の中に形成される。
【０００８】
そのため、たとえサイドウォール形状を常に一定の湾曲形状に形成することができたとしても、図１１(ａ）〜（ｃ）に示すように平坦化処理の際に導電性膜の高さ、即ちゲート膜厚Ｈａ〜Ｈｃが変動することによりゲート電極形状が変動することとなり、その結果、図１２（ａ）〜（ｃ）に示すように形成されるゲート電極上部の長さがLt2a、Lt2b、Lt2cのように変動してしまう。
【０００９】
図１２（ａ）〜（ｃ）に示すように不純物を斜めイオン注入して不純物拡散層８を形成する際、注入角度の基準面を半導体基板表面として基準面からθ2ａの注入角度（以下、注入角度は半導体基板表面を基準面とする）で注入してもゲート上部の長さLt2aがLt2b、Lt2cと変動することによって、不純物拡散層８の位置が変化してしまう。すなわち、θ2ａをターゲット角としてイオン注入しても、図１２(ｂ)の場合では、θ2b＞θ2aであるためにソース拡散層とドレイン拡散層とが短絡し、また図１２(ｃ)の場合では、θ2c＜θ2aであるために不純物拡散層８とゲート電極がオフセットとなってしまう。
【００１０】
つまり、平坦化処理条件の変動によりゲート膜厚（Ｈａ〜Ｈｃ）が変動すると、それによって注入角度が一定であっても実効チャネル長Leff1がLeff2やLeff3のように変動することとなり同ウエハ内で製造されたものであっても同性能を持つトランジスタが製造することができないという問題が生じる。
また微細化が進むにつれて、ソース・ドレイン拡散層間が短絡するまでには至らなくても、ソース・ドレイン拡散層間の不純物濃度プロファイルが閾値電圧の変動に大きな影響を与えることになる。
【００１１】
また、パターニングの微細化が進むと開口部４の開口幅のサイズが小さくなっていく。そのため図９（ａ）に示すようなＣＶＤ酸化膜１２ａの形状を形成しようとしたとしても、図９（ｂ）、図９（ｃ）に示すようにオーバーハング形状になってくる。このままエッチバック法によりサイドウォールを形成すると図１０（ａ）〜（ｃ）に示すようにサイドウォールの形状が変動する。例えば図１０(ｂ)では一応開口部と同じ高さのサイドウォール１１ｂを形成することができるが、その両側サイドウォール間のスペース幅の制御が困難である。また図１０(ｃ)の場合のサイドウォール１１ｃでは開口部と同等の高さとすることが困難である。
【００１２】
そこで本発明は、高信頼性半導体装置を形成するために必要な微細加工技術における課題を解決し、微細なゲート電極が容易に形成でき、ソース・ドレイン拡散層や不純物拡散層の加工精度の信頼性、再現性を高めた高性能・高信頼性半導体装置およびその製造方法を提供することを目的とする。
【００１３】
【課題を解決するための手段】
上記課題を解決するためになさされた本発明の半導体装置は、半導体基板上に形成されるゲート絶縁膜と、ゲート絶縁膜に接する下面、下面より幅広の上面、下面と上面との間の側面とを有し、少なくとも側面の下面側が一定の傾斜角度を有する平坦な傾斜側面からなるゲート電極と、ゲート絶縁膜直下の半導体基板内に第１不純物を注入することにより形成されるチャネルドープ層と、ゲート電極のうち幅広の上面側をマスクとして自己整合的に第２不純物を注入することにより形成されるソース・ドレイン拡散層と、ゲート電極のうち下面側をマスクとして自己整合的に第３不純物を斜め注入することにより形成される不純物拡散層とからなる。
【００１４】
この発明の半導体装置によれば、ゲート絶縁膜上に以下の形状のゲート電極が形成される。ゲート電極は、下面から上面までの厚みを有し、ゲート絶縁膜に接する下面側の幅が狭く、下面よりも幅広の上面を有し、上面は下面の鉛直上方を覆いさらに広がるようにしてある。そして下面と上面との間には平坦面からなる側面が形成されている。この平坦面からなる側面は、少なくとも下面側の一部が一定の傾斜角度でゲート絶縁膜より外側に広がる傾斜側面が形成されている。この傾斜側面により側面全体が一平面となるようにしてもよいし、傾斜側面とつながる他の平面とにより側面が形成されるようにしてもよい。
【００１５】
そして、ゲート電極の下にはチャネルドープ層が形成され、チャネルドープ層の左右にはソース・ドレイン拡散層がゲート電極をマスクとして自己整合的に形成される。ここで、自己整合的にソース・ドレイン拡散層を形成するためにゲート電極をマスクとしてイオン注入を行う際に、まずゲート電極上面側がマスクとなるようにして不純物（第２不純物）のイオン注入（略垂直方向から注入）が行われる。これにより、ゲート電極上面の幅程度に離隔したソース・ドレイン拡散層が形成される。
【００１６】
次に、ゲート電極下面側がマスクとなるように、斜め注入によりゲート電極上面側を避けるようにして第３不純物のイオン注入を行う。このとき、ゲート電極の下面側の側面には一定の傾斜角度を有する傾斜側面が形成されているので、斜め注入の注入角度をこの傾斜側面の傾斜角度と等しいか、これより小さく設定することによりゲート電極の膜厚に依存することなく、第３不純物のイオン注入を行うことができる。
これにより、ゲート電極の膜厚変動に依存することなく、一定幅でマスクされた領域を確保した状態で精度の高いイオン注入を行うことができる。
【００１７】
第１不純物は第２不純物および第３不純物と導電型が異なり、第２不純物と第３不純物とは同導電型であり、第３不純物濃度が第２不純物濃度よりも低く設定されるようにしてもよい。
これにより、ソース・ドレイン拡散層間に高い精度で不純物制御を行った不純物拡散層（ＬＤＤ拡散層）を形成することができる。
【００１８】
ソ−ス・ドレイン拡散層は、ゲート電極側面に接するサイドウォールが形成された状態で自己整合的に形成され、不純物拡散層はサイドウォールが除去された状態で自己整合的に形成されるようにしてもよい。
これにより、ソース・ドレイン拡散層形成時にゲート酸化膜に対する注入ダメージを低減することができる。
【００１９】
また、上記課題を解決するためになされた本発明の半導体装置製造方法は、（ａ）第１絶縁膜を半導体基板上に堆積する工程と、（ｂ）第２絶縁膜を第１絶縁膜上に堆積する工程と、（ｃ）第２絶縁膜から第１絶縁膜に到る開口部を形成して開口部底の半導体基板を露出させる工程と、（ｄ）開口部底から上方に向けて開口面積が広がるように傾斜側面が形成されかつ開口部側壁に接するサイドウォールを開口部内に形成する工程と、（ｅ）開口部に露出した半導体基板にしきい値電圧を設定するための第１不純物を注入する工程と、（ｆ）開口部に露出した半導体基板の表面にゲート絶縁膜を形成する工程と、（ｇ）ゲート絶縁膜上に導電膜を堆積し、導電膜を平坦化処理することによりゲート電極を形成する工程と、（ｈ）第２絶縁膜を除去する工程と、
（ｉ）ゲート電極をマスクとして第２不純物を注入しソース・ドレイン拡散層を形成する工程と、（ｊ）サイドウォールおよび第１絶縁膜を除去する工程と、（ｋ）第２不純物と同導電型の第３不純物を斜めに注入してソース・ドレイン拡散層より低濃度である不純物拡散層を形成する工程とからなる。
この方法によれば、微細なゲート電極パターンを精度よくかつ容易に形成でき、ソース・ドレイン接合容量を抑えつつ、ゲート電極の位置により決まるソース・ドレイン拡散層を形成することができる。
【００２０】
ここで、（ｄ）工程は、（ｄ１）開口部の上方位置に、傾斜側面を有する溝状凹部が設けられた第３絶縁膜を堆積する工程と、（ｄ２）開口部内に第３絶縁膜の一部が残存するようにエッチバックにより第３絶縁膜を除去し、残存する第３絶縁膜によって開口部底から上方に向けて開口面積が広がるように傾斜側面が形成されたサイドウォールを開口部壁面に接するように形成する工程とからなるようにしてもよい。
エッチバックによれば、エッチングされる表面全体が等速でエッチングされるので、凹凸形状が形成された絶縁膜をエッチングすることにより、その凹凸形状を維持したまま絶縁膜が順次エッチングされていく。したがって、開口部上方位置に、傾斜側面を有する溝状凹部を形成しておきこれをエッチングすることにより、開口部内に傾斜側面を有するサイドウォールを簡単に形成することができる。
【００２１】
第３絶縁膜の堆積工程が、ＣＶＤによる膜形成と高密度プラズマによるエッチングとが同時並行して行われるＨＤＰ-ＣＶＤにより行われるようにしてもよい。
これによれば、膜形成工程で開口部の上に傾斜側面を有する第３絶縁膜が同時に形成できるので、傾斜側面を有する溝状凹部に成型する後工程を追加する必要がなくなる。
【００２２】
また、（ｋ）工程は、ゲート電極をマスクとして第２不純物と同導電型の第３不純物を斜め注入する際に、斜め注入の注入角度がゲート電極側面に形成された傾斜側面と半導体基板となす傾斜角度よりも小さい角度で注入するようにしてもよい。
これにより、斜め注入の際にイオンがゲート電極側面で遮られることを確実に防ぐことができ、精度の高い注入を行うことができる。
【００２３】
【発明の実施の形態】
以下、図面を参照して本発明の実施の形態について説明する。
【００２４】
実施の形態１
図１は、本発明の一実施形態である半導体装置の構成図である。図２は図１の半導体装置の製造工程を説明する図であり、図１の半導体装置の各製造工程でのＡ１−Ａ２断面図である。この実施形態ではゲート電極の断面形状を４つの辺で構成される台形型となるようにしている。
【００２５】
この半導体装置の平面構造は、図１（ａ）に示すようにゲート電極６ｂと、ゲート電極６ｂを用いて後述するように自己整合的に不純物が注入された半導体基板３とから構成されている。なお、実際の半導体装置では、この上に保護膜などが形成されることになるがそれらについては一般的な技術をそのまま利用しているので説明を省略する。
【００２６】
また、この半導体装置の断面構造を図１（ｂ）に示す。図において、３は半導体基板（例えばシリコン基板）、５はしきい値電圧を設定するための第１不純物が注入されるチャネルドープ層、６ｂは下面の幅が小さく、上面幅が下面幅より大きくなるように形成され、下面と上面との間に平坦面からなる側面が形成されたゲート電極、７は基板上に形成されゲート電極の下面と接するゲート絶縁膜、９はゲート電極の上面側をマスクとして第２不純物（第１不純物とは導電型が異なる）を自己整合的にイオン注入することにより形成されるソース・ドレイン層、８はゲート電極の下面側をマスクとして第３不純物（第２不純物より濃度が低い）を斜め注入することにより形成される不純物拡散層である。
【００２７】
以下に、本実施形態の半導体装置の製造工程を順次説明する。
まず図２（ａ）に示すように、半導体基板３上に第１絶縁膜２を形成する。第１絶縁膜２としては、例えば熱酸化膜を５ｎｍ〜２０ｎｍ程度、好ましくは１０ｎｍ形成すればよい。その後、第２の絶縁膜１、例えばシリコン窒化膜を５０ｎｍ〜３００ｎｍ程度、好ましくは１４０ｎｍ形成する。
【００２８】
絶縁膜を２層にしたのは以下の理由による。すなわち、絶縁膜を単層にて形成すると、たとえば熱酸化膜だけとした場合には、ゲート酸化膜に対する注入ダメージを低減し、チャネリングを抑制し、注入エネルギーを緩和するために形成されるゲート電極側面のサイドウォール１１（これも酸化膜で形成されるため）を、注入時に残すことができなくなるからである。
また、シリコン窒化膜だけとした場合には、シリコン窒化膜が半導体基板と直接触れてしまうことになり、シリコン窒化膜のシリコンに対するエッチングの選択比がシリコン酸化膜のシリコンに対するエッチングの選択比よりも小さく、シリコン窒化膜を除去する燐酸がシリコンをエッチングして、ソース・ドレイン拡散層のシリコンの表面が荒れてしまい、デバイスの特性に大きな影響（例えばコンタクトとの接触不良）を起こしてしまうからである。以上のことから絶縁膜は２層構造にすることが望ましい。
【００２９】
次に図２（ｂ）に示すように、フォトリソグラフィ技術によって開口部４を形成する。すなわち、フォトレジストを塗布し、所定の位置に開口を形成するようにパターニングし、パターニングされたフォトレジストをマスクとしてドライエッチングにより、第２絶縁膜１であるシリコン窒化膜を除去する。これにより、例えばたとえば幅５０ｎｍ〜３００ｎｍ程度、好ましくは幅１００ｎｍの開口部４をパターン形成する。
引き続き、第１絶縁膜２である熱酸化膜の露出部分をエッチングにより除去し、半導体基板表面の一部が露出するようにする。
【００３０】
次に図２(ｃ)に示すように、開口部４の上方に傾斜側面１３を有する溝が存在する第３絶縁膜１０を形成する。溝部の傾斜側面１３と半導体表面とのなす角度θは開口幅によって最適角度が異なるが、例えば７０度程度とすればよい。この第３絶縁膜としてはＨＤＰ−ＣＶＤ（High Density Plasma-CVD）酸化膜が好適である。
ＨＤＰ-ＣＶＤによれば、ＣＶＤによる膜形成が行われながら、同時に高密度プラズマによるエッチングが並行して行われる。このＨＤＰ-ＣＶＤを利用して開口穴に膜形成すると、膜形成の途中段階で図２（ｃ）に見られるような一定傾斜角度を有する膜が形成され、さらに膜を成長させていくと凹部が埋まるようになる。そこで、完全に埋まる前の適当な段階で膜形成を止めることにより図２（ｃ）に見られる傾斜側面１３を有する膜を形成することができる。さらにＨＤＰによるエッチングの条件、たとえばバイアス電力、ガス流量、圧力を変化させることにより、傾斜角度を変化させることができ、２０度〜７０度程度の範囲で傾斜角度を調整することができる。
【００３１】
第３絶縁膜１０として酸化膜を５０ｎｍ〜３００ｎｍ、好ましくは１６０ｎｍ堆積した後、図２（ｄ）に示すように、エッチバック法により傾斜側面１３の溝を利用して開口部の側壁に接し傾斜側面１４の斜辺の角度θが７０度程度であるサイドウォール１１を形成する。
【００３２】
その後、例えば第１不純物としてのボロンをエネルギー１５ＫｅＶ、濃度４×１０¹²ｃｍ^-2、注入角度を基板表面に対して垂直方向となるように例えば注入角度を７０度〜９０度の範囲で設定する。本実施例では８３度に設定してチャネルドープを行う。これによりチャネルドープ領域５を形成する
【００３３】
続いて図２(ｅ）に示すように、ゲート絶縁膜（ゲート酸化膜）となる第４絶縁膜７として例えば熱酸化膜を２ｎｍ〜２０ｎｍ、好ましくは４ｎｍ、開口部４内に露出した半導体基板表面上（すなわちチャネルドープ領域５の直上）に形成する。なお、ゲート絶縁膜としては熱酸化膜以外を用いてもよい。
【００３４】
さらに、第１導電膜６ａとして例えばドープトポリシリコン６ａを堆積して開口部４を埋め込む。その後、図２（ｆ）に示すように平坦化処理を行う。例えばＣＭＰ処理（Chemical Mechanical Polishing)を施して不要部分を除去しゲート電極６ｂを形成する。このようにして形成されたゲート電極６ｂは断面が台形であり、ゲート電極と接する下面側の幅よりも上面側の幅が幅広となっている。
なお、ドープしたポリシリコンの代わりに、ノンドープのポリシリコンを堆積し、その後に導電性をもたせるための不純物注入を行ってもよい。また、ゲート電極となりうる導電性材料であればポリシリコンでなく、他の材料、例えばメタル材料等であってもよい。
【００３５】
次に図２(ｇ)に示すように、第２絶縁膜１であるシリコン窒化膜を除去する。続いて図２(ｈ)に示すように、ゲート電極６ｂ（およびサイドウォール１１）をマスクとして、第２不純物である砒素を例えば注入角度７０度〜９０度、好ましくは９０度、エネルギー４０ＫｅＶ、濃度６×１０¹⁵ｃｍ^-2の各条件でイオン注入し、ソース・ドレイン拡散層９を形成する。この結果、ゲート電極６ｂ上面（およびサイドウォール１１）の幅程度に離隔したソ−ス・ドレイン拡散層９が形成される。
次に図２（ｉ）に示すように、サイドウォール１１および第１絶縁２である熱酸化膜を除去する。
【００３６】
その後、図２（ｊ）に示すようにゲート電極６ｂをマスクとして、例えば砒素を、注入角度θａを５０度〜７０度の条件、好ましくは６８度（ゲート電極６ｂの傾斜側面１５と基板面とのなす角６８度と等しいかこれよりも小さい角に設定する）、エネルギー１０ＫｅＶ、濃度２×１０¹⁴ｃｍ^-2として斜めイオン注入し、不純物拡散層８（ソース・ドレイン拡散層９よりも不純物濃度が小さい不純物拡散層）を形成して本発明の半導体装置が完成する。なお、不純物拡散層８を形成する際に、ゲート絶縁膜７への注入ダメージ低減、先工程によるゲート絶縁膜７に対するエッチングダメージの回復の目的で、熱酸化処理を加えて半導体基板表面に薄い熱酸化膜を形成してもよい。
【００３７】
なお、図２（ｃ）の段階で、開口部４を埋める第３絶縁膜１０に代えて、第２絶縁膜１、第１導電膜６ａ以外の膜を同様の形状で形成すれば、図２（ｊ）で示すように、サイドウォール１１の除去の際にゲート酸化膜７のエッチングによる目減りを少なくすることができる。
【００３８】
次に、この製造方法により形成された半導体装置の実効チャネルについて説明する。図３（ａ）〜（ｃ）で示すように、ゲート電極６ｂを形成する際にゲート電極６ｂの膜厚をＨａ、Ｈｂ、Ｈｃと変動させてもゲート電極６ｂの傾斜側面１５の傾斜角度が変化しない。そのため、図４（ａ）〜（ｃ）に示すように不純物注入の斜め注入角度θａ＝θｂ＝θｃをゲート電極６ｂの傾斜側面１５の傾斜角度θと同じか、小さい角度にすることで、制御性や再現性が良好な不純物拡散層８を容易に形成することができ、実効チャネル長Ｌeffを一定長さにすることができる。
【００３９】
また、ゲート酸化膜７はサイドウォール１１の形成後に半導体基板表面に形成しているため、ゲート電極６ｂ加工時のエッチングダメージを受けない。
また、第２絶縁膜１であるシリコン窒化膜と第１絶縁膜２である熱酸化膜に形成する開口部４に対して自己整合的にゲート電極６ｂを形成することができ、かつ、サイドウォール１１があることで開口部４の開口サイズよりも微細なゲート長とすることができる。
【００４０】
また、図２(ｈ)の工程で半導体基板３表面には熱酸化膜２もしくはＨＤＰ-ＣＶＤ酸化膜１０が存在し、ゲート電極６ｂ側面にはサイドウォール１１が存在する。そのため、ソース・ドレイン拡散層９の形成時には、ゲート酸化膜７に対する注入ダメージの低減、チャネルリング抑制、注入エネルギーの緩和などの効果がある。
また、図４（ａ）〜（ｃ）に示すように不純物拡散層のための注入が６８度で行えるため、チャネリング抑制の効果があり、安定したチャネル領域を形成できる。
【００４１】
一方、しきい値電圧を制御するためのチャネルドープでは、ゲート電極６ｂ形成領域の直下のみに不純物が導入されており、ソース・ドレイン拡散層９が形成される領域には不純物が注入されないため、ソース・ドレイン接合容量を抑えることができる。
【００４２】
実施の形態２
図５は、本発明の他の一実施形態である半導体装置の製造工程を説明する図である。なお、この図は、図２の場合と同様に図１（ａ)のＡ１−Ａ２断面図である。本実施形態では第１実施形態に比べて第３絶縁膜で形成されるサイドウォールの高さを低くしてゲート電極の断面形状を６つの辺で構成されるようにしている。
なお、第１実施形態と同様にこの上に形成される保護膜などは省略する。
【００４３】
以下に、本実施形態の半導体装置の製造工程を順次説明する。
まず、図５（ａ)〜（ｃ）の工程までについては第１実施形態の半導体装置の製造方法と同様な工程により形成する。
続いて、ＨＤＰ−ＣＶＤ酸化膜１０をエッチバックしてサイドウォール１１を形成する工程において、図５（ｄ）に示すようにサイドウォール１１上端の垂直方向の位置（傾斜平面１４の上端）が開口部４の高さよりも低い位置にする。
【００４４】
図５（ｅ）に示すように開口部４を埋めるようにドープトポリシリコン６ａを堆積した後、平坦化処理により図５（ｆ）に示すようにゲート電極６ｂを形成する。平坦化処理では、ゲート電極６ｂが台形になるまで上層部分を除去するのが望ましい。
このとき、図６（ａ）〜（ｃ）に示すように平坦化処理の条件によってゲート膜厚６ｂをＨａ、Ｈｂ、Ｈｃと変動させることでゲート電極６ｂの形状が変化することになる。
【００４５】
しかし、図７(ａ)〜（ｃ）に示すように不純物の斜め注入の際の注入角度はθａ＝θｂ＝θｃで一定である。そのためゲート電極６ｂの膜厚を変動させても、不純物注入の注入角度をゲート電極６ｂの傾斜側面１５の傾斜角度θと同じか、小さい角度にすることで、ゲート電極６ｂの位置と側面の傾斜角度により決まる不純物拡散層が容易に形成できる。
【００４６】
なお、上記各実施形態の説明で用いた膜厚や注入角度などのパラメータは一例であることは言うまでもない。本発明を逸脱しない範囲でパラメータを適宜調整することによっても本発明を実施することは可能である。
【００４７】
【発明の効果】
以上述べたように、本発明の半導体装置およびその製造方法によれば、半導体基板上に形成した開口部にＨＤＰ−ＣＶＤ酸化膜を堆積させた後に、エッチバックしたサイドウォールを利用して加工したゲート電極の側面が半導体基板に対して一定角度を有しているため、たとえゲート電極加工時の平坦化処理条件が変動してゲート電極の膜厚が変化しても、その後の工程でソース・ドレイン拡散層よりも低濃度の不純物拡散層を制御良く形成することができ、実効チャネル長を一定長さにすることができる。
【００４８】
また、しきい値電圧を制御するためのチャネルドープでは、ゲート電極形成領域のみに不純物を導入しているため、ソース・ドレイン接合容量を抑えることができる。
また、ソース・ドレイン拡散層形成の工程で、半導体基板表面には熱酸化膜もしくはＣＶＤ酸化膜が存在し、ゲート電極側面にはサイドウォールが存在するため、ゲート酸化膜に対する注入ダメージを低減し、チャネルリングを抑制し、注入エネルギーの緩和を図ることができる。
さらに、ソース・ドレイン拡散層よりも低濃度の不純物拡散層の注入が基板表面に対して注入角度６８度で行えるため、チャネリング抑制の効果があり、安定したチャネル領域を形成することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態である半導体装置の構成図。
【図２】本発明の一実施形態である半導体装置の製造工程を示す図。
【図３】平坦化処理によるゲート電極の膜厚の変動を説明する図。
【図４】膜厚が異なるゲート電極でのイオン注入の状態を説明する図。
【図５】本発明の他の一実施形態である半導体装置の製造工程を示す図。
【図６】平坦化処理によるゲート電極の膜厚の変動を説明する図。
【図７】膜厚が異なるゲート電極でのイオン注入の状態を説明する図。
【図８】従来からの半導体装置の製造工程を示す図。
【図９】開口部に形成されるＣＶＤ酸化膜の断面形状を示す図。
【図１０】サイドウォールの断面形状を示す図。
【図１１】平坦化処理によるゲート電極の膜厚の変動を説明する図。
【図１２】膜厚が異なるゲート電極でのイオン注入の状態を説明する図。
【符号の説明】
１：第２絶縁膜（シリコン窒化膜）
２：第１絶縁膜（熱酸化膜）
３：半導体基板
４：開口部
５：チャネルドープ領域
６ａ：導電性膜（ドープトポリシリコン）
６ｂ：ゲート電極
７：第４絶縁膜（ゲート絶縁膜）
８：不純物拡散層（ＬＤＤ拡散層）
９：ソース・ドレイン拡散層
１０：第３絶縁膜（ＨＤＰ−ＣＶＤ酸化膜）
１１：サイドウォール
１３：傾斜側面（第３絶縁膜上）
１４：傾斜側面（サイドウォール上）
１５：傾斜側面（ゲート電極上）
θ：ＨＤＰ−ＣＶＤ酸化膜によるサイドウォールの溝部角度
θa、θb、θc：ゲート電極側面の傾斜角度
Ｈａ、Ｈｂ、Ｈｃ：ゲート電極膜厚
Lta、Ltb、Ltc：ゲート電極上部の幅
Leff、Leff1、Leff2、Leff3：実効チャネル長

Claims

（ａ）第１絶縁膜を半導体基板上に堆積する工程と、
（ｂ）第２絶縁膜を第１絶縁膜上に堆積する工程と、
（ｃ）第２絶縁膜から第１絶縁膜に到る開口部を形成して開口部底の半導体基板を露出させる工程と、
（ｄ）（ｄ１）ＣＶＤによる膜形成と高密度プラズマによるエッチングとが同時並行して行われるＨＤＰ−ＣＶＤにより、開口部の上方位置に傾斜角度が一定の傾斜側面を有する溝状凹部を有する第３絶縁膜を堆積する工程と、（ｄ２）開口部内に第３絶縁膜の一部が残存するように第３絶縁膜をエッチバックすることにより、開口部内に開口部底から上方に向けて開口面積が広がるように傾斜側面が形成されたサイドウォールを開口部壁面に接するように形成する工程と、
（ｅ）開口部に露出した半導体基板にしきい値電圧を設定するための第１不純物を注入する工程と、
（ｆ）開口部に露出した半導体基板の表面にゲート絶縁膜を形成する工程と、
（ｇ）ゲート絶縁膜上に導電膜を堆積し、導電膜を平坦化処理することによりゲート電極を形成する工程と、
（ｈ）第２絶縁膜を除去する工程と、
（ｉ）ゲート電極をマスクとして半導体基板に第２不純物を注入しソース・ドレイン拡散層を形成する工程と、
（ｊ）サイドウォールおよび第１絶縁膜を除去する工程と、
（ｋ）ゲート電極側面に形成された傾斜側面と半導体基板とがなす傾斜角度と等しいか、或いは、小さい角度で、半導体基板に第２不純物と同導電型の第３不純物を斜めに注入してソース・ドレイン拡散層より低濃度である不純物拡散層を形成する工程をこの順序で備え、
（ｄ２）工程において、サイドウォールは、サイドウォールの上端の垂直方向の位置が前記開口部の高さよりも低い位置になるように形成される半導体装置の製造方法。
（ｋ）工程において、斜め注入の注入角度は、ゲート電極側面に形成された傾斜側面と半導体基板とがなす傾斜角度よりも小さい請求項１に記載の方法。