JP4002894B2 - 単一リードフレームを含むｈブリッジ - Google Patents

Description

本発明は、直流モータ制御回路に関し、特に、直流モータのような制御可能な駆動負荷用の新規のＨブリッジドライバに関するものである。

直流モータを駆動するための制御回路は周知である。各高圧側デバイスが各低圧側デバイスに直列に接続している２つの高圧側ＭＯＳＦＥＴおよび２つの低圧側ＭＯＳＦＥＴを使用するＨブリッジ回路が通常使用される。以後それぞれＭ１およびＭ２と呼ぶ高圧側および低圧側デバイスのペアの間のノードは、モータ端子に接続している。各高圧側デバイスのドレーンは、以後Ｖ_ｃｃと呼ぶバッテリーなどの直流源に接続していて、各低圧側デバイスのソースはアース（以後ＧＮＤと呼ぶ）に接続している。

この場合、モータのロータの回転を時計方向または反時計方向にする目的で、複数の方向にモータの巻線を通る駆動電流に対して、高圧側および低圧側デバイスをオンおよびオフするための制御回路が設けられている。

このような回路用に使用されるＭＯＳＦＥＴは、通常、個別デバイスとして個々に搭載され、その伝導を制御するための制御回路も、個別回路またはいくつかの集積回路および個別回路の組合わせから形成されてきた。さらに、回路制御を行うためには、複雑にプログラムされた回路も必要であった。これらのものすべてが、回路をますます複雑にし、コストを増大し、制御の信頼性を低下させる。

このような回路の構成要素の数を低減し、その動作を簡単にし、プログラムされた制御機能を使用しないですむようにすることは望ましいことである。

本発明によれば、新規で完全に保護されている二重高圧側スイッチＩＣは、２つの追加の個別低圧側スイッチを備える。２つの高圧側スイッチおよびその動作を制御するための制御ＩＣは、直流源、アース、モータ端子および特定のモータの動作を共有するマイクロコントローラに接続するための適当な接続ピンを有する１つのプラスチック・パッケージ内の共通のヒートシンク上に設置することができる。マイクロコントローラからの信号から独立してソフトスタートを制御するＲＣ制御回路用にもピンが使用される。

１つの高圧側パッケージは、全Ｈブリッジ回路を駆動し、制御し、多数の新規の機能を含む。

後で説明する２つの高圧側ＦＥＴドライバへの入力信号ＩＮ１およびＩＮ２も例示としての目的で図示してあるが、これらの信号は、２つの高圧側ＦＥＴ（図１）に供給された場合、モータの動作モードを選択し、各モードで制御を行うために動作する。第一に、（オフの間に）新規の自己適応シュート・スルー防止回路は、直列接続の（半ブリッジ）高圧側ＭＯＳＦＥＴおよび低圧側ＭＯＳＦＥＴが同時に導通状態になるのを防止するためのものである。この機能により、低圧側ドライバ回路は、高圧側デバイスと一緒に搭載されている集積制御回路に内蔵される。低圧側ＦＥＴは両方とも、回路がオフになっている場合、モータをロックするために、通常、常に導通している。オフにするために、高圧側ＭＯＳＦＥＴが、ＩＮ１またはＩＮ２によりオフになり、これにより低速の高圧側ＭＯＳＦＥＴが完全にオフになる前に、特にその出力電圧が、例えば、２ボルトのような低い値に達し、それを超えた場合に、それをオンにするために、その各低圧側ＦＥＴの低圧側ドライバ回路がオンになる。より詳細に説明すると、高圧側ＭＯＳＦＥＴをオフにするために、高圧側ＦＥＴがオフになり、回路はその出力電圧が約２ボルト以下になるのを待つ。次に、オフになっている低圧側ＦＥＴが、モータの負荷をロックするためにオンになる。それ故、従来のむだ時間制御回路を使用しなくても、シュート・スルー保護がうまく行われる。

第二に、ＩＮ１およびＩＮ２信号による選択により、モータが再スタートする度に、新規のソフトスタート・シーケンスが供給される。ソフトスタート回路は、高圧側スイッチ（ＭＯＳＦＥＴ）の中の１つにより電流が操作される低圧側スイッチの中の対応する１つのスイッチをサイクルするＰＷＭシーケンスを使用する。これによりモータの突入電流が制限される。ソフトスタート・シーケンスは、簡単なＲＣ回路により操作（プログラム）され、スタート後に自動的にリセットされる。

第三に、新規の回路は、高圧側ＭＯＳＦＥＴパッケージ内のＩＣの制御の下で、過電流（短絡）および温度過昇（過負荷）保護を行う。これらの保護機能は、「ＩＰＳ」スイッチであり、停止を求めてマイクロコントローラに対して状態フィードバックを行う高圧側ＭＯＳＦＥＴ上の電流センサおよび温度センサにより行われる。次に、ＩＮ１およびＩＮ２の両方が低レベル（またはゼロ）になった場合に、保護回路はリセットされる。

第四に、例えば、不足電圧ロックアウト、モータ制動、温度保護および診断フィードバックなどの信号ＩＮ１およびＩＮ２の組合わせにより選択される１つの制御ＩＣ内で多くの機能が実行される。

図１を参照すると、この図は、本発明によるＨブリッジ回路を示す。図１は、また、直流モータ３０を駆動するように配置されている本発明のブリッジ回路も示す。しかし、この新規のブリッジは、例えば、線形ソレノイドおよび他の負荷の駆動のような他の用途にも使用することができる。

図１のブリッジは、Ｎチャネル垂直導通ＭＯＳＦＥＴとして示す第１および第２の高圧側ＭＯＳゲート制御デバイス３１および３２からなる。本発明は、ＩＧＢＴのような他のＭＯＳゲート制御デバイスと一緒に実行することができ、Ｐチャネル・デバイスにより実行することができることに留意されたい。両方のＭＯＳＦＥＴ３１および３２は、導電性の市松模様のフレーム・パッドまたはＰＣＢボード上の導電性トレースのような共通のヒートシンク上にそのドレーン電極と一緒に搭載することができ、点線のボックスとして示すように、１つのパッケージ３３に内蔵させることができる。図４、図５および図６にパッケージ３３をより詳細に示すが、これらの図面については後で説明する。

次に、図１のブリッジは、２つの低圧側ＭＯＳゲート制御デバイス４０および４１を含む。図面では、各ＭＯＳゲート制御デバイス４０および４１はＮチャネルＭＯＳＦＥＴであり、それぞれ個別パッケージ４２および４３内に別々にパッケージされている（図２、図３および図６）。

それ故、低圧側ＭＯＳＦＥＴ４２および４３は、図２、図３および図６に示すように、８個のリードＳＯＩＣパッケージに収容することができ、例えば、それぞれが、本出願の譲受人である、カリフォルニア州エルセガンド所在のＩｎｔｅｒｎａｔｉｏｎａｌ Ｒｅｃｔｉｆｉｅｒ Ｃｏｒｐｏｒａｔｉｏｎ社から販売されているデバイス・タイプＩＲＦＬ７４８４であってもよい。このＭＯＳＦＥＴは６．８ｍΩ、４０ボルトのデバイスである。定格は必要に応じて変更することができる。図２、図３および図６は、ソースＳ端子、ドレーンＤ端子およびゲートＧ端子からなるデバイス４２および４３（図６）のピンアウトを示す。

図４、図５および図６は、高圧側ＭＯＳＦＥＴ３１および３２を含むパッケージ３３を示し、これらの図面はパッケージのピンアウトを示す。ピンまたはリードの定義は下記の通りであり、その機能については以下にさらに詳細に説明する。

デバイスのソース電極２７および２８は、好適には、例えば、図１Ｄに示すように、導電性銅の主パッドまたは銅合金のリードフレームのような共通の導電性サポート上に搭載することが好ましい。リードフレームを使用する場合には、上記ピンは、リードフレーム素子を分離する前に、リードフレームと一体にされる。

図１Ａは、リードフレームの代わりに、支持回路基板２０上のＭＯＳＦＥＴ３１および３２に対するもう１つの可能なサポート配置を示す。基板２０は、銅のコーティング２１および２２を含んでいて、またＭＯＳＦＥＴ３１および３２のドレーン電極２３および２４は、導電性層２１に導電的に接続している。図１Ａおよび図１Ｄの各デバイス３１および３２のソース電極２７および２８は、絶縁ハウジング３３の境界から突き出ている端子Ｍ１およびＭ２に接続している。ＭＯＳＦＥＴ３１および３２のソース電極２７および２８は、それぞれ外部アース・ピンＧＮＤに接続している。次に、ＭＯＳＦＥＴのゲート制御電極は、ワイヤボンディングにより、後で説明する、同様に基板２０上に支持されている適当な制御ＩＣに接続している。制御ＩＣは、絶縁ダイ取付け媒体により、層２１（または図１Ｄの導電リードフレーム）に搭載することができる。

図１Ｂは、図１Ａおよび図１Ｄを修正したものである。この場合、低圧側ＭＯＳＦＥＴ４０および４１は、ＭＯＳＦＥＴ３１および３２のソースに付着により電気的に接続しているそのドレーンにより、それぞれＭＯＳＦＥＴ３１および３２の頂部に搭載されている。それ故、ドライバ全体は、図１Ｂの１つのパッケージに内蔵される。図１Ｂの装置は、図１Ｄのリードフレーム・サポートと一緒に使用することができることに留意されたい。

図１Ｃは、ＭＯＳＦＥＴ３１および３２および制御ＩＣの配置のもう１つの好適な実施形態の平面図である。

図１および図６の回路は、以下に説明するように、全Ｈブリッジ制御を特徴とする完全保護二重高圧側スイッチである。保護回路は、２つの低圧側ＭＯＳＦＥＴ４０および４１と一緒にパッケージ３３に内蔵させることができる。直流モータ負荷３０の突入電流は制限することができ、モータ３０は、外部電力管理を行わなくても制動モードで両方の方向に駆動することができる。電流保護（短絡）および過負荷による温度感応停止も以下に説明するように使用されている。

高圧側スイッチ３１および３２は、方向機能およびＨブリッジ保護を行う。図１の矢印５０の方向へのモータの回転に対する、図に示すように、ＭＯＳＦＥＴ３１、３２、４０および４１のオン／オフは、制御機能の一例である。低圧側ＭＯＳＦＥＴ４０および４１は、高周波切替え機能を提供することにより回路に柔軟性を与える。それ故、モータのハード・スタートアップを、以下に説明するように、平滑で低い応力速度ランプにより回避することができる。

スリープ・モード、シュート・スルー保護、ソフトスタートおよび熱保護を処理する制御回路について説明する前に、ＭＯＳＦＥＴ３１、３２、４０および４１のためのオンおよびオフ・シーケンスが分かれば理解が楽になる。

モータ３０の６つの異なる制御モードに対する「真理値表」を見れば、この動作を最もよく理解することができる。

上記テーブルは、以下に説明するように、「スリープ・モード」の場合には、すべての保護回路はリセットされ、ＭＯＳＦＥＴ４０は、表にオンと表示してある場合には、逆方向回転（「通常動作」および「トリガされた保護」）を表し、低圧側が切替え中であることを示す。

スリープ・モード（モータに制動がかかっている）の場合、両方の低圧側デバイスはオンになっていなければならないが、これらデバイスをこの状態に維持するために、新規の制御回路は最小の電流ドレーンを使用することに留意されたい。

図７は、パッケージ３３に内蔵される制御回路を含む回路のブロック図である。それ故、ＭＯＳＦＥＴ３１および３２は、それぞれシュート・スルー保護回路６１および６２を備えていて、またそれぞれ過電流停止回路６３および６４を備える。論理制御および状態フィードバック回路６５は、過電流保護回路およびシュート・スルー保護回路を制御するためのものである。最後に、発振器７０、ピンＶ_ＲＣからの基準ＲＥＦに対して切替えを行うコンパレータ７１、およびソフトスタート・リセット・スイッチ７２からなるソフトスタート制御回路が設置されていて、回路６５の制御下で動作する。これらの種々の構成要素は、パッケージ３３内の１つまたはそれ以上のＩＣチップに内蔵することができる。

図７の回路のアーキテクチャは、いくつかの基本的な機能を実行する。

第一に、Ｈブリッジ（図６の低圧側デバイス４０および４１を含む）の各脚は、相互に完全に独立している。各脚はそれ自身の電流保護およびシュート・スルー回路を特徴とする。それ故、４つのＭＯＳＦＥＴの間には「対角線」コマンドは必要ない。

第二に、低圧側ＭＯＳＦＥＴ４０および４１の通常の静的状態がオンになる。ブリッジの各脚は独立しているので、入力信号ＩＮ（１）およびＩＮ（２）は、高圧側ＭＯＳＦＥＴ３１または３２、および低圧側ＭＯＳＦＥＴ４０および４１をそれぞれ制御または駆動する。すなわち、低圧側デバイス４０および４１は、ゲート・ドライバ７５および７６によりそれぞれ駆動され、これらドライバは、高圧側ＦＥＴ３１および３２のシュート・スルー保護回路６１および６２によりそれぞれ駆動される。

すでに説明したように、シュート・スルー保護に対して、両方の低圧側ＭＯＳＦＥＴは、回路がオフになっている場合には、通常（制動のために）オンになる。それ故、その直列の高圧側デバイスがオフになる前に、正しい低圧側デバイスがオンになるように注意しなければならない。本発明によれば、その直列の高圧側デバイスへのノードが、例えば、２ボルトのようなある所与の値より高くなった場合に、適当な低圧側ＭＯＳＦＥＴがオンにならなければならない。

第三に、発振器７０およびコンパレータ７１のソフトスタート回路は、高圧側ＭＯＳＦＥＴ３１および３２内の電流の流れの方向がどちらを向いていようと、低圧側ＭＯＳＦＥＴ４０および４１の両方に、次第に増大するパルス幅変調信号を送る。それ故、パルス幅変調回路は、ほとんど独立していて、例えば、モータ速度またはトルクの制御のような拡張動作要件を非常に柔軟にする。

上記各機能は、安全なブリッジ動作のために選択され、またはＨブリッジ論理回路を全然必要としないＩＣ機能間の独立性を増大するために選択される。しかし、不足電圧ロックアウト、温度保護、および診断フィードバックを含むＩＣに関連する他の機能は、依然として実施することができる。これらの機能は、すべて論理制御および状態ＩＣ６５に内蔵することができる。

図６および図７の回路の最終的な制御は、マイクロコントローラにより行われる。それ故、図８の場合には、パッケージ３３上のＤＧピンに接続している診断フィードバック端子、すなわちピン８１を有するマイクロコントローラ８０が設置されている。マイクロコントローラも、パッケージ３３上でＩＮ（１）ピンおよびＩＮ（２）ピンにそれぞれ接続している時計方向制御信号出力ピン８２および反時計方向回転ピン８３を含む。これらの入力は、それぞれ時計方向または反時計方向にモータ３０を回転させるために、必要なシーケンス内でＭＯＳＦＥＴ３１、３２、４０および４１をオン／オフする。通常の用途の場合には、モータ３０は、所与の限界を超えた場合、モータの回転をストップするために、それぞれ停止スイッチ８６または８７に達するまで、ラック８５を左右に移動することができる。

図８は、また回路３３上のＲＣピンおよびＳＳ（ソフトスタート）ピンに接続している抵抗９０およびコンデンサ９１を示す。これらの構成要素は、以下に説明するソフトスタート・シーケンスを制御し、プログラムする。

図９は、図７のシュート・スルー保護回路６１および６２のために使用される新規の構造体を示す。従来のシュート・スルー保護回路は、直列の高圧側および低圧側デバイスの導通の間の意図的なむだ時間を使用する。本発明は、その間に、ＭＯＳＦＥＴ３１がオフになり始めた場合、ノードＭ（１）のところの電圧を、ＭＯＳＦＥＴ４０をオンにするための２ボルトの基準電圧８９と比較する新規の適応むだ時間を使用する。より詳細に説明すると、図９は、低圧側ＭＯＳＦＥＴ４０を含む、シュート・スルー保護回路６１を示す。図９は、またＩＣ／パッケージ３３のＭ１、Ｇ１およびＧＮＤピンも示す。シュート・スルー保護回路は、Ｒ−Ｓフリップフロップ９５およびＭＯＳＦＥＴ４０に対するＶ_ＤＳコンパレータであるコンパレータ９６を備える。

コンパレータ９６への２ボルト入力は、一定のオン静的信号をピンＧ１に供給する。「スリープ・モード」入力は、ＭＯＳＦＥＴ４０を静的オン状態に維持する目的で、低消費電力回路を供給するために、トランジスタ９７に接続している。（低圧側ＭＯＳＦＥＴ４１に対して同じ回路を使用することができることに留意されたい。）さらに、ＰＷＭ信号は、トランジスタ９８（同時に、両方の低圧側ＭＯＳＦＥＴ４０および４１）に供給されるが、しかし作動していない高圧側だけが、信号をピンＧ１またはピンＧ２に転送することができる。

本発明の（各脚の）新規のシュート・スルー保護回路は、低圧側ＭＯＳＦＥＴ４０および４１と高圧側ＭＯＳＦＥＴ３１および３２の間の切替え時間の差をそれぞれ利用する。それ故、各高圧側ＭＯＳＦＥＴ３１および３２は、Ｖ_ＣＣより高いゲート電圧を入手するために従来の充電ポンプを備える。これらの充電ポンプは、図９の回路内に直結している低圧側ＭＯＳＦＥＴのオン／オフ時間と比較した場合、高圧側ＭＯＳＦＥＴのオン／オフ時間を長くする。それ故、ＩＮ１［またはＩＮ２］が高く設定された場合には、ピンＧ１に供給される信号は、充電ポンプ回路が、対応する高圧側ＭＯＳＦＥＴ３１をオンした時間より十分前に、直ちにＭＯＳＦＥＴ４０をオフにする。それ故、ＭＯＳＦＥＴ３１と４０との間にはシュート・スルー経路は形成されない。同様に、ＩＮ１のところの信号が低く設定された場合には、高圧側スイッチ３１はゆっくりとオフになるが、低圧側ＭＯＳＦＥＴ４０は、コンパレータ９６が監視した電圧Ｖ_ＤＳが２ボルトに下がり、その静的オン状態戻るまで、オン状態に戻ることはできない。

それ故、図９の新規の回路は、簡単な構造の自己適応むだ時間回路を形成する。本質的には、Ｒ−Ｓフリップフロップ９５およびコンパレータ９６は、高圧側ＭＯＳＦＥＴ３１をオンにするために、ＩＮ１（または同様に［ＩＮ２］）のところの要求を記憶する。また、コンパレータは完全にオフ［例えば、（Ｍ１−ＧＮＤ）＜２Ｖ］になった場合に、メモリをリセットする。

図１０は、パッケージ３３内のＩＣに内蔵されている新規のソフトスタート回路を示す。

より詳細に説明すると、図１０は、図８の抵抗９０およびコンデンサ９１、および図７の発振器７０およびコンパレータ７１を示す。抵抗９０およびコンデンサ９１は、回路基板上の外部のアクセスできる位置に搭載されているので、上記抵抗９０およびコンデンサ９１は、必要に応じて上記のＲＣ時定数を変更するために、別の値のデバイスと交換することができる。図１０は、パッケージ３３のＶ_ＲＣピン、ＳＳピンおよびＧＮＤピンも示す。

図１０の回路は、回路をスタートさせるためのパルス幅変調（ＰＷＭ）信号を発生する。発振器７０は、約１ボルトから約４ボルトの間で発振する約２０ｋＨｚの鋸歯出力を生成する。この鋸歯出力は、ＳＳピンのところの電圧と比較され、その結果、ＳＳピンは、０％（ＳＳが１Ｖより低い場合）から１００％（ＳＳが４ボルトより高い場合）にデューティサイクルを駆動する。

図に示すように、マイクロコントローラまたはプログラムで制御しなくても、コンパレータ７１のパルス持続出力は次第に増大する。ＳＳピンは、通常、ＲＣピンにより電力の供給を受けるＲＣネットワーク９０、９１の中点に位置する。最後に、Ｈブリッジをオフにした状態で、ＳＳピンを低レベルにリセットしこのレベルに保持するために、放電回路１０１が実施される。

動作中、ＩＮ１ピンが高レベルに設定されると、低圧側ＭＯＳＦＥＴ４０がオフになり、その後で、すでに説明したように、高圧側ＭＯＳＦＥＴ３１がオンになり、放電回路１０１が解放される。ＳＳピンのところの電圧はゆっくりと増大し、その結果、低圧側ＭＯＳＦＥＴの作動していない脚のゲートのところのデューティサイクルの変動（ＰＷＭ信号）が平滑になる。それ故、直流モータ３０から見た切替え波形のデューティサイクルは、０％から１００％に増大し、モータ・シャフト上の負荷への応力を含まないランプアップができる。

ソフトスタート・シーケンスの全切替え期間は、ＲＣ回路９０、９１の時定数の１〜４倍である。Ｈブリッジの導通がストップすると、コンデンサ９１は抵抗１０５（５０Ω）を通して放電する。コンデンサ９１は、任意の新しい始動の前に、完全に放電しなければならない。さらに、モータ３０のシャフト上の負荷は、新しい始動シーケンスを要求する前に、完全に停止しなければならない。ソフトスタートの期間は、種々の用途の場合、直流モータの特性、負荷、摩擦などにより変化する。その場合、突入電圧制限とソフトスタート期間との間で折り合いがつけられる。ＲＣの値は、（全トルク始動の場合の）ソフトスタート期間が時定数Ｔａｕの１０倍である非常にスムーズなスタートから、低慣性、低トルク始動用の時定数Ｔａｕの２倍のスタートに変えることができる。

図１１は、図７のＩＣ論理制御回路６５の一部と、ＤＧ、ＩＮ１およびＩＮ２ピンを示す。

上記回路は、Ｖ_ＣＣに接続していて、Ｖ_ＣＣが、例えば、４ボルトより下がった場合に、ＭＯＳＦＥＴ３１および３２がオンになるのを防止するために、ゲート１２１および１２２をオフにする、ヒステリシス不足電圧ロックアウト回路１２０を含む。ゲート１２１、１２２は、自動リセットを行うことができる５ボルトにＶ_ＣＣが上昇するまで、作動が禁止される。

図１１は、またゲート１２３、ヒステリシス素子１２４、１２５、およびＩＮ１およびＩＮ２がゼロの場合に、（例えば、５０マイクロアンペア以下）低電力消費モードに全ＩＣを切替えるインバータ１２６、１２７を含むスリープ・モード回路も示す。両方の低圧側ＭＯＳＦＥＴ４０および４１が、スリープ・モード中オンのままであることに留意されたい。

図１１に示すように、ＩＮ１およびＩＮ２の両方が高レベルである場合、さらに非制動モードが追加される。

最後に、Ｈブリッジがオフである場合に、制動がかかっていてもいなくても、ゲート１２８のところに、充電／放電リセット信号（リセットＲＣ）が発生する。ＤＧピンの解放コレクタ出力は、内部の高圧側スイッチ状態により能動状態になる。

高圧側スイッチ３１および３２は、好適には、電流および熱感知機能を有するＩＰＳ（インテリジェント電力スイッチ）であることが好ましい。これらのデバイスは、ダイの温度を測定するために、横に配置されている熱監視素子を含む電流感知を含む標準垂直伝導ＭＯＳＦＥＴを使用することができる。より詳細に説明すると、スイッチ３１および３２は、充電ポンプ、過電流保護（停止タイプ）状態フィードバックおよび能動クランプ機能を含む共同パックまたは集積回路を特徴とする。能動クランプ機能は、自動負荷ダンプ状態のようなある種の異常状態の際に役に立つ場合がある。

図１２は、その保護回路を含むＭＯＳＦＥＴ３１およびＭＯＳＦＥＴ３２を示す。それ故、任意の所望のタイプの温度感知デバイス１３０は、コンパレータ１３０ａに出力を供給する。温度がしきい値の値θｔｈを超えると、出力がゲート１３１および１３２に供給される。ＭＯＳＦＥＴ３１用の電流ミラー回路１３３、１３４、およびＭＯＳＦＥＴ３２用の電流ミラー回路１３５および１３６を含む、電流監視回路は、それぞれコンパレータ１３８および１３９に入力を供給し、これらコンパレータは測定した電流をしきい値の値と比較し、電流が基準値を超えた場合には、それぞれ信号をＯＲゲート１３１および１３２に供給する。

ゲート１３８または１３９からの出力は、それぞれＲＳフリップフロップ１４０および１４１に接続され、これらフリップフロップを動作させる。これにより、出力ｓｔ１またはｓｔ２が発生し、これら出力は図１１のＤＧピンに結合される。

図１２は、さらに、それぞれＭＯＳＦＥＴ３１および３２用のドライバおよび充電ポンプ回路１５０および１５１を示す。これらのドライバおよび充電ポンプ回路も、フリップフロップ１４０および１４１の動作による測定電流故障または熱故障により動作不能になり、ブリッジの電流停止または熱停止を起こす。しかし、低圧側ＭＯＳＦＥＴ４０および４１は、リセット条件が満たされるまでオンのままであることに留意されたい。

ＭＯＳＦＥＴ３１および３２は、同時に熱を発散することができなければならないので（一方はオン、他方は自由に動作するので）、ＭＯＳＦＥＴ３１、３２のどちらかの接合部温度が、例えば１６５℃を超えるや否や、温度保護回路１３０、１３０ａはラッチオフし、故障状態が上記のようにＤＧピンに転送される。ＩＮ１およびＩＮ２が、例えば、５０マイクロ秒のような最短時間低レベルになると、保護回路はリセットされる。

上記機能のために、図８に示すように、本発明のデバイスは直流アクチュエータ用途に特に適している。それ故、本発明のデバイスは、直流モータ３０を短絡する「スリープ・モード」（制動モードの場合、ＩＮ１もＩＮ２も低レベルになる）を供給し、回路を何も追加しなくても両方向の動作に対してソフト・スイッチング・ランプを供給する。モータ・ワイヤ間が短絡した場合、または任意のモータ・ワイヤとアース間が短絡した場合、電流停止によりアプリケーションが保護される。さらに、低圧側ＭＯＳＦＥＴ４０および４１が十分に冷却された場合には、全Ｈブリッジが過度に高い温度から保護される。

本発明は、また、新規のレイアウトおよび熱制御要件を実行する。それ故、図１２の場合には、温度センサ１３０は、その接合部の温度が、例えば１６５℃のような所定の値に達した場合には、適当な高圧側スイッチ３１および３２をラッチオフする。この保護装置は、ＭＯＳＦＥＴ４０および４１の接合部の温度は、いつでも高圧側ＭＯＳＦＥＴのそれよりも低いと仮定する。

低圧側デバイス４０、４１が要求する前に、高圧側デバイス３１、３２に応じて確実に熱停止を行う誤差の十分な余裕は、低圧側の温度上昇ΔＴが、高圧側デバイスのそれの半分でなければならないことが分かっている。すなわち、下式のようになる。
Ｒ_{ＤＳ（ＯＮ）}ＬＳ・Ｒｔｈｊａｌｓ＜１／２［Ｒ_{ＤＳ（ＯＮ）}ＨＳ・Ｒｔｈｊａｈｓ］
ここで、
Ｒ_{ＤＳ（ＯＮ）}ｌｓは、低圧側ＭＯＳＦＥＴ４０、４１のオン抵抗であり、
Ｒ_{ＤＳ（ＯＮ）}ｈｓは、高圧側ＭＯＳＦＥＴ３１、３２のオン抵抗であり、
Ｒｔｈｊａｌｓは、低圧側ＭＯＳＦＥＴ４０、４１の周囲熱抵抗への接合部であり、
Ｒｔｈｊａｈｓは、高圧側ＭＯＳＦＥＴ３２、３３の周囲熱抵抗への接合部である。

Ｒｔｈｊａは、パッケージングおよびこのＭＯＳＦＥＴを収容するヒートシンクに依存することに留意されたい。銅のリードフレームを使用した場合、熱的および電気的性能が最も優れている。ＰＣＢを使用する場合には、ＰＣＢサポートまたはＭＯＳＦＥＴ用の他のサポート上に適当な銅のプレートを使用することにより、または適当な熱拡散装置を使用することにより、また適当に設計した接続ピンまたは他の手段を通して熱を除去することによりＲｔｈｊａを低減することができる。

本発明の完全に保護されたＨブリッジドライバの一例として、直流モータを駆動するために、下記の特性を有した回路を使用した。
Ｒ_ＤＳＯＮ − １２ｍΩ
Ｖ_ＣＣ − ５．５〜３５Ｖ
８５℃周囲温度のＩ_ＣＯＮＴ − ６．０アンペア
Ｉ_{ＳＨＵＴＤＯＷＮ} − ３０アンペア
動作周波数 − ２０ｋＨｚ

それを超えた場合にドライバが破損する恐れがあり、耐えることができる限界である絶対最大定格は下記の通りである。この場合、電圧はＧＮＤピンに対するものであり、２５℃の周囲温度の場合の物であり、（２）が付いている記号はＭ２出力に対するものである。

デバイスの熱特性は下記の通りである。

通常の動作条件は下記の通りである。

最後に、Ｔｊ＝２５℃およびＶｃｃ＝１４Ｖの場合の静電気特性を示す。

図１３は、すでに説明したソフトスタート・シーケンスを示すタイミング図である。図１３の３本の線は、共通の時間ベースｔ上のＩＮ１（またはＩＮ２）ピン、ＳＳピン、および［Ｍ１−Ｍ２］（Ｍ１＋Ｍ２）ピンのところの電圧である。Ｍ１ピンのところのデューティサイクル変調は、ＳＳピンのところの電圧の増大に追随し、Ｔｓｓの変調周期は約１〜４ＲＣ（時定数）に設定してある。

図１４は、ＩＮ１またはＩＮ２およびＭ１またはＭ２のところの図１２の能動クランプに対する能動クランプ電圧、および共通の時間ベース上のＭ１またはＭ２ピンのところの電流を示す。

図１５は、ＩＮ１またはＩＮ２ピン、ＤＧピン、Ｍ１またはＭ２ピンのところの新規の保護スキーム・タイミング図（電流波形）および共通の時間ベース上の仮定Ｔｊを示す。ＩＭ１またはＴｊが停止値になると、ブリッジはオフになる。

図１６および図１７は、共通の時間ベース上のＩＮ１ピンおよびＭ１ピンのところのオンおよびオフ条件を示し、すでに使用した種々の用語を定義する。

図１８は、ＩＮ１ピン、ＩＮ２ピン、ＳＳピン、Ｍ１およびＭ２ピンのところのモータ電流対電圧のタイミング図である。Ｍ１およびＭ２ラインは、動作のソフトスタート・シーケンスを示し、制動モードは、Ｍ１およびＭ２ピンをアースした状態のものであり、スタンバイ・モードは、Ｍ１およびＭ２ピンを開放した（ハイ）状態のものである。

特定の実施形態を参照しながら本発明を説明してきたが、当業者であれば、多くの他の変更、修正および他の使用方法をすぐに思い付くだろう。それ故、好適には、本明細書内の特定の説明により本発明を制限しないことが好ましい。

本発明のＨブリッジ回路およびこれにより駆動される直流モータの図面である。 本発明の新規の高圧側ドライバ・パッケージの断面図である。 １つのパッケージ内に４つすべてのＭＯＳＦＥＴが位置するパッケージのもう１つの実施形態の断面図である。 図１Ａの高圧側ＭＯＳＦＥＴおよびＩＣを配置するための好適なトポロジーの平面図である。 導電リードフレーム・サポートが位置する、図１Ａの断面図類似の断面図である。 図１の低圧側パッケージのうちの１つの斜視図である。 図２の平面図である。 図１Ａのパッケージの斜視図である。 図４の平面図である。 図２、図３、図４および図５のパッケージと一緒に実行した図１の回路である。 制御ＩＣおよび他の制御回路を含む、図２の高圧側パッケージの回路図である。 ソフトスタート回路用の特定の負荷回路およびＲＣタイミング回路を示す、図６の回路類似の図面である。 制御ＩＣ内のシュート・スルー保護回路の一部である。 ソフトスタート回路の一部である。 スリープ・モードおよびＲＣリセット用の論理制御の一部である。 ＩＣ制御装置内の停止回路の一部である。 図１〜図１２の回路の種々の動作特性示す。 図１〜図１２の回路の種々の動作特性示す。 図１〜図１２の回路の種々の動作特性示す。 図１〜図１２の回路の種々の動作特性示す。 図１〜図１２の回路の種々の動作特性示す。 図１〜図１２の回路の種々の動作特性示す。

符号の説明

２０…支持回路基板
２１，２２…銅のコーティング
２３，２４…ドレーン電極
２７，２８…ソース電極
３０…モータ
３１，３２…ＭＯＳＦＥＴ
３３，４２，４３…パッケージ
４０，４１…ＭＯＳゲート制御デバイス

Claims (4)

1. 電気的負荷を駆動するためのＨブリッジドライバであって、前記Ｈブリッジドライバが、第１および第２の高圧側ＭＯＳＦＥＴ、および第１および第２の低圧側ＭＯＳＦＥＴデバイスを備え、前記各ＭＯＳＦＥＴが、それぞれドレーン電極、ソース電極および制御電極を有し、前記高圧側ＭＯＳＦＥＴのドレーン電極および前記低圧側ＭＯＳＦＥＴのソース電極が、電力入力端子に接続していて、前記第１および第２の高圧側ＭＯＳＦＥＴの前記ソース電極が、出力ブリッジ端子を形成する第１および第２のノードのところで、前記第１および第２の低圧側ＭＯＳＦＥＴのドレーン電極にそれぞれ接続していて、さらに、前記高圧側および低圧側ＭＯＳＦＥＴの動作を制御するための制御ＩＣを備え、前記制御ＩＣが、外部ブリッジ制御回路からの入力制御信号を受信するために接続することができる入力端子と、前記高圧側ＭＯＳＦＥＴの前記制御電極に接続している出力端子とを有し、さらに、前記第１および第２の高圧側ＭＯＳＦＥＴおよび前記ＩＣを支持するための導電性支持プレートと、前記第１および第２の高圧側ＭＯＳＦＥＴおよび前記ＩＣを囲んでいる共通の絶縁ハウジングと、前記ハウジングから延びる接続ピンとを備え、
   前記低圧側ＭＯＳＦＥＴは、各々が別々の個別パッケージ内に収容され、前記ＩＣが、前記第１および第２の高圧側ＭＯＳＦＥＴの伝導状態に従って、前記低圧側ＭＯＳＦＥＴを駆動するための低圧側ドライバ回路を含み、第１および第２の低圧側接続ピンが、前記ハウジングを通して、前記低圧側ドライバから前記低圧側ＭＯＳＦＥＴの前記制御電極に接続するために延びていることを特徴とするＨブリッジドライバ。
2. 前記負荷が、前記第１および第２のノードに接続しているモータであることを特徴とする請求項１に記載のＨブリッジドライバ。
3. 前記接続ピンが、前記第１および第２の高圧側ＭＯＳＦＥＴの各制御電極に接続しているＩＮ１ピンおよびＩＮ２ピンと、前記電力入力端子に接続しているＶ_ｃｃピンおよびＧＮＤピンと、前記第１および第２のノードにそれぞれ接続しているＭ１およびＭ２ピンとを含むことを特徴とする請求項１に記載のＨブリッジドライバ。
4. 電気的負荷を駆動するためのＨブリッジドライバであって、前記Ｈブリッジドライバが、第１および第２の高圧側ＭＯＳＦＥＴ、および第１および第２の低圧側ＭＯＳＦＥＴデバイスを備え、前記各ＭＯＳＦＥＴが、それぞれドレーン電極、ソース電極および制御電極を有し、前記高圧側ＭＯＳＦＥＴのドレーン電極および前記低圧側ＭＯＳＦＥＴのソース電極が、電力入力端子に接続していて、前記第１および第２の高圧側ＭＯＳＦＥＴの前記ソース電極が、出力ブリッジ端子を形成する第１および第２のノードのところで、前記第１および第２の低圧側ＭＯＳＦＥＴのドレーン電極にそれぞれ接続していて、さらに、前記高圧側および低圧側ＭＯＳＦＥＴの動作を制御するための制御ＩＣを備え、前記制御ＩＣが、外部ブリッジ制御回路からの入力制御信号を受信するために接続することができる入力端子と、前記高圧側ＭＯＳＦＥＴの前記制御電極に接続している出力端子とを有し、さらに、前記第１および第２の高圧側ＭＯＳＦＥＴおよび前記ＩＣを支持するための導電性支持プレートと、前記第１および第２の高圧側ＭＯＳＦＥＴおよび前記ＩＣを囲んでいる共通の絶縁ハウジングと、前記ハウジングから延びる接続ピンとを備え、
   前記第１および第２の低圧側ＭＯＳＦＥＴが、それぞれ前記第１および第２の高圧側ＭＯＳＦＥＴの頂部に搭載されていて、前記低圧側ＭＯＳＦＥＴが前記ハウジング内に収容されていることを特徴とするＨブリッジドライバ。

Images