JP6962219B2 - インバータ保護回路 - Google Patents

インバータ保護回路 Download PDF

Info

Publication number
JP6962219B2
JP6962219B2 JP2018014509A JP2018014509A JP6962219B2 JP 6962219 B2 JP6962219 B2 JP 6962219B2 JP 2018014509 A JP2018014509 A JP 2018014509A JP 2018014509 A JP2018014509 A JP 2018014509A JP 6962219 B2 JP6962219 B2 JP 6962219B2
Authority
JP
Japan
Prior art keywords
voltage
heating
zener diode
inverter
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018014509A
Other languages
English (en)
Other versions
JP2019134583A (ja
Inventor
悦申 伊藤
将太 関口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Aisin Corp
Original Assignee
Aisin Seiki Co Ltd
Aisin Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Aisin Seiki Co Ltd, Aisin Corp filed Critical Aisin Seiki Co Ltd
Priority to JP2018014509A priority Critical patent/JP6962219B2/ja
Publication of JP2019134583A publication Critical patent/JP2019134583A/ja
Application granted granted Critical
Publication of JP6962219B2 publication Critical patent/JP6962219B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Inverter Devices (AREA)

Description

本発明は、直流と交流との間で電力を変換するインバータを構成するスイッチング素子をサージ電圧から保護するインバータ保護回路に関する。
特開2016−12807号公報には、出力トランジスタ(M1)を静電気放電(ESD:Electric Static Discharge)などによるサージから保護するために、ツェナーダイオード(ZD1)及びダイオード(D1)を有するアクティブクランプ回路(22)を備えた出力回路(16)が開示されている(図2、[0041]−[0042]等)。尚、背景技術において括弧内の符号は参照する文献のものである。例えば、出力トランジスタ(M1)がオフ状態の際に、出力トランジスタ(M1)に接続された外部端子(T2)にサージが加わると、外部端子(T2)の電圧レベルが急激に上昇する。この電圧上昇によってツェナーダイオード(ZD1)が逆降伏すると、ツェナーダイオード(ZD1)及び順方向接続されたダイオード(D1)を通って電流が流れ、さらに、抵抗(R1)等(トランジスタ(M3)がオン状態であればトランジスタ(M3)及び抵抗(R2)も含む)を介して基準電位(GND)まで電流が流れる。その結果、ダイオード(D1)のカソードに接続されている出力トランジスタ(M1)のゲート端子の電圧がクランプされて出力トランジスタ(M1)がオン状態に遷移する。外部端子(T2)に加わるサージ電圧(電流)はオン状態の出力トランジスタ(M1)を介して外部端子(T4(=GND))に流れるため、出力トランジスタ(M1)がサージから保護される。
ところで、図9に示すように、ツェナーダイオードの逆降伏電圧は、温度によって変動する。また、サージ保護のためのツェナーダイオードの逆降伏電圧は、個体差等によってバラツキがある。逆降伏電圧の中央値をVtypとすると、最大値Vmax及び最小値Vminと中央値をVtypとの間には、それぞれ“δV”の差がある。また、ツェナーダイオードの逆降伏電圧は、ツェナーダイオードを流れる電流によっても変動し、電流が大きくなると逆降伏電圧も大きくなる傾向がある。ツェナーダイオードに流れる電流の大きさは、サージの状態によって異なるため、想定されるサージに応じた電流の大きさに相当する変動分“Vz”も考慮する必要がある。これら個体差、温度、電流を考慮すると逆降伏電圧の変動幅(クランプ電圧の変動幅)ΔVは、図9に示すように大きなものとなる。
ここで、保護対象となるスイッチング素子(例えば上述した出力トランジスタ(M1)など)の耐圧から、変動幅ΔVを減じた電圧が、当該スイッチング素子に印加されるシステム電圧よりも低い場合には以下のような問題が生じる可能性がある。例えば、低温時において、保護対象となるスイッチング素子に高いシステム電圧が印加されている状態では、サージが発生していなくても、ツェナーダイオードが逆降伏し、スイッチング素子が意図せずにオン状態となる可能性があると共に、ツェナーダイオードに大きな電流が流れ続けてツェナーダイオードの寿命を低下させるおそれがある。
例えば、直流と交流との間で電力を変換するインバータを構成するスイッチング素子をサージ電圧から保護するインバータ保護回路は、上述したようなツェナーダイオードを有するアクティブクランプ回路を用いて構成する場合がある。近年は、交流の回転電機を駆動するなど、大きな交流電力が要求される場合も多く、スイッチング素子に印加されるシステム電圧(直流側の電圧)が高くなり、スイッチング素子の耐圧に対する余裕が小さくなる傾向がある。このため、使用範囲におけるクランプ電圧の変動幅ΔVは小さい方が好ましい。
特開2016−12807号公報
上記背景に鑑みて、クランプ電圧の変動幅を低減して、適切にスイッチング素子をサージ電圧から保護できるインバータ保護回路を提供することが望まれる。
上記に鑑みた、直流と交流との間で電力を変換するインバータを構成するスイッチング素子をサージ電圧から保護するインバータ保護回路は、1つの態様として、前記スイッチング素子の正極側端子と制御端子との間に接続されるツェナーダイオードと、前記ツェナーダイオードを加熱する加熱部と、を備える。
ツェナーダイオードの逆降伏電圧は、温度によって変動し、温度が低くなるほど電圧が小さくなる。つまり、スイッチング素子の正極側端子と制御端子との間にツェナーダイオードを接続して構成されたアクティブクランプ回路のクランプ電圧も、温度が低くなるほど小さくなる。本構成によれば、加熱部によってツェナーダイオードを加熱することによって、クランプ電圧の低下を抑制することができる。つまり、温度に依存したクランプ電圧の変動幅を小さくすることができる。このように、本構成によれば、クランプ電圧の変動幅を低減して、適切にスイッチング素子をサージ電圧から保護できるインバータ保護回路を提供することができる。
インバータ保護回路のさらなる特徴と利点は、図面を参照して説明する実施形態についての以下の記載から明確となる。
インバータ及びインバータ保護回路の一例を示す模式的回路ブロック図 基板におけるインバータ及びその制御回路の配置の一例を示す平面図 基板の第1面から見たダイオード実装領域の一例を示す平面図 基板の第1面から第2面を見た発熱素子実装領域の一例を示す透視平面図 ダイオード実装領域及び発熱素子実装領域を含む基板の断面図 ダイオード実装領域及び発熱素子実装領域を含むビルドアップ基板の断面図 基板の第1面の他の構成例を示す平面図 基板の第2面の他の構成例を示す第1面側からの透視平面図 クランプ電圧の変動幅を示す特性図
以下、インバータ保護回路の実施形態を図面に基づいて説明する。図1の模式的回路ブロック図は、保護回路1(インバータ保護回路)を含むインバータ30を中核としたインバータ駆動装置を示している。図1に示すように、インバータ駆動装置は、インバータ30を構成するスイッチング素子3のスイッチング制御信号を生成してインバータ30を駆動制御するインバータ制御装置(INV-CTRL)10、インバータ制御装置10からインバータ30へスイッチング制御信号を中継するドライブ回路(DRV)20、インバータ30を構成するスイッチング素子3ごとに設けられるドライブ回路20にそれぞれ独立して電力を供給する駆動電源回路(PW)7を備えている。
本実施形態では、インバータ30は、正極P及び負極Nの電位を有する直流電源9と、不図示の交流機器(例えば回転電機やコンプレッサー、ポンプ等)に接続され、直流と複数相(ここでは3相)の交流との間で電力を変換する。交流機器が、車両の車輪を駆動する回転電機の場合、直流電源9の電源電圧は、数百ボルト(400〜600ボルト)である。尚、直流電源9は、ニッケル水素電池やリチウムイオン電池などの二次電池(バッテリ)や、電気二重層キャパシタ二次電池などの電池のみではなく、これら電池の電圧を昇圧する直流コンバータが含まれていてもよい。また、インバータ30と直流電源9との間には、インバータ30の直流側の正負両極間電圧(直流リンク電圧Vdc)を平滑化する平滑コンデンサ(直流リンクコンデンサ4)が備えられている。
インバータ30は、複数のスイッチング素子3を有して構成される。スイッチング素子3には、IGBT(Insulated Gate Bipolar Transistor)やパワーMOSFET(Metal Oxide Semiconductor Field Effect Transistor)やSiC−MOSFET(Silicon Carbide - Metal Oxide Semiconductor FET)やSiC−SIT(SiC - Static Induction Transistor)、GaN−MOSFET(Gallium Nitride - MOSFET)などのパワー半導体素子を適用すると好適である。図1に示すように、本実施形態では、スイッチング素子3としてIGBTを例示している。
インバータ30は、よく知られているように複数相(ここでは3相)のそれぞれに対応する数のアーム3Aを有するブリッジ回路により構成される。つまり、図1に示すように、インバータ30の直流正極側と直流負極側との間に2つのスイッチング素子3(上段側スイッチング素子31,下段側スイッチング素子32)が直列に接続されて1つのアーム3Aが構成される。3相交流の場合には、この直列回路(1つのアーム3A)が3回線(3相)並列接続される(U相アーム3U、V相アーム3V、W相アーム3W)。また、各スイッチング素子3には、負極から正極へ向かう方向(下段側から上段側へ向かう方向)を順方向として、並列にフリーホイールダイオード35が備えられている。
インバータ30の各スイッチング素子3をスイッチング制御するインバータ制御装置10は、マイクロコンピュータ等の論理回路を中核部材として構築されている。インバータ制御装置10の電源電圧は、例えば5ボルトや3.3ボルトである。交流機器が車輪を駆動する回転電機であり、直流電源9が数百ボルトの高圧電源であるような場合、車両には、直流電源9の他に、直流電源9とは絶縁され、直流電源9よりも低電圧の電源である低圧直流電源(不図示)も搭載されている。低圧直流電源の電源電圧は、例えば12〜24[V]である。低圧直流電源は、インバータ制御装置10に例えば電圧を調整するレギュレータ回路等を介して電力を供給する。
図1に示すように、インバータ30を構成する各スイッチング素子3の制御端子(IGBTやFETの場合はゲート端子)は、ドライブ回路20を介してインバータ制御装置10に接続されており、それぞれ個別にスイッチング制御される。上述したように、直流電源9に接続される高圧系回路と、マイクロコンピュータなどを中核とするインバータ制御装置10などの低圧系回路とは、動作電圧(回路の電源電圧)が大きく異なる。このため、ドライブ回路20は、各スイッチング素子3に対する駆動信号(スイッチング制御信号)の駆動能力(例えば電圧振幅や出力電流など、後段の回路を動作させる能力)をそれぞれ高めて中継する。ドライブ回路20は、例えばフォトカプラやトランスなどの絶縁素子やドライバICを利用して構成される。
上述したように、ドライブ回路20に駆動電力を供給するために、駆動電源回路7が設けられている。駆動電源回路7は、例えば、絶縁トランスを用いて構成されている。図1では一部省略しているが、インバータ30の6つのスイッチング素子3に対応した6つのドライブ回路20に対応して、駆動電源回路7も6つ備えられている。6つの駆動電源回路は、それぞれ電気的に絶縁されたフローティング電源である(V1,V2,V3,V4,V5,V6)。尚、仕様上の電圧値は、“V1〜V6”の6つ全て同じである。但し、下段側のスイッチング素子3に対応する駆動電源回路7は、スイッチング素子3の負極側電位が共通であるため、同一の電源であってもよい。
図2は、保護回路1を含むインバータ30、インバータ制御装置10、ドライブ回路20、駆動電源回路7を含むインバータ駆動装置が構成された基板5のレイアウトの一例を示している。インバータ30を構成する各スイッチング素子3は、互いに絶縁されたスイッチング素子実装領域E1に実装される。本実施形態では、基板5にはスイッチング素子実装領域E1が6つ設けられている。また、基板5には、インバータ制御装置10を含む制御回路が実装される制御回路実装領域E3も設けられている。スイッチング素子実装領域E1は上述した高圧系回路の実装領域であり、制御回路実装領域E3は上述した低圧系回路の実装領域である。このため、スイッチング素子実装領域E1と、制御回路実装領域E3との間には、絶縁領域E4が設けられている。また、隣接するスイッチング素子実装領域E1の間にも絶縁領域E4が設けられている。
上述したように、ドライブ回路20は、インバータ制御装置10とインバータ30(スイッチング素子3)との間でスイッチング制御信号を中継する。このため、ドライブ回路20は、絶縁領域E4を跨ぎ、スイッチング素子実装領域E1と制御回路実装領域E3とに亘って基板5に実装されている。同様に、駆動電源回路7も、絶縁領域E4を跨ぎ、スイッチング素子実装領域E1と制御回路実装領域E3とに亘って基板5に実装されている。ドライブ回路20及び駆動電源回路7は、スイッチング素子実装領域E1に属する部分と、制御回路実装領域E3に属する部分とを有する。本実施形態では、特に、スイッチング素子実装領域E1においてドライブ回路20が実装される領域を保護回路実装領域E2と称する。後述するように、この領域には、保護回路1の一部が実装される。
ところで、一般的に半導体素子は静電気などに起因するサージに対して注意が必要である。インバータ30を構成するスイッチング素子3も半導体素子であり、サージへの対策が施されている。本実施形態では、図1に示すように、ツェナーダイオードDZを用いたアクティブクランプ回路を有する保護回路1が各スイッチング素子3に備えられている。具体的には、保護対象のスイッチング素子3の正極側端子(コレクタ端子/ドレイン端子)にツェナーダイオードDZのカソード端子が接続され、ツェナーダイオードDZのアノード端子に逆流防止ダイオードDRのアノード端子が接続され、逆流防止ダイオードDRのカソード端子が電流制限抵抗R3を介して当該保護対象のスイッチング素子3の制御端子(ゲート端子)に接続されている。
保護対象のスイッチング素子3がオフ状態のときに、当該スイッチング素子3にサージが加わり、正極側端子(コレクタ端子/ドレイン端子)の電位が上昇すると、ツェナーダイオードDZが逆降伏し、ツェナーダイオードDZに電流が流れる。逆流防止ダイオードDRは、ツェナーダイオードDZからスイッチング素子3の制御端子(ゲート端子)への方向を順方向として接続されているので、逆流防止ダイオードDR及び電流制限抵抗R3を介して電流が流れ、スイッチング素子3の制御端子(ゲート端子)の電位が上昇する。これにより、保護対象のスイッチング素子3がオフ状態からオン状態へ遷移し、サージにより発生した電流は、保護対象のスイッチング素子3を介して流れる。その結果、サージ電圧は減少し、スイッチング素子3が保護される。尚、サージ電圧が低下すると、ツェナーダイオードDZが非通電状態となり、スイッチング素子3の制御端子(ゲート端子)の電位も低下して、保護対象のスイッチング素子3は再びオフ状態となる。
このように、ツェナーダイオードDZの逆降伏を利用して、クランプ電圧を生じさせるアクティブクランプ回路を構成してスイッチング素子3の制御端子(ゲート端子)を制御すること(アクティブゲートクランプ)によって、スイッチング素子3を適切にサージ等による過電圧から保護することができる。しかし、図9に示すように、ツェナーダイオードの逆降伏電圧は、温度によって変動する。また、サージ保護のためのツェナーダイオードの逆降伏電圧は、個体差等によってバラツキがある。逆降伏電圧の中央値をVtypとすると、最大値Vmax及び最小値Vminと中央値をVtypとの間には、それぞれ“δV”の差がある。また、ツェナーダイオードの逆降伏電圧は、ツェナーダイオードを流れる電流によっても変動し、電流が大きくなると逆降伏電圧も大きくなる傾向がある。ツェナーダイオードに流れる電流の大きさは、サージの状態によって異なるため、想定されるサージに応じた電流の大きさに相当する変動分“Vz”も考慮する必要がある。これら個体差、温度、電流を考慮すると逆降伏電圧の変動幅(クランプ電圧の変動幅)ΔVは、図9に示すように大きなものとなる。
ここで、保護対象となるスイッチング素子3の耐圧から、変動幅ΔVを減じた電圧が、当該保護対象のスイッチング素子3に印加されるシステム電圧よりも低い場合を考える。例えば、“δV”を20ボルト、“Vz”を50ボルトとして温度変化を考慮したクランプ電圧の変動幅ΔVを210ボルトとし、スイッチング素子3の耐圧を700ボルトとした場合、システム電圧(直流リンク電圧Vdc)が450ボルト程度であれば問題はない。しかし、システム電圧(直流リンク電圧Vdc)が500ボルトを超えると、低温時においてツェナーダイオードDZが逆降伏する可能性がある。その結果、スイッチング素子3が意図せずにオン状態となる可能性があると共に、ツェナーダイオードDZに大きな電流が流れ続けてツェナーダイオードの寿命を低下させるおそれがある。特に車両の車輪の駆動力源となる回転電機を駆動するような用途では、出力トルクを高くするために、システム電圧を高くすることが求められるようになっている。保護回路1がボトルネックとなって、出力トルクが制限されることは好ましくない。また、逆降伏電圧のバラツキが少ない素子や、温度特性に優れた素子を選択すると製品コストを上昇させる可能性がある。
このため、本実施形態の保護回路1は、ツェナーダイオードDZを加熱する加熱部(加熱用抵抗器R1)を備える。図9を参照して上述したように、ツェナーダイオードの逆降伏電圧は、温度によって変動し、温度が低くなるほど電圧が小さくなる。つまり、アクティブクランプ回路のクランプ電圧も、温度が低くなるほど小さくなる。加熱部(加熱用抵抗器R1)によってツェナーダイオードDZを加熱することによって、クランプ電圧の低下を抑制することができる。つまり、図9に示すように、温度を“T1”まで上昇させることによって、温度に依存したクランプ電圧の変動幅ΔVを、“ΔV2”まで減少させることができる。
尚、本実施形態では加熱部として加熱用抵抗器R1(例えば1[W]等の高電力・数百[Ω]以下の低抵抗値)を用いる形態を例示している。しかし、電熱線など、他の発熱素子を用いることを妨げるものではない。
ところで、常に加熱用抵抗器R1がツェナーダイオードDZを加熱すると、低温時ではなく加熱を必要としない場合に、電力を不必要に消費することになる。従って、本実施形態の保護回路1は、加熱制御部12を設け、加熱制御部12が、温度に基づいて加熱用抵抗器R1による加熱を行うか否かを制御する。図1に示すように、加熱制御部12は、温度を検出する温度センサとしてのサーミスタRSと、加熱を行うか否かの制御の中核となる制御用スイッチング素子Q1(ここではnチャネルFET)とを備える。制御用スイッチング素子Q1は、サーミスタRSの検出結果に基づいて、予め規定された設定温度以下の場合に加熱を行うように加熱用抵抗器R1を制御する。
本実施形態では、サーミスタRSは、NTCサーミスタ(Negative Temperature Coefficient Thermistor)であり、温度が低いほど抵抗値が高くなる。サーミスタRSは、駆動電源回路7の正極(“V1”等)側に分圧抵抗器R2が接続され、負極(それぞれのグラウンド)側にサーミスタRSが接続される形で、分圧抵抗器R2と直列接続されている。低温時には、サーミスタRSの端子間電圧が高くなり、負極(グラウンド)に対する、分圧抵抗器R2とサーミスタRSとの分圧点の電位が高くなる。尚、回路構成を変更することによって、サーミスタRSとしてPTCサーミスタ(Positive Temperature Coefficient Thermistor)を用いることも可能である。詳細な説明は省略する。
加熱用抵抗器R1は、駆動電源回路7の正極(“V1”等)と制御用スイッチング素子Q1の一方の入出力端子(図1の例ではドレイン端子)とに接続される。制御用スイッチング素子Q1の他方の入出力端子(図1の例ではソース端子)は、駆動電源回路7の負極(それぞれのグラウンド)に接続されている。また、制御用スイッチング素子Q1の制御端子(図1の例ではゲート端子)は、分圧抵抗器R2とサーミスタRSとの分圧点に接続されている。
分圧点の電位が高い場合(低温の場合)には、制御用スイッチング素子Q1がオン状態となり、加熱用抵抗器R1に電流が流れて加熱用抵抗器R1が発熱する。つまり、判定対象となる温度が、サーミスタRSの仕様、及びサーミスタRSを含む分圧回路の分圧比によって予め規定された設定温度以下の場合に、加熱部(加熱用抵抗器R1)によってツェナーダイオードDZが加熱される。即ち、サーミスタRSを含む加熱制御部12を備えることで、加熱が必要な場合に、適切に加熱用抵抗器R1を発熱させて、ツェナーダイオードDZを加熱し、加熱が必要ではない場合には、加熱用抵抗器R1による電力消費を抑制することができる。
尚、サーミスタRSにより検出される温度(判定対象となる温度)は、好ましくはツェナーダイオードDZの周辺温度である。後述するように、ツェナーダイオードDZとサーミスタRSとは、同一の基板5において互いに近傍に実装されている(例えば図7参照。)。
以下、基板5における保護回路1のレイアウトについて説明する。図3は、基板5の一方側の面である第1面51から第1面51を見た平面図を示しており、図4は、基板5の他方側の面である第2面52を、第1面51から見た透視平面図を示している。また、図5は、ツェナーダイオードDZが実装されるダイオード実装領域EZ及び加熱部としての加熱用抵抗器R1が実装される発熱素子実装領域ERを含む基板5の断面図を示している。第1面51には、第1表面配線層SL1として部品実装用のランドや配線パターン等が形成されている。第2面には、第2表面配線層SL2として部品実装用のランドや配線パターン等が形成されている。
図3及び図5に示すように、本実施形態では、第1面51にツェナーダイオードDZが実装される。図1に示すように、ツェナーダイオードDZのカソード端子は、スイッチング素子3の正極側端子に接続されており、例えば上段側スイッチング素子31では直流電源9の正極Pに接続される。つまり、ツェナーダイオードDZのアノード端子は保護回路1が実装される保護回路実装領域E2において実装されるが、ツェナーダイオードDZのカソード端子は、直流電源9の正極Pなど、スイッチング素子実装領域E1のようにフローティングではない高電圧領域である電力線接続領域E5に接続される。本実施形態では、保護回路実装領域E2と電力線接続領域E5との間にも、絶縁領域E4が設けられている。ツェナーダイオードDZは、ドライブ回路20と同様に、絶縁領域E4を跨ぎ、保護回路実装領域E2と電力線接続領域E5とに亘って基板5に実装されている。つまり、絶縁領域E4を跨ぎ、保護回路実装領域E2と電力線接続領域E5とに亘ってダイオード実装領域EZが設けられている。
加熱部としての加熱用抵抗器R1は、図4及び図5に示すように、第2面52に実装される。加熱用抵抗器R1は、保護回路実装領域E2に実装される。つまり、加熱用抵抗器R1が実装される発熱素子実装領域ERは、保護回路実装領域E2に設けられている。図5に示すように、ダイオード実装領域EZと発熱素子実装領域ERとは、基板5の基板面に直交する方向視で重複している。
異なる部品であるツェナーダイオードDZと加熱用抵抗器R1を基板5の同じ面に実装する場合には、適切な絶縁距離を設ける必要がある。このため、ツェナーダイオードDZと加熱用抵抗器R1との距離を短くして、効率的に熱を伝えるには限界がある。基板5は、板状であるから、互いに絶縁された第1面51と第2面52との間の距離は比較的近い。ダイオード実装領域EZと発熱素子実装領域ERとが基板面に直交する方向視で重複していると加熱用抵抗器R1からツェナーダイオードDZに、適切に熱を伝えることができる。
但し、基板5の基材は、ガラスエポキシなどの樹脂材料であることが多く、熱伝導率は高くはない(熱抵抗が高い)。そこで、図5に示すように、本実施形態では、発熱素子実装領域ERとダイオード実装領域EZとの間に、基板5の基材よりも熱抵抗の小さい伝熱経路が設けられている。本実施形態では、この伝熱経路は、基板5に形成されたスルーホールの内壁が金属メッキされたサーマルビア(Thermal Via)Hを含む。サーマルビアHは、保護回路実装領域E2に設けられている。サーマルビアHも導電性を有するため、サーマルビアHは、ツェナーダイオードDZのアノード実装パッドP11と、加熱用抵抗器R1の実装パッドP2とが短絡しないように形成されている。
また、基板5が第1面51及び第2面52にのみパターンを形成可能な両面基板ではなく、内層にもパターンを形成可能な多層基板である場合には、内層パターンにも伝熱経路を設けると好適である。本実施形態では、基板5は6層基板であり、第1面51に近い側から第1内層配線層IL1、第2内層配線層IL2、第3内層配線層IL3、第4内層配線層IL4の4つの内層配線層を有している。図5に示すようにツェナーダイオードDZが実装される第1面51に最も近い第1内層配線層IL1に、内層伝熱経路P3を設け、第2面52の側の第2表面配線層SL2と内層伝熱経路P3とをサーマルビアHによって接続することによって、ツェナーダイオードDZを広範囲に加熱することができる。
尚、本実施形態では、サーマルビアHや内層伝熱経路P3を設ける形態を例示したが、当然ながらこれらを設けることなく、単にダイオード実装領域EZと発熱素子実装領域ERとが、基板5の基板面に直交する方向視で重複している形態であってもよい。
ところで、図5では、基板5を貫通するサーマルビアH(貫通サーマルビアH1)によって第2表面配線層SL2から熱を伝える形態を例示している。しかし、基板5がビルドアップ基板の場合には、図6に示すように、基板5を貫通する貫通サーマルビアH1だけではなく、少なくとも一端が内層で留まる非貫通サーマルビアH2も用いて第2表面配線層SL2から熱を伝えると好適である。非貫通サーマルビアH2を用いると、加熱用抵抗器R1の実装パッドP2と短絡する内層伝熱経路P3(P32)も設けることができ、より多くの熱を第2表面配線層SL2からツェナーダイオードDZに伝えることができる。
尚、加熱用抵抗器R1は、単一の抵抗器に限らず、複数の抵抗器によって構成されてもよい。図7及び図8に例示する形態では、10個の抵抗器によって加熱用抵抗器R1を構成する形態を例示している。図7は、図3と同様に、基板5の第1面51を、第1面51から見た平面図を示しており、図8は、図4と同様に、基板5の第2面52を、第1面51から見た透視平面図を示している。
この形態では、第2面52に第1抵抗器R11〜第6抵抗器R16の6つの抵抗器(R11,R12,R13,R14,R15,R16)が実装され、第1面51に第7抵抗器R17〜第10抵抗器R20の4つの抵抗器(R17,R18,R19,R20)が実装されている。第2面52の側の6つの抵抗器は、ツェナーダイオードDZが実装されている側とは反対側が開放された馬蹄形(U字形)に配列されている。第1面51の側の4つの抵抗器は、第2面52の側の6つの抵抗器の中央の2つ(第1抵抗器R11と第2抵抗器R12)とを除く4つの抵抗器と、基板面に直交する方向視で重複するように、2つずつ2列が平行するように配列されている。
第3抵抗器R13から第10抵抗器R20の8つの抵抗器が、第1抵抗器R11及び第2抵抗器R12を囲うように配置されることにより、いわゆる煽り熱も第1抵抗器R11及び第2抵抗器R12に加わる。これにより加熱用抵抗器R1を構成する10個の抵抗器の内、第1抵抗器R11及び第2抵抗器R12の温度が最も高くなる。図7及び図8に示すように、第1抵抗器R11及び第2抵抗器R12は、ツェナーダイオードDZのアノード実装パッドP11と基板面に直交する方向視で重複する位置に実装されている。従って、適切にツェナーダイオードDZを加熱することができる。
サーミスタRSは、第1面51においてツェナーダイオードDZのアノード実装パッドP11から伸びる配線パターンP4の近傍に配置されている。配線パターンP4は、導電性を有する金属であり、熱伝導率も高い。従って、アノード実装パッドP11における熱が配線パターンP4を介してサーミスタRSの近傍に伝わる。これにより、サーミスタRSは、ツェナーダイオードDZの周辺温度を適切に検出することができる。
以上説明したように、アクティブクランプ回路を構成するツェナーダイオードDZを加熱する加熱部としての加熱用抵抗器R1を備えた本実施形態の保護回路1は、クランプ電圧の変動幅ΔVを低減して、適切にスイッチング素子3をサージ電圧から保護することができる。
〔実施形態の概要〕
以下、上記において説明したインバータ保護回路(1)の概要について簡単に説明する。
直流と交流との間で電力を変換するインバータ(30)を構成するスイッチング素子(3)をサージ電圧から保護するインバータ保護回路(1)は、1つの態様として、前記スイッチング素子(3)の正極側端子と制御端子との間に接続されるツェナーダイオード(DZ)と、前記ツェナーダイオード(DZ)を加熱する加熱部(R1)と、を備える。
ツェナーダイオードの逆降伏電圧は、温度によって変動し、温度が低くなるほど電圧が小さくなる。つまり、スイッチング素子(3)の正極側端子と制御端子との間にツェナーダイオード(DZ)を接続して構成されたアクティブクランプ回路のクランプ電圧も、温度が低くなるほど小さくなる。本構成によれば、加熱部(R1)によってツェナーダイオード(DZ)を加熱することによって、クランプ電圧の低下を抑制することができる。つまり、温度に依存したクランプ電圧の変動幅(ΔV)を小さくすることができる。このように、本構成によれば、クランプ電圧の変動幅(ΔV)を低減して、適切にスイッチング素子(3)をサージ電圧から保護できるインバータ保護回路(1)を提供することができる。
また、インバータ保護回路(1)は、前記加熱部(R1)を制御する加熱制御部(12)を備え、前記加熱制御部(12)は、温度に基づいて前記加熱部(R1)による加熱を行うか否かを制御すると好適である。
例えば、常に加熱部(R1)がツェナーダイオード(DZ)を加熱すると、低温時ではなく加熱を必要としない場合に、電力を不必要に消費することになる。従って、加熱制御部(12)を設け、加熱制御部(12)が、温度に基づいて加熱部(R1)による加熱を行うか否かを制御すると好適である。
インバータ保護回路(1)が前記加熱制御部(12)を備える場合、前記加熱制御部(12)は、温度を検出する温度センサ(RS)を備え、前記加熱制御部(12)は、前記温度センサ(RS)の検出結果に基づいて、予め規定された設定温度以下の場合に加熱を行うように前記加熱部(R1)を制御すると好適である。
このように、温度センサ(RS)を備えることで、加熱が必要な場合に、適切に加熱部(R1)を機能させて、ツェナーダイオード(DZ)を加熱することができる。
また、前記加熱部(R1)は、発熱素子(R1)を備え、前記ツェナーダイオード(DZ)及び前記発熱素子は、同一の基板(5)に実装され、前記ツェナーダイオード(DZ)が実装されるダイオード実装領域(EZ)と、前記発熱素子(R1)が実装される発熱素子実装領域(ER)とは、前記基板(5)の基板面に直交する方向視で重複していると好適である。
異なる部品であるツェナーダイオード(DZ)と発熱素子(R1)を基板(5)の同じ面に実装する場合には、適切な絶縁距離を設ける必要がある。このため、ツェナーダイオード(DZ)と発熱素子(R1)との距離を短くして、効率的に熱を伝えるには限界がある。一方、一般的に基板(5)は、板状であり、互いに絶縁された一方側の基板面(51)と他方側の基板面(52)との間の距離は比較的近い。従って、ダイオード実装領域(EZ)と発熱素子実装領域(ER)とが基板面に直交する方向視で重複していると、互いの絶縁性を確保しつつ適切に熱を伝えることができる。
前記ダイオード実装領域(EZ)と前記発熱素子実装領域(ER)とが、前記基板(5)の基板面に直交する方向視で重複している場合、前記基板(5)には、前記発熱素子実装領域(ER)と前記ダイオード実装領域(EZ)との間に、前記基板(5)の基材よりも熱抵抗の小さい伝熱経路が設けられていると好適である。
基板(5)の基材は、ガラスエポキシなどの樹脂材料であることが多く、熱伝導率は高くない。発熱素子実装領域(ER)とダイオード実装領域(EZ)との間に、基板(5)の基材よりも熱伝導率のよい伝熱経路が設けられていることによって、より適切に熱を伝えることができる。
尚、前記インバータ(30)の使用温度範囲における前記ツェナーダイオード(DZ)によるクランプ電圧の上限電圧と下限電圧との差であるクランプ電圧の変動幅(ΔV)は、前記スイッチング素子(3)の耐圧と前記インバータ(30)の直流側の正負両極間電圧との差である保護対象電圧範囲よりも大きいと好適である。
例えば、保護対象となるスイッチング素子(3)の耐圧から、クランプ電圧の変動幅(ΔV)を減じた電圧が、当該スイッチング素子(3)に印加されるシステム電圧(インバータ(30)の直流側の正負両極間電圧)よりも低い場合には、クランプ電圧が下限電圧に近い条件下では、サージ等が発生していなくてもツェナーダイオード(DZ)が逆降伏する可能性がある。その場合、インバータ(30)の動作を適切に行うことができなくなると共に、ツェナーダイオード(DZ)に大きな電流が流れ続けることになり、ツェナーダイオード(DZ)やインバータ(30)の構成部品の寿命を低下させるおそれがある。従って、インバータ(30)の使用温度範囲、ツェナーダイオード(DZ)の特性、インバータ(30)の直流側の正負両極間電圧の仕様等に応じて、上記のような関係が成立する場合には、加熱部(R1)を備えてクランプ電圧の変動幅(ΔV)を低減させると好適である。
1 :保護回路(インバータ保護回路)
3 :スイッチング素子
5 :基板
12 :加熱制御部
30 :インバータ
DZ :ツェナーダイオード
ER :発熱素子実装領域
EZ :ダイオード実装領域
H :サーマルビア(伝熱経路)
H1 :貫通サーマルビア(伝熱経路)
H2 :非貫通サーマルビア(伝熱経路)
IL1 :第1内層配線層
IL2 :第2内層配線層
IL3 :第3内層配線層
IL4 :第4内層配線層
N :負極
P :正極
P3 :内層伝熱経路(伝熱経路)
P4 :配線パターン(伝熱経路)
Q1 :制御用スイッチング素子
R1 :加熱用抵抗器(発熱素子、加熱部)
R2 :分圧抵抗器
RS :サーミスタ(温度センサ)
ΔV :変動幅

Claims (5)

  1. 直流と交流との間で電力を変換するインバータを構成するスイッチング素子をサージ電圧から保護するインバータ保護回路であって、
    前記スイッチング素子の正極側端子と制御端子との間に接続されるツェナーダイオードと、
    前記ツェナーダイオードを加熱する加熱部と、を備え
    前記加熱部は、発熱素子を備え、
    前記ツェナーダイオード及び前記発熱素子は、同一の基板に実装され、
    前記ツェナーダイオードが実装されるダイオード実装領域と、前記発熱素子が実装される発熱素子実装領域とは、前記基板の基板面に直交する方向視で重複している、インバータ保護回路。
  2. 前記加熱部を制御する加熱制御部を備え、
    前記加熱制御部は、前記ツェナーダイオードの周辺温度に基づいて前記加熱部による加熱を行うか否かを制御する請求項1に記載のインバータ保護回路。
  3. 前記加熱制御部は、前記周辺温度を検出する温度センサを備え、
    前記加熱制御部は、前記温度センサの検出結果に基づいて、予め規定された設定温度以下の場合に加熱を行うように前記加熱部を制御する請求項2に記載のインバータ保護回路。
  4. 前記基板には、前記発熱素子実装領域と前記ダイオード実装領域との間に、前記基板の基材よりも熱抵抗の小さい伝熱経路が設けられている請求項1から3の何れか一項に記載のインバータ保護回路。
  5. 前記インバータの使用温度範囲における前記ツェナーダイオードによるクランプ電圧の上限電圧と下限電圧との差であるクランプ電圧の変動幅が、前記スイッチング素子の耐圧と前記インバータの直流側の正負両極間電圧との差である保護対象電圧範囲よりも大きい請求項1からの何れか一項に記載のインバータ保護回路。
JP2018014509A 2018-01-31 2018-01-31 インバータ保護回路 Active JP6962219B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2018014509A JP6962219B2 (ja) 2018-01-31 2018-01-31 インバータ保護回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018014509A JP6962219B2 (ja) 2018-01-31 2018-01-31 インバータ保護回路

Publications (2)

Publication Number Publication Date
JP2019134583A JP2019134583A (ja) 2019-08-08
JP6962219B2 true JP6962219B2 (ja) 2021-11-05

Family

ID=67547697

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018014509A Active JP6962219B2 (ja) 2018-01-31 2018-01-31 インバータ保護回路

Country Status (1)

Country Link
JP (1) JP6962219B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7232788B2 (ja) * 2020-03-23 2023-03-03 日立Astemo株式会社 半導体装置、パワーモジュール、インバータ装置、および電動車両
CN112468131B (zh) * 2020-11-30 2023-12-12 珠海格力电器股份有限公司 驱动电路和驱动装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4603289A (en) * 1984-08-01 1986-07-29 Mclellan Norvel J Dual input voltage regulator
JPH08185015A (ja) * 1994-12-28 1996-07-16 Copyer Co Ltd 帯電装置
DE102005019709A1 (de) * 2005-04-28 2006-11-02 Robert Bosch Gmbh Endstufe mit Zenerspannungs-Symmetrierung
JP2014155311A (ja) * 2013-02-07 2014-08-25 Toshiba Corp 保護回路
JP5687321B1 (ja) * 2013-09-17 2015-03-18 三菱電機株式会社 電動機駆動装置、およびそれを内蔵した電動機、ならびにそれを搭載した空気調和機

Also Published As

Publication number Publication date
JP2019134583A (ja) 2019-08-08

Similar Documents

Publication Publication Date Title
US9166499B2 (en) Electronic circuit operating based on isolated switching power source
US9116532B2 (en) Power semiconductor device module
CN110058139B (zh) 用于并联双侧冷却功率模块的温度感测与故障检测
JP4002894B2 (ja) 単一リードフレームを含むhブリッジ
JP6406464B2 (ja) 絶縁ゲート半導体装置
ITMI980861A1 (it) Dispositivo monolitico di controllo di porta con resistenza in serie a diodo di bootstrap
JP2011258623A (ja) パワー半導体システム
US9117789B2 (en) Semiconductor device
WO2019038957A1 (ja) 制御回路および電力変換装置
JP6962219B2 (ja) インバータ保護回路
KR20150053233A (ko) 전력 반도체 회로
JP2020124030A (ja) パワー半導体モジュールおよびそれを用いた電力変換装置
US9743509B2 (en) Inverter type motor drive
JP2015033149A (ja) 半導体素子の駆動装置及びそれを用いた電力変換装置
JP5321368B2 (ja) モータ駆動制御装置
JP2010115045A (ja) 電力変換装置におけるインバータ装置
US11863166B2 (en) Power semiconductor module and power converter
US10985636B2 (en) Semiconductor device
US20030067340A1 (en) Semiconductor integrated circuit
JP2016115834A (ja) 電子回路装置
JP6577146B1 (ja) 電子モジュール
JP4904851B2 (ja) 過電圧保護回路を備えた半導体装置
CN112075001B (zh) 电动机接地保护
JP4862319B2 (ja) 保護回路を備えた半導体装置
CN116114161A (zh) 逆变器装置及具备该逆变器装置的车辆用电动压缩机

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200820

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20210423

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210611

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210629

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210826

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20210914

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20210927

R150 Certificate of patent or registration of utility model

Ref document number: 6962219

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150