JP3998817B2

JP3998817B2 - 逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路

Info

Publication number: JP3998817B2
Application number: JP17734198A
Authority: JP
Inventors: タラントーラマリオ; カントーネジウセップ; ジェノバアンジェロ; ガリボルディロベルト
Original assignee: STMicroelectronics SRL
Current assignee: STMicroelectronics SRL
Priority date: 1997-06-24
Filing date: 1998-06-24
Publication date: 2007-10-31
Anticipated expiration: 2018-06-24
Also published as: EP0887933A1; JPH1174769A; US6075391A

Description

【０００１】
【発明の属する技術分野】
本発明は集積回路に関するものであって、更に詳細には、パワー段の駆動回路に関するものである。更に詳細には、本発明は、高電圧ダイオードをエミュレーションするＬＤＭＯＳ集積化トランジスタによってコンデンサが充電される場合のブートストラップシステム又は同様のシステムに関するものである。
【０００２】
【従来の技術】
ディスクリートなパワー装置を駆動すべく構成されている出力段を有するか、又は制御回路を含む同一のチップ上にそれ自身が集積化されている出力段を有する集積回路においては、駆動段の正しいパワーの供給を確保するためにブートストラップコンデンサを使用することが一般的である。これらのシステムにおいては、ブートストラップ容量が非常に短い時間期間で充電されることが基本的であり、そのことは、通常、ブートストラップ容量を迅速に充電するために使用されるダイオードエミュレータＬＤＭＯＳトランジスタを介して行なわれる。
【０００３】
半ブリッジ出力段の所謂高側ドライバ（ＨＳＤ）用の駆動回路の場合には、ＨＳＤが低電圧を参照する場合（即ち、その出力が低である場合）にブートストラップ容量を充電することが可能であり、一方ＨＳＤが高電圧を参照する場合（即ち、その出力が高である場合）には、ＬＤＭＯＳは高インピーダンスをエミュレーションすべきである。これらの機能条件は、パワー装置の高電圧供給を維持せねばならないＬＤＭＯＳ集積化構成体と関連している容量の充電プロセス及び放電プロセスから派生することのある電流注入にも拘らずに、ＨＳＤが高電圧から低電圧又は低電圧から高電圧へスイッチングするフェーズ期間中においても確保されるものでなければならない。
【０００４】
刊行物ＷＯ９４／２７３７０は、低パワー装置の駆動モジュールと高パワー装置の駆動フローティングモジュールとを有する半ブリッジ回路を開示しており、その場合に、高パワートランジスタの駆動モジュールは分離したウエル領域内に構成されており、且つ適切に制御されたＬＤＭＯＳトランジスタがブートストラップコンデンサの高電圧充電用ダイオードをエミュレーションしている。
【０００５】
これらの場合において、ＬＤＭＯＳ集積化構成体と関連している寄生バイポーラ接合トランジスタの効果を制御することが必要である。
【０００６】
欧州特許出願ＥＰ−Ａ−０７４３７５２は、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイッチオンに関連する問題が発生するある条件を指摘すると共に記載しており、更に、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイッチオンによって発生される電流消費を回避し且つ集積化装置自身を破壊する可能性のある条件の発生を回避することが可能な異なる回路レイアウトについても記載している。
【０００７】
図１は上述した欧州特許出願において記載されている保護用回路装置を概略的に示してある。
【０００８】
上述した欧州特許出願に記載されている解決方法によれば、電圧供給ＶｓがＬＤＭＯＳをも包含する全体的な集積化装置の最小スイッチオン電圧より低い場合に、ＵＶＬＯとして呼称される集積回路の機能フェーズが存在しており、その期間中において、スイッチＳＷ１及びＳＷ２の両方が開成であり、ＬＤＭＯＳ構成体のＶｂ基板ノードの電圧は回路接地電圧に維持される。
【０００９】
図１は低ゲート駆動信号及び供給電圧Ｖｓが該集積化装置の最小スイッチオン電圧より低いフェーズ期間中にアクティブ即ち活性状態である第二論理駆動信号（ＵＶＬＯｂ）の関数として論理制御回路によって駆動されるインバータＩＯ１により回路供給ノードＶｓへ接続しているダイオードＤ１によって充電されるブートストラップコンデンサＣｐを介してＬＤＭＯＳトランジスタが制御されることを示している。
【００１０】
通常、ＬＤＭＯＳは、ＬＤＭＯＳドレイン上の電圧がソース電圧より低い場合にのみ、オンであるようにコマンドが与えられる（即ち、ノードＡはインバータＩＯ１によってＶｓとされる）。一方、ＶＤＳ＞０の状態でＬＤＭＯＳが偶発的にスイッチオンされると、ＬＤＭＯＳ集積化トランジスタのドレインから供給ノードＶｓに向かって不所望の逆電流が発生する。この逆電流は、本装置を損傷する場合があり、又は、いずれの場合においても、ブートストラップコンデンサを放電させる場合がある。
【００１１】
従って、逆電流（即ち、ドレインからソースへ向かう電流）が発生する場合に、ＬＤＭＯＳトランジスタを自動的にスイッチオフさせる適宜の手段を設けることの必要性が存在している。本発明は、このような必要性に対する効果的な解答を与えるものである。
【００１２】
【発明が解決しようとする課題】
本発明は、以上の点に鑑みなされたものであって、逆電流即ちドレインからソースに向かう電流が発生する場合にＬＤＭＯＳトランジスタを自動的にスイッチオフさせることの可能な回路を提供することを目的とする。
【００１３】
【課題を解決するための手段】
本発明によれば、逆電流が発生する場合にＬＤＭＯＳトランジスタを自動的にスイッチオフさせることの可能なクランプ要素をＬＤＭＯＳトランジスタを介しての電流経路に沿って挿入しており、一方、直接的な電流即ち順方向の電流（即ち、ソースからドレインへ向かう電流）が存在する場合には、該クランプ要素は実質的に無視可能な抵抗を有している。
【００１４】
基本的に、本発明の重要な特徴は、本回路の供給ノードとＬＤＭＯＳトランジスタのソースノードとの間に接続されており直接的に即ち順方向にバイアスされたツェナーダイオードを有することであり、且つ、ＬＤＭＯＳトランジスタゲートノードを駆動し且つ制御インバータを有する相対的チャージポンプ回路のブートストラップ容量を充電するために通常の充電用ダイオードの代わりに第二ツェナーダイオードを設けた点である。これら２つのツェナーダイオードの夫々のツェナーブレイクダウン（ＶＺ１及びＶＺ２）は、ＬＤＭＯＳがオンへ駆動され且つＶＧＳ＞０である場合に、常に、
ＶＧＤ＜ＬＤＭＯＳのＶ_THRESHOLD
の条件を満足するように寸法構成されている。
【００１５】
【発明の実施の形態】
本発明の概略的な構成を図２に示してある。ＬＤＭＯＳトランジスタＬＤのゲートＧがクランプ装置を具備する論理制御ブロックによって制御されるチャージポンプ回路によって駆動され、且つ、ＬＤＭＯＳトランジスタＬＤを介しての電流経路に沿って、クランプ装置がソースノードＳと供給ノードＶｓとの間に挿入されている。
【００１６】
本発明の１実施例が図３の回路図に示されている。ＬＤＭＯＳトランジスタＬＤのゲートを制御するチャージポンプ回路は駆動用インバータＩＯ１によって及びブートストラップコンデンサＣｐによって表わされており、Ｖｓ供給電圧にある容量Ｃｐの一般的な充電用ダイオードを使用する代わりに、本発明によれば、第一ツェナーダイオードＺ１を使用している。第二ツェナーダイオードＺ２がトランジスタＬＤのソースノードＳと供給ノードＶｓとの間に接続されている。
【００１７】
この形態においては、制御用インバータＩＯ１がトランジスタＬＤがオンであることのコマンドを与えると、即ちインバータＩＯ１の出力ノードＡの電圧ＶＡが電圧供給に到達すると、即ちＶＡ＝Ｖｓであると、ゲートノードＶＧ上の最大電圧はツェナーダイオードＺ１によって制限され、即ち、ＶＺ≦Ｖｓ＋ＶＺ１である。
【００１８】
該トランジスタのドレインノード上の電圧ＶＤがＶｓ−Ｖｂｅ_Z1である場合には（尚、Ｖｂｅ_Z1はツェナー接合Ｚ１に関するスイッチオン電圧である）、電圧ＶＳは、限界値であるＶｓ＋ＶＺ２へ到達するまでドレイン電圧と共に増加し、従って、トランジスタＬＤがいまだにオンである場合には、電流が逆方向に流れ始める場合がある。更に、トランジスタＬＤのスレッシュホールド電圧ＶＴＨの値は、ＶＳＢ＝ＶＺ２＋ｎＶｂｅであるので基板効果によって強く影響され、尚Ｖｂｅは保護遅延のｎ個のダイオード接合からなるスレッシュホールド電圧である。
【００１９】
ＶＤ＞Ｖｓであり且つ論理コマンドがトランジスタＬＤをスイッチオンさせようとする場合（即ち、ノードＡがＶｓ）においてＬＤＭＯＳトランジスタＬＤのスイッチオフを確保するために２個のツェナーダイオートＺ１及びＺ２のブレイクダウン電圧の正しい値を画定するために、以下の２つの場合について検討する。
【００２０】
（ａ）Ｖｓ＞ＶＺ１、ＶＢ＝Ｖｓ−ｎＶｂｅ、ＶＧ＝Ｖｓ＋ＶＺ１であって、
ＶＧＳ＝（Ｖｓ＋ＶＺ１）−（Ｖｓ＋ＶＺ２）＝ＶＺ１−ＶＺ２である場合に、
従って、
ＶＴＨ＞ＶＧＳ＝ＶＺ１−ＶＺ２（１）
であると、バッファインバータＩＯ１を横断しての論理がトランジスタＬＤがオンとなるコマンドを与える場合であっても、トランジスタＬＤはオフ状態を維持する。
【００２１】
（ｂ）Ｖｓ＜ＶＺ１である場合には、基板電圧はＶＢ＝Ｖｓ−ｎＶｂｅであり、一方ゲート電圧はＶＧ＝２Ｖｓ−Ｖｂｅ_Z1であり、それは、
ＶＧＳ＝（２Ｖｓ−Ｖｂｅ）−（Ｖｓ＋ＶＺ２）＝Ｖｓ−Ｖｂｅ−ＶＺ２であり、従って、
ＶＴＨ＞ＶＧＳ＝Ｖｓ−Ｖｂｅ−ＶＺ２（２）
である場合には、バッファＩＯ１を介しての論理がトランジスタＬＤがオンとなるコマンドを与える場合であっても、トランジスタＬＤはオフ状態に止まる。実際に、ＶＺ１＝ＶＺ２＝１０Ｖであり且つＶｓ＝８Ｖである場合には、ＶＧＳは負であり、従って上述した条件に合致する。
【００２２】
上述した関係式（１）及び（２）は、両方とも、ツェナーダイオードＺ２の代わりに通常のダイオードを使用して満足させることも可能であるかもしれないが（即ち、非常に高いブレイクダウン電圧で）、然しながら、この場合においては、ソース電圧が（高インピーダンスのソースノードであるので）、例えば、高速のＶＴ過渡的期間中に容量的電流注入によって不所望な制御されることのない値に到達する場合があるので、危険性が発生する場合がある。この場合には、ＶＧＳ又はＶＳＢのいずれかの過剰な値によってトランジスタＬＤが損傷を発生する場合がある。
【００２３】
以上、本発明の具体的実施の態様について詳細に説明したが、本発明は、これら具体例にのみ制限されるべきものではなく、本発明の技術的範囲を逸脱することなしに種々の変形が可能であることは勿論である。
【図面の簡単な説明】
【図１】公知技術による高電圧ダイオードをエミュレーションする集積化ＬＤＭＯＳトランジスタの制御方法を示した概略図。
【図２】本発明の構成を示した概略ブロック図。
【図３】本発明の１実施例に基づく回路を示した概略図。
【符号の説明】
Ａ出力ノード
Ｃｐブートストラップコンデンサ
Ｇゲート
ＩＯ１駆動用インバータ
ＬＤＬＤＭＯＳトランジスタ
Ｓソースノード
Ｖｓ供給ノード
ＶＧゲートノード
Ｚ１第一ツェナーダイオード
Ｚ２第二ツェナーダイオード

Claims

容量を充電する回路において、
ソースホロワとして機能し且つ該容量に対する高電圧充電ダイオードをエミュレートするために制御されるＬＤＭＯＳ集積化トランジスタ、
インバータ、
低ゲート駆動信号、及び供給電圧が本回路の最小スイッチオン電圧よりも低いフェーズ期間中にアクティブである第２論理信号、に応答して前記インバータを駆動する論理制御回路、
前記ＬＤＭＯＳ集積化トランジスタのゲートに結合されている第１ツェナーダイオード、
前記インバータによる供給電圧において前記第１ツェエナーダイオードにより充電されるブートストラップコンデンサ、
前記ＬＤＭＯＳ集積化のソースを供給電圧へ接続させる第２ツェエナーダイオード、
供給電圧と前記ＬＤＭＯＳ集積化トランジスタのボディとの間において直列接続されており保護チェーンのｎダイオード接合を画定している複数（ｎ）個のダイオード、
を有しており、前記第１及び第２ツェナーダイオードのツェナー電圧が以下の条件、
ＶＴＨ＞ＶＺ１−ＶＺ２（Ｖｓ＞ＶＺ１の場合）
及び
ＶＴＨ＞Ｖｓ＋Ｖｂｅ−ＶＺ２（Ｖｘ＜ＶＺ１の場合＞
を満足し、尚ＶＴＨは前記ＬＤＭＯＳ集積化トランジスタのスレッシュホールド電圧であり、Ｖｓは供給電圧であり、ＶＺ１は第１ツェナーダイオードのツェナー電圧であり、ＶＺ２は第２ツェナーダイオードのツェナー電圧であり、Ｖｂｅは前記保護チェーンのｎダイオード接合のスレッシュホールド電圧であり、前記ＬＤＭＯＳ集積化トランジスタのソース電圧とボディ電圧との間の差異がＶＺ２＋ｎＶｂｅに等しい、
ことを特徴とする回路。
請求項１において、ＶＺ１とＶＺ２とが互いに同一であり且つ供給電圧よりも大きいことを特徴とする回路。