JPH1174769A - 逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路 - Google Patents
逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路Info
- Publication number
- JPH1174769A JPH1174769A JP10177341A JP17734198A JPH1174769A JP H1174769 A JPH1174769 A JP H1174769A JP 10177341 A JP10177341 A JP 10177341A JP 17734198 A JP17734198 A JP 17734198A JP H1174769 A JPH1174769 A JP H1174769A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- ldmos
- circuit
- diode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
- H03K17/06—Modifications for ensuring a fully conducting state
- H03K17/063—Modifications for ensuring a fully conducting state in field-effect transistor switches
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K2217/00—Indexing scheme related to electronic switching or gating, i.e. not by contact-making or -breaking covered by H03K17/00
- H03K2217/0018—Special modifications or use of the back gate voltage of a FET
Landscapes
- Electronic Switches (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 逆電流が発生する場合にＬＤＭＯＳトランジ
スタを自動的にスイッチオフさせる回路を提供する。 【解決手段】 ＬＤＭＯＳ集積化トランジスタＬＤによ
って容量Ｃを充電する回路において、ブートストラップ
コンデンサＣｐを充電するために第一ツェナーダイオー
ドＺ１を設けると共に、トランジスタＬＤのソースＳを
第二ツェナーダイオードＺ２を介して供給ノードＶｓへ
接続している。
スタを自動的にスイッチオフさせる回路を提供する。 【解決手段】 ＬＤＭＯＳ集積化トランジスタＬＤによ
って容量Ｃを充電する回路において、ブートストラップ
コンデンサＣｐを充電するために第一ツェナーダイオー
ドＺ１を設けると共に、トランジスタＬＤのソースＳを
第二ツェナーダイオードＺ２を介して供給ノードＶｓへ
接続している。
Description
【０００１】
【発明の属する技術分野】本発明は集積回路に関するも
のであって、更に詳細には、パワー段の駆動回路に関す
るものである。更に詳細には、本発明は、高電圧ダイオ
ードをエミュレーションするＬＤＭＯＳ集積化トランジ
スタによってコンデンサが充電される場合のブートスト
ラップシステム又は同様のシステムに関するものであ
る。
のであって、更に詳細には、パワー段の駆動回路に関す
るものである。更に詳細には、本発明は、高電圧ダイオ
ードをエミュレーションするＬＤＭＯＳ集積化トランジ
スタによってコンデンサが充電される場合のブートスト
ラップシステム又は同様のシステムに関するものであ
る。
【０００２】
【従来の技術】ディスクリートなパワー装置を駆動すべ
く構成されている出力段を有するか、又は制御回路を含
む同一のチップ上にそれ自身が集積化されている出力段
を有する集積回路においては、駆動段の正しいパワーの
供給を確保するためにブートストラップコンデンサを使
用することが一般的である。これらのシステムにおいて
は、ブートストラップ容量が非常に短い時間期間で充電
されることが基本的であり、そのことは、通常、ブート
ストラップ容量を迅速に充電するために使用されるダイ
オードエミュレータＬＤＭＯＳトランジスタを介して行
なわれる。
く構成されている出力段を有するか、又は制御回路を含
む同一のチップ上にそれ自身が集積化されている出力段
を有する集積回路においては、駆動段の正しいパワーの
供給を確保するためにブートストラップコンデンサを使
用することが一般的である。これらのシステムにおいて
は、ブートストラップ容量が非常に短い時間期間で充電
されることが基本的であり、そのことは、通常、ブート
ストラップ容量を迅速に充電するために使用されるダイ
オードエミュレータＬＤＭＯＳトランジスタを介して行
なわれる。
【０００３】半ブリッジ出力段の所謂高側ドライバ（Ｈ
ＳＤ）用の駆動回路の場合には、ＨＳＤが低電圧を参照
する場合（即ち、その出力が低である場合）にブートス
トラップ容量を充電することが可能であり、一方ＨＳＤ
が高電圧を参照する場合（即ち、その出力が高である場
合）には、ＬＤＭＯＳは高インピーダンスをエミュレー
ションすべきである。これらの機能条件は、パワー装置
の高電圧供給を維持せねばならないＬＤＭＯＳ集積化構
成体と関連している容量の充電プロセス及び放電プロセ
スから派生することのある電流注入にも拘らずに、ＨＳ
Ｄが高電圧から低電圧又は低電圧から高電圧へスイッチ
ングするフェーズ期間中においても確保されるものでな
ければならない。
ＳＤ）用の駆動回路の場合には、ＨＳＤが低電圧を参照
する場合（即ち、その出力が低である場合）にブートス
トラップ容量を充電することが可能であり、一方ＨＳＤ
が高電圧を参照する場合（即ち、その出力が高である場
合）には、ＬＤＭＯＳは高インピーダンスをエミュレー
ションすべきである。これらの機能条件は、パワー装置
の高電圧供給を維持せねばならないＬＤＭＯＳ集積化構
成体と関連している容量の充電プロセス及び放電プロセ
スから派生することのある電流注入にも拘らずに、ＨＳ
Ｄが高電圧から低電圧又は低電圧から高電圧へスイッチ
ングするフェーズ期間中においても確保されるものでな
ければならない。
【０００４】刊行物ＷＯ９４／２７３７０は、低パワー
装置の駆動モジュールと高パワー装置の駆動フローティ
ングモジュールとを有する半ブリッジ回路を開示してお
り、その場合に、高パワートランジスタの駆動モジュー
ルは分離したウエル領域内に構成されており、且つ適切
に制御されたＬＤＭＯＳトランジスタがブートストラッ
プコンデンサの高電圧充電用ダイオードをエミュレーシ
ョンしている。
装置の駆動モジュールと高パワー装置の駆動フローティ
ングモジュールとを有する半ブリッジ回路を開示してお
り、その場合に、高パワートランジスタの駆動モジュー
ルは分離したウエル領域内に構成されており、且つ適切
に制御されたＬＤＭＯＳトランジスタがブートストラッ
プコンデンサの高電圧充電用ダイオードをエミュレーシ
ョンしている。
【０００５】これらの場合において、ＬＤＭＯＳ集積化
構成体と関連している寄生バイポーラ接合トランジスタ
の効果を制御することが必要である。
構成体と関連している寄生バイポーラ接合トランジスタ
の効果を制御することが必要である。
【０００６】欧州特許出願ＥＰ−Ａ−０７４３７５２
は、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイ
ッチオンに関連する問題が発生するある条件を指摘する
と共に記載しており、更に、ＬＤＭＯＳ集積化構成体の
寄生トランジスタのスイッチオンによって発生される電
流消費を回避し且つ集積化装置自身を破壊する可能性の
ある条件の発生を回避することが可能な異なる回路レイ
アウトについても記載している。
は、ＬＤＭＯＳ集積化構成体の寄生トランジスタのスイ
ッチオンに関連する問題が発生するある条件を指摘する
と共に記載しており、更に、ＬＤＭＯＳ集積化構成体の
寄生トランジスタのスイッチオンによって発生される電
流消費を回避し且つ集積化装置自身を破壊する可能性の
ある条件の発生を回避することが可能な異なる回路レイ
アウトについても記載している。
【０００７】図１は上述した欧州特許出願において記載
されている保護用回路装置を概略的に示してある。
されている保護用回路装置を概略的に示してある。
【０００８】上述した欧州特許出願に記載されている解
決方法によれば、電圧供給ＶｓがＬＤＭＯＳをも包含す
る全体的な集積化装置の最小スイッチオン電圧より低い
場合に、ＵＶＬＯとして呼称される集積回路の機能フェ
ーズが存在しており、その期間中において、スイッチＳ
Ｗ１及びＳＷ２の両方が開成であり、ＬＤＭＯＳ構成体
のＶｂ基板ノードの電圧は回路接地電圧に維持される。
決方法によれば、電圧供給ＶｓがＬＤＭＯＳをも包含す
る全体的な集積化装置の最小スイッチオン電圧より低い
場合に、ＵＶＬＯとして呼称される集積回路の機能フェ
ーズが存在しており、その期間中において、スイッチＳ
Ｗ１及びＳＷ２の両方が開成であり、ＬＤＭＯＳ構成体
のＶｂ基板ノードの電圧は回路接地電圧に維持される。
【０００９】図１は低ゲート駆動信号及び供給電圧Ｖｓ
が該集積化装置の最小スイッチオン電圧より低いフェー
ズ期間中にアクティブ即ち活性状態である第二論理駆動
信号（ＵＶＬＯｂ）の関数として論理制御回路によって
駆動されるインバータＩＯ１により回路供給ノードＶｓ
へ接続しているダイオードＤ１によって充電されるブー
トストラップコンデンサＣｐを介してＬＤＭＯＳトラン
ジスタが制御されることを示している。
が該集積化装置の最小スイッチオン電圧より低いフェー
ズ期間中にアクティブ即ち活性状態である第二論理駆動
信号（ＵＶＬＯｂ）の関数として論理制御回路によって
駆動されるインバータＩＯ１により回路供給ノードＶｓ
へ接続しているダイオードＤ１によって充電されるブー
トストラップコンデンサＣｐを介してＬＤＭＯＳトラン
ジスタが制御されることを示している。
【００１０】通常、ＬＤＭＯＳは、ＬＤＭＯＳドレイン
上の電圧がソース電圧より低い場合にのみ、オンである
ようにコマンドが与えられる（即ち、ノードＡはインバ
ータＩＯ１によってＶｓとされる）。一方、ＶＤＳ＞０
の状態でＬＤＭＯＳが偶発的にスイッチオンされると、
ＬＤＭＯＳ集積化トランジスタのドレインから供給ノー
ドＶｓに向かって不所望の逆電流が発生する。この逆電
流は、本装置を損傷する場合があり、又は、いずれの場
合においても、ブートストラップコンデンサを放電させ
る場合がある。
上の電圧がソース電圧より低い場合にのみ、オンである
ようにコマンドが与えられる（即ち、ノードＡはインバ
ータＩＯ１によってＶｓとされる）。一方、ＶＤＳ＞０
の状態でＬＤＭＯＳが偶発的にスイッチオンされると、
ＬＤＭＯＳ集積化トランジスタのドレインから供給ノー
ドＶｓに向かって不所望の逆電流が発生する。この逆電
流は、本装置を損傷する場合があり、又は、いずれの場
合においても、ブートストラップコンデンサを放電させ
る場合がある。
【００１１】従って、逆電流（即ち、ドレインからソー
スへ向かう電流）が発生する場合に、ＬＤＭＯＳトラン
ジスタを自動的にスイッチオフさせる適宜の手段を設け
ることの必要性が存在している。本発明は、このような
必要性に対する効果的な解答を与えるものである。
スへ向かう電流）が発生する場合に、ＬＤＭＯＳトラン
ジスタを自動的にスイッチオフさせる適宜の手段を設け
ることの必要性が存在している。本発明は、このような
必要性に対する効果的な解答を与えるものである。
【００１２】
【発明が解決しようとする課題】本発明は、以上の点に
鑑みなされたものであって、逆電流即ちドレインからソ
ースに向かう電流が発生する場合にＬＤＭＯＳトランジ
スタを自動的にスイッチオフさせることの可能な回路を
提供することを目的とする。
鑑みなされたものであって、逆電流即ちドレインからソ
ースに向かう電流が発生する場合にＬＤＭＯＳトランジ
スタを自動的にスイッチオフさせることの可能な回路を
提供することを目的とする。
【００１３】
【課題を解決するための手段】本発明によれば、逆電流
が発生する場合にＬＤＭＯＳトランジスタを自動的にス
イッチオフさせることの可能なクランプ要素をＬＤＭＯ
Ｓトランジスタを介しての電流経路に沿って挿入してお
り、一方、直接的な電流即ち順方向の電流（即ち、ソー
スからドレインへ向かう電流）が存在する場合には、該
クランプ要素は実質的に無視可能な抵抗を有している。
が発生する場合にＬＤＭＯＳトランジスタを自動的にス
イッチオフさせることの可能なクランプ要素をＬＤＭＯ
Ｓトランジスタを介しての電流経路に沿って挿入してお
り、一方、直接的な電流即ち順方向の電流（即ち、ソー
スからドレインへ向かう電流）が存在する場合には、該
クランプ要素は実質的に無視可能な抵抗を有している。
【００１４】基本的に、本発明の重要な特徴は、本回路
の供給ノードとＬＤＭＯＳトランジスタのソースノード
との間に接続されており直接的に即ち順方向にバイアス
されたツェナーダイオードを有することであり、且つ、
ＬＤＭＯＳトランジスタゲートノードを駆動し且つ制御
インバータを有する相対的チャージポンプ回路のブート
ストラップ容量を充電するために通常の充電用ダイオー
ドの代わりに第二ツェナーダイオードを設けた点であ
る。これら２つのツェナーダイオードの夫々のツェナー
ブレイクダウン（ＶＺ１及びＶＺ２）は、ＬＤＭＯＳが
オンへ駆動され且つＶＧＳ＞０である場合に、常に、 ＶＧＤ＜ＬＤＭＯＳのＶTHRESHOLD の条件を満足するように寸法構成されている。
の供給ノードとＬＤＭＯＳトランジスタのソースノード
との間に接続されており直接的に即ち順方向にバイアス
されたツェナーダイオードを有することであり、且つ、
ＬＤＭＯＳトランジスタゲートノードを駆動し且つ制御
インバータを有する相対的チャージポンプ回路のブート
ストラップ容量を充電するために通常の充電用ダイオー
ドの代わりに第二ツェナーダイオードを設けた点であ
る。これら２つのツェナーダイオードの夫々のツェナー
ブレイクダウン（ＶＺ１及びＶＺ２）は、ＬＤＭＯＳが
オンへ駆動され且つＶＧＳ＞０である場合に、常に、 ＶＧＤ＜ＬＤＭＯＳのＶTHRESHOLD の条件を満足するように寸法構成されている。
【００１５】
【発明の実施の形態】本発明の概略的な構成を図２に示
してある。ＬＤＭＯＳトランジスタＬＤのゲートＧがク
ランプ装置を具備する論理制御ブロックによって制御さ
れるチャージポンプ回路によって駆動され、且つ、ＬＤ
ＭＯＳトランジスタＬＤを介しての電流経路に沿って、
クランプ装置がソースノードＳと供給ノードＶｓとの間
に挿入されている。
してある。ＬＤＭＯＳトランジスタＬＤのゲートＧがク
ランプ装置を具備する論理制御ブロックによって制御さ
れるチャージポンプ回路によって駆動され、且つ、ＬＤ
ＭＯＳトランジスタＬＤを介しての電流経路に沿って、
クランプ装置がソースノードＳと供給ノードＶｓとの間
に挿入されている。
【００１６】本発明の１実施例が図３の回路図に示され
ている。ＬＤＭＯＳトランジスタＬＤのゲートを制御す
るチャージポンプ回路は駆動用インバータＩＯ１によっ
て及びブートストラップコンデンサＣｐによって表わさ
れており、Ｖｓ供給電圧にある容量Ｃｐの一般的な充電
用ダイオードを使用する代わりに、本発明によれば、第
一ツェナーダイオードＺ１を使用している。第二ツェナ
ーダイオードＺ２がトランジスタＬＤのソースノードＳ
と供給ノードＶｓとの間に接続されている。
ている。ＬＤＭＯＳトランジスタＬＤのゲートを制御す
るチャージポンプ回路は駆動用インバータＩＯ１によっ
て及びブートストラップコンデンサＣｐによって表わさ
れており、Ｖｓ供給電圧にある容量Ｃｐの一般的な充電
用ダイオードを使用する代わりに、本発明によれば、第
一ツェナーダイオードＺ１を使用している。第二ツェナ
ーダイオードＺ２がトランジスタＬＤのソースノードＳ
と供給ノードＶｓとの間に接続されている。
【００１７】この形態においては、制御用インバータＩ
Ｏ１がトランジスタＬＤがオンであることのコマンドを
与えると、即ちインバータＩＯ１の出力ノードＡの電圧
ＶＡが電圧供給に到達すると、即ちＶＡ＝Ｖｓである
と、ゲートノードＶＧ上の最大電圧はツェナーダイオー
ドＺ１によって制限され、即ち、ＶＺ≦Ｖｓ＋ＶＺ１で
ある。
Ｏ１がトランジスタＬＤがオンであることのコマンドを
与えると、即ちインバータＩＯ１の出力ノードＡの電圧
ＶＡが電圧供給に到達すると、即ちＶＡ＝Ｖｓである
と、ゲートノードＶＧ上の最大電圧はツェナーダイオー
ドＺ１によって制限され、即ち、ＶＺ≦Ｖｓ＋ＶＺ１で
ある。
【００１８】該トランジスタのドレインノード上の電圧
ＶＤがＶｓ−ＶｂｅZ1である場合には（尚、ＶｂｅZ1は
ツェナー接合Ｚ１に関するスイッチオン電圧である）、
電圧ＶＳは、限界値であるＶｓ＋ＶＺ２へ到達するまで
ドレイン電圧と共に増加し、従って、トランジスタＬＤ
がいまだにオンである場合には、電流が逆方向に流れ始
める場合がある。更に、トランジスタＬＤのスレッシュ
ホールド電圧ＶＴＨの値は、ＶＳＢ＝ＶＺ２＋ｎＶｂｅ
であるので基板効果によって強く影響され、尚Ｖｂｅは
保護遅延のｎ個のダイオード接合からなるスレッシュホ
ールド電圧である。
ＶＤがＶｓ−ＶｂｅZ1である場合には（尚、ＶｂｅZ1は
ツェナー接合Ｚ１に関するスイッチオン電圧である）、
電圧ＶＳは、限界値であるＶｓ＋ＶＺ２へ到達するまで
ドレイン電圧と共に増加し、従って、トランジスタＬＤ
がいまだにオンである場合には、電流が逆方向に流れ始
める場合がある。更に、トランジスタＬＤのスレッシュ
ホールド電圧ＶＴＨの値は、ＶＳＢ＝ＶＺ２＋ｎＶｂｅ
であるので基板効果によって強く影響され、尚Ｖｂｅは
保護遅延のｎ個のダイオード接合からなるスレッシュホ
ールド電圧である。
【００１９】ＶＤ＞Ｖｓであり且つ論理コマンドがトラ
ンジスタＬＤをスイッチオンさせようとする場合（即
ち、ノードＡがＶｓ）においてＬＤＭＯＳトランジスタ
ＬＤのスイッチオフを確保するために２個のツェナーダ
イオートＺ１及びＺ２のブレイクダウン電圧の正しい値
を画定するために、以下の２つの場合について検討す
る。
ンジスタＬＤをスイッチオンさせようとする場合（即
ち、ノードＡがＶｓ）においてＬＤＭＯＳトランジスタ
ＬＤのスイッチオフを確保するために２個のツェナーダ
イオートＺ１及びＺ２のブレイクダウン電圧の正しい値
を画定するために、以下の２つの場合について検討す
る。
【００２０】（ａ）Ｖｓ＞ＶＺ１、ＶＢ＝Ｖｓ−ｎＶｂ
ｅ、ＶＧ＝Ｖｓ＋ＶＺ１であって、ＶＧＳ＝（Ｖｓ＋Ｖ
Ｚ１）−（Ｖｓ＋ＶＺ２）＝ＶＺ１−ＶＺ２である場合
に、従って、 ＶＴＨ＞ＶＧＳ＝ＶＺ１−ＶＺ２ （１） であると、バッファインバータＩＯ１を横断しての論理
がトランジスタＬＤがオンとなるコマンドを与える場合
であっても、トランジスタＬＤはオフ状態を維持する。
ｅ、ＶＧ＝Ｖｓ＋ＶＺ１であって、ＶＧＳ＝（Ｖｓ＋Ｖ
Ｚ１）−（Ｖｓ＋ＶＺ２）＝ＶＺ１−ＶＺ２である場合
に、従って、 ＶＴＨ＞ＶＧＳ＝ＶＺ１−ＶＺ２ （１） であると、バッファインバータＩＯ１を横断しての論理
がトランジスタＬＤがオンとなるコマンドを与える場合
であっても、トランジスタＬＤはオフ状態を維持する。
【００２１】（ｂ）Ｖｓ＜ＶＺ１である場合には、基板
電圧はＶＢ＝Ｖｓ−ｎＶｂｅであり、一方ゲート電圧は
ＶＧ＝２Ｖｓ−ＶｂｅZ1であり、それは、 ＶＧＳ＝（２Ｖｓ−Ｖｂｅ）−（Ｖｓ＋ＶＺ２）＝Ｖｓ
−Ｖｂｅ−ＶＺ２ であり、従って、 ＶＴＨ＞ＶＧＳ＝Ｖｓ−Ｖｂｅ−ＶＺ２ （２） である場合には、バッファＩＯ１を介しての論理がトラ
ンジスタＬＤがオンとなるコマンドを与える場合であっ
ても、トランジスタＬＤはオフ状態に止まる。実際に、
ＶＺ１＝ＶＺ２＝１０Ｖであり且つＶｓ＝８Ｖである場
合には、ＶＧＳは負であり、従って上述した条件に合致
する。
電圧はＶＢ＝Ｖｓ−ｎＶｂｅであり、一方ゲート電圧は
ＶＧ＝２Ｖｓ−ＶｂｅZ1であり、それは、 ＶＧＳ＝（２Ｖｓ−Ｖｂｅ）−（Ｖｓ＋ＶＺ２）＝Ｖｓ
−Ｖｂｅ−ＶＺ２ であり、従って、 ＶＴＨ＞ＶＧＳ＝Ｖｓ−Ｖｂｅ−ＶＺ２ （２） である場合には、バッファＩＯ１を介しての論理がトラ
ンジスタＬＤがオンとなるコマンドを与える場合であっ
ても、トランジスタＬＤはオフ状態に止まる。実際に、
ＶＺ１＝ＶＺ２＝１０Ｖであり且つＶｓ＝８Ｖである場
合には、ＶＧＳは負であり、従って上述した条件に合致
する。
【００２２】上述した関係式（１）及び（２）は、両方
とも、ツェナーダイオードＺ２の代わりに通常のダイオ
ードを使用して満足させることも可能であるかもしれな
いが（即ち、非常に高いブレイクダウン電圧で）、然し
ながら、この場合においては、ソース電圧が（高インピ
ーダンスのソースノードであるので）、例えば、高速の
ＶＴ過渡的期間中に容量的電流注入によって不所望な制
御されることのない値に到達する場合があるので、危険
性が発生する場合がある。この場合には、ＶＧＳ又はＶ
ＳＢのいずれかの過剰な値によってトランジスタＬＤが
損傷を発生する場合がある。
とも、ツェナーダイオードＺ２の代わりに通常のダイオ
ードを使用して満足させることも可能であるかもしれな
いが（即ち、非常に高いブレイクダウン電圧で）、然し
ながら、この場合においては、ソース電圧が（高インピ
ーダンスのソースノードであるので）、例えば、高速の
ＶＴ過渡的期間中に容量的電流注入によって不所望な制
御されることのない値に到達する場合があるので、危険
性が発生する場合がある。この場合には、ＶＧＳ又はＶ
ＳＢのいずれかの過剰な値によってトランジスタＬＤが
損傷を発生する場合がある。
【００２３】以上、本発明の具体的実施の態様について
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
詳細に説明したが、本発明は、これら具体例にのみ制限
されるべきものではなく、本発明の技術的範囲を逸脱す
ることなしに種々の変形が可能であることは勿論であ
る。
【図１】 公知技術による高電圧ダイオードをエミュレ
ーションする集積化ＬＤＭＯＳトランジスタの制御方法
を示した概略図。
ーションする集積化ＬＤＭＯＳトランジスタの制御方法
を示した概略図。
【図２】 本発明の構成を示した概略ブロック図。
【図３】 本発明の１実施例に基づく回路を示した概略
図。
図。
Ａ 出力ノード Ｃｐ ブートストラップコンデンサ Ｇ ゲート ＩＯ１ 駆動用インバータ ＬＤ ＬＤＭＯＳトランジスタ Ｓ ソースノード Ｖｓ 供給ノード ＶＧ ゲートノード Ｚ１ 第一ツェナーダイオード Ｚ２ 第二ツェナーダイオード
フロントページの続き (72)発明者 アンジェロ ジェノバ イタリア国， 93010 デリア， ビア アルピ 169 (72)発明者 ロベルト ガリボルディ イタリア国， 20084 ラッチアレッラ , ビア エフ． バラッカ ６／３
Claims (2)
- 【請求項１】 ソースホロワとして機能し、且つ低ゲー
ト駆動信号及び供給電圧（Ｖｓ）が本集積回路の最小ス
イッチオン電圧より低い場合のフェーズ期間中にアクテ
ィブである第二論理信号（ＵＶＬＯｂ）の関数として論
理制御回路によって駆動されるインバータ（ＩＯ１）に
より本回路の供給電圧（Ｖｓ）に或るダイオードによっ
て充電されるブートストラップコンデンサ（Ｃｐ）を介
して該容量の高電圧充電用ダイオードをエミュレーショ
ンする態様で制御されるＬＤＭＯＳ集積化トランジスタ
（ＬＤ）により容量（Ｃ）を充電する回路において、 前記ブートストラップコンデンサ（Ｃｐ）が第一ツェナ
ーダイオード（Ｚ１）を介して充電され、 前記トランジスタ（ＬＤ）のソースが第二ツェナーダイ
オード（Ｚ２）を介して供給ノード（Ｖｓ）へ接続して
おり、 前記ツェナーダイオード（Ｚ１，Ｚ２）のツェナー電圧
（ＶＺ１，ＶＺ２）が、Ｖｓ＞ＶＺ１である場合には、 ＶＴＨ＞ＶＺ１−ＶＺ２であり、Ｖｓ＜ＶＺ１である場
合には、 ＶＴＨ＞Ｖｓ＋Ｖｂｅ−ＶＺ２である、条件を満足し、
尚ＶＴＨはＬＤＭＯＳトランジスタ（ＬＤ）のスレッシ
ュホールド電圧であり、ＬＤＭＯＳトランジスタ（Ｌ
Ｄ）のソース電圧と基板電圧との間の差がＶＺ２＋ｎＶ
ｂｅに等しいものである、ことを特徴とする回路。 - 【請求項２】 請求項１において、ＶＺ１及びＶＺ２が
互いに同一であり且つ供給電圧（Ｖｓ）よりも大きいも
のであることを特徴とする回路。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP97830298A EP0887933A1 (en) | 1997-06-24 | 1997-06-24 | Turn off circuit for an LDMOS in presence of a reverse current |
| IT97830298.2 | 1997-06-24 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH1174769A true JPH1174769A (ja) | 1999-03-16 |
| JP3998817B2 JP3998817B2 (ja) | 2007-10-31 |
Family
ID=8230672
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17734198A Expired - Fee Related JP3998817B2 (ja) | 1997-06-24 | 1998-06-24 | 逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US6075391A (ja) |
| EP (1) | EP0887933A1 (ja) |
| JP (1) | JP3998817B2 (ja) |
Families Citing this family (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| IT1313850B1 (it) * | 1999-11-25 | 2002-09-24 | St Microelectronics Srl | Circuito "high side" ad alta efficienza. |
| US6351159B1 (en) | 2000-08-08 | 2002-02-26 | Micron Technology, Inc. | Gate coupled voltage support for an output driver circuit |
| US6486715B2 (en) * | 2001-04-02 | 2002-11-26 | Sandisk Corporation | System and method for achieving fast switching of analog voltages on large capacitive load |
| US6643145B1 (en) * | 2002-07-26 | 2003-11-04 | Intersil Americas Inc. | High resolution digital diode emulator for DC-DC converters |
| US7002401B2 (en) * | 2003-01-30 | 2006-02-21 | Sandisk Corporation | Voltage buffer for capacitive loads |
| FR2858493B1 (fr) | 2003-07-31 | 2005-10-21 | St Microelectronics Sa | Circuit d'attaque a autoelevation |
| US7215189B2 (en) * | 2003-11-12 | 2007-05-08 | International Rectifier Corporation | Bootstrap diode emulator with dynamic back-gate biasing |
| US7501901B2 (en) * | 2006-08-29 | 2009-03-10 | Infineon Technologies Ag | Circuit comprising a capacitive circuit component |
| TWI465016B (zh) * | 2013-01-09 | 2014-12-11 | Richtek Technology Corp | 升壓控制電路及其控制方法 |
| WO2014162507A1 (ja) * | 2013-04-02 | 2014-10-09 | 三菱電機株式会社 | 半導体装置 |
| US9601479B2 (en) * | 2014-03-14 | 2017-03-21 | Nxp Usa, Inc. | Protection circuit, circuit employing same, and associated method of operation |
| ITUB20155707A1 (it) | 2015-11-18 | 2017-05-18 | St Microelectronics Srl | Circuito di pilotaggio, circuito integrato e dispositivo corrispondenti |
| WO2017190652A1 (en) * | 2016-05-04 | 2017-11-09 | The Hong Kong University Of Science And Technology | Power device with integrated gate driver |
| US10243562B2 (en) * | 2017-02-28 | 2019-03-26 | International Business Machines Corporation | Level-shifting circuit for non-complementary logic |
| US11018670B2 (en) * | 2019-01-28 | 2021-05-25 | Texas Instruments Incorporated | Output buffer circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8713388D0 (en) * | 1987-06-08 | 1987-07-15 | Philips Electronic Associated | Semiconductor device |
| US4871686A (en) * | 1988-03-28 | 1989-10-03 | Motorola, Inc. | Integrated Schottky diode and transistor |
| US5373435A (en) * | 1993-05-07 | 1994-12-13 | Philips Electronics North America Corporation | High voltage integrated circuit driver for half-bridge circuit employing a bootstrap diode emulator |
| US5510747A (en) * | 1993-11-30 | 1996-04-23 | Siliconix Incorporated | Gate drive technique for a bidirectional blocking lateral MOSFET |
| US5672992A (en) * | 1995-04-11 | 1997-09-30 | International Rectifier Corporation | Charge pump circuit for high side switch |
| EP0743752B1 (en) * | 1995-05-17 | 2004-07-28 | STMicroelectronics S.r.l. | Charging of a bootstrap capacitance through an LDMOS transistor |
-
1997
- 1997-06-24 EP EP97830298A patent/EP0887933A1/en not_active Withdrawn
-
1998
- 1998-06-11 US US09/095,735 patent/US6075391A/en not_active Expired - Fee Related
- 1998-06-24 JP JP17734198A patent/JP3998817B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3998817B2 (ja) | 2007-10-31 |
| US6075391A (en) | 2000-06-13 |
| EP0887933A1 (en) | 1998-12-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4420700A (en) | Semiconductor current regulator and switch | |
| US6060948A (en) | Protection circuit for controlling the gate voltage of a hv LDMOS transistor | |
| US6407594B1 (en) | Zero bias current driver control circuit | |
| KR900006046B1 (ko) | 도전변조형 mosfet의 과전류보호회로 | |
| US4473758A (en) | Substrate bias control circuit and method | |
| US10084446B2 (en) | Driver circuit, corresponding integrated circuit and device | |
| JP3998817B2 (ja) | 逆電流が存在する場合のｌｄｍｏｓ用のターンオフ回路 | |
| JP3937354B2 (ja) | ダイナミック・バックゲート・バイアスと短絡保護を伴うブートストラップ・ダイオード・エミュレータ | |
| JPH07236229A (ja) | オフラインブートストラップ型スタートアップ回路 | |
| JPH0965571A (ja) | Ｌｄｍｏｓによるブートストラップ・キャパシタンスの充電 | |
| US11711010B2 (en) | Drive circuit and inverter device | |
| EP4106162A1 (en) | Driving circuit of power switching device, and driving system | |
| JPH10233632A (ja) | 高圧側ｍｏｓｆｅｔゲート保護シャント回路 | |
| US6844769B2 (en) | Drive circuit | |
| US5475329A (en) | Turn-off circuit to provide a discharge path from a first node to a second node | |
| US6683777B2 (en) | Semiconductor protective control unit for controlling output transistors connected to inductive load | |
| US6031412A (en) | Control of the body voltage of a HV LDMOS | |
| EP0810735B1 (en) | Tristate buffer having a bipolar transistor | |
| US6489829B1 (en) | Multiple-stage control circuit to control rush current in a MOSFET load switch | |
| US20060001457A1 (en) | High current charge pump for intelligent power switch drive | |
| US6940319B2 (en) | Device for controlling high and low levels of a voltage-controlled power switch | |
| US10432185B1 (en) | Turn-off of power switching device | |
| US7230810B1 (en) | Dynamic over-voltage protection scheme for integrated-circuit devices | |
| JP2003069410A (ja) | 入出力バッファ回路 | |
| WO2023107906A1 (en) | Multi-voltage bootstrapping drivers |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050623 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070309 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070619 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070717 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070808 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100817 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110817 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |