JP3998331B2 - テ−プのサ−ボパタ−ン書き込み及び検証システム - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、例えば、コンピュ−タシステムにおいて補助記憶装置として用いられる磁気テ−プシステムにおいて、ヘッドのサ−ボ制御を行うために磁気テ−プ上に記録されて利用されるサ−ボパタ−ンを磁気テ−プに書き込み、かつ、書き込まれたサ−ボパタ−ンを検証するテ−プのサ−ボパタ−ン書き込み及び検証システムに関する。
【０００２】
【従来の技術】
磁気テ−プを用いて情報を記録する磁気テ−プ装置は、例えば、コンピュ−タシステムにおいて、情報を大量にかつ安価に記憶するために、広く普及している。この磁気テ−プは取扱いが容易なようにカ−トリッジに収容されて使用される。
【０００３】
磁気テ−プには、小形のカ−トリッジにできるだけ大量の情報が記憶できるように高密度で記録されることが要求される。また、磁気テ−プは、予め定められた規定から外れた欠陥が除かれ、信頼性の高い記録ができることが必要である。
【０００４】
磁気テ−プへの記録密度を向上させるために、例えば、特開平８−３０９４２号公報に記載されているような記録方法が提案されている。この方法は、デ−タ領域（デ−タトラック）の他にテ−プの位置情報等からなるサ−ボ情報を、サ−ボパタ−ンと呼ばれる特定のパタ−ンとして書き込んだサ−ボパタ−ン領域（サ−ボトラック）を設けて、このサ−ボ情報によってヘッドの制御を行うものである。
【０００５】
サ−ボパタ−ンは磁気テ−プの全長に亘って書き込まれ、情報を書き込んだり、読み出す場合に、このサ−ボパタ−ンを基準として、デ−タトラック上のヘッドの位置を制御するようにしている。これによって、情報の記録・再生を行う磁気テ−プ装置の機械的精度にかかわらず、ヘッドの位置を精密に制御できるので、情報の記録密度も向上させることができる。
【０００６】
上述したサ−ボパタ−ンは、磁気テ−プ上の正確な位置に、かつ、所定の条件範囲で欠落がないように書き込まれ、デ−タトラックの記録位置や読取位置の制御が行われる。所定の条件範囲とは、例えば、サ−ボトラックが数本ある場合は同時に２本以上のサ−ボトラック上でサ−ボパタ−ンの欠落が１箇所でもあってはいけないとか、隣接するサ−ボトラック上で同時にサ−ボパタ−ンの欠落があってはいけないとかの条件である。
【０００７】
磁気テ−プの正確な位置にサ−ボパタ−ンを書き込むために、例えば、特開平４−１０３００６号公報に記載されているような書込方法が提案されている。この方法では、磁気テ−プの走行速度を測定し、この走行速度に合わせて、磁気テ−プの長尺方向に沿って情報のブロックの区切りを示す区切り信号を書き込むようにしている。これによって、磁気テ−プを駆動する駆動機構の精度に影響されることなく、正確な位置に区切り信号を書き込むことができる。
【０００８】
また、カ−トリッジを製造する工程で、磁気テ−プの欠陥部分を除去するために、例えば、特開平７−１０５６６０号公報や特開昭６３−２２８４８３号公報に記載されているようなカ−トリッジの製造方法が提案されている。
【０００９】
情報の記録が正常にできない欠陥部分は磁気テ−プの製造過程で生じてしまうことが多いので、これらの方法においては、磁気テ−プをカ−トリッジに収容する前に、まず、磁気テ−プの欠陥部分の有無を調べ、欠陥部分の位置を特定する検査を行う。この検査は磁気テ−プの全長に亘って、検査用の信号を記録し、この後、検査用の信号を再生することによって行う。これによって、欠陥部分の位置を特定し、磁気テ−プをカ−トリッジに収容する前にこの欠陥部分を削除するようにしている。
【００１０】
【発明が解決しようとする課題】
しかしながら、従来の検査方法では、特に、サ−ボパタ−ンが複数の種類のブロックパタ−ンを用いて書き込む場合には、サ−ボパタ−ンを書き込むと同時にこのサ−ボパタ−ンが正常であるか否か検証するのが困難であるという問題点があった。
【００１１】
また、サ−ボトラックが複数ある場合には、各サ−ボトラックの再生用ヘッドが互いに垂直方向に正確に１列に揃っていないために、例えば、複数のサ−ボトラックで同時にサ−ボパタ−ンが欠落しているか否かの検証を行うことが困難であるという欠点もあった。
【００１２】
そこで、本発明は上記事情に鑑みてなされたものであり、複数の種類のブロックパタ−ンからサ−ボパタ−ンを作成する場合でも、サ−ボパタ−ンを書き込むと同時に、サ−ボパタ−ンが正常に書き込まれているか否かを確実に検証することができるテ−プのサ−ボパタ−ン書き込み及び検証システムを提供することを目的とする。
【００１３】
また、本発明はサ−ボトラックが複数ある場合でも、複数のサ−ボトラック上のサ−ボパタ−ンの欠落状態を確実に検査することができるテ−プのサ−ボパタ−ン書き込み及び検証システムを提供することを目的とする。
【００１４】
また、本発明はサ−ボパタ−ンが正確な位置に正確なパタ−ンで書き込まれたか否かの検証ができ、欠陥の位置の特定も正確にできるテ−プのサ−ボパタ−ン書き込み及び検証システムを提供することを目的とする。
【００１７】
【課題を解決するための手段】
上記課題を解決するために、請求項１記載の発明は、テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段とを備えたことを特徴とする。
【００１８】
上記課題を解決するために、請求項２記載の発明は、請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記サ−ボパタ−ン検証手段は、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力することを特徴とする。
【００１９】
上記課題を解決するために、請求項３記載の発明は、請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記サ−ボパタ−ン検証手段は、前記サ−ボパタ−ン読取信号に基づいて、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整し、前記テ−プ走行速度検出信号及び調整された前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力することを特徴とする。
【００２０】
上記課題を解決するために、請求項４記載の発明は、請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記サ−ボパタ−ン検証手段は、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力し、前記判定信号に基づいて、前記判定信号の前記複数のサ−ボパタ−ン読取手段の読取位置のずれによる時間差を調整することを特徴とする。
【００２１】
上記課題を解決するために、請求項５記載の発明は、請求項１乃至４のうちいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記制御手段は、前記サ−ボパタ−ン書込信号生成手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに記録させることを特徴とする。
【００２２】
上記課題を解決するために、請求項６記載の発明は、請求項５記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記制御手段は、前記サ−ボパタ−ン書込信号生成手段を制御して、前記サ−ボパタ−ン書込手段に、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに記録させることを特徴とする。
【００２３】
上記課題を解決するために、請求項７記載の発明は、テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段と、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに書き込むための検証結果記録用書込手段とを備えたことを特徴とする。
【００２４】
上記課題を解決するために、請求項８記載の発明は、請求項１乃至６のうちのいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記制御手段には、デ−タを記憶媒体に記憶するための記憶手段が接続され、前記制御手段は、前記記憶手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記記憶媒体に記憶させることを特徴とする。
【００２５】
上記課題を解決するために、請求項９記載の発明は、請求項１乃至６のうちのいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記制御手段には、印刷手段が接続され、前記制御手段は、前記印刷手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記印刷手段に印刷させることを特徴とする。
【００２６】
上記課題を解決するために、請求項１０記載の発明は、請求項１乃至６のうちいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段は、前記制御手段から同一のクロック信号の供給を受け、該クロック信号に基づいて所定の信号処理を行うことを特徴とする。
【００２７】
上記課題を解決するために、請求項１１記載の発明は、テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段とを備え、前記複数のサ−ボパタ−ン読取手段の読取位置のずれの調整は、前記複数のサ−ボパタ−ン書込手段が前記テ−プに測定用信号を記録し、前記複数のサ−ボパタ−ン読取手段が前記測定用信号を読み取り、前記制御手段が読取りの時間のずれを測定し、前記サ−ボパタ−ン検証手段が測定された測定結果を用いて時間調整することによって行われることを特徴とする。
【００２８】
【発明の実施の形態】
以下、本発明の実施の形態を図面を参照して詳細に説明する。
【００２９】
実施の形態１．
図１は本発明の実施の形態１によるサ−ボパタ−ン書き込み及び検証システムの概略の構成を示すブロック図、図２は同サ−ボパタ−ン書き込み及び検証システムの書込部及び読取部の構成並びに磁気テ−プの構成を示す平面図、図３は同磁気テ−プに書き込まれるサ−ボパタ−ンの一部を拡大して示す拡大図、図４は図３に示されたサ−ボパタ−ンを構成するブロックパタ−ンの一つを拡大して示す拡大図、図５は同サ−ボパタ−ン書き込み及び検証システムの制御部の構成を示すブロック図、図６は同サ−ボパタ−ン書き込み及び検証システムの走行速度検出部の構成を示すブロック図、図７は同サ−ボパタ−ン書き込み及び検証システムの書込信号生成部の構成を示すブロック図、図８は書込部に供給される書込信号（電流波形）を模式的に示す波形図、図９（ａ）は、図２のＡ部を拡大して示す拡大図、同図（ｂ）は図２のＢ部を拡大して示す拡大図、同図（ｃ）は図２のＣ部を拡大して示す拡大図、図１０は同サ−ボパタ−ン書き込み及び検証システムの検証部の構成を示すブロック図、図１１は同検証部の第１〜第５検証回路の構成を示すブロック図、図１２は同検証部の再生回路の構成を示すブロック図、図１３（ａ）は同サ−ボパタ−ン書き込み及び検証システムの読取部の構成を示す平面図であって、各ギャップの位置のずれを説明するための図、同図（ｂ）は同検証部の時間調整部における調整方法を説明するための説明図、図１４は同時間調整部で設定される調整時間の測定方法を説明するための説明図、図１５は同再生回路の動作を説明するための図であって、同図（ａ）は同読取部のヘッドからの出力信号を増幅した後の波形を示す波形図、同図（ｂ）は同再生回路のコンパレ−タからの出力信号を示す波形図、図１６は同検証部のフレ−ム信号生成回路の動作を説明するためのタイムチャ−ト、図１７は同検証部のゲ−ト信号生成回路及び判定回路の動作を説明するためのタイムチャ−ト、図１８は同検証部の判定部における判定結果の一例を示す図、図１９は磁気テ−プの巻取り完了時に同判定結果を記録する方法を説明するための説明図である。
【００３０】
図１において、１１はサ−ボ情報がサ−ボパタ−ンとして書き込まれる磁気テ−プ、１２は供給リ−ル、１３は巻取リ−ル、２は構成各部を制御すると共に各種演算を行う制御部（制御手段、サ−ボパタ−ン検証手段）、３は磁気テ−プ（テ−プ）１１を供給リ−ル１２から巻取リ−ル１３へ向けて所定の速度で送るテ−プ送り部、４は磁気テ−プ１１の走行速度を検出してテ−プ速度検出信号（テ−プ走行速度検出信号）を生成するテ−プ走行速度検出部（テ−プ走行速度検出手段）、５は制御部２からの指令に従って所定のサ−ボパタ−ン書込信号を生成する書込信号生成部（サ−ボパタ−ン書込信号生成手段）、６は書込信号生成部５から出力されたサ−ボパタ−ン書込信号に対応したサ−ボパタ−ンを磁気テ−プ１１に書き込む書込部（サ−ボパタ−ン書込手段）、７は書込部６の下流側に配置され、磁気テ−プ１１に書き込まれたサ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する読取部（サ−ボパタ−ン読取手段）、８はサ−ボパタ−ン読取信号に基づいて、サ−ボパタ−ンが正しく書き込まれたか否かを検証する検証部（サ−ボパタ−ン検証手段）である。
【００３１】
この実施の形態１のサ−ボパタ−ン書込・検証装置は、例えば、コンピュ−タの外部記憶装置として用いられるテ−プデバイス用の磁気テ−プをカ−トリッジに巻き取る前に、サ−ボ制御に利用するためのサ−ボパタ−ンを書き込むと共に、サ−ボパタ−ンが正しく書き込まれたかどうか検査し、欠陥のない状態でカ−トリッジに収めるために、用いられる。
【００３２】
図２に示すように、磁気テ−プ１１は、例えば、略１２．７mmの幅を有し、サ−ボパタ−ンが書き込まれるサ−ボトラック１１１〜１１５と実際のデ−タが記録されるデ−タトラック１１６〜１１９とからなっている。各デ−タトラック１１６（１１７〜１１９）はさらに狭いトラックに細分されている。また、サ−ボパタ−ンは、図３に示すように、後述する書込部６のギャップ６１ａ〜６５ａの形状に対応して、全体として略シェブロン（chevron ）形状に形成されたブロックパタ−ン（パタ−ン）９１，９１，…とブロックパタ−ン（パタ−ン）９２，９２，…とからなっている。
【００３３】
さらに、ブロックパタ−ン９１は、図４に示すように、ブロックパタ−ン９１の左部を構成し、垂直線に対して時計周り方向に所定の角度で傾斜したストライプ状のパタ−ン９１１と、ブロックパタ−ン９１の右部を構成し、反時計周り方向に所定の角度で傾斜し、パタ−ン９１１と対称なストライプ状のパタ−ン９１２とからなり、これら左右のパタ−ン９１１，９１２が、脚が下方に広がるが如く配置され、全体として頂部が欠けたシェブロン形状に形成されてなっている。
【００３４】
パタ−ン９１１、パタ−ン９１２はそれぞれ線状に磁化された線状磁化領域９１１ａ〜９１１ｅ、線状磁化領域９１２ａ〜９１２ｅからなっている。ここで、各線状磁化領域９１１ａ（９１２ａ），９１１ｂ（９１２ｂ），…の傾斜角は、テ−プのフォ−マットの規格で決められた角度であって、例えば、垂直線に対して時計周り方向に略６゜（反時計周り方向に略６゜）となっている。
【００３５】
また、ブロックパタ−ン９２の構成は、線状磁化領域の数が左右それぞれ４本である以外はブロックパタ−ン９１と同様である。
【００３６】
制御部２は、図５に示すように、調整時間測定モ−ド、サ−ボパタ−ン検証モ−ドの各動作モ−ドで、装置各部を所定のプログラムに従って制御したり、必要な演算や判断を行うＣＰＵ２１と、各種演算や制御を行うためのプログラムが格納されたＲＯＭ２２と、例えば、演算結果等を一時記憶するＲＡＭ２３とからなっている。
【００３７】
ＲＯＭ２２には、例えば、調整時間測定モ−ドにおける調整時間測定の手順が記述された調整時間測定プログラムや、サ−ボパタ−ン検証モ−ドにおける判定手順が記述された判定プログラム等が格納されている。
【００３８】
ＲＡＭ２３には、例えば、後述する検証デ−タや測定された調整時間等が記憶される。
【００３９】
テ−プ走行速度検出部４は、図６に示すように、磁気テ−プ１１の走行に追従して回転し、円盤にスリットが多数刻まれてなるフォトエンコ−ダ４１と、フォトエンコ−ダ４１の回転に伴う光の遮断／通過を検知して回転速度すなわち磁気テ−プ１１の走行速度に応じた検出信号を出力するフォトセンサ４２と、フォトセンサ４２からの検出信号の位相と後述する分周回路の出力信号の位相とを比較する位相比較回路４３と、位相比較回路４３の出力信号を電圧信号に変換する低域通過フィルタ４４と、低域通過フィルタ４４の出力電圧に応じた周波数のクロック信号を出力する電圧制御発振回路４５と、電圧制御発振回路４５から出力されたクロック信号の周波数を分周して位相比較回路４３に入力する分周回路４６とからなっており、磁気テ−プ１１の走行速度に応じた周波数のクロック信号を出力し、書込信号生成部５や検証部８に供給する。
【００４０】
書込信号生成部５は、図７に示すように、書込信号（電流信号）のパタ−ン（図８参照）を作成するパタ−ン生成回路５１と、パタ−ン生成回路５１の出力を増幅して書込部６に供給する書込駆動回路５２と、パタ−ン生成回路５１内で作成された書込信号のパタ−ンを、デ−タの内容に応じて変調するデ−タ生成回路５３とからなっている。
【００４１】
ここで、パタ−ン生成回路５１が作成する書込信号の周期はテ−プ走行速度検出部４から出力されたクロック信号に従う。また、デ−タ生成回路５３によって変調される書込信号のパタ−ンはパルスの幅または位置等である。また、書込部６はギャップ６１ａ〜６５ａ（図２参照）から同時に磁気テ−プ１１に磁界を与える。なお、図７において、６１〜６５は書込部６のヘッド本体である。
【００４２】
書込信号生成部５からは、例えば図８に示すような５つの連続したパルスａ1 ，ａ2 ，ａ3 ，ａ4 ，ａ5 が送出され、ブロックパタ−ン９１が書き込まれる。同様に、４つの連続したパルスが送出されることによりブロックパタ−ン９２が書込まれる。図中の時間ｔp はブロックパタ−ン９１の長さに対応する。
【００４３】
ここで、パルスａ1 を基準として、パルスａ2 〜ａ5 の位置やパルス幅を情報に応じて変調することにより、ブロックパタ−ン９１，９２の組み合わせで情報を表現することができる。情報とは、例えば、磁気テ−プ１１の位置情報を連続した数字で表す位置情報等である。
【００４４】
また、図２に示すように、書込部６は前面６Ａに、サ−ボトラック１１１〜１１５にそれぞれサ−ボパタ−ンを書き込むための、ギャップ６１ａ〜６５ａと、対応するヘッド本体（サ−ボパタ−ン書込手段、図７参照）６１〜６５とを有している。
【００４５】
また、図９（ａ）に示すように、各ギャップ６１ａ（６２ａ〜６５ａ）は、左右１対の、それぞれ、垂直線に対して時計周り方向に、線状磁化領域９１１ａ，９１１ｂ，…の傾斜角と同じ角度で傾斜したギャップと、反時計周り方向に、線状磁化領域９１２ａ，９１２ｂ，…の傾斜角と同じ角度で傾斜したギャップとからなり、これら左右のギャップが、脚が下方に広がるが如く垂直線に対して対称に配置され、頂部が欠けたシェブロン形状をなしている。これらのギャップ６１ａ〜６５ａは、例えば、光学写真の方式で形成され、その寸法や位置の精度は光学写真の精度に従う。
【００４６】
読取部７は、図２に示すように、書き込まれたサ−ボパタ−ンのうちブロックパタ−ン９１，９２の左部を読み取るための第１読取部７１と、ブロックパタ−ン９１，９２の右部を読み取るための第２読取部７２とからなり、第１読取部７１、第２読取部７２はそれぞれサ−ボトラック１１１〜１１５に書き込まれたパタ−ンを読むためのヘッド（サ−ボパタ−ン読取手段）７１１〜７１５，７２１〜７２５を有している。また、ヘッド７１１〜７１５，７２１〜７２５はそれぞれギャップ７１１ａ〜７１５ａ，７２１ａ〜７２５ａを有している。
【００４７】
各ギャップ７１１ａ（７１２ａ〜７１５ａ）は、図９（ｂ）に示すように、垂直線に対して時計周り方向に、線状磁化領域９１１ａ，９１１ｂ，…の傾斜角と同じ角度で傾斜したギャップであり、書き込まれたサ−ボパタ−ンのうち、垂直線に対して時計周り方向に傾斜したパタ−ンを読み取るために用いられる。また、各ギャップ７２１ａ（７２２ａ〜７２５ａ）は、同図（ｃ）に示すように、反時計周り方向に、線状磁化領域９１２ａ，９１２ｂ，…の傾斜角と同じ角度で傾斜したギャップであり、書き込まれたサ−ボパタ−ンのうち、垂直線に対して反時計周り方向に傾斜したパタ−ンを読み取るために用いられる。
【００４８】
検証部８は、図１０に示すように、第１読取部７１から出力されたサ−ボパタ−ン読取信号を処理する第１検証ブロック８１と、第２読取部７２から出力されたサ−ボパタ−ン読取信号を処理する第２検証ブロック８２とからなり、さらに、第１検証ブロック８１は、それぞれ、ヘッド７１１〜７１５に対応した第１検証回路８１１〜第５検証回路８１５からなっている。また、同様に第２検証ブロック８２は、第１検証回路８２１〜第５検証回路８２５からなっている。
【００４９】
第１検証回路８１１は、図１１に示すように、ヘッド７１１によって再生された信号の波形を整形するための再生回路８１１ａと、再生回路８１１ａの出力信号を所定の時間遅延させて出力するレジスタ８１１ｂと、レジスタ８１１ｂの遅延時間を設定するためのレジスタ制御回路８１１ｃと、各ブロックパタ−ンに対応したパルス列（レジスタ出力信号）に同期してフレ−ム信号を出力するフレ−ム信号生成回路８１１ｄと、フレ−ム信号に基づいて判定の基準となるゲ−ト信号を出力するゲ−ト信号生成回路８１１ｅと、ゲ−ト信号に基づいてレジスタ８１１ｂから出力された信号が正しいか否かを判定して判定信号を出力する判定回路８１１ｆとからなっている。
【００５０】
ここで、レジスタ８１１ｂとレジスタ制御回路８１１ｃとによって、予め設定された時間だけ遅延させて時間調整するための時間調整部８１１Ａが構成されている。また、フレ−ム信号生成回路８１１ｄとゲ−ト信号生成回路８１１ｅとによって、ブロックパタ−ンの位置を特定しゲ−ト信号を生成する位置特定部８１１Ｂが構成されている。また、この位置特定部Ｂと判定回路８１１ｆとによって判定部８１１Ｃが構成されている。
【００５１】
また、レジスタ制御回路８１１ｃ、判定回路８１１ｆは制御部２によって制御され、レジスタ制御回路８１１ｃ、フレ−ム信号生成回路８１１ｄと、ゲ−ト信号生成回路８１１ｅは、テ−プ走行速度検出部４からのクロック信号に従って動作する。
【００５２】
また、再生回路８１１ａは、図１２に示すように、ヘッド７１１からのサ−ボパタ−ン読取信号を増幅するヘッドアンプ８１１ｐと、ヘッドアンプ８１１ｐの出力波形の振幅を調整する自動利得調整アンプ８１１ｑと、基準電圧入力端子８１１ｓから入力された予め設定された基準電圧と自動利得調整アンプ８１１ｑの出力波形とを比較し、比較結果を出力するコンパレ−タ８１１ｒとからなっている。
【００５３】
レジスタ８１１ｂは、再生回路８１１ａからの再生回路出力信号を所定の時間遅延させてパルス列を含むレジスタ出力信号として出力する。例えば、５本の線状磁化領域９１１ａ〜９１１ｅからなるパタ−ン９１１は、第１読取部７１によって読み取られた後、レジスタ８１１ｂからは、５つのパルスからなるパルス列として出力される。
【００５４】
なお、第２検証回路８１２〜第５検証回路８１５も、それぞれ第１検証回路８１１と同様の構成となっている。また、第２検証ブロック８２は、第１検証ブロック８１と同様の構成となっている。
【００５５】
ここで、レジスタ制御回路８１１ｃ（８１２ｃ〜８１５ｃ，８２１ｃ〜８２５ｃ）において設定される上述した遅延時間について説明する。
【００５６】
例えば、読取部７の第１読取部７１のヘッド７１１〜７１５に対応するギャップ７１１ａ〜７１５ａは、詳細に見ると、製作精度の都合上、図１３（ａ）に示すように、これらの水平位置ｐ1 〜ｐ5 が、磁気テ−プ１１の長尺方向にずれており、縦方向（磁気テ−プ１１の幅方向）に一列に揃っていない。
【００５７】
このために、磁気テ−プ１１からサ−ボパタ−ンを読み取った場合に、ある時刻における各ヘッドの読取位置にずれが発生する。このずれは、読取部７の製作精度に依存し、個々の読取部によって全て異なる。読取位置のずれは、サ−ボトラックが複数のトラックで構成されているときに、あるサ−ボトラックと他のサ−ボトラックの欠陥の位置関係を検証するときの障害となる。
【００５８】
そこで、上述した時間調整部８１１Ａ（８１２Ａ〜８１５Ａ，８２１Ａ〜８２５Ａ）では、設定された所定の時間遅延される。
【００５９】
すなわち、図１３（ｂ）に示すように、レジスタ制御回路８１１ｃ〜８１５ｃで、それぞれ、ギャップ７１１ａ〜７１５ａの位置のばらつきに応じた所定の調整時間ｔ11〜ｔ15を設定する。例えば、サ−ボトラック１１１〜１１５において磁気テ−プ１１の長尺方向に同位置に（幅方向に揃えて）書き込まれたパタ−ンが読み込まれ、パルス列（レジスタ出力信号）ｂ1 〜ｂ5 として出力された場合、パルス列の発生時刻が時刻ｔ0 で揃うように、それぞれ調整時間ｔ11〜ｔ15遅延させて、パルス列ｃ1 〜ｃ5 を得るようにする。
【００６０】
上述した調整はレジスタ制御回路８２１ｃ〜８２５ｃにおいても同様に行われる。
【００６１】
上記調整時間は、後述するように、サ−ボパタ−ンの検証に先だって予め測定され、制御部２において記憶され検証時に用いられる。
【００６２】
次に、本発明に係るサ−ボパタ−ン書き込み及び検証システムの動作について説明する。この実施の形態１に係るサ−ボパタ−ン書き込み及び検証システムによって、サ−ボパタ−ンの検証を行うにあたっては、まず、レジスタ制御回路８１１ｃ〜８１５ｃ，８２１ｃ〜８２５ｃで、それぞれ、ギャップ７１１ａ〜７１５ａ，７２１ａ〜７２５ａの位置のばらつきに応じた必要な調整時間を測定する必要がある。
【００６３】
そこで、電源投入後、図示せぬモ−ド切替スイッチを操作して、動作モ−ドを調整時間測定モ−ドとする。
【００６４】
次に、レジスタ制御回路８１１ｃ〜８１５ｃ，８２１ｃ〜８２５ｃにおいて調整時間を全て「０」に初期設定する。そして、制御部２は制御信号を書込信号生成部５へ送って、図１４に示すように、１つのパルスｘ10のみからなる書込信号ｘ1 を発生させる。
【００６５】
これによって、左右１本ずつのの磁化パタ−ンからなるサ−ボパタ−ンが書込部６によって、サ−ボトラック１１１〜１１５に書き込まれる。このサ−ボパタ−ンは読取部７によって読み取られ、サ−ボパタ−ン読取信号が検証部８に送られる。例えば、ヘッド７１１はサ−ボトラック１１１に書き込まれたサ−ボパタ−ンのうち時計周りに傾斜した１本の線状磁化領域からなるパタ−ンを読み取って、第１検証回路８１１の再生回路８１１ａへサ−ボパタ−ン読取信号を送る。
【００６６】
再生回路８１１ａにおいては、まず、読取信号がヘッドアンプ８１１ｐ、自動利得調整アンプ８１１ｑによって増幅されて、図１５（ａ）に示すような波形を得る。コンパレ−タ８１１ｒでは、同図（ｂ）に示すように、自動利得調整アンプ８１１ｑからの出力を予め定められた基準電圧Ｖref と比較して、基準電圧Ｖref を越えた場合のみ、「Ｈ」状態となるデジタルの再生回路出力信号を出力する。
【００６７】
この再生回路出力信号は時間調整部８１１Ａへ送られ、今はレジスタ制御回路８１１ｃにおいて設定されている調整時間は「０」であるので、レジスタ８１１ｂにおいては遅延されることなく、図１４に示すように、レジスタ８１１ｂから１つのパルスｙ10を含むレジスタ出力信号ｙ1 を得る。同様に、レジスタ８１２ｂ〜８１５ｂからも、それぞれ、１つのパルスｙ20〜ｙ50を含むレジスタ出力信号ｙ2 〜ｙ5 を得る。
【００６８】
制御部２は、書込信号ｘ1 のパルスｘ10を発生させた時刻を起点にパルスｙ10〜ｙ50の発生時刻ｔ1 〜ｔ5 を計時しておき、所定の時刻ｔ0 との差を演算し、この差を調整時間ｔ11〜ｔ15としてＲＡＭ２３に記憶する。上記測定はレジスタ制御回路８２１ｃ〜８２５ｃに設定される調整時間についても行われる。
【００６９】
なお、こうして決定された調整時間は、１度決定されれば第１読取部７１や第２読取部７２の部品の交換、磁気テ−プ１１の種類や張力の変更等によらないかぎり、再測定の必要はない。
【００７０】
また、この調整時間測定モ−ドにおいては、この他、例えば、再生回路８１１ａ，８１２ａ，…の調整等、サ−ボパタ−ン書き込み及び検証システム全体の設定も行われる。
【００７１】
次に、装置の動作モ−ドをサ−ボパタ−ン検証モ−ドとし、検証動作を開始する。
【００７２】
書込信号生成部５は、制御部２から送出された制御信号に基づき、所定のサ−ボパタ−ン書込信号を生成して書込部６へ出力し、書込部６はサ−ボパタ−ン書込信号に対応したサ−ボパタ−ンを磁気テ−プ１１に書き込む。このサ−ボパタ−ンは読取部７によって読み取られ、サ−ボパタ−ン読取信号が検証部８に送られる。例えば、ヘッド７１１はサ−ボトラック１１１に書き込まれたサ−ボパタ−ンのうち時計周りに傾斜したパタ−ン（線状磁化領域９１１ａ〜９１１ｅ等）を読み取って、第１検証回路８１１の再生回路８１１ａへ読取信号を送る。
【００７３】
再生回路８１１ａにおいては、まず、読取信号がヘッドアンプ８１１ｐ、自動利得調整アンプ８１１ｑによって増幅されて、サ−ボパタ−ンのうち１本の線状磁化領域については、図１５（ａ）に示すような波形を得る。コンパレ−タ８１１ｒでは、同図（ｂ）に示すように、自動利得調整アンプ８１１ｑからの出力を予め定められた基準電圧Ｖref と比較して、基準電圧Ｖref を越えた場合のみ、「Ｈ」状態となるデジタルの再生回路出力信号を出力する。
【００７４】
この再生回路出力信号は時間調整部８１１Ａへ送られ、レジスタ８１１ｂにおいて、調整時間測定モ−ドで予め測定され、レジスタ制御回路８１１ｃで設定された所定の時間遅延される。
【００７５】
レジスタ８１１ｂからのレジスタ出力信号ｆ1 （図１６参照）は位置特定部８１１Ｂのフレ−ム信号生成回路８１１ｄへ送られる。
【００７６】
フレ−ム信号生成回路８１１ｄは、図１６に示すように、同期開始信号ｇが「Ｈ」に変化する時刻ｔg0から同期検出動作を開始する。フレ−ム信号生成回路８１１ｄは同期検出動作を開始すると、例えば、５つのパルスが連続するパルス列を探し始める。
【００７７】
レジスタ出力信号ｆ1 においては、同期検出動作開始後、最初の５つのパルスが連続するパルス列ｆ11が出現し、この後、パルス列ｆ12，ｆ13，ｆ14に示すように、４列、５列のパルス列が交互に現れる。
【００７８】
ここで、例えば、パルス列ｆ11の５つのパルスは、サ−ボトラック１１１に書き込まれたサ−ボパタ−ンのうち、ブロックパタ−ン９１の時計周りに傾斜した５本の線状磁化領域９１１ａ〜９１１ｅに対応している。また、パルス列ｆ12の４つのパルスは、ブロックパタ−ン９２の時計周りに傾斜した４本の線状磁化領域に対応している。
【００７９】
フレ−ム信号生成回路８１１ｄは、例えば、パルス列ｆ11の終りで目標の信号を捕捉したことを示す同期表示信号ｈ1 を発生し、この後、パルス列ｆ12（ｆ13，ｆ14，…）の最初のパルスの立上がりと同時に、「Ｈ」状態となるフレ−ム信号ｋ1 を発生し、ゲ−ト信号生成回路８１１ｅに出力される。フレ−ム信号ｋ1 はこれらレジスタ８２１ｂから出力されたパルス列ｆ12，ｆ13，ｆ14，…に同期して発生するパルスｋ12，ｋ13，…を含む。
【００８０】
フレ−ム信号生成回路８１１ｄは、テ−プ走行速度検出部４から出力されるクロック信号に周期を対応させて、フレ−ム信号ｋ1 を生成する。一方、書込信号生成部５もテ−プ走行速度検出部４から出力されるクロック信号を参照して書込信号を生成しているので、フレ−ム信号ｋ1 は一度レジスタ出力信号ｆ1 に同期すると、システムが停止するまで同期し続ける。
【００８１】
同様にして、サ−ボトラック１１１に書き込まれたサ−ボパタ−ンのうち、反時計周りに傾斜したパタ−ン（線状磁化領域９１２ａ〜９１２ｅ等）が、ヘッド７２１によって読み取られて、この読取信号が第２検証ブロック８２の第１検証回路８２１へ送られ、再生回路８２１ａにおいてデジタル信号に変換され、レジスタ８２１ｂにおいて遅延された後、レジスタ出力信号ｆ2 がフレ−ム信号生成回路８２１ｄへ送られる。
【００８２】
ここで、例えば、パルス列ｆ21の５つのパルスは、サ−ボトラック１１１に書き込まれたサ−ボパタ−ンのうち、ブロックパタ−ン９１の反時計周りに傾斜した５本の線状磁化領域９１２ａ〜９１２ｅに対応している。また、パルス列ｆ22の４つのパルスは、ブロックパタ−ン９２の時計周りに傾斜した４本の線状磁化領域に対応している。
【００８３】
レジスタ出力信号ｆ2 は、５列、４列のパルス列がパルス列ｆ21，ｆ22，ｆ23，ｆ24のように現れる。フレ−ム同期回路８２１ｄは、例えば、パルス列ｆ22の終端で目標の信号を捕捉したことを示す同期表示信号ｈ2 を発生し、この後、パルス列ｆ22（ｆ23，ｆ24，…）の最初のパルスの立上がりと同時に、「Ｈ」状態となるフレ−ム信号ｋ2 を発生し、ゲ−ト信号生成回路８２１ｅに出力される。
【００８４】
なお、図１６に示すように、フレ−ム信号ｋ1 とフレ−ム信号ｋ2 とは時間的にずれているが、このずれは、第１読取部７１、第２読取部７２のギャップ７１１，７２１の位置の違いに相当している。フレ−ム信号ｋ1 ，ｋ2 の時間差はレジスタ制御回路８１１ｃ，８２１ｃにおける設定によってずらすことができる。
【００８５】
ゲ−ト信号生成回路８１１ｅ，８２１ｅは、図１７に示すように、それぞれ、フレ−ム信号ｋ1 ，ｋ2 に基づいて、ゲ−ト信号ｍ1 ，ｍ2 を出力する。ゲ−ト信号ｍ1 ，ｍ2 はパルス列ｆ15，ｆ16，…，ｆ25，ｆ26，…の時間幅よりもやや広い時間幅を有する信号である。
【００８６】
判定回路８１１ｆ（８２１ｆ）は、ゲ−ト信号ｍ1 （ｍ2 ）に基づいて、パルス列ｆ15，ｆ16，…（ｆ25，ｆ26，…）の欠落等の欠陥を検出する。判定回路８１１ｆ（８２１ｆ）は、ゲ−ト信号ｍ1 （ｍ2 ）のゲ−ト時間内にパルス列ｆ15，ｆ16，…（ｆ25，ｆ26，…）のパルス数を計数し、例えば、図１７に示すように、パルス列ｆ15，ｆ16，ｆ17のうち、パルス列ｆ17の１，２番目のパルスｆ171 ，ｆ172 が欠落しているときは、計数したパルス数と予め知られた正しいパルス数（ゲ−ト時間内に５つのパルスが連続して発生するパタ−ン）とを比較してこの欠落を検出し、ゲ−ト信号ｍ1 のパルス列ｆ17に対応するパルスｍ17の立ち下がり時に、判定信号ｎ1 を「Ｈ」として、パルスｎ17を生成する。
【００８７】
同様に、同図に示すように、パルス列ｆ25，ｆ26，ｆ27のうち、パルス列ｆ25の４番目のパルスｆ254 が欠落しているときは、ゲ−ト信号ｍ2 のパルス列ｆ25に対応するパルスｍ25の立ち下がり時に、判定信号ｎ2 を「Ｈ」として、パルスｎ25を生成する。また、パルス列ｆ26のように、パルス数は正確であっても、例えば、磁気テ−プ１１の走行状態の乱れ等のために、書込位置が正しい位置からずれて、これに伴ってパルスの発生が遅れた場合も、このずれを検出して、ゲ−ト信号ｍ2 のパルス列ｆ26に対応するパルスｍ26の立ち下がり時に、判定信号ｎ2 を「Ｈ」として、パルスｎ26を発生する。
【００８８】
なお、上記判定結果は逐次制御部２のＲＡＭ２３内に設けられた検証デ−タ格納エリアに格納される。ここには、例えば、図１８に示すように、磁気テ−プ１１上の欠陥が生じた位置ｅｔ1 ，ｅｔ2 ，…と、対応する判定内容ｅｖ1 ，ｅｖ2 ，…が記憶される。そして、磁気テ−プ１１の検証が全長に亘って略完了し、巻取リ−ル１３に巻き取られようとする時点で、上記検証デ−タ格納エリアに格納された検証デ−タは、図１９に示すように、磁気テ−プ１１のサ−ボトラックの終端部１１ａに書込部６によって書き込まれる。
【００８９】
巻き取られたリ−ル１巻分の磁気テ−プ１１からは、図示せぬ巻取装置によって所定の長さで、例えば、カ−トリッジ１０個分に巻き直される。この際、終端部１１ａに記録された検証デ−タは、カ−トリッジに巻き取られるとき、まず最初に上記巻取装置によって、制御情報として読み込まれて、予め設定された条件に対応した欠陥がカ−トリッジに巻き取られる前に、欠陥箇所を削除し廃棄するようにする。こうして、正確にサ−ボパタ−ンが書き込まれた欠陥のないカ−トリッジが得られる。
【００９０】
以上説明したように、本実施の形態１によれば、位置特定部８１１Ｂ（８１２Ｂ〜８１５Ｂ，８２１Ｂ〜８２５Ｂ）によって、サ−ボパタ−ンを構成する複数のブロックパタ−ン９１，９２，…が書き込まれている磁気テ−プ１１上の各位置を特定し、判定回路８１１ｆ（８１２ｆ〜８１５ｆ，８２１ｆ〜８２５ｆ）によってサ−ボパタ−ンの欠陥状態を判定するよう構成したので、サ−ボパタ−ンが正確な位置に正確なパタ−ンで書き込まれた否かの検証ができ、欠陥の位置の特定も行うことができる。
【００９１】
また、テ−プ走行速度検知部４が磁気テ−プ１１の走行速度を検知してテ−プ走行速度検知信号を生成し、このテ−プ走行速度検知信号に基づいて、書込信号生成部５はサ−ボパタ−ン書込信号を生成し、かつ、検証部８はサ−ボパタ−ンの検証を行うように構成したので、サ−ボパタ−ンの書込みも検証もテ−プの走行速度に関係なく正確に行うことができる。例えば、ブロックパタ−ン９１やブロックパタ−ン９２のパタ−ンの寸法や相対距離はテ−プの走行速度に関係なく正確に書き込まれる。また、それ故、例えば、テ−プ送り部３の精度が多少悪くても正確なサ−ボパタ−ンの書込み及び検証が可能となる。
【００９２】
また、磁気テ−プ１１の複数のサ−ボトラックについて、判定回路は、各サ−ボトラックに記録されたサ−ボパタ−ンの欠陥状態を判定し、位置特定部８１１Ｂ（８１２Ｂ〜８１５Ｂ，８２１Ｂ〜８２５Ｂ）によって特定された位置における各欠陥状態の間の関係に基づいて、判定を行うように構成したので、例えば、磁気テ−プ１１上の同一位置での複数トラックのサ−ボパタ−ンの同時欠落等の判定も、正確かつ確実に行うことができる。
【００９３】
また、磁気テ−プ１１の複数のサ−ボトラックについて、時間調整部８１１Ａ（８１２Ａ〜８１５Ａ，８２１Ａ〜８２５Ａ）が、複数のヘッドによって読み取られた各サ−ボパタ−ンのサ−ボパタ−ン読取信号をそれぞれ所定の時間遅延させて、製作時の精度上避けられない各ヘッド同士の相対的位置のずれを補償するように構成したので、例えば、複数トラックのサ−ボパタ−ンの同時欠落等の判定も、一段と正確かつ確実に行うことができる。また、それ故に、一段と高密度で記録することが可能となる。
【００９４】
実施の形態２．
図２０は本実施の形態２によるサ−ボパタ−ン書込・検証装置の検証部の構成を示すブロック図である。
【００９５】
本実施の形態２が上述の実施の形態１と大きく異なるところは、図２０に示すように、第１検証ブロック８３、第１検証ブロック８４について、それぞれ、１つの位置特定部８３６Ｂ，８４６Ｂを設けて共通とした点である。
【００９６】
例えば、各サ−ボトラックに同一のサ−ボパタ−ンを書き込む場合には、図２０に示すように、第１検証ブロック８３では、位置特定部８１１Ｂ〜８１５Ｂに代えて、第１検証回路８１１〜第５検証回路８１５について共通の位置特定部８３６Ｂを、第２検証ブロック８４では、位置特定部８２１Ｂ〜８２５Ｂに代えて、第１検証回路８２１〜第５検証回路８２５について共通の位置特定部８４６Ｂを設ける。
【００９７】
例えば、第１検証ブロック８３では、各サ−ボトラックに同一のサ−ボパタ−ンが書き込まれていても、各ヘッドのギャップのずれによって、再生回路８１１ａ〜８１５ａからの出力信号のタイミングはずれているが、レジスタ制御回路８１１ｂ〜８１５ｂにおいて、それぞれ所定の調整時間を設定することによって、各レジスタ出力信号のタイミングは揃えることができる。
【００９８】
従って、各判定回路８１１ｆ〜８１５ｆは共通の位置特定部８３６Ｂで生成されたゲ−ト信号に基づいて判定ができる。このことは第２検証ブロック８４においても同様である。
【００９９】
以上のようにすることで、構成を簡素化しコストを低減することができる。
【０１００】
実施の形態３．
図２１は本実施の形態３によるサ−ボパタ−ン書込・検証装置の検証部の構成を示すブロック図である。
【０１０１】
本実施の形態３が上述の実施の形態１と大きく異なるところは、図２１に示すように、第１検証ブロック８５（第２検証ブロック８６）において、時間調整部８１１Ａ〜８１５Ａ（８２１Ａ〜８２５Ａ）と判定部８１１Ｃ〜８１５Ｃ（８２１Ｃ〜８２５Ｃ）とを入れ替えて構成した点である。
【０１０２】
図２１に示すように、例えば、ヘッド７１１からの再生信号は、再生回路８１１ａで波形整形され、判定部８１１Ｃで判定された後に、時間調整部８１１Ａで時間調整される。ここで、時間調整部８１１Ａは、基準時刻発生回路８５７によって供給される基準となる計時信号を参照して判定信号の時間調整を行うようにする。
【０１０３】
基準時刻発生回路８５７は、テ−プ走行速度検出部４が出力するクロック信号のパルス数を計数し、磁気テ−プ１１の位置に対応した計時信号を生成する。時間調整部８１１Ａには、調整時間測定モ−ドにおいて予め得られた、計時信号によって知られる基準時刻とヘッド７１１のギャップ７１１ａ位置に対応する時刻との差が設定される。
【０１０４】
制御部２は、判定部８１１Ｃの判定信号、時間調整部８１１Ａの上記設定値、及び基準時刻発生回路８５７の情報に基づいて、図１８に示すような検証デ−タを作成するようにしても良い。
【０１０５】
以上の時間調整部と判定部との入替えについて、第１検証ブロック８５の第１検証回路８１１を例に述べたが、第２検証回路８１２〜第５検証回路８１５についても同様である。なお、基準時刻発生回路８５７は、第１検証回路８１１〜第５検証回路８１５に対して共通に用いることができる。また、第２検証ブロック８６についても第１検証ブロック８５と同様にして時間調整部と判定部とを入れ替え、時間調整部８２１Ａへは、基準時刻発生回路８６７から計時信号を供給するようにすることができる。
【０１０６】
以上、本発明の実施の形態を詳述してきたが、具体的な構成はこの実施の形態に限られるものではない。例えば、上述した各実施の形態においては、特に時間調整部８１１Ａ，８１２Ａ，…及び判定部８１１Ｃ，８１２Ｃ，…をハ−ドウエア構成としたが、これらの全部または一部をソフトウエア構成で置き換えても良い。
【０１０７】
また、制御部２に、例えば、フロッピィディスクドライバを接続することにより、ＲＡＭ２３に格納された検証デ−タをフロッピィディスクに記録することができるし、他の記録媒体を選択することも可能である。さらに、制御部２に収録した検証デ−タは、図１に示したテ−プのサ−ボパタ−ン書き込み及び検証システムの次の工程であるテ−プのカ−トリッジへの装填工程へ通信手段によって送付するようにしても良い。
【０１０８】
また、制御部２にプリンタを接続して、検証デ−タを印刷することができる。プリンタによって検証デ−タを印刷する場合に、デ−タを電子的に読取り可能なように記号化すれば、検証の完了したテ−プをカ−トリッジケ−スに装填する工程で、テ−プの欠陥部分を除去するために、検証デ−タを有効に利用することができる。
【０１０９】
また、上述した各実施の形態においては、ＲＡＭ２３内に格納された検証デ−タを磁気テ−プ１１のサ−ボパタ−ンの終端部１１ａに書込部６によって書き込む場合について述べたが、図２２に示すように、検証デ−タ書き込み専用の検証デ−タ書込部６ａを設けて、これによって、検証デ−タを書き込むように構成しても良い。
【０１１０】
この検証デ−タ書込み専用の検証デ−タ書込部６ａは、図２に示した書込部６のギャップ６１ａ〜６５ａの形状とは異なり、テ−プ１１の走行方向に直角のギャップを持つヘッドで良い。また、この検証デ−タ書込み専用の検証デ−タ書込部６ａのトラック幅は、テ−プ１１の全幅を使用しても良いし、一部だけを使用しても良い。
【０１１１】
また、必要に応じて各調整時間を計測するようにしたが、予め計測された各調整時間をＲＯＭ２２に記憶させておいて、このデ−タを利用するようにしても良い。
【０１１２】
また、例えば、装置の電源投入と同時に自動的に調整時間測定モ−ドに移行して、各調整時間測定を計測後デ−タを記憶し、サ−ボパタ−ン検証モ−ドへの切替えをして、検証動作開始の指示を待機するように構成するようにしても良い。
【０１１３】
【発明の効果】
以上説明したように、本発明によれば、サーボパターン検証手段によって、サ−ボパタ−ンを構成する複数のパタ−ンが書き込まれているテ−プ上の各位置を特定し、サ−ボパタ−ンの欠陥状態を判定するよう構成したので、サ−ボパタ−ンが正確な位置に正確なパタ−ンで書き込まれた否かの検証ができ、欠陥の位置の特定も行うことができる。
【０１１４】
また、テ−プ走行速度検知手段がテ−プの走行速度を検知してテ−プ走行速度検知信号を生成し、このテ−プ走行速度検知信号に基づいて、サ−ボパタ−ン書込信号生成手段はサ−ボパタ−ン書込信号を生成し、かつ、サーボパターン検証手段はサ−ボパタ−ンの欠陥を調べるように構成したので、サ−ボパタ−ンの書込みも検証もテ−プの走行速度に関係なく正確に行うことができる。また、それ故、例えば、テ−プ送り手段の精度が多少悪くても正確なサ−ボパタ−ンの書込み及び検証が可能となる。
【０１１５】
また、本発明によれば、テ−プに複数のトラックが設けられている場合に、サーボパターン検証手段は、各トラックに記録されたサ−ボパタ−ンの欠陥状態を判定し、特定されたパタ−ンの記録位置における複数のサ−ボパタ−ンの欠陥状態の間の関係に基づいて、判定を行うように構成したので、例えば、テ−プ上の同一位置での複数トラックのサ−ボパタ−ンの同時欠落等の判定も、正確かつ確実に行うことができる。
【０１１６】
また、本発明によれば、テ−プに複数のトラックが設けられている場合に、サーボパターン検証手段が、複数のサ−ボパタ−ン読取手段の読取位置のずれを調整するように構成したので、例えば、複数トラックのサ−ボパタ−ンの同時欠落等の判定も、一段と正確かつ確実に行うことができる。
【図面の簡単な説明】
【図１】本発明の実施の形態１によるサ−ボパタ−ン書き込み及び検証システムの概略の構成を示すブロック図である。
【図２】同サ−ボパタ−ン書き込み・検証システムの書込部及び読取部の構成並びに磁気テ−プの構成を示す平面図である。
【図３】同磁気テ−プに書き込まれるサ−ボパタ−ンの一部を拡大して示す拡大図である。
【図４】図３に示されたサ−ボパタ−ンを構成するブロックパタ−ンの一つを拡大して示す拡大図である。
【図５】同サ−ボパタ−ン書き込み及び検証システムの制御部の構成を示すブロック図である。
【図６】同サ−ボパタ−ン書き込み及び検証システムの走行速度検出部の構成を示すブロック図である。
【図７】同サ−ボパタ−ン書き込み及び検証システムの書込信号生成部の構成を示すブロック図である。
【図８】同書込部に供給される書込信号（電流波形）を模式的に示す波形図である。
【図９】同図（ａ）は、図２のＡ部を拡大して示す拡大図、同図（ｂ）は図２のＢ部を拡大して示す拡大図、同図（ｃ）は図２のＣ部を拡大して示す拡大図である。
【図１０】同サ−ボパタ−ン書き込み及び検証システムの検証部の構成を示すブロック図である。
【図１１】同検証部の第１〜第５検証回路の構成を示すブロック図である。
【図１２】同検証部の再生回路の構成を示すブロック図である。
【図１３】同図（ａ）は同サ−ボパタ−ン書き込み及び検証システムの読取部の構成を示す平面図であって、各ギャップの位置のずれを説明するための図、同図（ｂ）は同検証部の時間調整部における調整方法を説明するための説明図である。
【図１４】同時間調整部で設定される調整時間の測定方法を説明するための説明図である。
【図１５】同再生回路の動作を説明するための図であって、同図（ａ）は同読取部のヘッドからの出力信号を増幅した後の波形を示す波形図、同図（ｂ）は同再生回路のコンパレ−タからの出力信号を示す波形図である。
【図１６】同検証部のフレ−ム信号生成回路の動作を説明するためのタイムチャ−トである。
【図１７】同検証部のゲ−ト信号生成回路及び判定回路の動作を説明するためのタイムチャ−トである。
【図１８】同検証部の判定部における判定結果の一例を示す図である。
【図１９】同磁気テ−プの巻取り完了時に同判定結果を記録する方法を説明するための説明図である。
【図２０】本発明の実施の形態２によるサ−ボパタ−ン書き込み及び検証システムの検証部の構成を示すブロック図である。
【図２１】本発明の実施の形態３によるサ−ボパタ−ン書き込み及び検証システムの検証部の構成を示すブロック図である。
【図２２】本発明の実施の形態１の変形例によるサ−ボパタ−ン書き込み及び検証システムの概略の構成を示すブロック図である。
【符号の説明】
１１ 磁気テ−プ（テ−プ）
１１１〜１１５ サ−ボトラック
２ 制御部（制御手段、サ−ボパタ−ン検証手段）
４ テ−プ走行速度検出部（テ−プ走行速度検出手段）
５ 書込信号生成部（サ−ボパタ−ン書込信号生成手段）
６ 書込部（サ−ボパタ−ン書込手段）
６１〜６５ ヘッド本体（サ−ボパタ−ン書込手段）
７ 読取部（サ−ボパタ−ン読取手段）
７１１〜７１５，７２１〜７２５ ヘッド（サ−ボパタ−ン読取手段）
８ 検証部（サ−ボパタ−ン検証手段）
９１，９２ ブロックパタ−ン（パタ−ン）

Claims (11)

1. テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段とを備えたことを特徴とするテ−プのサ−ボパタ−ン書き込み及び検証システム。
2. 前記サ−ボパタ−ン検証手段は、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力することを特徴とする請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
3. 前記サ−ボパタ−ン検証手段は、前記サ−ボパタ−ン読取信号に基づいて、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整し、前記テ−プ走行速度検出信号及び調整された前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力することを特徴とする請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
4. 前記サ−ボパタ−ン検証手段は、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記録位置を特定して位置特定信号を生成し、前記位置特定信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出力し、前記判定信号に基づいて、前記判定信号の前記複数のサ−ボパタ−ン読取手段の読取位置のずれによる時間差を調整することを特徴とする請求項１記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
5. 前記制御手段は、前記サ−ボパタ−ン書込信号生成手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに記録させることを特徴とする請求項１乃至４のうちいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
6. 前記制御手段は、前記サ−ボパタ−ン書込信号生成手段を制御して、前記サ−ボパタ−ン書込手段に、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに記録させることを特徴とする請求項５記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
7. テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段と、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記テ−プに書き込むための検証結果記録用書込手段とを備えたことを特徴とするテ−プのサ−ボパタ−ン書き込み及び検証システム。
8. 前記制御手段には、デ−タを記憶媒体に記憶するための記憶手段が接続され、前記制御手段は、前記記憶手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記記憶媒体に記憶させることを特徴とする請求項１乃至６のうちのいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
9. 前記制御手段には、印刷手段が接続され、前記制御手段は、前記印刷手段を制御して、前記サ−ボパタ−ン検証手段によって得られた検証結果を前記印刷手段に印刷させることを特徴とする請求項１乃至６のうちのいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
10. 前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段は、前記制御手段から同一のクロック信号の供給を受け、該クロック信号に基づいて所定の信号処理を行うことを特徴とする請求項１乃至６のうちいずれか１項に記載のテ−プのサ−ボパタ−ン書き込み及び検証システム。
11. テ−プに予め決められたパタ−ンに従って複数のトラックのサ−ボパタ−ンを同時に書き込み、書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパタ−ン書き込み及び検証システムにおいて、前記テ−プの走行速度を検出し、前記テ−プの走行速度に対応したテ−プ走行速度検出信号を生成するテ−プ走行速度検出手段と、前記テ−プ走行速度検出信号に基づいて、前記テ−プの複数のトラックに書き込むべき前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前記テ−プの複数のトラックに書き込む複数のサ−ボパタ−ン書込手段と、書き込まれた前記複数のトラックの前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号を生成する複数のサ−ボパタ−ン読取手段と、前記複数のサ−ボパタ−ン読取手段の読取位置のずれを調整すると共に、前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証手段と、前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証手段を制御する制御手段とを備え、前記複数のサ−ボパタ−ン読取手段の読取位置のずれの調整は、前記複数のサ−ボパタ−ン書込手段が前記テ−プに測定用信号を記録し、前記複数のサ−ボパタ−ン読取手段が前記測定用信号を読み取り、前記制御手段が読取りの時間のずれを測定し、前記サ−ボパタ−ン検証手段が測定された測定結果を用いて時間調整することによって行われることを特徴とするテ−プのサ−ボパタ−ン書き込み及び検証システム。

Images