JP2000011347A - テ−プのサ−ボパタ−ン書き込み及び検証システム - Google Patents

Abstract

(57)【要約】 【課題】 複数種類のブロックパタ−ンからなるサ−ボ
パタ−ンの検証や複数トラックの各サ−ボパタ−ンの検
証が困難であった。 【解決手段】 磁気テ−プ１１の複数のサ−ボトラック
について、時間調整部が、複数のヘッドによって読み取
られた各サ−ボパタ−ンのサ−ボパタ−ン読取信号をそ
れぞれ所定の時間遅延させて、製作時の精度上避けられ
ない各ヘッド同士の相対的位置のずれを補償し、かつ、
判定回路は、例えば、ゲ−ト時間内の正しいパルス数
等、テ−プに書き込まれているべきサ−ボパタ−ンの条
件に基づいて、磁気テ−プ１１に書き込まれたサ−ボパ
タ−ンの検証を行うように構成した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、例えば、コンピュ
−タシステムにおいて補助記憶装置として用いられる磁
気テ−プシステムにおいて、ヘッドのサ−ボ制御を行う
ために磁気テ−プ上に記録されて利用されるサ−ボパタ
−ンを磁気テ−プに書き込み、かつ、書き込まれたサ−
ボパタ−ンを検証するテ−プのサ−ボパタ−ン書き込み
及び検証システムに関する。

【０００２】

【従来の技術】磁気テ−プを用いて情報を記録する磁気
テ−プ装置は、例えば、コンピュ−タシステムにおい
て、情報を大量にかつ安価に記憶するために、広く普及
している。この磁気テ−プは取扱いが容易なようにカ−
トリッジに収容されて使用される。

【０００３】磁気テ−プには、小形のカ−トリッジにで
きるだけ大量の情報が記憶できるように高密度で記録さ
れることが要求される。また、磁気テ−プは、予め定め
られた規定から外れた欠陥が除かれ、信頼性の高い記録
ができることが必要である。

【０００４】磁気テ−プへの記録密度を向上させるため
に、例えば、特開平８−３０９４２号公報に記載されて
いるような記録方法が提案されている。この方法は、デ
−タ領域（デ−タトラック）の他にテ−プの位置情報等
からなるサ−ボ情報を、サ−ボパタ−ンと呼ばれる特定
のパタ−ンとして書き込んだサ−ボパタ−ン領域（サ−
ボトラック）を設けて、このサ−ボ情報によってヘッド
の制御を行うものである。

【０００５】サ−ボパタ−ンは磁気テ−プの全長に亘っ
て書き込まれ、情報を書き込んだり、読み出す場合に、
このサ−ボパタ−ンを基準として、デ−タトラック上の
ヘッドの位置を制御するようにしている。これによっ
て、情報の記録・再生を行う磁気テ−プ装置の機械的精
度にかかわらず、ヘッドの位置を精密に制御できるの
で、情報の記録密度も向上させることができる。

【０００６】上述したサ−ボパタ−ンは、磁気テ−プ上
の正確な位置に、かつ、所定の条件範囲で欠落がないよ
うに書き込まれ、デ−タトラックの記録位置や読取位置
の制御が行われる。所定の条件範囲とは、例えば、サ−
ボトラックが数本ある場合は同時に２本以上のサ−ボト
ラック上でサ−ボパタ−ンの欠落が１箇所でもあっては
いけないとか、隣接するサ−ボトラック上で同時にサ−
ボパタ−ンの欠落があってはいけないとかの条件であ
る。

【０００７】磁気テ−プの正確な位置にサ−ボパタ−ン
を書き込むために、例えば、特開平４−１０３００６号
公報に記載されているような書込方法が提案されてい
る。この方法では、磁気テ−プの走行速度を測定し、こ
の走行速度に合わせて、磁気テ−プの長尺方向に沿って
情報のブロックの区切りを示す区切り信号を書き込むよ
うにしている。これによって、磁気テ−プを駆動する駆
動機構の精度に影響されることなく、正確な位置に区切
り信号を書き込むことができる。

【０００８】また、カ−トリッジを製造する工程で、磁
気テ−プの欠陥部分を除去するために、例えば、特開平
７−１０５６６０号公報や特開昭６３−２２８４８３号
公報に記載されているようなカ−トリッジの製造方法が
提案されている。

【０００９】情報の記録が正常にできない欠陥部分は磁
気テ−プの製造過程で生じてしまうことが多いので、こ
れらの方法においては、磁気テ−プをカ−トリッジに収
容する前に、まず、磁気テ−プの欠陥部分の有無を調
べ、欠陥部分の位置を特定する検査を行う。この検査は
磁気テ−プの全長に亘って、検査用の信号を記録し、こ
の後、検査用の信号を再生することによって行う。これ
によって、欠陥部分の位置を特定し、磁気テ−プをカ−
トリッジに収容する前にこの欠陥部分を削除するように
している。

【００１０】

【発明が解決しようとする課題】しかしながら、従来の
検査方法では、特に、サ−ボパタ−ンが複数の種類のブ
ロックパタ−ンを用いて書き込む場合には、サ−ボパタ
−ンを書き込むと同時にこのサ−ボパタ−ンが正常であ
るか否か検証するのが困難であるという問題点があっ
た。

【００１１】また、サ−ボトラックが複数ある場合に
は、各サ−ボトラックの再生用ヘッドが互いに垂直方向
に正確に１列に揃っていないために、例えば、複数のサ
−ボトラックで同時にサ−ボパタ−ンが欠落しているか
否かの検証を行うことが困難であるという欠点もあっ
た。

【００１２】そこで、本発明は上記事情に鑑みてなされ
たものであり、複数の種類のブロックパタ−ンからサ−
ボパタ−ンを作成する場合でも、サ−ボパタ−ンを書き
込むと同時に、サ−ボパタ−ンが正常に書き込まれてい
るか否かを確実に検証することができるテ−プのサ−ボ
パタ−ン書き込み及び検証システムを提供することを目
的とする。

【００１３】また、本発明はサ−ボトラックが複数ある
場合でも、複数のサ−ボトラック上のサ−ボパタ−ンの
欠落状態を確実に検査することができるテ−プのサ−ボ
パタ−ン書き込み及び検証システムを提供することを目
的とする。

【００１４】また、本発明はサ−ボパタ−ンが正確な位
置に正確なパタ−ンで書き込まれたか否かの検証がで
き、欠陥の位置の特定も正確にできるテ−プのサ−ボパ
タ−ン書き込み及び検証システムを提供することを目的
とする。

【００１５】

【課題を解決するための手段】上記課題を解決するため
に、請求項１記載の発明は、走行するテ−プに予め決め
られたパタ−ンに従ってサ−ボパタ−ンを書き込み、書
き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−
プのサ−ボパタ−ン書き込み及び検証システムにおい
て、前記テ−プの走行速度を検出し、前記テ−プの走行
速度に対応したテ−プ走行速度検出信号を生成するテ−
プ走行速度検出手段と、前記テ−プ走行速度検出信号に
基づいて、前記サ−ボパタ−ンに対応したサ−ボパタ−
ン書込信号を生成するサ−ボパタ−ン書込信号生成手段
と、前記サ−ボパタ−ン書込信号に基づいて、前記サ−
ボパタ−ンを前記テ−プに書き込むサ−ボパタ−ン書込
手段と、書き込まれた前記サ−ボパタ−ンを読み取り、
サ−ボパタ−ン読取信号を生成するサ−ボパタ−ン読取
手段と、前記テ−プ走行速度検出信号及び前記サ−ボパ
タ−ン読取信号に基づいて、前記パタ−ンの記録位置を
特定して位置特定信号を生成し、前記位置特定信号に基
づいて、前記サ−ボパタ−ンの欠陥状態を判定して判定
信号を出力するサ−ボパタ−ン検証手段と、前記サ−ボ
パタ−ン書込信号生成手段及び前記サ−ボパタ−ン検証
手段を制御する制御手段とを備えたことを特徴とする。

【００１６】上記課題を解決するために、請求項２記載
の発明は、請求項１記載のテ−プのサ−ボパタ−ン書き
込み及び検証システムにおいて、前記サ−ボパタ−ン検
証手段は、前記テ−プに複数のトラックが設けられてい
る場合に、前記複数のトラックに記録された各サ−ボパ
タ−ンの欠陥状態を判定し、特定された前記パタ−ンの
記録位置における複数のサ−ボパタ−ン間の欠陥状態の
関係に基づいて、所定の判定信号を出力することを特徴
とする。

【００１７】上記課題を解決するために、請求項３記載
の発明は、テ−プに予め決められたパタ−ンに従って複
数のトラックのサ−ボパタ−ンを同時に書き込み、書き
込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プ
のサ−ボパタ−ン書き込み及び検証システムにおいて、
前記テ−プの走行速度を検出し、前記テ−プの走行速度
に対応したテ−プ走行速度検出信号を生成するテ−プ走
行速度検出手段と、前記テ−プ走行速度検出信号に基づ
いて、前記テ−プの複数のトラックに書き込むべき前記
サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生
成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボ
パタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前
記テ−プの複数のトラックに書き込む複数のサ−ボパタ
−ン書込手段と、書き込まれた前記複数のトラックの前
記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号
を生成する複数のサ−ボパタ−ン読取手段と、前記複数
のサ−ボパタ−ン読取手段の読取位置のずれを調整する
と共に、前記テ−プ走行速度検出信号及び前記サ−ボパ
タ−ン読取信号に基づいて、前記テ−プに書き込まれた
前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証
手段と、前記サ−ボパタ−ン書込信号生成手段及び前記
サ−ボパタ−ン検証手段を制御する制御手段とを備えた
ことを特徴とする。

【００１８】上記課題を解決するために、請求項４記載
の発明は、請求項３記載のテ−プのサ−ボパタ−ン書き
込み及び検証システムにおいて、前記サ−ボパタ−ン検
証手段は、前記テ−プ走行速度検出信号及び前記サ−ボ
パタ−ン読取信号に基づいて、前記パタ−ンの記録位置
を特定して位置特定信号を生成し、前記位置特定信号に
基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判
定信号を出力することを特徴とする。

【００１９】上記課題を解決するために、請求項５記載
の発明は、請求項３記載のテ−プのサ−ボパタ−ン書き
込み及び検証システムにおいて、前記サ−ボパタ−ン検
証手段は、前記サ−ボパタ−ン読取信号に基づいて、前
記複数のサ−ボパタ−ン読取手段の読取位置のずれを調
整し、前記テ−プ走行速度検出信号及び調整された前記
サ−ボパタ−ン読取信号に基づいて、前記パタ−ンの記
録位置を特定して位置特定信号を生成し、前記位置特定
信号に基づいて、前記サ−ボパタ−ンの欠陥状態を判定
して判定信号を出力することを特徴とする。

【００２０】上記課題を解決するために、請求項６記載
の発明は、請求項３記載のテ−プのサ−ボパタ−ン書き
込み及び検証システムにおいて、前記サ−ボパタ−ン検
証手段は、前記テ−プ走行速度検出信号及び前記サ−ボ
パタ−ン読取信号に基づいて、前記パタ−ンの記録位置
を特定して位置特定信号を生成し、前記位置特定信号に
基づいて、前記サ−ボパタ−ンの欠陥状態を判定して判
定信号を出力し、前記判定信号に基づいて、前記判定信
号の前記複数のサ−ボパタ−ン読取手段の読取位置のず
れによる時間差を調整することを特徴とする。

【００２１】上記課題を解決するために、請求項７記載
の発明は、請求項３乃至６のうちいずれか１項に記載の
テ−プのサ−ボパタ−ン書き込み及び検証システムにお
いて、前記制御手段は、前記サ−ボパタ−ン書込信号生
成手段を制御して、前記サ−ボパタ−ン検証手段によっ
て得られた検証結果を前記テ−プに記録させることを特
徴とする。

【００２２】上記課題を解決するために、請求項８記載
の発明は、請求項７記載のテ−プのサ−ボパタ−ン書き
込み及び検証システムにおいて、前記制御手段は、前記
サ−ボパタ−ン書込信号生成手段を制御して、前記サ−
ボパタ−ン書込手段に、前記サ−ボパタ−ン検証手段に
よって得られた検証結果を前記テ−プに記録させること
を特徴とする。

【００２３】上記課題を解決するために、請求項９記載
の発明は、テ−プに予め決められたパタ−ンに従って複
数のトラックのサ−ボパタ−ンを同時に書き込み、書き
込んだ前記サ−ボパタ−ンの書込結果を検証するテ−プ
のサ−ボパタ−ン書き込み及び検証システムにおいて、
前記テ−プの走行速度を検出し、前記テ−プの走行速度
に対応したテ−プ走行速度検出信号を生成するテ−プ走
行速度検出手段と、前記テ−プ走行速度検出信号に基づ
いて、前記テ−プの複数のトラックに書き込むべき前記
サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号を生
成するサ−ボパタ−ン書込信号生成手段と、前記サ−ボ
パタ−ン書込信号に基づいて、前記サ−ボパタ−ンを前
記テ−プの複数のトラックに書き込む複数のサ−ボパタ
−ン書込手段と、書き込まれた前記複数のトラックの前
記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取信号
を生成する複数のサ−ボパタ−ン読取手段と、前記複数
のサ−ボパタ−ン読取手段の読取位置のずれを調整する
と共に、前記テ−プ走行速度検出信号及び前記サ−ボパ
タ−ン読取信号に基づいて、前記テ−プに書き込まれた
前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン検証
手段と、前記サ−ボパタ−ン書込信号生成手段及び前記
サ−ボパタ−ン検証手段を制御する制御手段と、前記サ
−ボパタ−ン検証手段によって得られた検証結果を前記
テ−プに書き込むための検証結果記録用書込手段とを備
えたことを特徴とする。

【００２４】上記課題を解決するために、請求項１０記
載の発明は、請求項３乃至８のうちのいずれか１項に記
載のテ−プのサ−ボパタ−ン書き込み及び検証システム
において、前記制御手段には、デ−タを記憶媒体に記憶
するための記憶手段が接続され、前記制御手段は、前記
記憶手段を制御して、前記サ−ボパタ−ン検証手段によ
って得られた検証結果を前記記憶媒体に記憶させること
を特徴とする。

【００２５】上記課題を解決するために、請求項１１記
載の発明は、請求項３乃至８のうちのいずれか１項に記
載のテ−プのサ−ボパタ−ン書き込み及び検証システム
において、前記制御手段には、印刷手段が接続され、前
記制御手段は、前記印刷手段を制御して、前記サ−ボパ
タ−ン検証手段によって得られた検証結果を前記印刷手
段に印刷させることを特徴とする。

【００２６】上記課題を解決するために、請求項１２記
載の発明は、請求項３乃至８のうちいずれか１項に記載
のテ−プのサ−ボパタ−ン書き込み及び検証システムに
おいて、前記サ−ボパタ−ン書込信号生成手段及び前記
サ−ボパタ−ン検証手段は、前記制御手段から同一のク
ロック信号の供給を受け、該クロック信号に基づいて所
定の信号処理を行うことを特徴とする。

【００２７】上記課題を解決するために、請求項１３記
載の発明は、テ−プに予め決められたパタ−ンに従って
複数のトラックのサ−ボパタ−ンを同時に書き込み、書
き込んだ前記サ−ボパタ−ンの書込結果を検証するテ−
プのサ−ボパタ−ン書き込み及び検証システムにおい
て、前記テ−プの走行速度を検出し、前記テ−プの走行
速度に対応したテ−プ走行速度検出信号を生成するテ−
プ走行速度検出手段と、前記テ−プ走行速度検出信号に
基づいて、前記テ−プの複数のトラックに書き込むべき
前記サ−ボパタ−ンに対応したサ−ボパタ−ン書込信号
を生成するサ−ボパタ−ン書込信号生成手段と、前記サ
−ボパタ−ン書込信号に基づいて、前記サ−ボパタ−ン
を前記テ−プの複数のトラックに書き込む複数のサ−ボ
パタ−ン書込手段と、書き込まれた前記複数のトラック
の前記サ−ボパタ−ンを読み取り、サ−ボパタ−ン読取
信号を生成する複数のサ−ボパタ−ン読取手段と、前記
複数のサ−ボパタ−ン読取手段の読取位置のずれを調整
すると共に、前記テ−プ走行速度検出信号及び前記サ−
ボパタ−ン読取信号に基づいて、前記テ−プに書き込ま
れた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ−ン
検証手段と、前記サ−ボパタ−ン書込信号生成手段及び
前記サ−ボパタ−ン検証手段を制御する制御手段とを備
え、前記複数のサ−ボパタ−ン読取手段の読取位置のず
れの調整は、前記複数のサ−ボパタ−ン書込手段が前記
テ−プに測定用信号を記録し、前記複数のサ−ボパタ−
ン読取手段が前記測定用信号を読み取り、前記制御手段
が読取りの時間のずれを測定し、前記サ−ボパタ−ン検
証手段が測定された測定結果を用いて時間調整すること
によって行われることを特徴とする。

【００２８】

【発明の実施の形態】以下、本発明の実施の形態を図面
を参照して詳細に説明する。

【００２９】実施の形態１．図１は本発明の実施の形態
１によるサ−ボパタ−ン書き込み及び検証システムの概
略の構成を示すブロック図、図２は同サ−ボパタ−ン書
き込み及び検証システムの書込部及び読取部の構成並び
に磁気テ−プの構成を示す平面図、図３は同磁気テ−プ
に書き込まれるサ−ボパタ−ンの一部を拡大して示す拡
大図、図４は図３に示されたサ−ボパタ−ンを構成する
ブロックパタ−ンの一つを拡大して示す拡大図、図５は
同サ−ボパタ−ン書き込み及び検証システムの制御部の
構成を示すブロック図、図６は同サ−ボパタ−ン書き込
み及び検証システムの走行速度検出部の構成を示すブロ
ック図、図７は同サ−ボパタ−ン書き込み及び検証シス
テムの書込信号生成部の構成を示すブロック図、図８は
書込部に供給される書込信号（電流波形）を模式的に示
す波形図、図９（ａ）は、図２のＡ部を拡大して示す拡
大図、同図（ｂ）は図２のＢ部を拡大して示す拡大図、
同図（ｃ）は図２のＣ部を拡大して示す拡大図、図１０
は同サ−ボパタ−ン書き込み及び検証システムの検証部
の構成を示すブロック図、図１１は同検証部の第１〜第
５検証回路の構成を示すブロック図、図１２は同検証部
の再生回路の構成を示すブロック図、図１３（ａ）は同
サ−ボパタ−ン書き込み及び検証システムの読取部の構
成を示す平面図であって、各ギャップの位置のずれを説
明するための図、同図（ｂ）は同検証部の時間調整部に
おける調整方法を説明するための説明図、図１４は同時
間調整部で設定される調整時間の測定方法を説明するた
めの説明図、図１５は同再生回路の動作を説明するため
の図であって、同図（ａ）は同読取部のヘッドからの出
力信号を増幅した後の波形を示す波形図、同図（ｂ）は
同再生回路のコンパレ−タからの出力信号を示す波形
図、図１６は同検証部のフレ−ム信号生成回路の動作を
説明するためのタイムチャ−ト、図１７は同検証部のゲ
−ト信号生成回路及び判定回路の動作を説明するための
タイムチャ−ト、図１８は同検証部の判定部における判
定結果の一例を示す図、図１９は磁気テ−プの巻取り完
了時に同判定結果を記録する方法を説明するための説明
図である。

【００３０】図１において、１１はサ−ボ情報がサ−ボ
パタ−ンとして書き込まれる磁気テ−プ、１２は供給リ
−ル、１３は巻取リ−ル、２は構成各部を制御すると共
に各種演算を行う制御部（制御手段、サ−ボパタ−ン検
証手段）、３は磁気テ−プ（テ−プ）１１を供給リ−ル
１２から巻取リ−ル１３へ向けて所定の速度で送るテ−
プ送り部、４は磁気テ−プ１１の走行速度を検出してテ
−プ速度検出信号（テ−プ走行速度検出信号）を生成す
るテ−プ走行速度検出部（テ−プ走行速度検出手段）、
５は制御部２からの指令に従って所定のサ−ボパタ−ン
書込信号を生成する書込信号生成部（サ−ボパタ−ン書
込信号生成手段）、６は書込信号生成部５から出力され
たサ−ボパタ−ン書込信号に対応したサ−ボパタ−ンを
磁気テ−プ１１に書き込む書込部（サ−ボパタ−ン書込
手段）、７は書込部６の下流側に配置され、磁気テ−プ
１１に書き込まれたサ−ボパタ−ンを読み取り、サ−ボ
パタ−ン読取信号を生成する読取部（サ−ボパタ−ン読
取手段）、８はサ−ボパタ−ン読取信号に基づいて、サ
−ボパタ−ンが正しく書き込まれたか否かを検証する検
証部（サ−ボパタ−ン検証手段）である。

【００３１】この実施の形態１のサ−ボパタ−ン書込・
検証装置は、例えば、コンピュ−タの外部記憶装置とし
て用いられるテ−プデバイス用の磁気テ−プをカ−トリ
ッジに巻き取る前に、サ−ボ制御に利用するためのサ−
ボパタ−ンを書き込むと共に、サ−ボパタ−ンが正しく
書き込まれたかどうか検査し、欠陥のない状態でカ−ト
リッジに収めるために、用いられる。

【００３２】図２に示すように、磁気テ−プ１１は、例
えば、略１２．７mmの幅を有し、サ−ボパタ−ンが書き
込まれるサ−ボトラック１１１〜１１５と実際のデ−タ
が記録されるデ−タトラック１１６〜１１９とからなっ
ている。各デ−タトラック１１６（１１７〜１１９）は
さらに狭いトラックに細分されている。また、サ−ボパ
タ−ンは、図３に示すように、後述する書込部６のギャ
ップ６１ａ〜６５ａの形状に対応して、全体として略シ
ェブロン（chevron ）形状に形成されたブロックパタ−
ン（パタ−ン）９１，９１，…とブロックパタ−ン（パ
タ−ン）９２，９２，…とからなっている。

【００３３】さらに、ブロックパタ−ン９１は、図４に
示すように、ブロックパタ−ン９１の左部を構成し、垂
直線に対して時計周り方向に所定の角度で傾斜したスト
ライプ状のパタ−ン９１１と、ブロックパタ−ン９１の
右部を構成し、反時計周り方向に所定の角度で傾斜し、
パタ−ン９１１と対称なストライプ状のパタ−ン９１２
とからなり、これら左右のパタ−ン９１１，９１２が、
脚が下方に広がるが如く配置され、全体として頂部が欠
けたシェブロン形状に形成されてなっている。

【００３４】パタ−ン９１１、パタ−ン９１２はそれぞ
れ線状に磁化された線状磁化領域９１１ａ〜９１１ｅ、
線状磁化領域９１２ａ〜９１２ｅからなっている。ここ
で、各線状磁化領域９１１ａ（９１２ａ），９１１ｂ
（９１２ｂ），…の傾斜角は、テ−プのフォ−マットの
規格で決められた角度であって、例えば、垂直線に対し
て時計周り方向に略６゜（反時計周り方向に略６゜）と
なっている。

【００３５】また、ブロックパタ−ン９２の構成は、線
状磁化領域の数が左右それぞれ４本である以外はブロッ
クパタ−ン９１と同様である。

【００３６】制御部２は、図５に示すように、調整時間
測定モ−ド、サ−ボパタ−ン検証モ−ドの各動作モ−ド
で、装置各部を所定のプログラムに従って制御したり、
必要な演算や判断を行うＣＰＵ２１と、各種演算や制御
を行うためのプログラムが格納されたＲＯＭ２２と、例
えば、演算結果等を一時記憶するＲＡＭ２３とからなっ
ている。

【００３７】ＲＯＭ２２には、例えば、調整時間測定モ
−ドにおける調整時間測定の手順が記述された調整時間
測定プログラムや、サ−ボパタ−ン検証モ−ドにおける
判定手順が記述された判定プログラム等が格納されてい
る。

【００３８】ＲＡＭ２３には、例えば、後述する検証デ
−タや測定された調整時間等が記憶される。

【００３９】テ−プ走行速度検出部４は、図６に示すよ
うに、磁気テ−プ１１の走行に追従して回転し、円盤に
スリットが多数刻まれてなるフォトエンコ−ダ４１と、
フォトエンコ−ダ４１の回転に伴う光の遮断／通過を検
知して回転速度すなわち磁気テ−プ１１の走行速度に応
じた検出信号を出力するフォトセンサ４２と、フォトセ
ンサ４２からの検出信号の位相と後述する分周回路の出
力信号の位相とを比較する位相比較回路４３と、位相比
較回路４３の出力信号を電圧信号に変換する低域通過フ
ィルタ４４と、低域通過フィルタ４４の出力電圧に応じ
た周波数のクロック信号を出力する電圧制御発振回路４
５と、電圧制御発振回路４５から出力されたクロック信
号の周波数を分周して位相比較回路４３に入力する分周
回路４６とからなっており、磁気テ−プ１１の走行速度
に応じた周波数のクロック信号を出力し、書込信号生成
部５や検証部８に供給する。

【００４０】書込信号生成部５は、図７に示すように、
書込信号（電流信号）のパタ−ン（図８参照）を作成す
るパタ−ン生成回路５１と、パタ−ン生成回路５１の出
力を増幅して書込部６に供給する書込駆動回路５２と、
パタ−ン生成回路５１内で作成された書込信号のパタ−
ンを、デ−タの内容に応じて変調するデ−タ生成回路５
３とからなっている。

【００４１】ここで、パタ−ン生成回路５１が作成する
書込信号の周期はテ−プ走行速度検出部４から出力され
たクロック信号に従う。また、デ−タ生成回路５３によ
って変調される書込信号のパタ−ンはパルスの幅または
位置等である。また、書込部６はギャップ６１ａ〜６５
ａ（図２参照）から同時に磁気テ−プ１１に磁界を与え
る。なお、図７において、６１〜６５は書込部６のヘッ
ド本体である。

【００４２】書込信号生成部５からは、例えば図８に示
すような５つの連続したパルスａ1，ａ2 ，ａ3 ，ａ4
，ａ5 が送出され、ブロックパタ−ン９１が書き込ま
れる。同様に、４つの連続したパルスが送出されること
によりブロックパタ−ン９２が書込まれる。図中の時間
ｔp はブロックパタ−ン９１の長さに対応する。

【００４３】ここで、パルスａ1 を基準として、パルス
ａ2 〜ａ5 の位置やパルス幅を情報に応じて変調するこ
とにより、ブロックパタ−ン９１，９２の組み合わせで
情報を表現することができる。情報とは、例えば、磁気
テ−プ１１の位置情報を連続した数字で表す位置情報等
である。

【００４４】また、図２に示すように、書込部６は前面
６Ａに、サ−ボトラック１１１〜１１５にそれぞれサ−
ボパタ−ンを書き込むための、ギャップ６１ａ〜６５ａ
と、対応するヘッド本体（サ−ボパタ−ン書込手段、図
７参照）６１〜６５とを有している。

【００４５】また、図９（ａ）に示すように、各ギャッ
プ６１ａ（６２ａ〜６５ａ）は、左右１対の、それぞ
れ、垂直線に対して時計周り方向に、線状磁化領域９１
１ａ，９１１ｂ，…の傾斜角と同じ角度で傾斜したギャ
ップと、反時計周り方向に、線状磁化領域９１２ａ，９
１２ｂ，…の傾斜角と同じ角度で傾斜したギャップとか
らなり、これら左右のギャップが、脚が下方に広がるが
如く垂直線に対して対称に配置され、頂部が欠けたシェ
ブロン形状をなしている。これらのギャップ６１ａ〜６
５ａは、例えば、光学写真の方式で形成され、その寸法
や位置の精度は光学写真の精度に従う。

【００４６】読取部７は、図２に示すように、書き込ま
れたサ−ボパタ−ンのうちブロックパタ−ン９１，９２
の左部を読み取るための第１読取部７１と、ブロックパ
タ−ン９１，９２の右部を読み取るための第２読取部７
２とからなり、第１読取部７１、第２読取部７２はそれ
ぞれサ−ボトラック１１１〜１１５に書き込まれたパタ
−ンを読むためのヘッド（サ−ボパタ−ン読取手段）７
１１〜７１５，７２１〜７２５を有している。また、ヘ
ッド７１１〜７１５，７２１〜７２５はそれぞれギャッ
プ７１１ａ〜７１５ａ，７２１ａ〜７２５ａを有してい
る。

【００４７】各ギャップ７１１ａ（７１２ａ〜７１５
ａ）は、図９（ｂ）に示すように、垂直線に対して時計
周り方向に、線状磁化領域９１１ａ，９１１ｂ，…の傾
斜角と同じ角度で傾斜したギャップであり、書き込まれ
たサ−ボパタ−ンのうち、垂直線に対して時計周り方向
に傾斜したパタ−ンを読み取るために用いられる。ま
た、各ギャップ７２１ａ（７２２ａ〜７２５ａ）は、同
図（ｃ）に示すように、反時計周り方向に、線状磁化領
域９１２ａ，９１２ｂ，…の傾斜角と同じ角度で傾斜し
たギャップであり、書き込まれたサ−ボパタ−ンのう
ち、垂直線に対して反時計周り方向に傾斜したパタ−ン
を読み取るために用いられる。

【００４８】検証部８は、図１０に示すように、第１読
取部７１から出力されたサ−ボパタ−ン読取信号を処理
する第１検証ブロック８１と、第２読取部７２から出力
されたサ−ボパタ−ン読取信号を処理する第２検証ブロ
ック８２とからなり、さらに、第１検証ブロック８１
は、それぞれ、ヘッド７１１〜７１５に対応した第１検
証回路８１１〜第５検証回路８１５からなっている。ま
た、同様に第２検証ブロック８２は、第１検証回路８２
１〜第５検証回路８２５からなっている。

【００４９】第１検証回路８１１は、図１１に示すよう
に、ヘッド７１１によって再生された信号の波形を整形
するための再生回路８１１ａと、再生回路８１１ａの出
力信号を所定の時間遅延させて出力するレジスタ８１１
ｂと、レジスタ８１１ｂの遅延時間を設定するためのレ
ジスタ制御回路８１１ｃと、各ブロックパタ−ンに対応
したパルス列（レジスタ出力信号）に同期してフレ−ム
信号を出力するフレ−ム信号生成回路８１１ｄと、フレ
−ム信号に基づいて判定の基準となるゲ−ト信号を出力
するゲ−ト信号生成回路８１１ｅと、ゲ−ト信号に基づ
いてレジスタ８１１ｂから出力された信号が正しいか否
かを判定して判定信号を出力する判定回路８１１ｆとか
らなっている。

【００５０】ここで、レジスタ８１１ｂとレジスタ制御
回路８１１ｃとによって、予め設定された時間だけ遅延
させて時間調整するための時間調整部８１１Ａが構成さ
れている。また、フレ−ム信号生成回路８１１ｄとゲ−
ト信号生成回路８１１ｅとによって、ブロックパタ−ン
の位置を特定しゲ−ト信号を生成する位置特定部８１１
Ｂが構成されている。また、この位置特定部Ｂと判定回
路８１１ｆとによって判定部８１１Ｃが構成されてい
る。

【００５１】また、レジスタ制御回路８１１ｃ、判定回
路８１１ｆは制御部２によって制御され、レジスタ制御
回路８１１ｃ、フレ−ム信号生成回路８１１ｄと、ゲ−
ト信号生成回路８１１ｅは、テ−プ走行速度検出部４か
らのクロック信号に従って動作する。

【００５２】また、再生回路８１１ａは、図１２に示す
ように、ヘッド７１１からのサ−ボパタ−ン読取信号を
増幅するヘッドアンプ８１１ｐと、ヘッドアンプ８１１
ｐの出力波形の振幅を調整する自動利得調整アンプ８１
１ｑと、基準電圧入力端子８１１ｓから入力された予め
設定された基準電圧と自動利得調整アンプ８１１ｑの出
力波形とを比較し、比較結果を出力するコンパレ−タ８
１１ｒとからなっている。

【００５３】レジスタ８１１ｂは、再生回路８１１ａか
らの再生回路出力信号を所定の時間遅延させてパルス列
を含むレジスタ出力信号として出力する。例えば、５本
の線状磁化領域９１１ａ〜９１１ｅからなるパタ−ン９
１１は、第１読取部７１によって読み取られた後、レジ
スタ８１１ｂからは、５つのパルスからなるパルス列と
して出力される。

【００５４】なお、第２検証回路８１２〜第５検証回路
８１５も、それぞれ第１検証回路８１１と同様の構成と
なっている。また、第２検証ブロック８２は、第１検証
ブロック８１と同様の構成となっている。

【００５５】ここで、レジスタ制御回路８１１ｃ（８１
２ｃ〜８１５ｃ，８２１ｃ〜８２５ｃ）において設定さ
れる上述した遅延時間について説明する。

【００５６】例えば、読取部７の第１読取部７１のヘッ
ド７１１〜７１５に対応するギャップ７１１ａ〜７１５
ａは、詳細に見ると、製作精度の都合上、図１３（ａ）
に示すように、これらの水平位置ｐ1 〜ｐ5 が、磁気テ
−プ１１の長尺方向にずれており、縦方向（磁気テ−プ
１１の幅方向）に一列に揃っていない。

【００５７】このために、磁気テ−プ１１からサ−ボパ
タ−ンを読み取った場合に、ある時刻における各ヘッド
の読取位置にずれが発生する。このずれは、読取部７の
製作精度に依存し、個々の読取部によって全て異なる。
読取位置のずれは、サ−ボトラックが複数のトラックで
構成されているときに、あるサ−ボトラックと他のサ−
ボトラックの欠陥の位置関係を検証するときの障害とな
る。

【００５８】そこで、上述した時間調整部８１１Ａ（８
１２Ａ〜８１５Ａ，８２１Ａ〜８２５Ａ）では、設定さ
れた所定の時間遅延される。

【００５９】すなわち、図１３（ｂ）に示すように、レ
ジスタ制御回路８１１ｃ〜８１５ｃで、それぞれ、ギャ
ップ７１１ａ〜７１５ａの位置のばらつきに応じた所定
の調整時間ｔ11〜ｔ15を設定する。例えば、サ−ボトラ
ック１１１〜１１５において磁気テ−プ１１の長尺方向
に同位置に（幅方向に揃えて）書き込まれたパタ−ンが
読み込まれ、パルス列（レジスタ出力信号）ｂ1 〜ｂ5
として出力された場合、パルス列の発生時刻が時刻ｔ0
で揃うように、それぞれ調整時間ｔ11〜ｔ15遅延させ
て、パルス列ｃ1 〜ｃ5 を得るようにする。

【００６０】上述した調整はレジスタ制御回路８２１ｃ
〜８２５ｃにおいても同様に行われる。

【００６１】上記調整時間は、後述するように、サ−ボ
パタ−ンの検証に先だって予め測定され、制御部２にお
いて記憶され検証時に用いられる。

【００６２】次に、本発明に係るサ−ボパタ−ン書き込
み及び検証システムの動作について説明する。この実施
の形態１に係るサ−ボパタ−ン書き込み及び検証システ
ムによって、サ−ボパタ−ンの検証を行うにあたって
は、まず、レジスタ制御回路８１１ｃ〜８１５ｃ，８２
１ｃ〜８２５ｃで、それぞれ、ギャップ７１１ａ〜７１
５ａ，７２１ａ〜７２５ａの位置のばらつきに応じた必
要な調整時間を測定する必要がある。

【００６３】そこで、電源投入後、図示せぬモ−ド切替
スイッチを操作して、動作モ−ドを調整時間測定モ−ド
とする。

【００６４】次に、レジスタ制御回路８１１ｃ〜８１５
ｃ，８２１ｃ〜８２５ｃにおいて調整時間を全て「０」
に初期設定する。そして、制御部２は制御信号を書込信
号生成部５へ送って、図１４に示すように、１つのパル
スｘ10のみからなる書込信号ｘ1 を発生させる。

【００６５】これによって、左右１本ずつのの磁化パタ
−ンからなるサ−ボパタ−ンが書込部６によって、サ−
ボトラック１１１〜１１５に書き込まれる。このサ−ボ
パタ−ンは読取部７によって読み取られ、サ−ボパタ−
ン読取信号が検証部８に送られる。例えば、ヘッド７１
１はサ−ボトラック１１１に書き込まれたサ−ボパタ−
ンのうち時計周りに傾斜した１本の線状磁化領域からな
るパタ−ンを読み取って、第１検証回路８１１の再生回
路８１１ａへサ−ボパタ−ン読取信号を送る。

【００６６】再生回路８１１ａにおいては、まず、読取
信号がヘッドアンプ８１１ｐ、自動利得調整アンプ８１
１ｑによって増幅されて、図１５（ａ）に示すような波
形を得る。コンパレ−タ８１１ｒでは、同図（ｂ）に示
すように、自動利得調整アンプ８１１ｑからの出力を予
め定められた基準電圧Ｖref と比較して、基準電圧Ｖre
f を越えた場合のみ、「Ｈ」状態となるデジタルの再生
回路出力信号を出力する。

【００６７】この再生回路出力信号は時間調整部８１１
Ａへ送られ、今はレジスタ制御回路８１１ｃにおいて設
定されている調整時間は「０」であるので、レジスタ８
１１ｂにおいては遅延されることなく、図１４に示すよ
うに、レジスタ８１１ｂから１つのパルスｙ10を含むレ
ジスタ出力信号ｙ1 を得る。同様に、レジスタ８１２ｂ
〜８１５ｂからも、それぞれ、１つのパルスｙ20〜ｙ50
を含むレジスタ出力信号ｙ2 〜ｙ5 を得る。

【００６８】制御部２は、書込信号ｘ1 のパルスｘ10を
発生させた時刻を起点にパルスｙ10〜ｙ50の発生時刻ｔ
1 〜ｔ5 を計時しておき、所定の時刻ｔ0 との差を演算
し、この差を調整時間ｔ11〜ｔ15としてＲＡＭ２３に記
憶する。上記測定はレジスタ制御回路８２１ｃ〜８２５
ｃに設定される調整時間についても行われる。

【００６９】なお、こうして決定された調整時間は、１
度決定されれば第１読取部７１や第２読取部７２の部品
の交換、磁気テ−プ１１の種類や張力の変更等によらな
いかぎり、再測定の必要はない。

【００７０】また、この調整時間測定モ−ドにおいて
は、この他、例えば、再生回路８１１ａ，８１２ａ，…
の調整等、サ−ボパタ−ン書き込み及び検証システム全
体の設定も行われる。

【００７１】次に、装置の動作モ−ドをサ−ボパタ−ン
検証モ−ドとし、検証動作を開始する。

【００７２】書込信号生成部５は、制御部２から送出さ
れた制御信号に基づき、所定のサ−ボパタ−ン書込信号
を生成して書込部６へ出力し、書込部６はサ−ボパタ−
ン書込信号に対応したサ−ボパタ−ンを磁気テ−プ１１
に書き込む。このサ−ボパタ−ンは読取部７によって読
み取られ、サ−ボパタ−ン読取信号が検証部８に送られ
る。例えば、ヘッド７１１はサ−ボトラック１１１に書
き込まれたサ−ボパタ−ンのうち時計周りに傾斜したパ
タ−ン（線状磁化領域９１１ａ〜９１１ｅ等）を読み取
って、第１検証回路８１１の再生回路８１１ａへ読取信
号を送る。

【００７３】再生回路８１１ａにおいては、まず、読取
信号がヘッドアンプ８１１ｐ、自動利得調整アンプ８１
１ｑによって増幅されて、サ−ボパタ−ンのうち１本の
線状磁化領域については、図１５（ａ）に示すような波
形を得る。コンパレ−タ８１１ｒでは、同図（ｂ）に示
すように、自動利得調整アンプ８１１ｑからの出力を予
め定められた基準電圧Ｖref と比較して、基準電圧Ｖre
f を越えた場合のみ、「Ｈ」状態となるデジタルの再生
回路出力信号を出力する。

【００７４】この再生回路出力信号は時間調整部８１１
Ａへ送られ、レジスタ８１１ｂにおいて、調整時間測定
モ−ドで予め測定され、レジスタ制御回路８１１ｃで設
定された所定の時間遅延される。

【００７５】レジスタ８１１ｂからのレジスタ出力信号
ｆ1 （図１６参照）は位置特定部８１１Ｂのフレ−ム信
号生成回路８１１ｄへ送られる。

【００７６】フレ−ム信号生成回路８１１ｄは、図１６
に示すように、同期開始信号ｇが「Ｈ」に変化する時刻
ｔg0から同期検出動作を開始する。フレ−ム信号生成回
路８１１ｄは同期検出動作を開始すると、例えば、５つ
のパルスが連続するパルス列を探し始める。

【００７７】レジスタ出力信号ｆ1 においては、同期検
出動作開始後、最初の５つのパルスが連続するパルス列
ｆ11が出現し、この後、パルス列ｆ12，ｆ13，ｆ14に示
すように、４列、５列のパルス列が交互に現れる。

【００７８】ここで、例えば、パルス列ｆ11の５つのパ
ルスは、サ−ボトラック１１１に書き込まれたサ−ボパ
タ−ンのうち、ブロックパタ−ン９１の時計周りに傾斜
した５本の線状磁化領域９１１ａ〜９１１ｅに対応して
いる。また、パルス列ｆ12の４つのパルスは、ブロック
パタ−ン９２の時計周りに傾斜した４本の線状磁化領域
に対応している。

【００７９】フレ−ム信号生成回路８１１ｄは、例え
ば、パルス列ｆ11の終りで目標の信号を捕捉したことを
示す同期表示信号ｈ1 を発生し、この後、パルス列ｆ12
（ｆ13，ｆ14，…）の最初のパルスの立上がりと同時
に、「Ｈ」状態となるフレ−ム信号ｋ1 を発生し、ゲ−
ト信号生成回路８１１ｅに出力される。フレ−ム信号ｋ
1はこれらレジスタ８２１ｂから出力されたパルス列ｆ1
2，ｆ13，ｆ14，…に同期して発生するパルスｋ12，ｋ1
3，…を含む。

【００８０】フレ−ム信号生成回路８１１ｄは、テ−プ
走行速度検出部４から出力されるクロック信号に周期を
対応させて、フレ−ム信号ｋ1 を生成する。一方、書込
信号生成部５もテ−プ走行速度検出部４から出力される
クロック信号を参照して書込信号を生成しているので、
フレ−ム信号ｋ1 は一度レジスタ出力信号ｆ1 に同期す
ると、システムが停止するまで同期し続ける。

【００８１】同様にして、サ−ボトラック１１１に書き
込まれたサ−ボパタ−ンのうち、反時計周りに傾斜した
パタ−ン（線状磁化領域９１２ａ〜９１２ｅ等）が、ヘ
ッド７２１によって読み取られて、この読取信号が第２
検証ブロック８２の第１検証回路８２１へ送られ、再生
回路８２１ａにおいてデジタル信号に変換され、レジス
タ８２１ｂにおいて遅延された後、レジスタ出力信号ｆ
2 がフレ−ム信号生成回路８２１ｄへ送られる。

【００８２】ここで、例えば、パルス列ｆ21の５つのパ
ルスは、サ−ボトラック１１１に書き込まれたサ−ボパ
タ−ンのうち、ブロックパタ−ン９１の反時計周りに傾
斜した５本の線状磁化領域９１２ａ〜９１２ｅに対応し
ている。また、パルス列ｆ22の４つのパルスは、ブロッ
クパタ−ン９２の時計周りに傾斜した４本の線状磁化領
域に対応している。

【００８３】レジスタ出力信号ｆ2 は、５列、４列のパ
ルス列がパルス列ｆ21，ｆ22，ｆ23，ｆ24のように現れ
る。フレ−ム同期回路８２１ｄは、例えば、パルス列ｆ
22の終端で目標の信号を捕捉したことを示す同期表示信
号ｈ2 を発生し、この後、パルス列ｆ22（ｆ23，ｆ24，
…）の最初のパルスの立上がりと同時に、「Ｈ」状態と
なるフレ−ム信号ｋ2 を発生し、ゲ−ト信号生成回路８
２１ｅに出力される。

【００８４】なお、図１６に示すように、フレ−ム信号
ｋ1 とフレ−ム信号ｋ2 とは時間的にずれているが、こ
のずれは、第１読取部７１、第２読取部７２のギャップ
７１１，７２１の位置の違いに相当している。フレ−ム
信号ｋ1 ，ｋ2 の時間差はレジスタ制御回路８１１ｃ，
８２１ｃにおける設定によってずらすことができる。

【００８５】ゲ−ト信号生成回路８１１ｅ，８２１ｅ
は、図１７に示すように、それぞれ、フレ−ム信号ｋ1
，ｋ2 に基づいて、ゲ−ト信号ｍ1 ，ｍ2 を出力す
る。ゲ−ト信号ｍ1 ，ｍ2 はパルス列ｆ15，ｆ16，…，
ｆ25，ｆ26，…の時間幅よりもやや広い時間幅を有する
信号である。

【００８６】判定回路８１１ｆ（８２１ｆ）は、ゲ−ト
信号ｍ1 （ｍ2 ）に基づいて、パルス列ｆ15，ｆ16，…
（ｆ25，ｆ26，…）の欠落等の欠陥を検出する。判定回
路８１１ｆ（８２１ｆ）は、ゲ−ト信号ｍ1 （ｍ2 ）の
ゲ−ト時間内にパルス列ｆ15，ｆ16，…（ｆ25，ｆ26，
…）のパルス数を計数し、例えば、図１７に示すよう
に、パルス列ｆ15，ｆ16，ｆ17のうち、パルス列ｆ17の
１，２番目のパルスｆ171 ，ｆ172 が欠落しているとき
は、計数したパルス数と予め知られた正しいパルス数
（ゲ−ト時間内に５つのパルスが連続して発生するパタ
−ン）とを比較してこの欠落を検出し、ゲ−ト信号ｍ1
のパルス列ｆ17に対応するパルスｍ17の立ち下がり時
に、判定信号ｎ1 を「Ｈ」として、パルスｎ17を生成す
る。

【００８７】同様に、同図に示すように、パルス列ｆ2
5，ｆ26，ｆ27のうち、パルス列ｆ25の４番目のパルス
ｆ254 が欠落しているときは、ゲ−ト信号ｍ2 のパルス
列ｆ25に対応するパルスｍ25の立ち下がり時に、判定信
号ｎ2 を「Ｈ」として、パルスｎ25を生成する。また、
パルス列ｆ26のように、パルス数は正確であっても、例
えば、磁気テ−プ１１の走行状態の乱れ等のために、書
込位置が正しい位置からずれて、これに伴ってパルスの
発生が遅れた場合も、このずれを検出して、ゲ−ト信号
ｍ2 のパルス列ｆ26に対応するパルスｍ26の立ち下がり
時に、判定信号ｎ2 を「Ｈ」として、パルスｎ26を発生
する。

【００８８】なお、上記判定結果は逐次制御部２のＲＡ
Ｍ２３内に設けられた検証デ−タ格納エリアに格納され
る。ここには、例えば、図１８に示すように、磁気テ−
プ１１上の欠陥が生じた位置ｅｔ1 ，ｅｔ2 ，…と、対
応する判定内容ｅｖ1 ，ｅｖ2 ，…が記憶される。そし
て、磁気テ−プ１１の検証が全長に亘って略完了し、巻
取リ−ル１３に巻き取られようとする時点で、上記検証
デ−タ格納エリアに格納された検証デ−タは、図１９に
示すように、磁気テ−プ１１のサ−ボトラックの終端部
１１ａに書込部６によって書き込まれる。

【００８９】巻き取られたリ−ル１巻分の磁気テ−プ１
１からは、図示せぬ巻取装置によって所定の長さで、例
えば、カ−トリッジ１０個分に巻き直される。この際、
終端部１１ａに記録された検証デ−タは、カ−トリッジ
に巻き取られるとき、まず最初に上記巻取装置によっ
て、制御情報として読み込まれて、予め設定された条件
に対応した欠陥がカ−トリッジに巻き取られる前に、欠
陥箇所を削除し廃棄するようにする。こうして、正確に
サ−ボパタ−ンが書き込まれた欠陥のないカ−トリッジ
が得られる。

【００９０】以上説明したように、本実施の形態１によ
れば、位置特定部８１１Ｂ（８１２Ｂ〜８１５Ｂ，８２
１Ｂ〜８２５Ｂ）によって、サ−ボパタ−ンを構成する
複数のブロックパタ−ン９１，９２，…が書き込まれて
いる磁気テ−プ１１上の各位置を特定し、判定回路８１
１ｆ（８１２ｆ〜８１５ｆ，８２１ｆ〜８２５ｆ）によ
ってサ−ボパタ−ンの欠陥状態を判定するよう構成した
ので、サ−ボパタ−ンが正確な位置に正確なパタ−ンで
書き込まれた否かの検証ができ、欠陥の位置の特定も行
うことができる。

【００９１】また、テ−プ走行速度検知部４が磁気テ−
プ１１の走行速度を検知してテ−プ走行速度検知信号を
生成し、このテ−プ走行速度検知信号に基づいて、書込
信号生成部５はサ−ボパタ−ン書込信号を生成し、か
つ、検証部８はサ−ボパタ−ンの検証を行うように構成
したので、サ−ボパタ−ンの書込みも検証もテ−プの走
行速度に関係なく正確に行うことができる。例えば、ブ
ロックパタ−ン９１やブロックパタ−ン９２のパタ−ン
の寸法や相対距離はテ−プの走行速度に関係なく正確に
書き込まれる。また、それ故、例えば、テ−プ送り部３
の精度が多少悪くても正確なサ−ボパタ−ンの書込み及
び検証が可能となる。

【００９２】また、磁気テ−プ１１の複数のサ−ボトラ
ックについて、判定回路は、各サ−ボトラックに記録さ
れたサ−ボパタ−ンの欠陥状態を判定し、位置特定部８
１１Ｂ（８１２Ｂ〜８１５Ｂ，８２１Ｂ〜８２５Ｂ）に
よって特定された位置における各欠陥状態の間の関係に
基づいて、判定を行うように構成したので、例えば、磁
気テ−プ１１上の同一位置での複数トラックのサ−ボパ
タ−ンの同時欠落等の判定も、正確かつ確実に行うこと
ができる。

【００９３】また、磁気テ−プ１１の複数のサ−ボトラ
ックについて、時間調整部８１１Ａ（８１２Ａ〜８１５
Ａ，８２１Ａ〜８２５Ａ）が、複数のヘッドによって読
み取られた各サ−ボパタ−ンのサ−ボパタ−ン読取信号
をそれぞれ所定の時間遅延させて、製作時の精度上避け
られない各ヘッド同士の相対的位置のずれを補償するよ
うに構成したので、例えば、複数トラックのサ−ボパタ
−ンの同時欠落等の判定も、一段と正確かつ確実に行う
ことができる。また、それ故に、一段と高密度で記録す
ることが可能となる。

【００９４】実施の形態２．図２０は本実施の形態２に
よるサ−ボパタ−ン書込・検証装置の検証部の構成を示
すブロック図である。

【００９５】本実施の形態２が上述の実施の形態１と大
きく異なるところは、図２０に示すように、第１検証ブ
ロック８３、第１検証ブロック８４について、それぞ
れ、１つの位置特定部８３６Ｂ，８４６Ｂを設けて共通
とした点である。

【００９６】例えば、各サ−ボトラックに同一のサ−ボ
パタ−ンを書き込む場合には、図２０に示すように、第
１検証ブロック８３では、位置特定部８１１Ｂ〜８１５
Ｂに代えて、第１検証回路８１１〜第５検証回路８１５
について共通の位置特定部８３６Ｂを、第２検証ブロッ
ク８４では、位置特定部８２１Ｂ〜８２５Ｂに代えて、
第１検証回路８２１〜第５検証回路８２５について共通
の位置特定部８４６Ｂを設ける。

【００９７】例えば、第１検証ブロック８３では、各サ
−ボトラックに同一のサ−ボパタ−ンが書き込まれてい
ても、各ヘッドのギャップのずれによって、再生回路８
１１ａ〜８１５ａからの出力信号のタイミングはずれて
いるが、レジスタ制御回路８１１ｂ〜８１５ｂにおい
て、それぞれ所定の調整時間を設定することによって、
各レジスタ出力信号のタイミングは揃えることができ
る。

【００９８】従って、各判定回路８１１ｆ〜８１５ｆは
共通の位置特定部８３６Ｂで生成されたゲ−ト信号に基
づいて判定ができる。このことは第２検証ブロック８４
においても同様である。

【００９９】以上のようにすることで、構成を簡素化し
コストを低減することができる。

【０１００】実施の形態３．図２１は本実施の形態３に
よるサ−ボパタ−ン書込・検証装置の検証部の構成を示
すブロック図である。

【０１０１】本実施の形態３が上述の実施の形態１と大
きく異なるところは、図２１に示すように、第１検証ブ
ロック８５（第２検証ブロック８６）において、時間調
整部８１１Ａ〜８１５Ａ（８２１Ａ〜８２５Ａ）と判定
部８１１Ｃ〜８１５Ｃ（８２１Ｃ〜８２５Ｃ）とを入れ
替えて構成した点である。

【０１０２】図２１に示すように、例えば、ヘッド７１
１からの再生信号は、再生回路８１１ａで波形整形さ
れ、判定部８１１Ｃで判定された後に、時間調整部８１
１Ａで時間調整される。ここで、時間調整部８１１Ａ
は、基準時刻発生回路８５７によって供給される基準と
なる計時信号を参照して判定信号の時間調整を行うよう
にする。

【０１０３】基準時刻発生回路８５７は、テ−プ走行速
度検出部４が出力するクロック信号のパルス数を計数
し、磁気テ−プ１１の位置に対応した計時信号を生成す
る。時間調整部８１１Ａには、調整時間測定モ−ドにお
いて予め得られた、計時信号によって知られる基準時刻
とヘッド７１１のギャップ７１１ａ位置に対応する時刻
との差が設定される。

【０１０４】制御部２は、判定部８１１Ｃの判定信号、
時間調整部８１１Ａの上記設定値、及び基準時刻発生回
路８５７の情報に基づいて、図１８に示すような検証デ
−タを作成するようにしても良い。

【０１０５】以上の時間調整部と判定部との入替えにつ
いて、第１検証ブロック８５の第１検証回路８１１を例
に述べたが、第２検証回路８１２〜第５検証回路８１５
についても同様である。なお、基準時刻発生回路８５７
は、第１検証回路８１１〜第５検証回路８１５に対して
共通に用いることができる。また、第２検証ブロック８
６についても第１検証ブロック８５と同様にして時間調
整部と判定部とを入れ替え、時間調整部８２１Ａへは、
基準時刻発生回路８６７から計時信号を供給するように
することができる。

【０１０６】以上、本発明の実施の形態を詳述してきた
が、具体的な構成はこの実施の形態に限られるものでは
ない。例えば、上述した各実施の形態においては、特に
時間調整部８１１Ａ，８１２Ａ，…及び判定部８１１
Ｃ，８１２Ｃ，…をハ−ドウエア構成としたが、これら
の全部または一部をソフトウエア構成で置き換えても良
い。

【０１０７】また、制御部２に、例えば、フロッピィデ
ィスクドライバを接続することにより、ＲＡＭ２３に格
納された検証デ−タをフロッピィディスクに記録するこ
とができるし、他の記録媒体を選択することも可能であ
る。さらに、制御部２に収録した検証デ−タは、図１に
示したテ−プのサ−ボパタ−ン書き込み及び検証システ
ムの次の工程であるテ−プのカ−トリッジへの装填工程
へ通信手段によって送付するようにしても良い。

【０１０８】また、制御部２にプリンタを接続して、検
証デ−タを印刷することができる。プリンタによって検
証デ−タを印刷する場合に、デ−タを電子的に読取り可
能なように記号化すれば、検証の完了したテ−プをカ−
トリッジケ−スに装填する工程で、テ−プの欠陥部分を
除去するために、検証デ−タを有効に利用することがで
きる。

【０１０９】また、上述した各実施の形態においては、
ＲＡＭ２３内に格納された検証デ−タを磁気テ−プ１１
のサ−ボパタ−ンの終端部１１ａに書込部６によって書
き込む場合について述べたが、図２２に示すように、検
証デ−タ書き込み専用の検証デ−タ書込部６ａを設け
て、これによって、検証デ−タを書き込むように構成し
ても良い。

【０１１０】この検証デ−タ書込み専用の検証デ−タ書
込部６ａは、図２に示した書込部６のギャップ６１ａ〜
６５ａの形状とは異なり、テ−プ１１の走行方向に直角
のギャップを持つヘッドで良い。また、この検証デ−タ
書込み専用の検証デ−タ書込部６ａのトラック幅は、テ
−プ１１の全幅を使用しても良いし、一部だけを使用し
ても良い。

【０１１１】また、必要に応じて各調整時間を計測する
ようにしたが、予め計測された各調整時間をＲＯＭ２２
に記憶させておいて、このデ−タを利用するようにして
も良い。

【０１１２】また、例えば、装置の電源投入と同時に自
動的に調整時間測定モ−ドに移行して、各調整時間測定
を計測後デ−タを記憶し、サ−ボパタ−ン検証モ−ドへ
の切替えをして、検証動作開始の指示を待機するように
構成するようにしても良い。

【０１１３】

【発明の効果】以上説明したように、本発明によれば、
サーボパターン検証手段によって、サ−ボパタ−ンを構
成する複数のパタ−ンが書き込まれているテ−プ上の各
位置を特定し、サ−ボパタ−ンの欠陥状態を判定するよ
う構成したので、サ−ボパタ−ンが正確な位置に正確な
パタ−ンで書き込まれた否かの検証ができ、欠陥の位置
の特定も行うことができる。

【０１１４】また、テ−プ走行速度検知手段がテ−プの
走行速度を検知してテ−プ走行速度検知信号を生成し、
このテ−プ走行速度検知信号に基づいて、サ−ボパタ−
ン書込信号生成手段はサ−ボパタ−ン書込信号を生成
し、かつ、サーボパターン検証手段はサ−ボパタ−ンの
欠陥を調べるように構成したので、サ−ボパタ−ンの書
込みも検証もテ−プの走行速度に関係なく正確に行うこ
とができる。また、それ故、例えば、テ−プ送り手段の
精度が多少悪くても正確なサ−ボパタ−ンの書込み及び
検証が可能となる。

【０１１５】また、本発明によれば、テ−プに複数のト
ラックが設けられている場合に、サーボパターン検証手
段は、各トラックに記録されたサ−ボパタ−ンの欠陥状
態を判定し、特定されたパタ−ンの記録位置における複
数のサ−ボパタ−ンの欠陥状態の間の関係に基づいて、
判定を行うように構成したので、例えば、テ−プ上の同
一位置での複数トラックのサ−ボパタ−ンの同時欠落等
の判定も、正確かつ確実に行うことができる。

【０１１６】また、本発明によれば、テ−プに複数のト
ラックが設けられている場合に、サーボパターン検証手
段が、複数のサ−ボパタ−ン読取手段の読取位置のずれ
を調整するように構成したので、例えば、複数トラック
のサ−ボパタ−ンの同時欠落等の判定も、一段と正確か
つ確実に行うことができる。

【図面の簡単な説明】

【図１】本発明の実施の形態１によるサ−ボパタ−ン書
き込み及び検証システムの概略の構成を示すブロック図
である。

【図２】同サ−ボパタ−ン書き込み・検証システムの書
込部及び読取部の構成並びに磁気テ−プの構成を示す平
面図である。

【図３】同磁気テ−プに書き込まれるサ−ボパタ−ンの
一部を拡大して示す拡大図である。

【図４】図３に示されたサ−ボパタ−ンを構成するブロ
ックパタ−ンの一つを拡大して示す拡大図である。

【図５】同サ−ボパタ−ン書き込み及び検証システムの
制御部の構成を示すブロック図である。

【図６】同サ−ボパタ−ン書き込み及び検証システムの
走行速度検出部の構成を示すブロック図である。

【図７】同サ−ボパタ−ン書き込み及び検証システムの
書込信号生成部の構成を示すブロック図である。

【図８】同書込部に供給される書込信号（電流波形）を
模式的に示す波形図である。

【図９】同図（ａ）は、図２のＡ部を拡大して示す拡大
図、同図（ｂ）は図２のＢ部を拡大して示す拡大図、同
図（ｃ）は図２のＣ部を拡大して示す拡大図である。

【図１０】同サ−ボパタ−ン書き込み及び検証システム
の検証部の構成を示すブロック図である。

【図１１】同検証部の第１〜第５検証回路の構成を示す
ブロック図である。

【図１２】同検証部の再生回路の構成を示すブロック図
である。

【図１３】同図（ａ）は同サ−ボパタ−ン書き込み及び
検証システムの読取部の構成を示す平面図であって、各
ギャップの位置のずれを説明するための図、同図（ｂ）
は同検証部の時間調整部における調整方法を説明するた
めの説明図である。

【図１４】同時間調整部で設定される調整時間の測定方
法を説明するための説明図である。

【図１５】同再生回路の動作を説明するための図であっ
て、同図（ａ）は同読取部のヘッドからの出力信号を増
幅した後の波形を示す波形図、同図（ｂ）は同再生回路
のコンパレ−タからの出力信号を示す波形図である。

【図１６】同検証部のフレ−ム信号生成回路の動作を説
明するためのタイムチャ−トである。

【図１７】同検証部のゲ−ト信号生成回路及び判定回路
の動作を説明するためのタイムチャ−トである。

【図１８】同検証部の判定部における判定結果の一例を
示す図である。

【図１９】同磁気テ−プの巻取り完了時に同判定結果を
記録する方法を説明するための説明図である。

【図２０】本発明の実施の形態２によるサ−ボパタ−ン
書き込み及び検証システムの検証部の構成を示すブロッ
ク図である。

【図２１】本発明の実施の形態３によるサ−ボパタ−ン
書き込み及び検証システムの検証部の構成を示すブロッ
ク図である。

【図２２】本発明の実施の形態１の変形例によるサ−ボ
パタ−ン書き込み及び検証システムの概略の構成を示す
ブロック図である。

【符号の説明】

１１ 磁気テ−プ（テ−プ） １１１〜１１５ サ−ボトラック ２ 制御部（制御手段、サ−ボパタ−ン検証手段） ４ テ−プ走行速度検出部（テ−プ走行速度検出手段） ５ 書込信号生成部（サ−ボパタ−ン書込信号生成手
段） ６ 書込部（サ−ボパタ−ン書込手段） ６１〜６５ ヘッド本体（サ−ボパタ−ン書込手段） ７ 読取部（サ−ボパタ−ン読取手段） ７１１〜７１５，７２１〜７２５ ヘッド（サ−ボパタ
−ン読取手段） ８ 検証部（サ−ボパタ−ン検証手段） ９１，９２ ブロックパタ−ン（パタ−ン）

Claims (13)

【特許請求の範囲】
1. 【請求項１】 走行するテ−プに予め決められたパタ−
   ンに従ってサ−ボパタ−ンを書き込み、書き込んだ前記
   サ−ボパタ−ンの書込結果を検証するテ−プのサ−ボパ
   タ−ン書き込み及び検証システムにおいて、 前記テ−プの走行速度を検出し、前記テ−プの走行速度
   に対応したテ−プ走行速度検出信号を生成するテ−プ走
   行速度検出手段と、 前記テ−プ走行速度検出信号に基づいて、前記サ−ボパ
   タ−ンに対応したサ−ボパタ−ン書込信号を生成するサ
   −ボパタ−ン書込信号生成手段と、 前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパ
   タ−ンを前記テ−プに書き込むサ−ボパタ−ン書込手段
   と、 書き込まれた前記サ−ボパタ−ンを読み取り、サ−ボパ
   タ−ン読取信号を生成するサ−ボパタ−ン読取手段と、 前記テ−プ走行速度検出信号及び前記サ−ボパタ−ン読
   取信号に基づいて、前記パタ−ンの記録位置を特定して
   位置特定信号を生成し、前記位置特定信号に基づいて、
   前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出
   力するサ−ボパタ−ン検証手段と、 前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパ
   タ−ン検証手段を制御する制御手段とを備えたことを特
   徴とするテ−プのサ−ボパタ−ン書き込み及び検証シス
   テム。
2. 【請求項２】 前記サ−ボパタ−ン検証手段は、前記テ
   −プに複数のトラックが設けられている場合に、前記複
   数のトラックに記録された各サ−ボパタ−ンの欠陥状態
   を判定し、特定された前記パタ−ンの記録位置における
   複数のサ−ボパタ−ン間の欠陥状態の関係に基づいて、
   所定の判定信号を出力することを特徴とする請求項１記
   載のテ−プのサ−ボパタ−ン書き込み及び検証システ
   ム。
3. 【請求項３】 テ−プに予め決められたパタ−ンに従っ
   て複数のトラックのサ−ボパタ−ンを同時に書き込み、
   書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ
   −プのサ−ボパタ−ン書き込み及び検証システムにおい
   て、 前記テ−プの走行速度を検出し、前記テ−プの走行速度
   に対応したテ−プ走行速度検出信号を生成するテ−プ走
   行速度検出手段と、 前記テ−プ走行速度検出信号に基づいて、前記テ−プの
   複数のトラックに書き込むべき前記サ−ボパタ−ンに対
   応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−
   ン書込信号生成手段と、 前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパ
   タ−ンを前記テ−プの複数のトラックに書き込む複数の
   サ−ボパタ−ン書込手段と、 書き込まれた前記複数のトラックの前記サ−ボパタ−ン
   を読み取り、サ−ボパタ−ン読取信号を生成する複数の
   サ−ボパタ−ン読取手段と、 前記複数のサ−ボパタ−ン読取手段の読取位置のずれを
   調整すると共に、前記テ−プ走行速度検出信号及び前記
   サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き
   込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ
   −ン検証手段と、 前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパ
   タ−ン検証手段を制御する制御手段とを備えたことを特
   徴とするテ−プのサ−ボパタ−ン書き込み及び検証シス
   テム。
4. 【請求項４】 前記サ−ボパタ−ン検証手段は、前記テ
   −プ走行速度検出信号及び前記サ−ボパタ−ン読取信号
   に基づいて、前記パタ−ンの記録位置を特定して位置特
   定信号を生成し、前記位置特定信号に基づいて、前記サ
   −ボパタ−ンの欠陥状態を判定して判定信号を出力する
   ことを特徴とする請求項３記載のテ−プのサ−ボパタ−
   ン書き込み及び検証システム。
5. 【請求項５】 前記サ−ボパタ−ン検証手段は、前記サ
   −ボパタ−ン読取信号に基づいて、前記複数のサ−ボパ
   タ−ン読取手段の読取位置のずれを調整し、前記テ−プ
   走行速度検出信号及び調整された前記サ−ボパタ−ン読
   取信号に基づいて、前記パタ−ンの記録位置を特定して
   位置特定信号を生成し、前記位置特定信号に基づいて、
   前記サ−ボパタ−ンの欠陥状態を判定して判定信号を出
   力することを特徴とする請求項３記載のテ−プのサ−ボ
   パタ−ン書き込み及び検証システム。
6. 【請求項６】 前記サ−ボパタ−ン検証手段は、前記テ
   −プ走行速度検出信号及び前記サ−ボパタ−ン読取信号
   に基づいて、前記パタ−ンの記録位置を特定して位置特
   定信号を生成し、前記位置特定信号に基づいて、前記サ
   −ボパタ−ンの欠陥状態を判定して判定信号を出力し、
   前記判定信号に基づいて、前記判定信号の前記複数のサ
   −ボパタ−ン読取手段の読取位置のずれによる時間差を
   調整することを特徴とする請求項３記載のテ−プのサ−
   ボパタ−ン書き込み及び検証システム。
7. 【請求項７】 前記制御手段は、前記サ−ボパタ−ン書
   込信号生成手段を制御して、前記サ−ボパタ−ン検証手
   段によって得られた検証結果を前記テ−プに記録させる
   ことを特徴とする請求項３乃至６のうちいずれか１項に
   記載のテ−プのサ−ボパタ−ン書き込み及び検証システ
   ム。
8. 【請求項８】 前記制御手段は、前記サ−ボパタ−ン書
   込信号生成手段を制御して、前記サ−ボパタ−ン書込手
   段に、前記サ−ボパタ−ン検証手段によって得られた検
   証結果を前記テ−プに記録させることを特徴とする請求
   項７記載のテ−プのサ−ボパタ−ン書き込み及び検証シ
   ステム。
9. 【請求項９】 テ−プに予め決められたパタ−ンに従っ
   て複数のトラックのサ−ボパタ−ンを同時に書き込み、
   書き込んだ前記サ−ボパタ−ンの書込結果を検証するテ
   −プのサ−ボパタ−ン書き込み及び検証システムにおい
   て、 前記テ−プの走行速度を検出し、前記テ−プの走行速度
   に対応したテ−プ走行速度検出信号を生成するテ−プ走
   行速度検出手段と、 前記テ−プ走行速度検出信号に基づいて、前記テ−プの
   複数のトラックに書き込むべき前記サ−ボパタ−ンに対
   応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−
   ン書込信号生成手段と、 前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパ
   タ−ンを前記テ−プの複数のトラックに書き込む複数の
   サ−ボパタ−ン書込手段と、 書き込まれた前記複数のトラックの前記サ−ボパタ−ン
   を読み取り、サ−ボパタ−ン読取信号を生成する複数の
   サ−ボパタ−ン読取手段と、 前記複数のサ−ボパタ−ン読取手段の読取位置のずれを
   調整すると共に、前記テ−プ走行速度検出信号及び前記
   サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き
   込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ
   −ン検証手段と、 前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパ
   タ−ン検証手段を制御する制御手段と、 前記サ−ボパタ−ン検証手段によって得られた検証結果
   を前記テ−プに書き込むための検証結果記録用書込手段
   とを備えたことを特徴とするテ−プのサ−ボパタ−ン書
   き込み及び検証システム。
10. 【請求項１０】 前記制御手段には、デ−タを記憶媒体
    に記憶するための記憶手段が接続され、前記制御手段
    は、前記記憶手段を制御して、前記サ−ボパタ−ン検証
    手段によって得られた検証結果を前記記憶媒体に記憶さ
    せることを特徴とする請求項３乃至８のうちのいずれか
    １項に記載のテ−プのサ−ボパタ−ン書き込み及び検証
    システム。
11. 【請求項１１】 前記制御手段には、印刷手段が接続さ
    れ、前記制御手段は、前記印刷手段を制御して、前記サ
    −ボパタ−ン検証手段によって得られた検証結果を前記
    印刷手段に印刷させることを特徴とする請求項３乃至８
    のうちのいずれか１項に記載のテ−プのサ−ボパタ−ン
    書き込み及び検証システム。
12. 【請求項１２】 前記サ−ボパタ−ン書込信号生成手段
    及び前記サ−ボパタ−ン検証手段は、前記制御手段から
    同一のクロック信号の供給を受け、該クロック信号に基
    づいて所定の信号処理を行うことを特徴とする請求項３
    乃至８のうちいずれか１項に記載のテ−プのサ−ボパタ
    −ン書き込み及び検証システム。
13. 【請求項１３】 テ−プに予め決められたパタ−ンに従
    って複数のトラックのサ−ボパタ−ンを同時に書き込
    み、書き込んだ前記サ−ボパタ−ンの書込結果を検証す
    るテ−プのサ−ボパタ−ン書き込み及び検証システムに
    おいて、 前記テ−プの走行速度を検出し、前記テ−プの走行速度
    に対応したテ−プ走行速度検出信号を生成するテ−プ走
    行速度検出手段と、 前記テ−プ走行速度検出信号に基づいて、前記テ−プの
    複数のトラックに書き込むべき前記サ−ボパタ−ンに対
    応したサ−ボパタ−ン書込信号を生成するサ−ボパタ−
    ン書込信号生成手段と、 前記サ−ボパタ−ン書込信号に基づいて、前記サ−ボパ
    タ−ンを前記テ−プの複数のトラックに書き込む複数の
    サ−ボパタ−ン書込手段と、 書き込まれた前記複数のトラックの前記サ−ボパタ−ン
    を読み取り、サ−ボパタ−ン読取信号を生成する複数の
    サ−ボパタ−ン読取手段と、 前記複数のサ−ボパタ−ン読取手段の読取位置のずれを
    調整すると共に、前記テ−プ走行速度検出信号及び前記
    サ−ボパタ−ン読取信号に基づいて、前記テ−プに書き
    込まれた前記サ−ボパタ−ンの欠陥を調べるサ−ボパタ
    −ン検証手段と、 前記サ−ボパタ−ン書込信号生成手段及び前記サ−ボパ
    タ−ン検証手段を制御する制御手段とを備え、 前記複数のサ−ボパタ−ン読取手段の読取位置のずれの
    調整は、前記複数のサ−ボパタ−ン書込手段が前記テ−
    プに測定用信号を記録し、前記複数のサ−ボパタ−ン読
    取手段が前記測定用信号を読み取り、前記制御手段が読
    取りの時間のずれを測定し、前記サ−ボパタ−ン検証手
    段が測定された測定結果を用いて時間調整することによ
    って行われることを特徴とするテ−プのサ−ボパタ−ン
    書き込み及び検証システム。