JP3981083B2 - 合成リプルレギュレータ - Google Patents

Description

本出願は、Ｍ． Ｗａｌｔｅｒｓ等により２００２年１月２９日に申請された同時係属仮特許出願第６０／３５２，６８３号、「Ｓｙｎｔｈｅｔｉｃ Ｒｉｐｐｌｅ Ｒｅｇｕｌａｔｏｒ」の利益を主張するものである。

本発明は、電源回路およびその部品に関し、特にＤＣ-ＤＣ変換器用合成リプルレギュレータに関するものである。発明の合成リプルレギュレータは、出力リプルを減少し、かつ、ＤＣ精度を改善して、変換器のスイッチング動作を制御する人工或いは合成リプル波形を生成する。

集積回路用電力は典型的には、１つ以上の直流(ＤＣ)電力源によって供給される。多く用途では、回路が、利用可能な供給電圧(これは比較的低く、例えば約３ボルト以下のオーダーになり得る、特にポータブルバッテリー電源素子のように低電流消費が望ましいとき)とは異なる複数の調整電圧を要求し得る。さらに、多くの用途では、負荷電流は数オーダーの大きさにわたって変動し得る。これらの要求を扱うには、図１に示すタイプのヒステリシスあるいは「バンバン」変換器のようなパルスまたはリプル発生器に基づいた変換器を使用するのが常套手段である。

そのようなリプルレギュレータに基づいたＤＣ-ＤＣ電圧変換器は比較的単純な制御機構を使用し、負荷過渡現象に対する高速応答を提供する。リプルレギュレータのスイッチング周波数は非同期であり、スイッチング周波数あるいはスイッチングエッジの直接の制御が望ましい用途において利点となる。この目的のために、図１のリプルレギュレータはヒステリシス比較器１０を使用する。ヒステリシス比較器１０はゲートドライブ回路２０を制御し、ゲートドライブ回路２０のそれぞれの出力ドライブポート２２と２３は上側Ｐ‐ＭＯＳＦＥＴ(あるいはＰＦＥＴ)素子３０および下側Ｎ‐ＭＯＳＦＥＴ(あるいはＮＦＥＴ)素子４０としてそれぞれ示す一対の電子電力スイッチング素子の制御あるいはゲート駆動入力に結合する。これらのＦＥＴスイッチング素子は、第１および第２の基準電圧(Ｖｄｄおよび接地(ＧＮＤ))間に直列に結合したドレインソース路を有する。

ゲートドライブ回路２０は、比較器１０によって供給された(図２のタイミング図にＰＷＭで示すような)パルス幅変調(ＰＷＭ)スイッチング波形に従って、２つのスイッチング素子３０および４０を制御可能にオン・オフする。上側ＰＦＥＴ素子３０は、ゲートドライバ２０によりＰＦＥＴ素子２０のゲートに印加された上側ゲートスイッチング信号ＵＧによりオン・オフされ、ＮＦＥＴ素子３０はゲートドライバ２０によりＮＦＥＴ素子３０のゲートに印加された下側ゲートスイッチング信号ＬＧによってオン・オフされる。

２つの電力ＦＥＴ ３０／４０間の共通あるいは相電圧ノード３５は、規定の電位(例えば接地(ＧＮＤ))に接続されたキャパシタ６０にインダクタ５０を介して結合する。インダクタ５０とキャパシタ６０間の接続５５は、図２に三角波形出力として示す出力電圧（出力）が引き出される出力ノードとして機能する。規定の基準電圧に対して出力電圧を調整するため、出力ノードはヒステリシス比較器１０の第１の反転(−)入力１１に結合される。ヒステリシス比較器１０の第２の非反転(＋)入力１２はＤＣ基準電圧を受信するように結合される。

そのようなヒステリシスあるいは「バンバン」レギュレータでは、ノード５５での出力電圧Ｖｏｕｔが比較器の固有のヒステリシス電圧Δを引いた基準電圧（基準として図示）以下に落ちるとき、ヒステリシス比較器１０により生成された出力ＰＷＭ信号波形は第１の状態へ遷移し(例えば、高くなり)、出力電圧Ｖｏｕｔがヒステリシス電圧Δを加えた基準電圧を超過するとき、比較器のＰＷＭ出力は第２の状態へ遷移する(例えば、低くなる)。負荷の印加、あるいは増加は出力電圧(Ｖｏｕｔ)を基準電圧以下に減少させ、それに応答して、比較器１０がゲート駆動をトリガーし上側スイッチング素子３０をオンにする。変換器が非同期なので、大抵の固定周波数ＰＷＭ制御スキームに共通であるように、ゲートドライブ制御信号が同期クロックを待たない。

このタイプのリプルレギュレータに関する主な懸念は大きなリプル電圧、ＤＣ電圧精度およびスイッチング周波数を含む。ヒステリシス比較器１０がリプル電圧Ｖｏｕｔの大きさを直接設定するので、より小さなヒステリシスΔの使用は、ヒステリシスがより小さくなりスイッチング周波数が増加するにつれ、電力変換効率を減少させる。リプル波形の関数であるＤＣ出力電圧を制御するため、出力リプル電圧(図２に示す出力)の山７１と谷７２は調整される。図示した三角波形に対して、出力電圧のＤＣ値はＰＷＭデューティファクタの関数である。また、出力電圧波形は、インダクタ５０を通る電流が不連続になるとき、図２に不連続波形により示すように、比較的短い「スパイク」（スパイクの間に低電圧の比較的長い期間がある）を生成して軽負荷で変化する。リプル電圧波形が入力ラインおよび負荷条件とともに変動するので、厳格なＤＣ調整を維持するのは困難である。

加えて、キャパシタ技術における改良によりリプル波形は変化する。特に、現状のセラミックキャパシタ技術によって、セラミックキャパシタの等価な直列抵抗あるいはＥＳＲ(これは図２に示す出力電圧波形の区分線形波形あるいは三角波形を生成する)を非常に低い値に減少することを可能にした。しかしながら、ＥＳＲの非常に低い値では、出力電圧のリプル形が、三角形から非線形(例えば、放物線および正弦波)に変化する。これにより出力電圧がヒステリシス閾値をオーバーシュートし、より高い山〜山のリプルが生じる。その結果、ＤＣ-ＤＣ変換器の出力電圧リプルを低下させる改良は、実際は、リプルレギュレータに使用する時、リプルを増加し得る。

本発明によれば、上述のものを含む従来のリプルレギュレータの欠点は、合成リプルレギュレータによって有効に解消される。この合成リプルレギュレータは、出力インダクタを通る波形リプル電流を有効に複製あるいは鏡映する波形のような補助電圧波形を生成するように動作し、この補助電圧波形を使用してヒステリシス比較器のトグルを制御する。リプル調整のためにそのような再現された電流を使用することにより、低い出力リプル、入力電圧フィードフォワード、および単純補償が生じる。

補助電圧波形は、インダクタにかかる電圧をトランスコンダクタンス増幅器に結合することにより容易に生成され得る。トランスコンダクタンス増幅器の出力はリプル電圧キャパシタにインダクタにかかる電圧に比例するランプ波電流を供給する。電流駆動キャパシタにかかる電圧が電圧駆動インダクタを通る電流に等価であるので、インダクタにかかる電圧に比例した電流でリプルキャパシタを駆動することにより、ヒステリシス比較器を制御するための所望の波形が得られる。ステップ入力電圧変化に対して、ランプ波電流が電力スイッチング素子の導通間隔を修正するように比例的に変化する。

誤差増幅器は、ヒステリシス比較器の上流側に挿入され、調整基準電圧を受信するように結合される。誤差増幅器は、リプル波形による誤差、様々なオフセットおよび他の誤差を減少するように高ＤＣ利得を提供して、ＤＣ調整精度を増加するように機能する。誤差増幅器の出力は負荷電流に従い、ヒステリシス比較器の基準入力に供給される。

本発明の合成リプルレギュレータの非限定の好ましい実施例を説明する前に、第１に従来の回路部品の配置、および上述したタイプのヒステリシスコントローラへそれらが内蔵され得る形態に発明が存在することに注意されたい。発明は様々な他の実施例で実施することができ、本明細書に図示し説明した実施例だけに限定するように解釈すべきではない。寧ろ、本明細書に図示し説明した実施例は、本説明の利益を有する当業者に容易に明瞭である詳細の開示を不明瞭にしないように本発明に関係のある詳細のみを提供するように意図される。明細書および図面の全体にわたって、同一番号は同一部品を表す。

図３は、本発明による合成リプルレギュレータの概略アーキテクチャを示す。
簡潔に上述したように、および図３に加算ユニット１００により示すように、本発明による合成リプルレギュレータは補助リプル電圧(リプル)を、モ−ド５５で出力電圧と結合するように、ヒステリシス比較器１０の入力１１へのフィードバック路に注入する。この補助波形は変換器のスイッチング間隔に同期され、本例において、三角波形のリプル電流であるインダクタの電流波形に対応する形を有する。

そのような電圧波形は、電圧駆動インダクタを通る電流が方程式(１)に従って電流駆動キャパシタにかかる電圧に等価であることに気付くことにより容易に生成され得る。

また、キャパシタにかかる電圧は方程式(２)によって表される。

インダクタにかかる電圧に比例した電流でキャパシタを駆動することにより、所望の波形が得られる。間隔ｔ_ｏｎの間、キャパシタへの駆動電流Ｉ_Ｃは「出力」を差し引いた「入力」に比例し、残りの間隔(Ｔ−ｔ_ｏｎ)の間、「出力」に比例する。

図４は、図３の合成リプルレギュレータ内の注入用のそのようなリプル波形を生成する非限定実施例を示し、「リプル電圧」キャパシタ１２０と結合したトランスコンダクタンス増幅器１１０を含む。トランスコンダクタンス増幅器１１０は方程式(１)に従ってインダクタ５０にかかる電圧に比例した出力電流Ｉ_ＲＡＭＰを生成する。リプル電圧キャパシタ１２０はこの電流を所望の波形を有するインダクタ電流表示電圧に変換する。インダクタ電流に基づいてリプル波形を合成する利益は、固有のフィードフォワード特性である。ステップ入力電圧変化に対して、電流Ｉ_ＲＡＭＰは電力スイッチング素子の導通間隔を修正するように比例的に変化する。

この目的のため、トランスコンダクタンス増幅器１１０は、インダクタ５０への一方の端で相電圧ノード３５に結合した第１の非反転(＋)入力１１１、およびインダクタ５０の他方の端で出力電圧ノード５５に結合した第２の反転(−)入力１１２を有し、その結果トランスコンダクタンス増幅器１１０はインダクタにかかる電圧を「見る」。さらに、出力電圧ノード５５は、キャパシタ１２０の第１の端子１２１、およびヒステリシス比較器１０の上流側に挿入された誤差増幅器１３０の反転(−)入力１３１へ結合する。誤差増幅器１３０は、リプル波形による誤差、様々なオフセットおよび他の誤差を減少するように高ＤＣ利得を提供して、ＤＣ調整精度を増加するように機能する。
誤差増幅器１３０は基準電圧を受信するように結合された第２の非反転(＋)入力１３２を有し、その出力１３３がヒステリシス比較器１０の非反転(＋)入力１２に結合される。図４の構成では、誤差増幅器１３０の出力は負荷電流に従う。トランスコンダクタンス増幅器１１０は、キャパシタ１２０の第２の端子１２２およびヒステリシス比較器１０の反転(−)入力１１に結合された出力１１３を有する。

図５は、図３および図４の合成リプルレギュレータの動作を説明するための波形タイミング図のセットを示す。非限定例を提供する目的のため、レギュレータ電圧は基準値＝１ＶＤＣで設定し、ヒステリシス比較器１０は＋／−１００ｍＶのヒステリシスで作動する。インダクタ５０のインダクタンスは１μＨであり、出力キャパシタンスは１０μＦである。(時間３０μｓｅｃでの)ラインＭ１は、Ｍ１より前の３．６ＶＤＣのオーダーの値からＭ１とその後での４．２ＶＤＣのオーダーの値までの入力電圧の変化を表わす。

上側波形５０１は、リプル電圧キャパシタ１２０に発生したリプル電圧に対応し、中央の波形５０２はインダクタ５０を通る電流であり、下側波形５０３はノード５５での出力電圧である。ｔ＝２０μｓｅｃおよびｔ＝５０μｓｅｃで、それぞれステップ遷移５１１／５２１および５１２／５２２によって示すように、それぞれのリプルおよびインダクタ電流波形５０１および５０２の類似性は容易に明白である。波形５０２に示すように、変換器は初期に３．６ＶＤＣの入力供給電圧に対して１００ｍＡのオーダーのインダクタ電流を供給している。このインダクタ電流は不連続であり、スイッチング周波数は９００ｋＨｚのオーダーの比較的安定した値を有する。

波形５０２の過渡５２１(ｔ＝２０μｓ)として、１００ｍＡから１Ａのオーダーの値へ負荷電流の階段的（Ｘ１０）増加があり、スイッチング周波数は１．５ＭＨｚのオーダーの周波数へ増加する。出力電圧波形５０３から、この過渡で生じるリプル５３１の量が比較的小さい(不連続動作（負荷電流＝１００ｍＡ)の間、図１の従来のレギュレータの＋／−１００ｍＶよりもかなり下である僅か＋／−３ｍＶのオーダーで、その後＋／−１．５ｍＶまで落ちる）ことが分かる。

ラインＭ１或いはｔ＝３０μｓで、３．６ＶＤＣから４．２ＶＤＣへ入力電圧の階段的増加があり、スイッチング周波数はほとんど２．３ＭＨｚまで増加するが、各波形５０１、５０２および５０３のレベルは安定したままである。その後、ｔ＝５０μｓで、１Ａから１００ｍＡまで落ちるインダクタ／負荷電流波形５０１の階段的過渡現象５１２があり、スイッチング周波数が１．３ＭＨｚのオーダーの値に整定する。出力電圧波形５０３に見られるように、ｔ＝２０μｓの過渡現象で生じるリプル５３１のように、この更なる過渡現象のリプル５３２の量もまた比較的小さい(僅か＋／−３ｍＶのオーダーから、＋／−１．５ｍＶまで落ちる)ので、出力電圧が１ＶＤＣの基準電圧のオーダーの値で有効に調整される。

前述の説明から分かるように、本発明の合成リプルレギュレータは、出力インダクタを通る波形リプル電流を複製し、この補助ミラー波形を使用してヒステリシス比較器のトグルを制御するのに有効である。リプル調整のためにそのような再現された電流を使用することにより、低出力リプル、入力電圧フィードフォワード、および単純補償が生じる。出力インダクタにかかる電圧に基づいて補助リプル波形を合成する代わりに、接地基準に接続されたリプルを有する加算ノードを使用してもよい。また、ランプ波電流は、固定した入出力電圧レベルを有する用途では所定のものになり得る。さらに、トランスコンダクタンス増幅器は、相電圧ノードの代わりにゲート入力信号に接続することができる。

さらに、図６に１５０と１６０で示すように、トランスコンダクタンス増幅器１１０の機能性は２つの独立的に制御されたトランスコンダクタンス増幅器として実施され得る。このアプローチでは、トランスコンダクタンス増幅器１５０が入力ノードに結合された入力を有し、トランスコンダクタンス増幅器１６０が出力ノード５５に結合された入力を有する。増幅器の出力は、アナログマルチプレクサ１７０を介してキャパシタ１２０とヒステリシス比較器１０の反転(−)入力１１とに選択的にスイッチされる。この代替構成により、ランプ波電流を、改善された線形性のためにより正確に制御できる。

本発明による実施例を図示し説明したが、本発明はそれらに限定されず、当業者に知られているように多数の変更および修正を受け得る。したがって、本明細書に図示し説明した詳細に限定せず、当業者にとって明白な全てのそのような変更および修正を含むように意図される。

図１は、従来のリプルレギュレータに基づいたＤＣ-ＤＣ電圧変換器の概略アーキテクチャを示す。 図２は、図１のリプルレギュレータに基づいたＤＣ-ＤＣ電圧変換器の動作に連携したＰＷＭと出力電圧波形を示すタイミング図である。 図３は、本発明による合成リプルレギュレータの概略アーキテクチャを示す。 図４は、図３の合成リプルレギュレータの非限定実施例を示す; 図５は、図３および図４の合成リプルレギュレータの動作に連携した波形を示すタイミング図である。 図６は、２つの独立的に制御されたトランスコンダクタンス増幅器として実施された図４のトランスコンダクタンス増幅器を示す。

Claims (17)

1. 入力電圧をスイッチングし位相ノードを経由させ出力インダクタに通させて出力ノードで出力電圧を発生するスイッチング回路に提供されるパルス幅変調(ＰＷＭ)信号を発生するヒステリシス比較器を有するＤＣ‐ＤＣレギュレータ用の合成リプル電圧発生器であって、
   前記出力インダクタに印加される電圧を受信する入力および出力を有するトランスコンダクタンス増幅器回路、および
   前記トランスコンダクタンス増幅器回路の前記出力に結合されリプル電圧を発生するリプルキャパシタを含む前記合成リプル電圧発生器において、
   前記リプル電圧を前記ヒステリシス比較器の入力に提供することを特徴とする合成リプル電圧発生器。
2. 前記トランスコンダクタンス増幅器回路は、前記位相ノードに結合する第１の入力および前記出力ノードに結合する第２の入力を有するトランスコンダクタンス増幅器を含むことを特徴とする請求項１に記載の合成リプル電圧発生器。
3. 前記リプルキャパシタは、前記トランスコンダクタンス増幅器回路の前記出力に結合された第１の端部、および前記出力ノードに結合する第２の端部を有することを特徴とする請求項１に記載の合成リプル電圧発生器。
4. 前記トランスコンダクタンス増幅器回路は、
   前記出力ノードに結合する入力および出力を有する第１のトランスコンダクタンス増幅器、
   前記入力電圧を受信する入力および出力を有する第２のトランスコンダクタンス増幅器、および
   前記第１のトランスコンダクタンス増幅器の前記出力に結合された第１の入力、前記第２のトランスコンダクタンス増幅器の前記出力に結合された第２の入力、および前記リプルキャパシタに結合された出力を有するスイッチ回路を含み、
   前記スイッチ回路が前記第１および第２のトランスコンダクタンス増幅器の前記出力を前記リプルキャパシタに選択的に結合するように動作することを特徴とする請求項１に記載の合成リプル電圧発生器。
5. 入力電圧をスイッチングし位相ノードを経由させ出力インダクタに通させて出力ノードで出力電圧を発生するスイッチング回路に提供されるパルス幅変調(ＰＷＭ)信号を発生するヒステリシス比較器を含むＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法において、
   前記出力インダクタを通る電流を示すリプル電圧を発生する工程、および
   前記リプル電圧を前記ヒステリシス比較器の入力に印加する工程を含むことを特徴とするＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
6. 前記出力インダクタを通る電流を示すリプル電圧を発生する工程は、
   前記出力インダクタに印加された電圧をセンスする工程、
   このセンスした電圧をセンス電流に変換する工程、および
   容量素子を前記センス電流で充電する工程を含むことを特徴とする請求項５に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
7. 前記出力インダクタに印加された電圧をセンスする工程は、前記位相ノードで電圧をセンスすることを含むことを特徴とする請求項６に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
8. 前記出力インダクタに印加された電圧をセンスする工程は、前記出力インダクタにかかる電圧をセンスすることを含むことを特徴とする請求項６に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
9. 前記容量素子を前記出力ノードに接続することを更に含むことを特徴とする請求項６に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
10. 前記出力インダクタを通る電流を示すリプル電圧を発生する工程は、
    前記出力電圧を第１の電流に変換する工程、
    前記入力電圧を第２の電流に変換する工程、および
    前記ＰＷＭ信号を使用するＰＷＭサイクルの間に選択的に容量素子を前記第１の電流で放電し、前記第２の電流で前記容量素子を充電する工程を含むことを特徴とする請求項５に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
11. 前記出力インダクタを通る電流を示すリプル電圧を発生する工程は、
    前記出力インダクタを通るリプル電流をセンスする工程、および
    このセンスした電流を前記リプル電圧に変換する工程を含むことを特徴とする請求項５に記載のＤＣ‐ＤＣレギュレータのリプル電圧を合成的に発生する方法。
12. 第１の入力を有し、パルス幅変調(ＰＷＭ)信号を提供する出力を有するヒステリシス比較器、
    位相ノードを前記ＰＷＭ信号に基づいて入力電圧源の反対の極性に交互に結合するスイッチング回路、
    前記位相ノードと、調整出力信号を発生する出力ノードとの間に結合された出力インダクタ、
    前記出力インダクタに結合された入力と前記ヒステリシス比較器の前記第１の入力に結合された出力を有するトランスコンダクタンス増幅器回路、および
    前記トランスコンダクタンス増幅器回路の前記出力に結合され、前記出力インダクタを通る電流を示すリプル電圧を発生するキャパシタを含むことを特徴とするＤＣ-ＤＣ変換器。
13. 基準電圧を受信する第１の入力、前記出力ノードに結合された第２の入力、および前記ヒステリシス比較器の第２の入力に結合された出力を有する誤差増幅器をさらに含むことを特徴とする請求項１２に記載のＤＣ-ＤＣ変換器。
14. 前記トランスコンダクタンス増幅器回路は、前記位相ノードに結合された第１の入力と前記出力ノードに結合された第２の入力を有するトランスコンダクタンス増幅器を含むことを特徴とする請求項１２に記載のＤＣ-ＤＣ変換器。
15. 前記キャパシタは、前記トランスコンダクタンス増幅器回路の前記出力に結合された第１の端部、および前記出力ノードに結合する第２の端部を有することを特徴とする請求項１２に記載のＤＣ-ＤＣ変換器。
16. 前記トランスコンダクタンス増幅器回路は、
    前記出力ノードに結合する入力および出力を有する第１のトランスコンダクタンス増幅器、
    前記入力電圧源に結合された入力および出力を有する第２のトランスコンダクタンス増幅器、および
    前記第１および第２のトランスコンダクタンス増幅器の前記出力を前記ＰＷＭ信号に基づいて前記キャパシタに選択的に結合するスイッチを含むことを特徴とする請求項１２に記載のＤＣ-ＤＣ変換器。
17. 前記出力ノードに結合されたセラミックキャパシタをさらに含むことを特徴とする請求項１２に記載のＤＣ-ＤＣ変換器。