JP3967963B2 - アブソリュート変位検出装置 - Google Patents

Description

【０００１】
【産業上の利用分野】
本発明は、アブソリュート変位検出装置、特に測定変位に対してアブソリュート検出周期が異なる２つの変位検出信号を用いてアブソリュート変位を検出する装置に関する。
【０００２】
【従来の技術】
工作機械等で高精度の加工を行うためには、ワークピースあるいは工具を正確に送り制御することが必要であり、このために、所定の座標系内でのアブソリュート（絶対値）変位を正しく検出することが求められる。
【０００３】
ストローク内でのアブソリュート変位を検出する手法として、測定変位に対してアブソリュート検出周期が異なる２つの変位検出信号を用いて、アブソリュート検出周期より大きなストローク内の変位を検出できることが知られている。
【０００４】
図４は従来のアブソリュート変位検出装置の一例を示すブロック図であり、２個のレゾルバ５，６によりアブソリュート検出周期の異なる２つの変位検出信号が出力される。前記異なるアブソリュート検出周期を得るため、軸倍角１Ｘのレゾルバ５の回転軸に直結されている入力軸１には歯車２が嵌着され、軸倍角１Ｘのレゾルバ６の回転軸に嵌着されている歯車３とかみ合わされており、入力軸１が１．４回転するとレゾルバ６の回転軸が１回転するようになっている。
【０００５】
励磁回路７は、０〜１５９までカウントして８ビット値で出力するカウンタ４のカウント信号Ｔの繰返し周期と同じ周期であって互いに９０°位相の異なる２相の正弦波信号sin、cosを発生してレゾルバ５、６を励磁しており、これにより各レゾルバ５、６は回転軸の回転角変位に対応した位相変調信号Ｐ５、Ｐ６を出力する。
【０００６】
ラッチ回路８，９は、各位相変調信号Ｐ５、Ｐ６のゼロレベルの立上がり変化に応じてカウント信号Tをラッチしており、これにより各位相変化、即ち各レゾルバ５，６の１回転内の回転角変位を０〜１５９の８ビット値で示す数値θ5、θ7として変位検出信号をアブソリュートに検出することができる。
【０００７】
ここで、数値θ5、θ7の入力軸１に対する変化はそれぞれ図６（ａ），（ｂ）に示すようになり、数値θ5は入力軸１の１回転周期内をアブソリュートに示し、数値θ7は入力軸１の１．４回転周期内をアブソリュートに示す。また、数値θ5は両者の入力軸１に対するアブソリュート検出周期の最大公約数に相当する周期０．２回転を基準単位として上位３ビットを整数部の数値θ5'、下位５ビットを小数部の数値θLとして表している。数値化手段１２では数値θ7と数値θLのMSB（Most Significant Bit）を入力として次式を演算している。
【０００８】
θ6S＝INT（（Ｋ×θ7 ＋GCM／４−MSB×GCM／２）／GCM ） ……（１）
ここではＫ＝１．４（歯車２、３の回転比）、GCM＝３２（数値θ5の基準単位分の数値）を用いる、これにより入力軸１の１．４回転までを基準単位を１とし、かつ数値基準単位に同期して変化する０〜６の３ビット値で示す整数値θ6Sが数値化手段１２から出力される。ＲＯＭ１３には、ラッチ回路８及び数値化手段１２からアドレス信号として入力する数値θ5'及び数値θ6Sの変化に対応する数値θUが図５の数値表に示すように予め書込まれており、ＲＯＭ１３は数値θ5'と数値θ6Sの変化に従い入力軸１の７回転までのストロークを、アブソリュートで示し、かつ基準単位を１とする６ビットの数値θUとして出力する。
【０００９】
以上より、数値θU（６ビット）を上位桁とし、数値θL（５ビット）を下位桁として入力軸１の７回転までをアブソリュートに０〜１１１９まで変化する１１ビットの数値θとして出力することができる。
【００１０】
【発明が解決しょうとする課題】
上述したアブソリュート変位検出装置の例では、大きなストローク内のアブソリュート検出を高速に行える反面、アブソリュート位置を示す数値表に必要なＲＯＭの記憶領域は、（ 第１の数値化手段の最大出力値＋１）×（第２の数値化手段の最大出力値＋１）だけ必要とされ、 数値表が２次元的になる。このため条件によっては大きな記憶容量が必要となり実装面積が大きくなったりコスト高になるという問題があった。また、別の検出方法として、大きなストローク内のアブソリュート変位を０から順に増加させ、２つの測定変位と一致する値を総当たりで捜し出す方法もあるが、このような方法では、数値表を記憶するためのＲＯＭが不要な反面、処理時間がかかりすぎるという問題があった。
【００１１】
本発明は上述のような事情から成されたものであり、本発明の目的は、比較的高速にアブソリュート変位の検出が可能であり、低コストで小型化されたアブソリュート変位検出装置を提供することにある。
【００１２】
【課題を解決するための手段】
本発明は、測定変位に対しアブソリュート検出周期が異なる複数の変位検出信号を入力とし、前記アブソリュート検出周期よりも大きなストローク内で前記測定変位をアブソリュートに示す変位検出信号として出力するアブソリュート変位検出装置に関するものであり、本発明の上記目的は、測定変位に対しアブソリュート検出周期が異なる２つの変位検出信号を入力とし、前記測定変位を前記アブソリュート検出周期よりも大きなストローク内をアブソリュートに示す検出信号として出力するアブソリュート変位検出装置において、前記入力変位検出信号のアブソリュート検出周期の最大公約数に相当する周期を基準単位とし、前記入力変位検出信号の一方を前記基準位置で数値化する第１の数値化手段と、他方の入力変位検出信号を前記基準単位でかつ前記第１の数値化手段による数値の変化に同期して変化する数値として出力する第２の数値化手段と、前記第１の数値化手段と前記第２の数値化手段により出力される数値との差を前記２つの入力変位検出信号のうちのいずれか一方のアブソリュート検出周期を前記基準単位で示す数値で除算した余りを出力する演算手段と、前記演算手段により出力される数値と対応する前記二つの入力変位検出信号のアブソリュート検出周期よりも大きいストローク内で変化するパターンに応じて、予め対応させてある前記ストローク内をアブソリュートに示す数値表を記憶する記憶手段とを含み、前記演算手段により出力される数値に応じた数値を前記記憶手段から取出し、これを変位検出信号として出力することによって達成される。
【００１３】
また、本発明は、２つの変位検出信号をθ5、θ7とし、第１の数値化手段は、θ5'＝INT（θ5／GCM）なる数値化を行い（GCMはアブソリュート検出周期の最大公約数に相当する周期となる基準単位）、第２の数値化手段は、θ6S＝INT（（Ｋ×θ7 ＋GCM／４−MSB×GCM／２）／GCM ）による数値化を行い、演算手段は、θd＝θ5'−θ6Sなる差分を求め、更にθv＝MOD（θd，θ7の周期）により余りを出力することを特徴とする。
【００１４】
更に、本発明は、２つの変位検出信号は回転周期の異なる２個のレゾルバから求められることを特徴とする。
【００１５】
【作用】
本発明のアブソリュート変位検出装置は、複数の変位検出信号をそれらのアブソリュート検出周期より大きい周期にアブソリュート化する上で必要最小限の変数に変換し、それらの変数の差に関係した変化パターンに応じて予め対応するアブソリュート値を算出するために必要な数値表を記憶するメモリと前記表よりアブソリュート値を算出する式により、比較的高速にアブソリュート化した数値を求めることができ、また、数値表が１次元的なため、容量の非常に小さなＲＯＭ等のメモリで実現することができる。
【００１６】
【発明の実施の形態】
図１は本発明のアブソリュート変位検出装置の一例を示すブロック図であり、図４と同一構成箇所は同一符号を付し説明を省略する。また、図２は図１のマイクロプロセッサ１１で行われるデータ処理を示すフローチャートである。ラッチ回路８及び９から出力された測定変位に対しアブソリュート検出周期が異なる２つの変位検出信号である数値θ5とθ7はマイクロプロセッサ１１に入力され（STEP１）、第１の数値化手段により、一方の変位検出信号、すなわちθ5を基準単位GCMで数値化する。これによって、数値θ5'＝ＩＮＴ（θ5／GCM）が得られる。
【００１７】
次に、マイクロプロセッサ１１の第２の数値化手段は、他方の入力変位検出信号すなわちθ7に対して前記基準単位GCMによりかつ前記求められた数値θ5'の変化に同期して変化する数値θ6Sへの数値化が行われる。すなわち、マイクロプロッセッサ１１により上記（１）式の演算から入力軸１の１．４回転までを基準単位を１とし、かつ数値θ5'に同期して変化する０〜４の３ビット値で示す整数値θ6Sが算出される（STEP２）。
【００１８】
次に、マイクロプロセッサ１１の演算手段は、前記数値化されたθ5'とθ6Sとの差θdを求め、更に差θdを一方のアブソリュート検出周期を前記基準単位で示す数値で除算した余り（θv）を出力する。すなわち、下記（２）式と下記（３）式によりθvの値が決定される（STEP３）。
【００１９】
次に、ＲＯＭ１０に図３のように予め下記（２）式の演算から算出される数値θＶの変化に従い入力軸１の７回転までのストロークを記憶しており 、下記（４）式によりSTEP３によるθVの値に対応するＲＯＭ１０の値を参照することによりθWを求める（STEP４）。
【００２０】
θd = θ5'−θ6S ……（２）
θV = MOD（θd，θ7の周期） ……（３）
θW = Ｆ（θＶ） ……（４）
以上より数値θWは入力軸の７回転までを０〜９６０の数値で表しており、さらに数値θWにθ5を加えれば従来例と同様に入力軸１の７回転までをアブソリュートに０〜１１１９まで変化する１１ビットの数値θとして出力する（STEP５）。図２にＲＯＭ１０からマイクロプロセッサ１１の出力結果までのフローチャートを示す。
【００２１】
従来の方法ではＲＯＭに対する記憶容量が（θ5の周期）×（θ7の周期）だけ必要であったが、本発明による方法ではＲＯＭに対する記憶容量が、θ5の周期の数又はθ7の周期の数だけで済む。本実施例では説明を平易にするために、θ5の周期=５、θ7の周期=７で示した。
【００２２】
【発明の効果】
以上のように本発明のアブソリュート変位検出装置によれば、リアルタイムで変位の検出やその修正を行うことができるので、高速に装置に適用することができ、また低コストであり、より大きなストロークの絶対位置検出をする場合に大幅にメモリ記憶容量を小さくしつつ実現することが可能である。
【図面の簡単な説明】
【図１】 本発明のアブソリュート変位検出装置の一例を示すブロック図である。
【図２】 図１におけるＲＯＭ１０からアブソリュート位置θまでのフローチャートである。
【図３】 実施例におけるＲＯＭ１０に記憶されているデータ内容を示す表である。
【図４】 従来のアブソリュート変位検出装置の一例を示すブロック図である。
【図５】 図４におけるＲＯＭ１３に記憶されているデータ内容を示す表である。
【図６】 θ5、θ7の動作を示す図である。
【符号の説明】
１ 入力軸、２，３ 歯車、４ カウンタ、５，６ レゾルバ、７ カウンタ、８，９ ラッチ回路、１０，１２，１３ ＲＯＭ、１１ マイクロプロセッサ。

Claims (3)

1. 測定変位に対しアブソリュート検出周期が異なる２つの変位検出信号を入力とし、前記アブソリュート検出周期よりも大きなストローク内で前記測定変位をアブソリュートに示す検出信号として出力するアブソリュート変位検出装置において、
   前記入力変位検出信号のアブソリュート検出周期の最大公約数に相当する周期を基準単位とし、前記入力変位検出信号の一方を前記基準単位で数値化する第１の数値化手段と、
   他方の入力変位検出信号を前記基準単位でかつ前記第１の数値化手段による数値の変化に同期して変化する数値として出力する第２の数値化手段と、
   前記第１の数値化手段と前記第２の数値化手段により出力される数値との差を前記２つの入力変位検出信号のうちいずれか一方のアブソリュート検出周期を前記基準単位で示す数値で除算した余りを出力する演算手段と、
   前記演算手段により出力される数値と対応する前記二つの入力変位検出信号のアブソリュート検出周期よりも大きいストローク内で変化するパターンに応じて、予め対応させてある前記ストローク内をアブソリュートに示す数値表を記憶する記憶手段と、を含み、
   前記演算手段により出力される数値に応じた数値を前記記憶手段から取出し、これを変位検出信号として出力するようにしたことを特徴とするアブソリュート変位検出装置。
2. 請求項１記載のアブソリュート変位検出装置において、
   ２つの変位検出信号をθ5、θ7とし、
   第１の数値化手段は、
   θ5'＝INT（θ5／GCM）
   なる数値化を行い（GCMはアブソリュート検出周期の最大公約数に相当する周期となる基準単位）、
   第２の数値化手段は、
   θ6S＝INT（（Ｋ×θ7 ＋GCM／４−MSB×GCM／２）／GCM ）
   による数値化を行い、
   演算手段は、
   θd＝θ5'−θ6S
   なる差分を求め、
   更に
   θv＝MOD（θd，θ7の周期）
   （関数MOD(数値,除数)は数値を除数で割ったときの剰余を返す関数）
   により余りを出力することを特徴とするアブソリュート変位検出装置。
3. 請求項２に記載のアブソリュート変位検出装置において、
   ２つの変位検出信号は回転周期の異なる２個のレゾルバから求められることを特徴とするアブソリュート変位検出装置。

Images