JPH0816616B2 - アブソリュート変位検出装置 - Google Patents
アブソリュート変位検出装置Info
- Publication number
- JPH0816616B2 JPH0816616B2 JP2004100A JP410090A JPH0816616B2 JP H0816616 B2 JPH0816616 B2 JP H0816616B2 JP 2004100 A JP2004100 A JP 2004100A JP 410090 A JP410090 A JP 410090A JP H0816616 B2 JPH0816616 B2 JP H0816616B2
- Authority
- JP
- Japan
- Prior art keywords
- absolute
- value
- numerical
- displacement
- displacement detection
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Transmission And Conversion Of Sensor Element Output (AREA)
- Optical Transform (AREA)
Description
【発明の詳細な説明】 （産業上の利用分野） 本発明は、複数の検出器からの変位検出信号を１つの
アブソリュート変位として検出する装置に関する。
アブソリュート変位として検出する装置に関する。
（従来の技術） 第６図は従来のアブソリュート変位検出装置の一例を
示すブロック図であり、軸倍角1Xのレゾルバ５の回転軸
に直結されている入力時１には歯車２が嵌着され、軸倍
角1Xのレゾルバ６の回転軸に嵌着されている歯車３とか
み合わされており、入力軸１が1.2回転するとレゾルバ
６の回転軸が１回転するようになっている。
示すブロック図であり、軸倍角1Xのレゾルバ５の回転軸
に直結されている入力時１には歯車２が嵌着され、軸倍
角1Xのレゾルバ６の回転軸に嵌着されている歯車３とか
み合わされており、入力軸１が1.2回転するとレゾルバ
６の回転軸が１回転するようになっている。
励磁回路７は、０〜159までカウントして８ビット値
で出力するカウンタ４のカウント信号Ｔの一部ｔを入力
し、カウント信号Ｔの繰返し周期と同じ周期であって互
いに90゜位相の異なる２相の正弦波信号sin,cosを発生
してレゾルバ5,6を励磁しており、これにより各レゾル
バ5,6は回転軸の回転角変位に対応した位相変調信号P5,
P6を出力する。
で出力するカウンタ４のカウント信号Ｔの一部ｔを入力
し、カウント信号Ｔの繰返し周期と同じ周期であって互
いに90゜位相の異なる２相の正弦波信号sin,cosを発生
してレゾルバ5,6を励磁しており、これにより各レゾル
バ5,6は回転軸の回転角変位に対応した位相変調信号P5,
P6を出力する。
ラッチ回路8,9は、各位相変調信号P5,P6のゼロレベル
の立上がり変化に応じてカウント信号Ｔをラッチしてお
り、これにより各位相変調信号P5,P6の位相変化、即ち
各レゾルバ5,6の１回転内の回転角変位を０〜159の８ビ
ット値で示す数値θ５′，θ６′としてアブソリュート
に検出することができる。
の立上がり変化に応じてカウント信号Ｔをラッチしてお
り、これにより各位相変調信号P5,P6の位相変化、即ち
各レゾルバ5,6の１回転内の回転角変位を０〜159の８ビ
ット値で示す数値θ５′，θ６′としてアブソリュート
に検出することができる。
ここで、数値θ５′，θ６′の入力軸１に対する変化
はそれぞれ第７図（ａ），（ｂ）に示すようになり、数
値θ５′は入力軸１の１回転周期内をアブソリュートに
示し、数値θ６′は入力軸１の1.2回転周期内をアブソ
リュートに示す。また、数値θ５′は両者の入力軸１に
対するアブソリュート検出周期の最大公約数に相当する
周期0.2回転を基準単位として上位３ビットを整数部の
数値θ５″、下位５ビットを小数部の数値θＬとして表
わしている。
はそれぞれ第７図（ａ），（ｂ）に示すようになり、数
値θ５′は入力軸１の１回転周期内をアブソリュートに
示し、数値θ６′は入力軸１の1.2回転周期内をアブソ
リュートに示す。また、数値θ５′は両者の入力軸１に
対するアブソリュート検出周期の最大公約数に相当する
周期0.2回転を基準単位として上位３ビットを整数部の
数値θ５″、下位５ビットを小数部の数値θＬとして表
わしている。
マイクロプロセッサ10は、数値θ６′を次式（１）に
より数値θ６″として数値θ５′と同じ単位系にし、次
式（２）により数値θＵを求める。
より数値θ６″として数値θ５′と同じ単位系にし、次
式（２）により数値θＵを求める。
なお、上式（２）においては、Cmax＝160,GCM＝32
（数値θ５′の基準単位分の数値），他は全て整数値で
演算する。
（数値θ５′の基準単位分の数値），他は全て整数値で
演算する。
これにより数値θＵは第７図（ｃ）に示すようにな
り、次式（３）を計算することにより第７図（ｄ）に示
すように入力軸１の回転角変位６回転までをアブソリュ
ートに０〜959まで変化する10ビットの数値θ′として
出力することができる。
り、次式（３）を計算することにより第７図（ｄ）に示
すように入力軸１の回転角変位６回転までをアブソリュ
ートに０〜959まで変化する10ビットの数値θ′として
出力することができる。
θ′＝θ５′＋θＵ ……（３） 第８図は従来のアブソリュート変位検出装置の別の一
例を第６図に対応させて示すブロック図であり、同一構
成箇所は同符号を付して説明を省略する。このアブソリ
ュート変位検出装置は第６図に示すマイクロプロセッサ
10をROM（最低8Kビット（160×10×５）の容量又は一般
的な4Kバイト（28×24×８）の容量）11に置換えたもの
で、ROM11にはラッチ回路８及び９からアドレス信号と
して入力する数値θ５′の一部及び数値θ６′の変化に
対応する数値θ′の上位桁と同じ数値θＵ′が予め書込
まれている。ここで、数値θ５′の一部とは数値θ５″
と数値θＬの最上位ビットMSBの計４ビット（０〜９）
であり、数値θＵ′は数値θ′の下位５ビットが数値θ
Ｌと等しいことから数値θ′の上位５ビットである。
例を第６図に対応させて示すブロック図であり、同一構
成箇所は同符号を付して説明を省略する。このアブソリ
ュート変位検出装置は第６図に示すマイクロプロセッサ
10をROM（最低8Kビット（160×10×５）の容量又は一般
的な4Kバイト（28×24×８）の容量）11に置換えたもの
で、ROM11にはラッチ回路８及び９からアドレス信号と
して入力する数値θ５′の一部及び数値θ６′の変化に
対応する数値θ′の上位桁と同じ数値θＵ′が予め書込
まれている。ここで、数値θ５′の一部とは数値θ５″
と数値θＬの最上位ビットMSBの計４ビット（０〜９）
であり、数値θＵ′は数値θ′の下位５ビットが数値θ
Ｌと等しいことから数値θ′の上位５ビットである。
以上から、数値θＵ′（５ビット）を上位桁とし、数
値θＬ（５ビット）を下位桁として入力軸１の回転角変
位６回転までをアブソリュートに０〜959まで変化する1
0ビットの数値θ′として出力することができる。
値θＬ（５ビット）を下位桁として入力軸１の回転角変
位６回転までをアブソリュートに０〜959まで変化する1
0ビットの数値θ′として出力することができる。
（発明が解決しようとする課題） 上述した前者のアブソリュート変位検出装置ではマイ
クロプロセッサが上式（１），（２）における乗算や除
算を行っているので、演算処理時間がかかり過ぎ、リア
ルタイム処理を行うことができない場合が多い。このた
め、通常は測定変位が静止時のみアブソリュート変位を
検出し、測定変位が変化中は変位検出信号の１つを取
り、その検出値の前後関係によりその変位検出信号のア
ブソリュート検出周期以上の検出値をインクリメンタル
に求めている。従って、このようなアブソリュート変位
検出装置では測定変位が起動時から変化している場合に
は使用することができず、さらに変位検出信号にノイズ
が混入したような場合に異常であることを検出したり、
その検出値のリアルタイム修正を行うことができなかっ
た。そこで、マイクロプロセッサの代わりに乗算器や除
算器等を用いて演算処理を高速化することが考えられる
が、コスト高になるという欠点があった。
クロプロセッサが上式（１），（２）における乗算や除
算を行っているので、演算処理時間がかかり過ぎ、リア
ルタイム処理を行うことができない場合が多い。このた
め、通常は測定変位が静止時のみアブソリュート変位を
検出し、測定変位が変化中は変位検出信号の１つを取
り、その検出値の前後関係によりその変位検出信号のア
ブソリュート検出周期以上の検出値をインクリメンタル
に求めている。従って、このようなアブソリュート変位
検出装置では測定変位が起動時から変化している場合に
は使用することができず、さらに変位検出信号にノイズ
が混入したような場合に異常であることを検出したり、
その検出値のリアルタイム修正を行うことができなかっ
た。そこで、マイクロプロセッサの代わりに乗算器や除
算器等を用いて演算処理を高速化することが考えられる
が、コスト高になるという欠点があった。
一方、後者のアブソリュート変位検出装置ではROMを
使用しているのでリアルタイム処理を常に行うことがで
きるが、ROMが大容量となるので実装面積が大きくなっ
たりコスト高になるという問題があった。
使用しているのでリアルタイム処理を常に行うことがで
きるが、ROMが大容量となるので実装面積が大きくなっ
たりコスト高になるという問題があった。
本発明は上述のような事情から成されたものであり、
本発明の目的は、アブソリュート変位の高速検出が可能
であり、低コストなアブソリュート変位検出装置を提供
することにある。
本発明の目的は、アブソリュート変位の高速検出が可能
であり、低コストなアブソリュート変位検出装置を提供
することにある。
（課題を解説するための手段） 本発明は、測定変位に対しアブソリュート検出周期が
異なる複数の変位検出信号を入力とし、前記測定変位を
前記アブソリュート検出周期よりも大きなストローク内
をアブソリュートに示す変位検出信号として出力するア
ブソリュート変位検出装置に関するものであり、本発明
の上記目的は、前記入力変位検出信号のアブソリュート
検出周期の最大公約数に相当する周期を基準単位とし、
前記入力変位検出信号の１つを前記基準位置で数値化す
る第１の数値化手段と、前記第１の数値化手段で数値化
していない他の入力変位検出信号を前記基準位置でかつ
前記第１の数値化手段による数値の変位につながって変
化する数値として出力する第２の数値化手段と、前記第
２の数値化手段又は前記第１の数値化手段により出力さ
れる数値が、これらと対応する前記複数の入力変位検出
信号のアブソリュート検出周期よりも大きいストローク
内で変化するパターンに応じて、予め対応させてある前
記ストローク内をアブソリュートに示す数値表を記憶す
る第１の記憶手段とを備え、前記第１の数値化手段と前
記第２の数値化手段により出力される数値に応じた数値
を前記第１の記憶手段から取出し、これを変位検出信号
として出力することによって、又は前記入力変位検出信
号のアブソリュート検出周期の最小公倍数に相当する周
期を基準位置とし、前記入力変位検出信号を前記基準単
位で数値化する第４の数値化手段と、前記第４の数値化
手段により出力される複数の数値が、これらと対応する
前記複数の入力変位検出信号のアブソリュート検出周期
よりも大きいストローク内で変化するパターンに応じ
て、予め対応させてある前記ストローク内をアブソリュ
ートに示し、かつ前記入力数値の１つを基準値とし、前
記基準値の変化につながって変化する数値を示す数値表
を記憶する第３の記憶手段とを備え、前記第４の数値化
手段により出力される複数の数値に応じた数値を前記第
３の記憶手段から取出し、これを変位検出信号として出
力することによって達成される。
異なる複数の変位検出信号を入力とし、前記測定変位を
前記アブソリュート検出周期よりも大きなストローク内
をアブソリュートに示す変位検出信号として出力するア
ブソリュート変位検出装置に関するものであり、本発明
の上記目的は、前記入力変位検出信号のアブソリュート
検出周期の最大公約数に相当する周期を基準単位とし、
前記入力変位検出信号の１つを前記基準位置で数値化す
る第１の数値化手段と、前記第１の数値化手段で数値化
していない他の入力変位検出信号を前記基準位置でかつ
前記第１の数値化手段による数値の変位につながって変
化する数値として出力する第２の数値化手段と、前記第
２の数値化手段又は前記第１の数値化手段により出力さ
れる数値が、これらと対応する前記複数の入力変位検出
信号のアブソリュート検出周期よりも大きいストローク
内で変化するパターンに応じて、予め対応させてある前
記ストローク内をアブソリュートに示す数値表を記憶す
る第１の記憶手段とを備え、前記第１の数値化手段と前
記第２の数値化手段により出力される数値に応じた数値
を前記第１の記憶手段から取出し、これを変位検出信号
として出力することによって、又は前記入力変位検出信
号のアブソリュート検出周期の最小公倍数に相当する周
期を基準位置とし、前記入力変位検出信号を前記基準単
位で数値化する第４の数値化手段と、前記第４の数値化
手段により出力される複数の数値が、これらと対応する
前記複数の入力変位検出信号のアブソリュート検出周期
よりも大きいストローク内で変化するパターンに応じ
て、予め対応させてある前記ストローク内をアブソリュ
ートに示し、かつ前記入力数値の１つを基準値とし、前
記基準値の変化につながって変化する数値を示す数値表
を記憶する第３の記憶手段とを備え、前記第４の数値化
手段により出力される複数の数値に応じた数値を前記第
３の記憶手段から取出し、これを変位検出信号として出
力することによって達成される。
（作用） 本発明のアブソリュート変位検出装置は、複数の変位
検出信号をそれらのアブソリュート検出周期より大きい
周期にアブソリュート化する上で必要最小限の変数に変
換し、それらの変数の変化パターンに応じて予め対応す
るアブソリュート値を示す数値表を記憶するメモリによ
りアブソリュート値を求めるために、高速にアブソリュ
ート化した数値を求めることができ、また、容量の小さ
なROM等のメモリで実現することができる。
検出信号をそれらのアブソリュート検出周期より大きい
周期にアブソリュート化する上で必要最小限の変数に変
換し、それらの変数の変化パターンに応じて予め対応す
るアブソリュート値を示す数値表を記憶するメモリによ
りアブソリュート値を求めるために、高速にアブソリュ
ート化した数値を求めることができ、また、容量の小さ
なROM等のメモリで実現することができる。
（実施例） 第１図は本発明のアブソリュート変位検出装置の一例
を第８図に対応させて示すブロック図であり、同一構成
箇所は同符号を付して説明を省略する。このアブソリュ
ート変位検出装置は第８図に示すROM11を２つのROM（最
低960ビット（160×２×３）の容量又は一般的な2048ビ
ット（29×４）の容量）12及びROM（最低150ビット（５
×６×５）の容量又は一般的な64バイト（26×８）の容
量）13に置換えたもので、ROM12にはラッチ回路８及び
９からアドレス信号として入力するMSB及び数値θ６′
の変化に対応する数値θ6Sが予め書込まれている。ここ
で、数値θ6Sは次式（４）で表される。
を第８図に対応させて示すブロック図であり、同一構成
箇所は同符号を付して説明を省略する。このアブソリュ
ート変位検出装置は第８図に示すROM11を２つのROM（最
低960ビット（160×２×３）の容量又は一般的な2048ビ
ット（29×４）の容量）12及びROM（最低150ビット（５
×６×５）の容量又は一般的な64バイト（26×８）の容
量）13に置換えたもので、ROM12にはラッチ回路８及び
９からアドレス信号として入力するMSB及び数値θ６′
の変化に対応する数値θ6Sが予め書込まれている。ここ
で、数値θ6Sは次式（４）で表される。
θ6S＝（Ｋ×θ６′＋GCM/4−MSB×GCM/2）/GCM ……
（４） 上式（４）の演算は全て整数値で行われ、これにより
入力軸１の1.2回転までを、基準単位を１とし、かつ数
値θＬにつながって変化する０〜５の３ビット値で示す
整数値θ6SがROM12から出力される。
（４） 上式（４）の演算は全て整数値で行われ、これにより
入力軸１の1.2回転までを、基準単位を１とし、かつ数
値θＬにつながって変化する０〜５の３ビット値で示す
整数値θ6SがROM12から出力される。
ROM13には、ラッチ回路８及びROM12からアドレス信号
として入力する数値θ５″及び数値θ6Sの変化に対応す
る数値θＵ′が例えば第５図に示すように予め書込まれ
ており、ROM13は数値θＵ′と数値数値θ6Sの変化に従
い入力軸１の６回転までのストロークを、アブソリュー
トで示し、かつ基準単位を１とする５ビットの数値
θＵ′として出力する。
として入力する数値θ５″及び数値θ6Sの変化に対応す
る数値θＵ′が例えば第５図に示すように予め書込まれ
ており、ROM13は数値θＵ′と数値数値θ6Sの変化に従
い入力軸１の６回転までのストロークを、アブソリュー
トで示し、かつ基準単位を１とする５ビットの数値
θＵ′として出力する。
以上より、数値θＵ′（５ビット）を上位桁とし、数
値θＬ（５ビット）を下位桁として入力軸１の６回転ま
でをアブソリュートに０〜959まで変化する10ビットの
数値θ′として出力することができる。
値θＬ（５ビット）を下位桁として入力軸１の６回転ま
でをアブソリュートに０〜959まで変化する10ビットの
数値θ′として出力することができる。
第２図は本発明のアブソリュート変位検出装置の別の
一例を示すブロック図であり、４個の軸倍角1Xのレゾル
バ21,22,23,24が同心軸上に並設され、レゾルバ21の回
転軸を兼ねる入力軸１には歯車25が嵌着され、レゾルバ
22,23,24のステータの隙間を通る軸20に嵌着されている
歯車26とかみ合わされている。さらに、軸20には歯車2
7,29,31が嵌着され、レゾルバ22,23,24の各回転軸に嵌
着されている剥等無28,30,32とそれぞれかみ合わされて
いる。以上のような歯車減速機構によりレゾルバ21,22,
23,24の各回転軸は入力軸１が１回転,12.5回転,13.5回
転,16回転すると１回転するようになっている。
一例を示すブロック図であり、４個の軸倍角1Xのレゾル
バ21,22,23,24が同心軸上に並設され、レゾルバ21の回
転軸を兼ねる入力軸１には歯車25が嵌着され、レゾルバ
22,23,24のステータの隙間を通る軸20に嵌着されている
歯車26とかみ合わされている。さらに、軸20には歯車2
7,29,31が嵌着され、レゾルバ22,23,24の各回転軸に嵌
着されている剥等無28,30,32とそれぞれかみ合わされて
いる。以上のような歯車減速機構によりレゾルバ21,22,
23,24の各回転軸は入力軸１が１回転,12.5回転,13.5回
転,16回転すると１回転するようになっている。
パルス励磁回路25は、タイミングコントローラ36から
のタイミング信号Pxによりレゾルバ21,22,23,24をP1,
P2,P3,P4の励磁パルスで順次励磁しており、これにより
各レゾルバ21,22,23,24は回転軸の変位に対応する正弦
値と余弦値に振幅変調された変位検出信号sin,cosを順
次出力する。
のタイミング信号Pxによりレゾルバ21,22,23,24をP1,
P2,P3,P4の励磁パルスで順次励磁しており、これにより
各レゾルバ21,22,23,24は回転軸の変位に対応する正弦
値と余弦値に振幅変調された変位検出信号sin,cosを順
次出力する。
A/D変換器33,34は、タイミングコントローラ36からの
励磁パルスP1,P2,P3,P4に同期したA/D変換スタート信号
t1に従って変位検出信号sin,cosを各レゾルバ21,22,23,
24の回転軸に変位に対応する正弦値Ｓと余弦値Ｃに順次
変換する。
励磁パルスP1,P2,P3,P4に同期したA/D変換スタート信号
t1に従って変位検出信号sin,cosを各レゾルバ21,22,23,
24の回転軸に変位に対応する正弦値Ｓと余弦値Ｃに順次
変換する。
ROM37には、正弦値Ｓと余弦値Ｃの全ての変化パター
ンに対応し、かつ各レゾルバ21,22,23,24の１回転を０
〜255の８ビット値で示す数値ａ＝tan-1（S/C）が予め
書込まれており、ROM37は励磁パルスP1,P2,P3,P4に同期
して数値ａを出力する。
ンに対応し、かつ各レゾルバ21,22,23,24の１回転を０
〜255の８ビット値で示す数値ａ＝tan-1（S/C）が予め
書込まれており、ROM37は励磁パルスP1,P2,P3,P4に同期
して数値ａを出力する。
ラッチ回路38は、タイミングコントローラ36からの励
磁パルスP1に同期した信号t2に従って数値ａをラッチ
し、レゾルバ21の軸回転角の１回転内をアブソリュート
で示す数値ALを出力する。この数値ALはレゾルバ21,22,
23,24により検出される入力軸１に対するアブソリュー
ト検出周期（１回転,12.5回転,13.5回転,16回転）の最
大公約数に相当する周期、即ち入力軸１のLCM＝1/2回転
を基準単位とし、整数部の数値ATを上位１ビット、小数
部の数値AL′を下位７ビットで表わす。
磁パルスP1に同期した信号t2に従って数値ａをラッチ
し、レゾルバ21の軸回転角の１回転内をアブソリュート
で示す数値ALを出力する。この数値ALはレゾルバ21,22,
23,24により検出される入力軸１に対するアブソリュー
ト検出周期（１回転,12.5回転,13.5回転,16回転）の最
大公約数に相当する周期、即ち入力軸１のLCM＝1/2回転
を基準単位とし、整数部の数値ATを上位１ビット、小数
部の数値AL′を下位７ビットで表わす。
ROM39の出力16ビットの上位５ビット，中位５ビッ
ト，下位４ビット（残り２ビットは未使用）のそれぞれ
には、レゾルバ22,23,24により検出された入力軸１の1
2.5回転,13.5回転,16回転までを、基準単位を１とし、
かつ数値AL′の変化とつながる整数値が前式（４）と同
様な手法により予め書込まれており、ROM39はROM37から
の数値ａとラッチ回路38からの数値AL′の最上位ビット
AmSBとで成る９ビットのアドレス信号の変化に対応して
整数値b,c,dを順次出力する。
ト，下位４ビット（残り２ビットは未使用）のそれぞれ
には、レゾルバ22,23,24により検出された入力軸１の1
2.5回転,13.5回転,16回転までを、基準単位を１とし、
かつ数値AL′の変化とつながる整数値が前式（４）と同
様な手法により予め書込まれており、ROM39はROM37から
の数値ａとラッチ回路38からの数値AL′の最上位ビット
AmSBとで成る９ビットのアドレス信号の変化に対応して
整数値b,c,dを順次出力する。
ここで、レゾルバ24による入力軸１の回転変位を数値
化したものは本来５ビット（25＝16/GCM）必要である
が、数値ｄを５ビットとした場合の下位１ビットが数値
AT1ビットと同じため省略し、後で数値ｄの下位にAT1ビ
ットを付加し、数値Amとしている。
化したものは本来５ビット（25＝16/GCM）必要である
が、数値ｄを５ビットとした場合の下位１ビットが数値
AT1ビットと同じため省略し、後で数値ｄの下位にAT1ビ
ットを付加し、数値Amとしている。
各ラッチ回路40,41,42は、タイミングコントローラ36
からの励磁パルスP2,P3,P4に同期した信号t3,t4,t5に従
って数値b,c,dをラッチして出力する。
からの励磁パルスP2,P3,P4に同期した信号t3,t4,t5に従
って数値b,c,dをラッチして出力する。
ROM（最低216Kビット（25×27×32×10）の容量又は
一般的な64Kバイト（25×25×25×８×２）の容量）43
には、レゾルバ21,22,23,24により検出される入力軸に
対するアブソリュート検出周期（１回転,12.5回転,13.5
回転,16回転）の最小公倍数に相当するストローク10800
回転までのアドレス信号の変化に対応して、ストローク
内をアブソリュートで示し、かつ基準単位を１とする数
値が書込まれるが、この例では入力軸１の10800回転ま
での変位を基準単位（1/2回転）を１として表わす数値
の下位５ビットは数値Amと等しくなるため、ROM43には
下位５ビットを省略した上位10ビットの数値AU（０〜67
4）が書込まれている。ROM43はラッチ回路40,41,42から
の数値b,c,Amの変化に従って入力軸１の10800回転まで
のストロークを、アブソリュートで示し、かつ数値AUの
下位に数値Amの５ビットを追加することで基準単位を１
とする整数値AU′を出力する。
一般的な64Kバイト（25×25×25×８×２）の容量）43
には、レゾルバ21,22,23,24により検出される入力軸に
対するアブソリュート検出周期（１回転,12.5回転,13.5
回転,16回転）の最小公倍数に相当するストローク10800
回転までのアドレス信号の変化に対応して、ストローク
内をアブソリュートで示し、かつ基準単位を１とする数
値が書込まれるが、この例では入力軸１の10800回転ま
での変位を基準単位（1/2回転）を１として表わす数値
の下位５ビットは数値Amと等しくなるため、ROM43には
下位５ビットを省略した上位10ビットの数値AU（０〜67
4）が書込まれている。ROM43はラッチ回路40,41,42から
の数値b,c,Amの変化に従って入力軸１の10800回転まで
のストロークを、アブソリュートで示し、かつ数値AUの
下位に数値Amの５ビットを追加することで基準単位を１
とする整数値AU′を出力する。
以上より、数値AU′（15ビット）を上位桁とし、数値
AL′（７ビット）を下位桁として入力軸１の10800回転
までをアブソリュートに０〜2764799まで変化する22ビ
ットの数値Ａとして出力することができる。
AL′（７ビット）を下位桁として入力軸１の10800回転
までをアブソリュートに０〜2764799まで変化する22ビ
ットの数値Ａとして出力することができる。
第３図は第２図に示す本発明のアブソリュート変位検
出装置のROM43を小容量のROMで実現できるようにした一
例を示すブロック図であり、小容量のROM以外の部分は
同一であるので図示及び説明を省略する。
出装置のROM43を小容量のROMで実現できるようにした一
例を示すブロック図であり、小容量のROM以外の部分は
同一であるので図示及び説明を省略する。
ROM44には、数値b,Amの変化に対応して数値ｂ及びAm
が示すアブソリュート検出周期の最小公倍数に相当する
周期、即ち入力軸１の400回転までを、数値Amのアブソ
リュート検出周期（16回転）を１とする単位でアブソリ
ュートに示す整数値ｂ′（５ビット）が予め書込まれて
おり、ROM44は数値b,Amを入力して整数値ｂ′（０〜2
4）を出力する。
が示すアブソリュート検出周期の最小公倍数に相当する
周期、即ち入力軸１の400回転までを、数値Amのアブソ
リュート検出周期（16回転）を１とする単位でアブソリ
ュートに示す整数値ｂ′（５ビット）が予め書込まれて
おり、ROM44は数値b,Amを入力して整数値ｂ′（０〜2
4）を出力する。
ROM45には、数値c,Amの変化に対応して数値ｃ及びAm
が示すアブソリュート検出周期の最小公倍数に相当する
周期、即ち入力軸１の432回転までを、数値Amのアブソ
リュート検出周期（16回転）を１とする単位でアブソリ
ュートに示す整数値ｃ′（５ビット）が予め書込まれて
おり、ROM45は数値c,Amを入力して整数値ｃ′（０〜2
6）を出力する。
が示すアブソリュート検出周期の最小公倍数に相当する
周期、即ち入力軸１の432回転までを、数値Amのアブソ
リュート検出周期（16回転）を１とする単位でアブソリ
ュートに示す整数値ｃ′（５ビット）が予め書込まれて
おり、ROM45は数値c,Amを入力して整数値ｃ′（０〜2
6）を出力する。
ROM46には、数値ｂ′,c′の変化に対応して数値ｂ′
及びｃ′が示すアブソリュート検出周期の最小公倍数に
相当する周期、即ち入力軸１の10800回転までを、アブ
ソリュートに示し、かつ入力軸１の16回転を１とする整
数値AU（10ビット）が予め書込まれており、ROM46は数
値ｂ′,c′を入力して整数値AU（０〜674）を出力す
る。
及びｃ′が示すアブソリュート検出周期の最小公倍数に
相当する周期、即ち入力軸１の10800回転までを、アブ
ソリュートに示し、かつ入力軸１の16回転を１とする整
数値AU（10ビット）が予め書込まれており、ROM46は数
値ｂ′,c′を入力して整数値AU（０〜674）を出力す
る。
以上より、数値AU（10ビット）を上位桁とし、数値Am
（５ビット）を中位桁とし、数値AL′（７ビット）を下
位桁として入力軸１の10800回転までをアブソリュート
に示す22ビットの数値Ａとして出力することができる。
（５ビット）を中位桁とし、数値AL′（７ビット）を下
位桁として入力軸１の10800回転までをアブソリュート
に示す22ビットの数値Ａとして出力することができる。
なお、第２図示のROM43の容量が最低216Kビット又は
一般的な64Kバイトであったものが第３図示のROM44,45,
46の容量の合計は最低15Kビット（25×32×５＋27×32
×５＋25×27×10）又は一般的な4Kバイト（25×25×８
＋25×25×８＋25×25×８×２）となる。
一般的な64Kバイトであったものが第３図示のROM44,45,
46の容量の合計は最低15Kビット（25×32×５＋27×32
×５＋25×27×10）又は一般的な4Kバイト（25×25×８
＋25×25×８＋25×25×８×２）となる。
第４図は本発明のアブソリュート変位検出装置のさら
に別の一例を第１図に対応させて示すブロック図であ
り、同一構成箇所は同符合を付して説明を省略する。
に別の一例を第１図に対応させて示すブロック図であ
り、同一構成箇所は同符合を付して説明を省略する。
ROM47には、ラッチ回路９からアドレス信号として入
力する数値θ6S′が予め書込まれている。ここで、数値
θ6S′は次式（５）で表わされる。
力する数値θ6S′が予め書込まれている。ここで、数値
θ6S′は次式（５）で表わされる。
θ6S′＝（Ｋ×θ６″＋GCM/4）/GCM ……（５） 数値θ6S′を２進数で小数部１桁まで求めるようにす
ることで、数値θ6S′は、入力軸１の1.2回転までを、
数値θ５′及びθ６′が示す入力軸１に対するアブソリ
ュート検出周期の最大公約数に相当する周期を１とする
整数部を５ビット，小数部を１ビットで示し、かつ数値
θ６′に対し基準単位の1/4のオフセットがかかった数
値としてROM47から出力される。
ることで、数値θ6S′は、入力軸１の1.2回転までを、
数値θ５′及びθ６′が示す入力軸１に対するアブソリ
ュート検出周期の最大公約数に相当する周期を１とする
整数部を５ビット，小数部を１ビットで示し、かつ数値
θ６′に対し基準単位の1/4のオフセットがかかった数
値としてROM47から出力される。
ROM48には、ラッチ回路８及びROM47からアドレス信号
として入力する数値θ５″,MSB及び数値θ6S″の変化に
対応する数値θＵ′が第５図及び次式（６）を基に予め
書込まれており、ROM48は数値θ５′,MSB,及びθ６′の
変化に従って入力軸１の６回転までのストロークをアブ
ソリュートで示し、かつ基準単位を１とする５ビットの
整数値θＵ′を出力する。
として入力する数値θ５″,MSB及び数値θ6S″の変化に
対応する数値θＵ′が第５図及び次式（６）を基に予め
書込まれており、ROM48は数値θ５′,MSB,及びθ６′の
変化に従って入力軸１の６回転までのストロークをアブ
ソリュートで示し、かつ基準単位を１とする５ビットの
整数値θＵ′を出力する。
以上により、数値θＵ′（５ビット）を上位桁とし、
数値θＬ′（５ビット）を下位桁として入力軸１の６回
転までをアブソリュートに示す０〜959まで変化する10
ビットの数値θ′として出力することができる。
数値θＬ′（５ビット）を下位桁として入力軸１の６回
転までをアブソリュートに示す０〜959まで変化する10
ビットの数値θ′として出力することができる。
上述した各実施例においてはハードウェアにて実現す
る場合を述べたが、ソフトウェア処理により実現するこ
とも可能である。
る場合を述べたが、ソフトウェア処理により実現するこ
とも可能である。
（発明の効果） 以上のように本発明のアブソリュート変位検出装置に
よれば、リアルタイムで変位検出やその修正を行うこと
ができるので、高速に装置に適用することができ、また
低コストであるので適用範囲の拡大を図ることができ
る。
よれば、リアルタイムで変位検出やその修正を行うこと
ができるので、高速に装置に適用することができ、また
低コストであるので適用範囲の拡大を図ることができ
る。
第１図は本発明のアブソリュート変位検出装置の一例を
示すブロック図、第２図〜第４図はそれぞれ本発明のア
ブソリュート変位検出装置の別の一例を示すブロック
図、第５図は本発明のアブソリュート変位検出装置の主
要部に書込まれているデータの一例を示す図、第６図は
従来のアブソリュート変位検出装置の一例を示すブロッ
ク図、第７図はその動作を説明するための図、第８図は
従来のアブソリュート変位検出装置器の別の一例を示す
ブロック図である。 １……入力軸、2,3,25,26,27,28,29,30,31,32……歯
車、４……カウンタ、5,6,21,22,23,24……レゾルバ、
７……励磁回路、8,9,38,40,41,42……ラッチ回路、10
……マイクロプロセッサ、11,12,13,37,39,43,44,45,4
6,47,48……ROM、20……軸、25……パルス励磁回路、3
3,34……A/D変換器、36……タイミングコントローラ。
示すブロック図、第２図〜第４図はそれぞれ本発明のア
ブソリュート変位検出装置の別の一例を示すブロック
図、第５図は本発明のアブソリュート変位検出装置の主
要部に書込まれているデータの一例を示す図、第６図は
従来のアブソリュート変位検出装置の一例を示すブロッ
ク図、第７図はその動作を説明するための図、第８図は
従来のアブソリュート変位検出装置器の別の一例を示す
ブロック図である。 １……入力軸、2,3,25,26,27,28,29,30,31,32……歯
車、４……カウンタ、5,6,21,22,23,24……レゾルバ、
７……励磁回路、8,9,38,40,41,42……ラッチ回路、10
……マイクロプロセッサ、11,12,13,37,39,43,44,45,4
6,47,48……ROM、20……軸、25……パルス励磁回路、3
3,34……A/D変換器、36……タイミングコントローラ。
Claims (4)
- 【請求項１】測定変位に対しアブソリュート検出周期が
異なる複数の変位検出信号を入力とし、前記測定変位を
前記アブソリュート検出周期よりも大きなストローク内
をアブソリュートに示す変位検出信号として出力するア
ブソリュート変位検出装置において、前記入力変位検出
信号のアブソリュート検出周期の最大公約数に相当する
周期を基準単位とし、前記入力変位検出信号の１つを前
記基準位置で数値化する第１の数値化手段と、前記第１
の数値化手段で数値化していない他の入力変位検出信号
を前記基準位置でかつ前記第１の数値化手段による数値
の変位につながって変化する数値として出力する第２の
数値化手段と、前記第２の数値化手段又は前記第１の数
値化手段により出力される数値が、これらと対応する前
記複数の入力変位検出信号のアブソリュート検出周期よ
りも大きいストローク内で変化するパターンに応じて、
予め対応させてある前記ストローク内をアブソリュート
に示す数値表を記憶する第１の記憶手段とを備え、前記
第１の数値化手段と前記第２の数値化手段により出力さ
れる数値に応じた数値を前記第１の記憶手段から取出
し、これを変位検出信号として出力するようにしたこと
を特徴とするアブソリュート変位検出装置。 - 【請求項２】前記第１の記憶手段が記憶する数値表は、
３つ以上の複数の小数値表から構成され、前記小数値表
のうち２つ以上が前記第２の数値化手段又は前記第１の
数値化手段により出力される複数の数値の１つを基準値
として共通に入力し、前記基準値と他の数値が示すアブ
ソリュート検出周期の最小公倍数に相当する小ストロー
ク内を前記基準値のアブソリュート検出周期を１とする
数値でアブソリュートに示すものであり、かつ前記小数
値表のうち１つが前記２つ以上の小ストローク内をアブ
ソリュートに示す小数値表が示す複数の数値を入力と
し、前記２つ以上の入力数値が示すアブソリュート検出
周期の最小公倍数に相当する周期内を前記基準値のアブ
ソリュート検出周期を１とする整数値でアブソリュート
に示すものである請求項１に記載のアブソリュート変位
検出装置。 - 【請求項３】前記第２の数値化手段が、入力変位信号を
前記基準単位の半分以下の分解能で数値化する第３の数
値化手段と、前記第３の数値化手段により出力される数
値と前記第１の数値化手段による前記数値の小数部の最
上位ビットとが、前記第３の数値化手段の入力変位信号
のアブソリュート検出周期内で変化するパターンに応じ
て、予め対応させてある前記基準位置を１とし、かつ前
記第１の数値化手段による数値の変化につながって変化
する数値を示す数値表を記憶する第２の記憶手段とで成
る請求項１に記載のアブソリュート変位検出装置。 - 【請求項４】測定変位に対しアブソリュート検出周期が
異なる複数の変位検出信号を入力とし、前記測定変位を
前記アブソリュート検出周期よりも大きなストローク内
をアブソリュートに示す変位検出信号として出力するア
ブソリュート変位検出装置において、前記入力変位検出
信号のアブソリュート検出周期の最大公約数に相当する
周期を基準単位とし、前記入力変位検出信号を前記基準
単位で数値化する第４の数値化手段と、前記第４の数値
化手段により出力される複数の数値が、これらと対応す
る前記複数の入力変位検出信号のアブソリュート検出周
期よりも大きいストローク内で変化するパターンに応じ
て、予め対応させてある前記ストローク内をアブソリュ
ートに示し、かつ前記入力数値の１つを基準値とし、前
記基準値の変化につながって変化する数値を示す数値表
を記憶する第３の記憶手段とを備え、前記第４の数値化
手段により出力される複数の数値に応じた数値を前記第
３の記憶手段から取出し、これを変位検出信号として出
力するようにしたことを特徴とするアブソリュート変位
検出装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004100A JPH0816616B2 (ja) | 1990-01-11 | 1990-01-11 | アブソリュート変位検出装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004100A JPH0816616B2 (ja) | 1990-01-11 | 1990-01-11 | アブソリュート変位検出装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03209127A JPH03209127A (ja) | 1991-09-12 |
| JPH0816616B2 true JPH0816616B2 (ja) | 1996-02-21 |
Family
ID=11575373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004100A Expired - Fee Related JPH0816616B2 (ja) | 1990-01-11 | 1990-01-11 | アブソリュート変位検出装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0816616B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP3090921B1 (en) * | 2015-02-19 | 2018-12-05 | NSK Ltd. | Vehicle steering angle detection apparatus, and electric power steering apparatus equipped with same |
-
1990
- 1990-01-11 JP JP2004100A patent/JPH0816616B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03209127A (ja) | 1991-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR930002718B1 (ko) | 절대위치 엔코더 | |
| US4933674A (en) | Method and apparatus for correcting resolver errors | |
| US7015840B2 (en) | Resolver/digital converter | |
| US4511884A (en) | Programmable limit switch system using a resolver-to-digital angle converter | |
| US5786781A (en) | Encoder angle data computation method and computation apparatus | |
| US4486845A (en) | Resolver to incremental shaft encoder converter | |
| JPH0368812A (ja) | 位置測定信号の内挿方法 | |
| US5506579A (en) | Absolute encoder using multiphase analog signals | |
| JPS60165512A (ja) | デイジタル回転角検出器 | |
| JPH03225217A (ja) | 測定装置 | |
| JPH0816616B2 (ja) | アブソリュート変位検出装置 | |
| US7119717B2 (en) | Encoder output divider and R/D converter | |
| JP3967963B2 (ja) | アブソリュート変位検出装置 | |
| JPS59225316A (ja) | 回転形絶対値検出器を用いた絶対位置検出方法 | |
| JPH0711428B2 (ja) | 周波数測定装置 | |
| JPH01138992A (ja) | デジタル式すべり周波数発生方法及び装置 | |
| JPH08201110A (ja) | 内挿装置 | |
| JPS6396511A (ja) | ロ−タリ−エンコ−ダ | |
| RU2115229C1 (ru) | Аналого-цифровой преобразователь угла | |
| JPH0694477A (ja) | 回転位置検出信号の変換方法及び変換装置 | |
| JPH07139969A (ja) | ロータリエンコーダ用変換テーブル作成方法 | |
| SU752423A1 (ru) | Преобразователь угла поворота вала в код | |
| JPH0212014A (ja) | アブソリュート位置検出器及びその検出回路 | |
| JPH05256638A (ja) | 誤差補正機能付き位置検出装置 | |
| JPH04110727A (ja) | エンコーダ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |