JP3950179B2 - トンネルダイオード - Google Patents

トンネルダイオード Download PDF

Info

Publication number
JP3950179B2
JP3950179B2 JP30643494A JP30643494A JP3950179B2 JP 3950179 B2 JP3950179 B2 JP 3950179B2 JP 30643494 A JP30643494 A JP 30643494A JP 30643494 A JP30643494 A JP 30643494A JP 3950179 B2 JP3950179 B2 JP 3950179B2
Authority
JP
Japan
Prior art keywords
tunnel diode
electrode
dielectric
tunnel
polarization
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP30643494A
Other languages
English (en)
Other versions
JPH07202227A (ja
Inventor
マルチン ウォルフ ロナルド
ウイルヘルムス マリア ブロム パウルス
ペトルス カロルス ミカエル クレイン マルセリヌス
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Koninklijke Philips NV
Koninklijke Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Koninklijke Philips NV, Koninklijke Philips Electronics NV filed Critical Koninklijke Philips NV
Publication of JPH07202227A publication Critical patent/JPH07202227A/ja
Application granted granted Critical
Publication of JP3950179B2 publication Critical patent/JP3950179B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/86—Types of semiconductor device ; Multistep manufacturing processes therefor controllable only by variation of the electric current supplied, or only the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched
    • H01L29/861—Diodes
    • H01L29/88—Tunnel-effect diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/22—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using ferroelectric elements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
    • G11C11/38—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic) using tunnel diodes
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
    • G11C11/5657—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using ferroelectric storage elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/55—Capacitors with a dielectric comprising a perovskite structure material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0895—Tunnel injectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/51—Insulating materials associated therewith
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20—Multistable switching devices, e.g. memristors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/821—Device geometry
    • H10N70/826—Device geometry adapted for essentially vertical current flow, e.g. sandwich or pillar type devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00—Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801—Constructional details of multistable switching devices
    • H10N70/881—Switching materials
    • H10N70/883—Oxides or nitrides
    • H10N70/8836—Complex metal oxides, e.g. perovskites, spinels

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Semiconductor Memories (AREA)
  • Static Random-Access Memory (AREA)

Description

【０００１】
【産業上の利用分野】
本発明は、２つの金属性導電電極間に、電子に対する障壁レベルを有する障壁を形成するがしきい値より高い電圧では電子が一方の電極から他方の電極へこの障壁を突き抜ける（トンネリング）ことができる厚さを有する絶縁誘電体を具えるトンネルダイオードに関するものである。本発明はメモリ素子にも関するものである。
【０００２】
【従来の技術】
このようなトンネルダイオードは、S.M.Sze:" Physics of semiconductor devices" の第９章から既知である。トンネルダイオードは、ＭＩＭ( metal-insulator-metal)又はＭＩＳ(metal-insulator-semiconductor) ダイオードとしても知られており、ここで”metal"( 金属)は良導電性材料を意味するものと理解されたい。電極間にしきい値電圧を越える電圧を与えると、電子が一方の電極から他方の電極へ突き抜けることができる。しきい値電圧以下の電圧では電子は障壁を突き抜けることはできない。このようなスイッチング素子は高周波数用に極めて好適である。
【０００３】
【発明が解決しようとする課題】
上述の既知のトンネルダイオードは記憶特性を持たないという欠点がある。多くの用途において、トンネルダイオードは室温のような実際の条件の下で、開／閉のような所定のスイッチング状態を保持するものが望まれている。また、特定の用途のために３以上の異なるスイッチング状態を有するトンネルダイオードが望まれている。
本発明の目的はこの欠点を解消することにある。
【０００４】
【課題を解決するための手段】
本発明は、この目的のために、頭書に記載された種類のトンネルダイオードにおいて、前記誘電体が、それぞれ異なるスイッチング電界で残留分極の方向を変化する２以上の強誘電体材料の積層を具えることを特徴とする。
【０００５】
本発明によれば、誘電体の残留分極に応じて３以上のスイッチング状態を有するトンネルダイオードが得られる。分極の値及び方向が障壁レベルに影響を与え、換言すれば障壁の形が強誘電体の残留分極により変化する。電極に所定の電圧を与えると、障壁レベルに依存して多数の電子又は少数の電子が誘電体をトンネリングするため、大きな電流又は小さな電流がこのトンネルダイオードを流れる。従って、このトンネルダイオードは３以上のスイッチング状態を有する。強誘電体は、電圧を強誘電体間に供給して強誘電体内に強誘電材料のスイッチング電界を生じさせることにより一方の分極状態から他方の分極状態にスイッチさせることができる。スイッチング状態は誘電体の分極状態が変化するまで維持される。
【０００６】
誘電体の厚さは、いわゆるトラップを有し電子がこれらのトラップを介して誘電体をトンネリングしうる場合（トラップアシストトンネリング）には、かなり厚くすることができる。しかし、しかし、このような誘電体は再現性良く製造するのが難しい。誘電体３の厚さは１００Å以下に選択するのが好ましい。この場合にはトラップの助けなしに誘電体の電子トンネリングをかなり低い電圧で生じさせることができる。強誘電体材料の極めて薄い層ではダイオード特性はもはや得られず、このダイオードは固定の低抵抗のように動作する。強誘電体材料の層の厚さはダイオード特性を得るために２０Å以上にするのが好ましい。
【０００７】
強誘電体材料の層内の残留分極は層の構造に応じて異なる値及び異なる方向を有しうる。残留分極の値及び方向は電極間に供給される電界の影響を強めるか弱めるので、障壁レベル及びトンネル電流に影響を与える。実際上、２つの電極は平行な板状にし、残留分極の最大成分がこれらの電極板にほぼ垂直になるようにするのが好ましい。この場合、電極間に電圧を供給すると、残留分極のこの最大成分の向きが電極間の電界に平行又は逆平行になる。この場合分極が障壁のレベル及び幅に与える影響が最大になる。このような材料は、強誘電材料の層、即ち強誘電体を単結晶質の金属性導電酸化物の電極上にエピタキシャル成長させることにより得られる。この場合、強誘電材料の層の成長方向を、残留分極の最大成分の向きを示す強誘電材料の優先分極軸が電極板にほぼ垂直になるように選択する。この場合、誘電体は、残留分極が最大になるとともに分極の方向が電極間に供給される電界に平行になる構造を有する。金属性導電酸化物層は、例えばランタン−ストロンチウム−コバルト酸化物、ストロンチウムルテニウム酸塩、ストロンチウムバナジン酸塩、又はインジウムドープ錫酸化物のような既知の単結晶材料で構成する。金属性導電酸化物の電極及び強誘電体はパルスレーザデポジション（ＰＬＤ）、スパッタリング、分子ビームエピタキシ（ＭＢＥ）、又は金属有機化学気相成長（ＭＯＣＶＤ）のような標準の技術で設ける。これらの材料は非晶質基板上に設けることができるが、金属性導電酸化物は単結晶基板の上に設けるのが好ましい。このような単結晶基板は使用する電極の導電酸化物及び強誘電体と許容しうる格子整合（＋−１０％の格子ディスロケーション）を有するものが好ましい。この場合には強誘電体のエピタキシャル成長がかなり簡単になる。単結晶基板に使用しうる材料は、例えばストロンチウムチタン酸塩、マグネシウム酸化物、マグネシウム−アルミニウム酸化物、又はリチウムニオブ酸塩である。しかし、例えばPr6011又はCeO2のような適当なバッファ層を有する砒化シリコン又はゲルマニウムの基板を使用することもできる。
【０００８】
本発明の実施例では、例えば第１電極上に異なる強誘電特性を有する２つの層に成長させることができる。次いで第２電極をこれらの層上に設ける。
【０００９】
本発明の他の実施例では、一つの電極上に強誘電材料の層と電極が順に２度以上設けられ、直列に接続された複数のダイオードを具えるものとする。誘電体は同一の厚さにする必要はない。誘電体はトンネル電流を流しうるようにかなり薄くするため、いわゆるピンホールのために２つの電極間の誘電体に電極間短絡がときたま起こりうる。単一の誘電体３の場合、電極間短絡はトンネルダイオードの故障を意味する。本例のトンネルダイオードでは、一つの誘電体にピンホールが生じてもトンネルダイオードの故障にならない。従って、トンネルダイオードの信頼性が向上する。
【００１０】
更に、トンネルダイオードが直列に接続された複数の素子を具え、且つ３以上の異なるスイッチング状態を有するものとするために、誘電体を、それぞれ異なるスイッチング電界で残留分極の方向を変化する異なる強誘電材料で構成する。この場合にはトンネルダイオードは３以上のスイッチング状態を有する。このトンネルダイオードは、例えばＭＦＭＦ’Ｍ又はＭ（ＦＭＦ’Ｍ）n のような構造になる。ここで、Ｍは電極、Ｆ及びＦ’は異なるスイッチング電界で残留分極の方向を変化する強誘電材料、指数ｎは強誘電体材料Ｆ，Ｆ‘と電極Ｍの複合層の反復数を表す。強誘電材料Ｆ及びＦ’の残留分極の値及び方向に応じて、トンネル電流が強くなったり弱くなったりするため、このトンネルダイオードは３以上のスイッチング状態を有する。このようなトンネルダイオードは高い信頼性を有する。更に２つの誘電体間に電極が存在することにより２つの強誘電材料内の分極ドメインの結合が阻止される。
【００１１】
本発明は本発明トンネルダイオードを具えるメモリ素子にも関するものである。既知のメモリ素子はキャパシタンスを具え、これらキャパシタンスの電荷の値が情報を表す。既知のメモリ素子の読み出しは難しい。読み出し中、所定の電圧をキャパシタンスに供給した後、キャパシタンスの方へ流れる電荷を測定する。この電荷の測定値がキャパシタンスに存在した電荷の目安になる。読み出し後、もとの情報が消滅するため、もとの情報をキャパシタンスに再び書き込む必要がある。本発明のメモリ素子では、読み出し中電圧をメモリ素子に供給した後、素子を流れる電流を測定する。電流の測定は電荷の測定より著しく容易である。このメモリ素子の情報は読み出しにより影響を受けない。従って、本発明のメモリ素子の読み出し処理は既知のメモリ素子の読み出し処理より著しく簡単になる。本発明のメモリ素子は、トンネルダイオードが３以上のスイッチング状態を有するため、特定の用途に特に好適である。
【００１２】
【実施例】
本発明を図面を参照して実施例につきもっと詳細に説明する。
図１は、ほぼ平行な板状の２つの電極１、２間に、電子に対する障壁レベルを有する障壁を形成するがしきい値より高い電圧では電子が一方の電極から他方の電極へこの障壁を突き抜けることができる厚さを有する絶縁誘電体３を具えるトンネルダイオードを示す。本発明はメモリ素子にも関するものである。
【００１３】
このようなダイオードは、トンネルデバイス又はＭＩＭ( metal-insulator-metal)又はＭＩＳ(metal-insulator-semiconductor) ダイオードとして知られている。ここで”metal"( 金属)は良導電性材料を意味するものと理解されたい。トンネルデバイスでは電荷輸送が電子により行われるため、このようなスイッチング素子は高速であり、従ってトンネルダイオードは高周波数用に極めて有利である。図２はＭＩＭダイオードの電流−電圧特性を示し、ダイオードを流れる電流Ｉを電極１、２間の電圧の関数として示してある。２つの電極が同一である場合にはこの電流−電圧特性は零点を中心に対称である。
【００１４】
既知のトンネルダイオードは記憶特性を持たない。多くの用途において、トンネルダイオードは室温のような実際の条件の下で開／閉のような所定のスイッチング状態を保持するものが望まれている。つまり、電極１、２間の１つの所定電圧に対し、ダイオードのスイッチング状態に応じて２つ以上の異なるダイオード電流値が得られるようにすることが望まれている。
【００１５】
誘電体３は室温で強誘電性を有する材料の層で構成し、その残留分極が障壁レベルに影響するよう構成する。このように構成されたトンネルダイオードは誘電体の残留分極に依存して種々の状態を有する。残留分極の値及び方向が電極間に印加される電界の影響を強めるか弱めるので、障壁及びトンネル電流に影響を与える。誘電体の分極は電極間に印加される電界に対し平行又は逆平行になる。従って、所定の電圧を電極間に与えると、強誘電体の残留分極が誘電体３内の電界に平行であるか逆平行であるかに応じて、一層大きな電流又は小さな電流がトンネルダイオードを流れる。この場合トンネルダイオードは２つの異なるスイッチング状態を有する。強誘電体間に電圧を供給して強誘電体内に強誘電材料のスイッチング電界を越える電界を発生させることにより、強誘電体を一方の分極状態から他方の分極状態へ切り換えることができる。スイッチング状態は誘電体の残留分極により決まるため、このスイッチング状態は誘電体の分極状態が変化するまで維持される。図３は２つの同一の電極を有する本発明トンネルダイオードの電流−電圧特性を示す。この電流−電圧特性は異なる方向の残留分極に対応する２つの曲線５、６からなる。
【００１６】
トンネルダイオードに何の電圧も与えない場合、素子には何の電流も流れない（図３の点０）。誘電体３間の電圧Ｖを上昇させ、且つ残留分極が電界の影響を相殺する場合（分極が印加電界に逆並列である場合）、電流は曲線５に従って上昇する。曲線５の点８において強誘電体内の電界が分極を切り換えるスイッチング電界に達する。このとき強誘電体内の残留分極が電界に対し逆並列から並列に変化する。このときトンネルダイオードを流れる電流は曲線６の点９に達するまで上昇する。電圧が更に増大すると、電流は誘電体がブレークダウンするまで曲線６に従って上昇する。電圧が点９に到達後低下すると、電流は曲線６に従って減少する。曲線６の点１０に到達すると、電界が誘電体の分極を再び方向変化させる大きさになる。このとき電流は曲線５の点１１の値に達するまで低下する。電圧が更に低下すると、電流は誘電体がブレークダウンするまで曲線５の沿って低下する。電圧が点１１に到達後に上昇すると、電流は曲線５に沿って上昇する。
【００１７】
実際上、トンネルダイオードは、誘電体の残留分極を変化させる値の電圧パルスを誘電体間に供給することによりスイッチされる。この場合トンネルダイオードは残留分極のスイッチング電界に対応する電圧より低い電圧で読み出される。
【００１８】
図４はトンネルダイオードの書き込み−読み出しサイクルを示す。時間ｔを横軸に、トンネルダイオードを流れる電流Ｉを縦軸にプロットしてある。瞬時ｔ＝０において、誘電体３のスイッチング電界を越える電界を生ずる値の正電圧パルスを供給すると、分極方向が正の電極間電圧に対する電界に平行になる（図３の曲線６）。次にトンネルダイオードのスイッチング状態を読み出すために、０と＋Ｖｔ（図３参照）との間の振幅を有する矩形波電圧を電極１、２間に供給する。この場合には比較的強い電流がトンネルダイオードを流れ、トンネルダイオードは閉状態である。瞬時ｔ＝ｔs において、誘電体３のスイッチング電界を越える値の負電圧パルスを電極間に供給すると、分極方向が正の電極間電圧に対する電界に対し逆並列になる（図３の曲線５）。次にトンネルダイオードの読み出しのために０と＋Ｖｔ（図３参照）との間の振幅を有する矩形波電圧を電極１、２間に供給する。この場合には比較的弱い電流がトンネルダイオードを流れ、トンネルダイオードは開状態である。
【００１９】
誘電体の厚さは、誘電体内にいわゆるトラップが存在し電子がこれらのトラップを介して誘電体をトンネリングしうる（トラップアシストトンネリング）場合にはかなり厚くすることができる。しかし、このような誘電体は製造が難しい。誘電体３の厚さは１００Å以下に選択するのが好ましい。この場合にはトラップの助けなしで誘電体の電子トンネリングをかなり低い電圧で生じさせることができる。
【００２０】
残留分極はその値及び方向に応じて電極１、２間に印加される電界の影響を強めるか弱めるので、障壁及びトンネル電流に影響を及ぼす。一実施例では、２つの電極１、２が２つの平行平板に形成されたトンネルダイオードを用いる。本発明では、残留分極の最大成分の方向４がこれらの電極板にほぼ垂直になるようにする。この場合残留分極の方向４は電界に平行又は逆平行になる。この場合分極が障壁の値に及ぼす効果が最大になる。
【００２１】
強誘電体３を単結晶質の金属性導電酸化物の電極１上に設けると追加のの利点が得られる。この場合誘電体３は残留分極の値が最大になる構造を有するとともに、分極方向４が電極１、２間に印加される電界に平行になる。金属性導電酸化物層は、例えばランタン−ストロンチウム−コバルト酸化物、ストロンチウムルテニウム酸塩、ストロンチウムバナジン酸塩、又はインジウムドープ錫酸化物のような単結晶材料で構成する。金属性導電酸化物の電極１及び強誘電体３はパルスレーザデポジション（ＰＬＤ）、スパッタリング、分子ビームエピタキシ（ＭＢＥ）、又は金属有機化学気相成長（ＭＯＣＶＤ）のような標準の技術で設ける。
【００２２】
これらの材料は非晶質の基板１５上に設けることができる。しかし、金属性導電電極１は単結晶基板１５上に設けるのが好ましい。このような単結晶基板１５は使用する電極１の導電性酸化物及び強誘電体３と許容しうる格子整合（＋−１０％の格子ディスロケーション）を有するものが好ましい。この場合には強誘電体３のエピタキシャル形成がかなり簡単になる。単結晶基板１５に使用しうる材料は、例えばストロンチウムチタン酸塩、マグネシウム酸化物、マグネシウム−アルミニウム酸化物、又はリチウムニオブ酸塩である。しかし、例えばPr6011又はCeO2のような適当なバッファ層を有するシリコン又はゲルマニウム砒化物の基板を使用することもできる。
【００２３】
トンネルダイオードの一実施例は次のように製造する。基板１５に単結晶質のストロンチウムチタン酸塩結晶を用いる。このような結晶は電極１に用いるストロンチウムルテニウム酸塩に対し許容可能な整合（１．５％）を有する。ストロンチウムルテニウム酸塩はＰＬＤにより０．２ｍｂａｒの酸素雰囲気内において６５０°Ｃで設ける。次に、強誘電体３として８０Åの単結晶質鉛−ジルコニウムチタン酸塩（ＰＺＴ）の層を電極１のストロンチウムルテニウム酸塩と同様の方法で設ける。上述の方法で得られる鉛−ジルコニウムチタン酸塩の代表的な組成はPbZr0.05Ti0.95O3である。この場合層３はエピタキシャル構造を有する。残留分極は約７５μＣ／ｃｍ2 である。ストロンチウムルテニウム酸塩の第２の層を電極１と同様の方法で設けて鉛−ジルコニウムチタン酸塩の層３の上に第２電極２を形成する。次に、電極２及び誘電体３を標準のリソグラフィ処理及びエッチング、即ち反応イオンエッチング又はＡｒイオンエッチングによりパターン化する。この場合電極１内までエッチングする。
【００２４】
こうしてストロンチウムルテニウム酸塩の電極１、２及び８０Å厚さの鉛−ジルコニウムチタン酸塩の誘電体３を具えた図１に示すトンネルダイオードが得られる。このような素子では図３のスイッチ点８、１０が約０．１Ｖに位置する。
【００２５】
本発明によるトンネルダイオードの一実施例では、誘電体３をそれぞれ異なるスイッチング電界でそれらの残留分極の方向を変化する数個の強誘電体材料で構成する。この場合にはトンネルダイオードは３以上のスイッチング状態を有する。図５は誘電体３を第１電極上に異なる強誘電体特性を有する２つの層３、６の形で成長させたトンネルダイオードを示す。この誘電体３、６上に第２電極２を設ける。一例として、ここでもストロンチウムチタン酸塩の基板１５にストロンチウムルテニウム酸塩の第１電極１を設ける。この電極１上に、第１実施例と同様の方法で５０Åの鉛−ジルコニウムチタン酸塩の層３を設ける。この層３上に鉛−ジルコニウムチタン酸塩の第２の強誘電材料層６を実施例１と同様の方法で設ける。この層６の組成を、層３と異なるスイッチング電界及び残留分極が実現されるように選択する。誘電体３は１００ｋＶ／ｃｍのスイッチング電界及び７５μＣ／ｃｍ2 の残留分極を有するものとし、誘電体６は３０ｋＶ／ｃｍのスイッチング電界及び２５μＣ／ｃｍ2 の残留分極を有するものとする。このようなトンネルダイオードはこれらの誘電体の残留分極の方向に応じて４つのスイッチング状態を有する。分極方向４を電極１から電極２へ向かう方向を→、その逆の方向を←で示すと、４つのスイッチング状態は、
１．誘電体３→、誘電体６→；２．誘電体３→、誘電体６←；３．誘電体３←、誘電体６→；４．誘電体３←、誘電体６←；
である。両誘電体の残留分極が同一の値を有する場合には、３つのスイッチング状態が存在するだけになり、即ちスイッチング状態２及び３が同一になる。トンネルダイオードは２以上の異なる強誘電体を有することもできる。この場合にはトンネルダイオードはこれに応じて一層多数のスイッチング状態を有するものとなる。
【００２６】
図６は本発明の他の実施例を示し、本例では電極１上に強誘電体３と電極２を順に２度以上設けてトンネルダイオードが直列に接続された複数個の素子２０を具えるものとする。誘電体３はトンネル電流を流しうるようにかなり薄くするので、ピンホールのために２つの電極１、２又は２、２間の誘電体３に電極間短絡がときたま起こりうる。これは特に誘電体の厚さを２０Å以下にする場合に起こりうる。単一の誘電体３の場合、電極間短絡はトンネルダイオードの故障を意味する。本例のトンネルダイオードでは、単一の誘電体３にピンホールが発生してもトンネルダイオードの故障にならない。従って、トンネルダイオードの信頼度が向上する。また、素子のスイッチング電圧が１つの素子２０を具えるトンネルダイオードのスイッチング電圧のｎ倍になるという追加の利点が得られる。従って、トンネルダイオードを所望のスイッチング電圧に適合させることができる。
【００２７】
３以上の異なるスイッチング状態が必要とされるために、図６の実施例の誘電体３を、それぞれ異なるスイッチング電界で残留分極の方向を変化する異なる強誘電材料で構成することができる。この場合にはトンネルダイオードは３以上のスイッチング状態を有するものとなる。このトンネルダイオードは、例えばＭＦＭＦ’Ｍ又はＭ（ＦＭＦ’Ｍ）n のような構造にする。ここで、Ｍは電極、Ｆ及びＦ’はそれぞれ異なるスイッチング電界で残留分極の方向を変化する強誘電材料、指数ｎは強誘電体Ｆ，Ｆ’と電極Ｍを具える複合層の反復数を示す。強誘電材料Ｆ及びＦ’の残留分極の値及び方向に応じて、トンネル電流が強くなったり弱くなったりするため、このトンネルダイオードは３以上のスイッチング状態を有する。図５の実施例につき記載した強誘電材料をこの実施例にも使用することができる。
【００２８】
本発明は本発明によるトンネルダイオードを具えるメモリ素子にも関するものである。既知のメモリ素子は多数のキャパシタンスを具え、これらキャパシタンスの電荷の値が情報を表す。既知のメモリ素子の読み出しは難しい。読み出し中、所定の電圧をキャパシタンスに供給し、次いでキャパシタンスの方へ流れる電荷を測定する。この電荷の測定値がキャパシタンスに存在した電荷の目安になる。読み出し後、もとの情報が消滅するため、もとの情報をキャパシタンスに再び書き込む必要がある。本発明のメモリ素子では、読み出し中電圧をメモリ素子に供給し、次いでメモリ素子を流れる電流を測定する（図４参照）。電流の測定は電荷の測定より著しく簡単である。このメモリ素子の情報は読み出しにより影響を受けない。従って、本発明のメモリ素子の読み出し処理は既知のメモリ素子の読み出し処理より著しく簡単になる。
【００２９】
実際上、本発明のメモリ素子は、誘電体の残留分極、数個の誘電体が存在する場合にはその内の一つの残留分極の方向を変化させる値の電圧パルスを誘電体間に供給することにより、一方のメモリ状態から他方のメモリ状態にスイッチされる。このメモリ素子は、誘電体３の残留分極のスイッチング電界に対応する電圧より低い電圧においてトンネルダイオードを流れる電流を測定することにより読み出される。
【００３０】
本発明は上述した実施例にのみ限定されない。単一のトンネルダイオードの代わりに、多数のトンネルダイオードを基板１５上に設けることができ、またトンネルダイオードに加えて、トランジスタ、抵抗又はキャパシタのような他の素子も設けることができる。換言すれば、トンネルダイオードを集積回路の一部とすることができる。
【００３１】
上述の実施例は対称トンネルダイオードに関するものであるが、電極１及び電極２に対し異なる材料、例えば電極１に対し導電性酸化物を、電極２に対し金属を使用することができる。このようなトンネルダイオードの電流−電圧特性は非対称になる。
【００３２】
強誘電体を非強誘電体材料と組み合わせることができる。例えば、誘電体３は強誘電材料の薄い層に加えて薄い絶縁層又は半導体層を具えることができる。これによりスイッチングが生ずる電圧レベルを変化させることができ、またスイッチングの効果、即ちトンネルダイオードを流れる電流の値を変化させることができる。強誘電体を反強誘電体と組み合わせるもできる。このようにすると、トンネルダイオードに追加のスイッチング状態を実現することができる。トンネルダイオードはトンネルトランジスタの一要素として用いることもできる。この目的のために、例えばＭＦＭ（Ｍ：電極１、Ｆ：強誘電体３、Ｍ：電極２）で表される本発明トンネルダイオードをＭＩＭ（Ｉ：絶縁誘電体）ダイオードと組み合わせ、追加の誘電体及び第３電極が本発明トンネルダイオードの上に設けれたＭ1ＦＭ2 ＩＭ3 で表されるトンネルトランジスタを構成することができる。この場合、本発明トンネルダイオードの電極２（Ｍ2 ）が同時にＭＩＭダイオードの一方の電極をになる。こうして、エミッタ接続がＭ1 、即ちＭＦＭの電極１からなり、ベース接続がＭ2 、即ちＭＦＭの電極２からなり、コレクタ接続がＭ3 、即ちＭＩＭの他方の電極からなるトンネルトランジスタが得られる。本発明トンネルダイオードをｐ型又はｎ型半導体領域と組み合わせることもでき、例えばＭＦＰＮＭ構造とすることができる（Ｐ及びＮはｐ型及びｎ型半導体領域）。この場合には、電極１がエミッタ接続として作用し、ｐ型領域がベース領域として作用し、ｎ型領域がコレクタ領域として作用する。これらのトンネルトランジスタはメモリ機能を有し、即ちこれらのトランジスタは所定のスイッチング状態を保持しうる。
【図面の簡単な説明】
【図１】 強誘電体材料からなる絶縁体を具えるトンネルダイオードを示す図である。
【図２】 強誘電体材料と異なる絶縁体を具えるトンネルダイオードの電流−電圧特性を示す図である。
【図３】 強誘電体材料からなる絶縁体を具えるトンネルダイオードの一実施例の電流−電圧特性を示す図である。
【図４】 図１のトンネルダイオードを具えるメモリ素子の書き込み−読み出しサイクルを示す図である。
【図５】 異なるスイッチング電界を有する２つの強誘電体材料の層を具える本発明トンネルダイオードの実施例を示す図である。
【図６】 直列に接続された図５の複数の素子を具える本発明トンネルダイオードの他の実施例を示す図である。
【符号の説明】
１、２ 電極
３、６ 強誘電体
４ 残留分極の向き
１５ 基板

Claims (8)

  1. 第１及び第２の電極間に、電子に対する障壁レベルを有する障壁を形成するがしきい値より高い電圧では電子が一方の電極から他方の電極へこの障壁を突き抜けることができる厚さを有する誘電体を具えるトンネルダイオードにおいて、前記誘電体が、それぞれ異なるスイッチング電界で残留分極の方向を変化する２以上の強誘電体材料の積層を具えることを特徴とするトンネルダイオード。
  2. 前記２以上の強誘電体材料の積層の全厚が１００Å以下であることを特徴とする請求項１記載のトンネルダイオード。
  3. 前記２以上の強誘電体材料の積層の全厚が２０Å以上であることを特徴とする請求項１又は２記載のトンネルダイオード。
  4. 前記残留分極の最大成分の方向が前記電極にほぼ垂直であることを特徴とする請求項１〜３のいずれかに記載のトンネルダイオード。
  5. 前記２以上の強誘電体材料の積層が単結晶質の金属性導電酸化物よりなる前記第１の電極上にエピタキシャル成長されていることを特徴とする請求項１〜４のいずれかに記載のトンネルダイオード。
  6. 単結晶質の金属性導電酸化物よりなる前記第１の電極が単結晶基板上に設けられていることを特徴とする請求項５記載のトンネルダイオード。
  7. 第１及び第２の電極間に、電子に対する障壁レベルを有する障壁を形成するがしきい値より高い電圧では電子が一方の電極から他方の電極へこの障壁を突き抜けることができる厚さを有する誘電体と導電性電極を２度以上交互に積層してなる積層体を具えるトンネルダイオードであって、複数の前記誘電体のうち、少なくとも一つの誘電体が他の誘電体と異なるスイッチング電界で残留分極の方向を変化する強誘電体材料からなることを特徴とするトンネルダイオード。
  8. 請求項１〜７に記載されたトンネルダイオードを具えることを特徴とするメモリ素子。
JP30643494A 1993-12-10 1994-12-09 トンネルダイオード Expired - Fee Related JP3950179B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
BE09301369 1993-12-10
BE9301369A BE1007865A3 (nl) 1993-12-10 1993-12-10 Tunnel schakelelement met verschillende blijvende schakeltoestanden.

Publications (2)

Publication Number Publication Date
JPH07202227A JPH07202227A (ja) 1995-08-04
JP3950179B2 true JP3950179B2 (ja) 2007-07-25

Family

ID=3887627

Family Applications (1)

Application Number Title Priority Date Filing Date
JP30643494A Expired - Fee Related JP3950179B2 (ja) 1993-12-10 1994-12-09 トンネルダイオード

Country Status (7)

Country Link
US (1) US5541422A (ja)
EP (1) EP0657936B1 (ja)
JP (1) JP3950179B2 (ja)
KR (1) KR950021729A (ja)
CN (1) CN1041364C (ja)
BE (1) BE1007865A3 (ja)
DE (1) DE69428577T2 (ja)

Families Citing this family (33)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06334140A (ja) * 1992-12-16 1994-12-02 Ricoh Co Ltd 強誘電体材料および該材料を用いた半導体メモリ、光記録媒体ならびに微小変位制御素子
KR970076816A (ko) * 1996-05-06 1997-12-12 김광호 누설 전류를 이용한 다진법 강유전체 랜덤 액세서 메모리
US6091077A (en) 1996-10-22 2000-07-18 Matsushita Electric Industrial Co., Ltd. MIS SOI semiconductor device with RTD and/or HET
US6548843B2 (en) * 1998-11-12 2003-04-15 International Business Machines Corporation Ferroelectric storage read-write memory
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
AU2001264987A1 (en) * 2000-06-30 2002-01-14 Motorola, Inc., A Corporation Of The State Of Delware Hybrid semiconductor structure and device
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
DE10059357A1 (de) * 2000-11-29 2002-06-13 Forschungszentrum Juelich Gmbh Verfahren zur Erzeugung eines Tunnelkontaktes sowie Vorrichtung umfassend Mittel zur Erzeugung eines Tunnelkontaktes
US6673646B2 (en) * 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US20030015708A1 (en) * 2001-07-23 2003-01-23 Primit Parikh Gallium nitride based diodes with low forward voltage and low reverse current operation
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
JP3902023B2 (ja) * 2002-02-19 2007-04-04 セイコーエプソン株式会社 圧電アクチュエータ、液滴噴射ヘッド、およびそれを用いた液滴噴射装置
DE10250357A1 (de) * 2002-10-29 2004-05-19 Infineon Technologies Ag Ferroelektrische Speicherzelle
DE10303316A1 (de) * 2003-01-28 2004-08-12 Forschungszentrum Jülich GmbH Schneller remanenter Speicher
US7759713B2 (en) * 2006-03-06 2010-07-20 Ut-Battelle, Llc Ferroelectric tunneling element and memory applications which utilize the tunneling element
WO2007131226A2 (en) 2006-05-05 2007-11-15 Rochester Institute Of Technology Multi-valued logic/memory and methods thereof
FR2946788B1 (fr) * 2009-06-11 2016-11-11 Thales Sa Dispositif a resistance ajustable.
US8586959B2 (en) * 2010-04-28 2013-11-19 Hewlett-Packard Development Company, L.P. Memristive switch device
TWI422042B (zh) * 2010-11-26 2014-01-01 Univ Nat Chiao Tung 二極體元件及其製作方法
FR2973553B1 (fr) * 2011-03-31 2013-03-29 Thales Sa Procédé de mise en oeuvre d'une jonction tunnel ferroelectrique, dispositif comprenant une jonction tunnel ferroelectrique et utilisation d'un tel dispositif
KR101458566B1 (ko) 2013-05-21 2014-11-07 재단법인대구경북과학기술원 정류소자 및 그의 제조 방법
US9318315B2 (en) * 2013-07-15 2016-04-19 Globalfoundries Inc. Complex circuit element and capacitor utilizing CMOS compatible antiferroelectric high-k materials
US10068630B2 (en) * 2014-08-19 2018-09-04 Sabic Global Technologies B.V. Non-volatile ferroelectric memory cells with multilevel operation
JP6813844B2 (ja) * 2016-09-30 2021-01-13 国立研究開発法人産業技術総合研究所 トンネル接合素子及び不揮発性メモリ素子
CN110707148B (zh) * 2019-09-02 2021-08-17 华南师范大学 外延晶片、外延晶片制造方法、二极管及整流器

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5206788A (en) * 1991-12-12 1993-04-27 Ramtron Corporation Series ferroelectric capacitor structure for monolithic integrated circuits and method

Also Published As

Publication number Publication date
JPH07202227A (ja) 1995-08-04
CN1109639A (zh) 1995-10-04
DE69428577T2 (de) 2002-06-27
BE1007865A3 (nl) 1995-11-07
KR950021729A (ko) 1995-07-26
EP0657936B1 (en) 2001-10-10
CN1041364C (zh) 1998-12-23
US5541422A (en) 1996-07-30
DE69428577D1 (de) 2001-11-15
EP0657936A1 (en) 1995-06-14

Similar Documents

Publication Publication Date Title
JP3950179B2 (ja) トンネルダイオード
US5512773A (en) Switching element with memory provided with Schottky tunnelling barrier
Lee et al. Built-in voltages and asymmetric polarization switching in Pb (Zr, Ti) O 3 thin film capacitors
US6642539B2 (en) Epitaxial template and barrier for the integration of functional thin film metal oxide heterostructures on silicon
Blom et al. Ferroelectric schottky diode
KR100228038B1 (ko) 박막캐패시터
US7183568B2 (en) Piezoelectric array with strain dependant conducting elements and method therefor
US20190393355A1 (en) Ferroelectric semiconductor device
Maffei et al. Electrical characteristics of excimer laser ablated bismuth titanate films on silicon
JP2008270313A (ja) 半導体記憶素子
KR20180111304A (ko) 강유전성 메모리 장치
KR100754264B1 (ko) 반도체 강유전체 기억 디바이스와 그 제조방법
Wouters et al. Electrical conductivity in ferroelectric thin films
Singh et al. Memory improvement with high-k buffer layer in metal/SrBi2Nb2O9/Al2O3/silicon gate stack for non-volatile memory applications
US20100182730A1 (en) Ferroelectric varactor with improved tuning range
Guerrero et al. Growth and characterization of epitaxial ferroelectric PbZrxTi1− xO3 thin film capacitors with SrRuO3 electrodes for non-volatile memory applications
Cuppens et al. Ferroelectrics for non-volatile memories
Li et al. One transistor ferroelectric memory with Pt/Pb 5 Ge 3 O/sub 11//Ir/poly-Si/SiO 2/Si gate-stack
JP3203135B2 (ja) 強誘電体記憶素子
Noda et al. A Study on a Metal-Ferroelectric-Oxide-Semiconductor Structure with Thin Silicon Oxide Film Using SrBi2Ta2O9 Ferroelectric Films Prepared by Pulsed Laser Deposition
JP3664785B2 (ja) スイッチング素子
Lee et al. Variation of electrical conduction phenomena of Pt/(Ba, Sr) TiO3/Pt capacitors by different top electrode formation processes
US6700145B1 (en) Capacitor with high charge storage capacity
Kundu et al. Thickness‐Dependent Electrical Properties of Pb (Zr, Ti) O 3 Thin Film Capacitors for Memory Device Applications
Gao et al. Total dose radiation effects of Au/PbZr0. 52Ti0. 48O3/YBa2Cu3O7-δ capacitors

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060314

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060614

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061017

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20070117

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070221

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070403

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070420

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100427

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110427

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120427

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130427

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees