JP3948140B2 - 同期分離回路 - Google Patents
同期分離回路 Download PDFInfo
- Publication number
- JP3948140B2 JP3948140B2 JP32459798A JP32459798A JP3948140B2 JP 3948140 B2 JP3948140 B2 JP 3948140B2 JP 32459798 A JP32459798 A JP 32459798A JP 32459798 A JP32459798 A JP 32459798A JP 3948140 B2 JP3948140 B2 JP 3948140B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- voltage
- output voltage
- hold circuit
- level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Synchronizing For Television (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、テレビジョン受信装置の同期分離回路に関し、特に弱電界や伝送系歪み、ゴースト、混信、オフセットビート等に強い同期分離回路に関する。
【0002】
【従来の技術】
図7を用いて、従来の同期分離回路の構成を説明する。
シンクチップクランプ1で入力映像信号の同期信号の先端(シンクチップ)をクランプする。クランプされた映像信号は増幅器2に与えられ、ここで同期信号のレベルも増幅される。
増幅された映像信号はサンプルホールド回路3に与えられ、ここでペデスタルレベルが得られる。増幅された映像信号はまた、ピークホールド回路4に与えられ、シンクチップレベルが得られる。さらに抵抗R1、R2によって、ペデスタルレベルとシンクチップレベルとの間のレベルを得て、これを検出レベルVsとする。
増幅した映像信号と検出レベルVsとを比較器5で比較し、これによって水平同期信号を分離する。さらに比較器5の出力を積分器6に与え、この積分器6の出力を比較器7で所定の検出レベルと比較することで、垂直同期信号が分離される。検出レベルVsは抵抗R1、R2の比で決まる。R1=R2の場合、Vsはペデスタルレベルとシンクチップレベルのちょうど中間の値を取る。増幅器2が反転出力で、映像信号出力がシンクチップレベル>ペデスタルレベルであるならば、R1>R2の場合はVsはシンクチップ寄りとなり、R1<R2の場合はVsはペデスタルレベル寄りとなる。
【0003】
ところで、図7の同期分離回路に、図2−▲1▼のような弱電界時に見られる同期信号レベルが小さく、かつノイズを多く含んだ映像信号を与えた場合には、検出レベルVsが極端にペデスタル寄りだったりシンクチップ寄りだったりすると、ノイズを水平同期信号と見なして、同期分離出力が不規則な櫛状になってしまう。そのような場合、水平PLLは常に不規則な棒状の同期分離出力によって乱されてしまい、横揺れの多い画面となってしまう。同様に、垂直同期信号も水平同期信号程ではないものの乱れて、画面に縦揺れを発生する原因になる。したがって、弱電界でのノイズ耐性を持たせるためには、検出レベルVsがペデスタルレベルとシンクチップの中間付近になるようにR1、R2の比を決定しなければならない。
【0004】
図2−▲2▼のように、伝送系歪、ゴースト、混信、オフセットビート等によって影響された映像信号の場合に見られるような、水平同期信号の立ち上がりが歪んだり、映像区間がペデスタルレベルより低いレベルに食い込んだ映像信号を与えた場合、検出レベルVsがペデスタル寄りだと、歪の部分を同期信号と見なして本来とは異なるタイミングの同期分離出力となってしまうことがある。このような歪は映像区間の信号レベルに依ることが多く、ある特定のタイミングなどで発生したりするので、水平PLLが乱されて画曲がりとなって現れてしまう。
放送電波の歪のある信号への耐性を持たせるためにはVsがシンクチップ寄りになるようにR1、R2の比を決定しなければならない。
【0005】
【発明が解決しようとする課題】
上述のごとく、従来の同期分離回路では、弱電界時に見られるように同期信号レベルが小さくかつノイズが多い場合や、伝送系歪、ゴースト、混信、オフセットビート等によって同期信号の立ち上がりが歪んだり映像区間がペデスタルレベルより低いレベルに食い込んだような場合に、本来とは異なるタイミングの同期分離を行い映像信号を乱す虞があった。
【0006】
本発明はこの点を解決して、比較的簡単な方法によって、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路の実現を課題とする。
【0007】
【課題を解決するための手段】
上記課題を達成するため、本発明は、テレビジョン受信装置に用いられ、映像信号のペデスタルレベルを得るサンプルホールド回路と、映像信号内に含まれる同期信号のピークレベルを得るピークホールド回路と、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との間を分圧してこの間の任意の電圧を出力する分圧回路と、この分圧回路の出力電圧を映像信号と比較する比較回路を具備し、この比較回路出力によって同期信号を検出する同期分離回路において、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との電圧差に応じて、前記分圧回路の出力電圧を所望の値だけ変動させる分圧電圧変動回路を具備することを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明にかかる同期分離回路を添付図面を参照にして詳細に説明する。図1は、本発明の同期分離回路の一実施の形態の回路図である。図1中、1はクランプ回路、2は増幅器、3はサンプルホールド回路、4はピークホールド回路、5は第1の比較器、6は積分器、7は第2の比較器であり、ブロックAは電圧−電流変換回路、ブロックBはR1、R2からなる分圧回路、ブロックCは垂直同期分離部である。図2は、この回路に与えられる映像信号の例を示している。図3はこの回路各部の信号波形を表す。
【0009】
また、図4はこの回路でのペデスタルレベルに対する出力電流の関係を示す図であり、図5はこの回路でのペデスタルレベルに対する検出レベルの関係を示す図である。
さらに、図6は、弱電界における映像信号や、歪や映像のペデスタル以下への食い込みを持つような映像信号といった問題のある信号と、同期信号の振幅との関連付けをあらわし、また、それらの信号からより安定した同期分離出力を得ることが出来る最適な検出レベルの範囲を示したグラフである。
【0010】
図1に沿って本発明の同期分離回路の水平同期分離動作について説明する。
映像信号は、容量C1を介してクランプ回路1に与えられる。クランプ回路1は映像信号のシンクチップを図3−▲1▼のようにある電圧にクランプする。そのクランプ電圧は次の段の増幅器2のセンターバイアスに等しい。クランプされた映像信号は逆極性の増幅器2に与えられ、図3−▲2▼のようにシンクチップがピークのレベルになる。
【0011】
増幅器2で反転増幅された映像信号はピークホールド回路4およぴサンプルホールド回路3に与えられる。映像信号は逆極性だから、図3−▲3▼のようにピークホールド回路3でシンクチップのレベルに相当するVphが得られる。
また、サンプルホールド回路3では入力映像信号のペデスタル部分に同期した図3−▲4▼に示すようなタイミングのパルスでサンプルホールドされるから、図3−▲3▼に示すようにサンプルホールド回路3でペデスタルレベルに相当するVshを得ることができる。
【0012】
ブロックAが無い場合の、検出レベルVsはブロックBの分圧器にあるR1、R2の比で決まる。これより、便宜的にVphを0[%]、Vshを100[%]とした時、Vsを%で表すならば、
Vs´={R1/(R1+R2)}×100[%] 式(1)
となる。この値は、Vph、Vshの値に依らずR1、R2の比で決まる固定値となる(図3−▲3▼)。
【0013】
次に、ブロックAの電圧−電流変換器の動作について述べる。
Q1、Q2、R3からなる差動増幅器が電圧を電流に変換する回路である。変換された電流はP1、R5、P2、R6からなるカレントミラー回路によってN倍の大きさで折り返され、Isとして出力される。R4と電流源I1とで構成する回路は、VphからI1・R4だけ電圧降下させた閾値電圧V1を作るレベルシフト回路である。V1はQ1のベースに与えられ、Q2にはVshが与えられる。
【0014】
図4に示すように、もしVshがV1以上の電圧であった場合、電流I2はすべてQ2を流れ、Q1はカットオフした状態となる。よって、出力電流Is=0となる。図4で横軸を左に辿って、もし、VshがV1よりも低くなると、I2の一部がQ1を流れるようになる。その電流値はV1とVshの差電圧で決まり、
Is´=(V1−Vsh)/R3 式(2)
と表すことが出来る。この場合、出力電流Isが発生することになる。Vshが更に下がり、
Vsh<V1−R3・I2
になるとI2のすべてがQ1を流れ、Isは最大値となる。そしてIsはそれ以上は大きくはならない。
【0015】
以上述べたように、出力電流IsはVshが閾値電圧V1を下回って始めて発生する。それは、水平同期信号があるレベルよりも大きくなるとIsが発生するということである。そして、更にVshが下がりVsh<V1−R3・I2になるとIsは一定を保つようになる(図4)。
【0016】
次に、ブロックAからの出力電流IsをブロックBに与えた時の動作について説明する。IsをR1・R2に流入させると、Vsが上昇するので、見かけ上R1とR2の比を変えたようになる。VsをIs、Vph、Vsh、R1、R2で表すと次のようになる。
【0017】
図5のようにVphを0%、Vshを100%としてVsを表すならば次のようになる。
Is=0のばあいは、式(4)のR1/(R1+R2)だけが残り、ブロックAが無い場合の式(1)で示した固定の値ということになる。VshがVph−I1・R4より低くなるとIsが発生し、
(R1・R2/(R1+R2))・(1/(Vph−Vsh))・Is
の項が大きくなってくるのでVsは0%に近づいてくる。Vshが更に下がり
Vsh<V1−R3・I2になるとIsは固定値となる。Isが固定になってもなおVshが下がりつづけると、1/(Vph−Vsh)の項が小さくなって行くから、逆に
(R1・R2/(R1+R2))・(1/(Vph−Vsh))・Isの項が小さくなり、Vsは再び大きくなって固定値のR1/(R1+R2)に近づくようになる(図5)。
図5のカーブ特性は、R1、R2、R3、R4、R5、R6、I1、I2の値を変えることで変化させることができる。
【0018】
次に図6について述べる。図6は、弱電界における映像信号や、歪や映像のペデスタル以下への食い込みを持つような映像信号といった問題のある信号と、同期信号の振幅との関連付けをあらわし、また、それらの信号からより安定した同期分離出力を得ることが出来る最適な検出レベルの範囲を示したグラフである。
縦軸は検出レベルを表し、ペデスタルレベルVshを100%、シンクチップレベルVphを0%とする。横軸はVp−Vshで、水平同期信号の振幅を表す。
【0019】
図7に示した従来用いていた同期分離回路を備えたテレビジョンシステムに、
弱電界信号に見立てたS/N=−20dBの映像信号を与えた時、弱電界特有の横揺れが許容できる程度になるような検出レベルの範囲を示したのが、点線のグラフである。水平同期信号の振幅を小さくすると検出レベルの上限が下がり下限は上がって、50%〜60%くらいの狭い幅しか許容できなくなる。
一方、水平同期信号の振幅を大きくすると、検出レベルの上限は上がり、下限は下がり、全体として許容できる範囲が広がる。このグラフから、同期信号の振幅の小さい弱電界における映像信号の同期分離を行う場合は、検出レベルをペデスタルレベルとシンクチップレベルのほぼ中間に設定することで、良好な画を得られることが分かる。
【0020】
電波状況の悪い、ある特定の地域で受信した映像信号の水平同期信号の振幅と、最適な検出レベルの範囲を示したのが図6の▲1▼、▲2▼の縦線である。この2つの信号は同期信号の振幅はあるが映像信号がペデスタルより低いレベルに食い込んでいる。これらでは検出レベルを低く、シンクチップ寄りにすることで、良好な画を得ることができる。
この図6の特性に適した効果は、図5のカーブ特性でR1/(R1+R2)を50〜60%に、曲線の最低値を図6の▲1▼、▲2▼附近で30〜40%になるように設定することによって実現することが可能である。
【0021】
以上、本実施の形態の水平同期信号の分離動作について説明した。
一方、垂直同期信号に対しては、図1に示したように水平同期分離出力を積分器6で積分した後、比較器7で検出を行って垂直同期分離を行っている。したがって、水平同期分離が弱電界の影響や、伝送系歪、ゴースト、混信、オフセットビート等によって乱されると、垂直同期信号の分離も正しく行われなくなる虞がある。
本実施の形態では、以上にのべたように水平同期信号の分離が改善されるので、それにともなって垂直同期信号の分離も改善される。したがって、画面に縦揺れや横揺れが発生するのを防止でき、安定した良好な画面を得ることができる。
【0022】
【発明の効果】
以上説明したように本発明の請求項1の発明は、テレビジョン受信装置に用いられ、映像信号のペデスタルレベルを得るサンプルホールド回路と、映像信号内に含まれる同期信号のピークレベルを得るピークホールド回路と、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との間を分圧してこの間の任意の電圧を出力する分圧回路と、この分圧回路の出力電圧を映像信号と比較する比較回路を具備し、この比較回路出力によって同期信号を検出する同期分離回路において、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差に応じて、分圧回路の出力電圧を所望の値だけ変動させる分圧電圧変動回路を具備することを特徴とする。
これにより、従来の同期分離回路に比較的簡単な回路を追加するだけで、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路を実現することができる。
【0023】
本発明の請求項2の発明は、分圧電圧変動回路はサンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差が小さい時は分圧回路の出力電圧を電圧差の50〜60%のサンプルホールド回路の出力電圧よりに、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差が大きくなると電圧差の30〜40%程度のピークホールド回路の出力電圧よりにすることを特徴とする。
これにより、同期分離回路を条件に合わせて最適に設計することができ、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路を簡単に実現することができる。
【図面の簡単な説明】
【図1】本発明の同期分離回路の一実施の形態の回路図。
【図2】同期分離回路に与えられる映像信号の例を示す波形図。
【図3】図1に示す実施の形態の回路各部の信号波形図。
【図4】図1に示す実施の形態でのペデスタルレベルに対する出力電流を示す図。
【図5】図1に示す実施の形態でのペデスタルレベルに対する検出レベルを示す図。
【図6】問題のある信号に対して安定した同期分離出力を得ることができる同期信号の検出レベル範囲を示す図。
【図7】従来の同期分離回路の回路ブロック図。
【符号の説明】
1…クランプ回路、2…増幅器、3…サンプルホールド回路、4…ピークホールド回路、5、7…比較器、6…積分器、A…電圧−電流変換回路、B…分圧回路、C…垂直同期分離部。
【発明の属する技術分野】
本発明は、テレビジョン受信装置の同期分離回路に関し、特に弱電界や伝送系歪み、ゴースト、混信、オフセットビート等に強い同期分離回路に関する。
【0002】
【従来の技術】
図7を用いて、従来の同期分離回路の構成を説明する。
シンクチップクランプ1で入力映像信号の同期信号の先端(シンクチップ)をクランプする。クランプされた映像信号は増幅器2に与えられ、ここで同期信号のレベルも増幅される。
増幅された映像信号はサンプルホールド回路3に与えられ、ここでペデスタルレベルが得られる。増幅された映像信号はまた、ピークホールド回路4に与えられ、シンクチップレベルが得られる。さらに抵抗R1、R2によって、ペデスタルレベルとシンクチップレベルとの間のレベルを得て、これを検出レベルVsとする。
増幅した映像信号と検出レベルVsとを比較器5で比較し、これによって水平同期信号を分離する。さらに比較器5の出力を積分器6に与え、この積分器6の出力を比較器7で所定の検出レベルと比較することで、垂直同期信号が分離される。検出レベルVsは抵抗R1、R2の比で決まる。R1=R2の場合、Vsはペデスタルレベルとシンクチップレベルのちょうど中間の値を取る。増幅器2が反転出力で、映像信号出力がシンクチップレベル>ペデスタルレベルであるならば、R1>R2の場合はVsはシンクチップ寄りとなり、R1<R2の場合はVsはペデスタルレベル寄りとなる。
【0003】
ところで、図7の同期分離回路に、図2−▲1▼のような弱電界時に見られる同期信号レベルが小さく、かつノイズを多く含んだ映像信号を与えた場合には、検出レベルVsが極端にペデスタル寄りだったりシンクチップ寄りだったりすると、ノイズを水平同期信号と見なして、同期分離出力が不規則な櫛状になってしまう。そのような場合、水平PLLは常に不規則な棒状の同期分離出力によって乱されてしまい、横揺れの多い画面となってしまう。同様に、垂直同期信号も水平同期信号程ではないものの乱れて、画面に縦揺れを発生する原因になる。したがって、弱電界でのノイズ耐性を持たせるためには、検出レベルVsがペデスタルレベルとシンクチップの中間付近になるようにR1、R2の比を決定しなければならない。
【0004】
図2−▲2▼のように、伝送系歪、ゴースト、混信、オフセットビート等によって影響された映像信号の場合に見られるような、水平同期信号の立ち上がりが歪んだり、映像区間がペデスタルレベルより低いレベルに食い込んだ映像信号を与えた場合、検出レベルVsがペデスタル寄りだと、歪の部分を同期信号と見なして本来とは異なるタイミングの同期分離出力となってしまうことがある。このような歪は映像区間の信号レベルに依ることが多く、ある特定のタイミングなどで発生したりするので、水平PLLが乱されて画曲がりとなって現れてしまう。
放送電波の歪のある信号への耐性を持たせるためにはVsがシンクチップ寄りになるようにR1、R2の比を決定しなければならない。
【0005】
【発明が解決しようとする課題】
上述のごとく、従来の同期分離回路では、弱電界時に見られるように同期信号レベルが小さくかつノイズが多い場合や、伝送系歪、ゴースト、混信、オフセットビート等によって同期信号の立ち上がりが歪んだり映像区間がペデスタルレベルより低いレベルに食い込んだような場合に、本来とは異なるタイミングの同期分離を行い映像信号を乱す虞があった。
【0006】
本発明はこの点を解決して、比較的簡単な方法によって、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路の実現を課題とする。
【0007】
【課題を解決するための手段】
上記課題を達成するため、本発明は、テレビジョン受信装置に用いられ、映像信号のペデスタルレベルを得るサンプルホールド回路と、映像信号内に含まれる同期信号のピークレベルを得るピークホールド回路と、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との間を分圧してこの間の任意の電圧を出力する分圧回路と、この分圧回路の出力電圧を映像信号と比較する比較回路を具備し、この比較回路出力によって同期信号を検出する同期分離回路において、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との電圧差に応じて、前記分圧回路の出力電圧を所望の値だけ変動させる分圧電圧変動回路を具備することを特徴とする。
【0008】
【発明の実施の形態】
以下、本発明にかかる同期分離回路を添付図面を参照にして詳細に説明する。図1は、本発明の同期分離回路の一実施の形態の回路図である。図1中、1はクランプ回路、2は増幅器、3はサンプルホールド回路、4はピークホールド回路、5は第1の比較器、6は積分器、7は第2の比較器であり、ブロックAは電圧−電流変換回路、ブロックBはR1、R2からなる分圧回路、ブロックCは垂直同期分離部である。図2は、この回路に与えられる映像信号の例を示している。図3はこの回路各部の信号波形を表す。
【0009】
また、図4はこの回路でのペデスタルレベルに対する出力電流の関係を示す図であり、図5はこの回路でのペデスタルレベルに対する検出レベルの関係を示す図である。
さらに、図6は、弱電界における映像信号や、歪や映像のペデスタル以下への食い込みを持つような映像信号といった問題のある信号と、同期信号の振幅との関連付けをあらわし、また、それらの信号からより安定した同期分離出力を得ることが出来る最適な検出レベルの範囲を示したグラフである。
【0010】
図1に沿って本発明の同期分離回路の水平同期分離動作について説明する。
映像信号は、容量C1を介してクランプ回路1に与えられる。クランプ回路1は映像信号のシンクチップを図3−▲1▼のようにある電圧にクランプする。そのクランプ電圧は次の段の増幅器2のセンターバイアスに等しい。クランプされた映像信号は逆極性の増幅器2に与えられ、図3−▲2▼のようにシンクチップがピークのレベルになる。
【0011】
増幅器2で反転増幅された映像信号はピークホールド回路4およぴサンプルホールド回路3に与えられる。映像信号は逆極性だから、図3−▲3▼のようにピークホールド回路3でシンクチップのレベルに相当するVphが得られる。
また、サンプルホールド回路3では入力映像信号のペデスタル部分に同期した図3−▲4▼に示すようなタイミングのパルスでサンプルホールドされるから、図3−▲3▼に示すようにサンプルホールド回路3でペデスタルレベルに相当するVshを得ることができる。
【0012】
ブロックAが無い場合の、検出レベルVsはブロックBの分圧器にあるR1、R2の比で決まる。これより、便宜的にVphを0[%]、Vshを100[%]とした時、Vsを%で表すならば、
Vs´={R1/(R1+R2)}×100[%] 式(1)
となる。この値は、Vph、Vshの値に依らずR1、R2の比で決まる固定値となる(図3−▲3▼)。
【0013】
次に、ブロックAの電圧−電流変換器の動作について述べる。
Q1、Q2、R3からなる差動増幅器が電圧を電流に変換する回路である。変換された電流はP1、R5、P2、R6からなるカレントミラー回路によってN倍の大きさで折り返され、Isとして出力される。R4と電流源I1とで構成する回路は、VphからI1・R4だけ電圧降下させた閾値電圧V1を作るレベルシフト回路である。V1はQ1のベースに与えられ、Q2にはVshが与えられる。
【0014】
図4に示すように、もしVshがV1以上の電圧であった場合、電流I2はすべてQ2を流れ、Q1はカットオフした状態となる。よって、出力電流Is=0となる。図4で横軸を左に辿って、もし、VshがV1よりも低くなると、I2の一部がQ1を流れるようになる。その電流値はV1とVshの差電圧で決まり、
Is´=(V1−Vsh)/R3 式(2)
と表すことが出来る。この場合、出力電流Isが発生することになる。Vshが更に下がり、
Vsh<V1−R3・I2
になるとI2のすべてがQ1を流れ、Isは最大値となる。そしてIsはそれ以上は大きくはならない。
【0015】
以上述べたように、出力電流IsはVshが閾値電圧V1を下回って始めて発生する。それは、水平同期信号があるレベルよりも大きくなるとIsが発生するということである。そして、更にVshが下がりVsh<V1−R3・I2になるとIsは一定を保つようになる(図4)。
【0016】
次に、ブロックAからの出力電流IsをブロックBに与えた時の動作について説明する。IsをR1・R2に流入させると、Vsが上昇するので、見かけ上R1とR2の比を変えたようになる。VsをIs、Vph、Vsh、R1、R2で表すと次のようになる。
【0017】
図5のようにVphを0%、Vshを100%としてVsを表すならば次のようになる。
Is=0のばあいは、式(4)のR1/(R1+R2)だけが残り、ブロックAが無い場合の式(1)で示した固定の値ということになる。VshがVph−I1・R4より低くなるとIsが発生し、
(R1・R2/(R1+R2))・(1/(Vph−Vsh))・Is
の項が大きくなってくるのでVsは0%に近づいてくる。Vshが更に下がり
Vsh<V1−R3・I2になるとIsは固定値となる。Isが固定になってもなおVshが下がりつづけると、1/(Vph−Vsh)の項が小さくなって行くから、逆に
(R1・R2/(R1+R2))・(1/(Vph−Vsh))・Isの項が小さくなり、Vsは再び大きくなって固定値のR1/(R1+R2)に近づくようになる(図5)。
図5のカーブ特性は、R1、R2、R3、R4、R5、R6、I1、I2の値を変えることで変化させることができる。
【0018】
次に図6について述べる。図6は、弱電界における映像信号や、歪や映像のペデスタル以下への食い込みを持つような映像信号といった問題のある信号と、同期信号の振幅との関連付けをあらわし、また、それらの信号からより安定した同期分離出力を得ることが出来る最適な検出レベルの範囲を示したグラフである。
縦軸は検出レベルを表し、ペデスタルレベルVshを100%、シンクチップレベルVphを0%とする。横軸はVp−Vshで、水平同期信号の振幅を表す。
【0019】
図7に示した従来用いていた同期分離回路を備えたテレビジョンシステムに、
弱電界信号に見立てたS/N=−20dBの映像信号を与えた時、弱電界特有の横揺れが許容できる程度になるような検出レベルの範囲を示したのが、点線のグラフである。水平同期信号の振幅を小さくすると検出レベルの上限が下がり下限は上がって、50%〜60%くらいの狭い幅しか許容できなくなる。
一方、水平同期信号の振幅を大きくすると、検出レベルの上限は上がり、下限は下がり、全体として許容できる範囲が広がる。このグラフから、同期信号の振幅の小さい弱電界における映像信号の同期分離を行う場合は、検出レベルをペデスタルレベルとシンクチップレベルのほぼ中間に設定することで、良好な画を得られることが分かる。
【0020】
電波状況の悪い、ある特定の地域で受信した映像信号の水平同期信号の振幅と、最適な検出レベルの範囲を示したのが図6の▲1▼、▲2▼の縦線である。この2つの信号は同期信号の振幅はあるが映像信号がペデスタルより低いレベルに食い込んでいる。これらでは検出レベルを低く、シンクチップ寄りにすることで、良好な画を得ることができる。
この図6の特性に適した効果は、図5のカーブ特性でR1/(R1+R2)を50〜60%に、曲線の最低値を図6の▲1▼、▲2▼附近で30〜40%になるように設定することによって実現することが可能である。
【0021】
以上、本実施の形態の水平同期信号の分離動作について説明した。
一方、垂直同期信号に対しては、図1に示したように水平同期分離出力を積分器6で積分した後、比較器7で検出を行って垂直同期分離を行っている。したがって、水平同期分離が弱電界の影響や、伝送系歪、ゴースト、混信、オフセットビート等によって乱されると、垂直同期信号の分離も正しく行われなくなる虞がある。
本実施の形態では、以上にのべたように水平同期信号の分離が改善されるので、それにともなって垂直同期信号の分離も改善される。したがって、画面に縦揺れや横揺れが発生するのを防止でき、安定した良好な画面を得ることができる。
【0022】
【発明の効果】
以上説明したように本発明の請求項1の発明は、テレビジョン受信装置に用いられ、映像信号のペデスタルレベルを得るサンプルホールド回路と、映像信号内に含まれる同期信号のピークレベルを得るピークホールド回路と、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との間を分圧してこの間の任意の電圧を出力する分圧回路と、この分圧回路の出力電圧を映像信号と比較する比較回路を具備し、この比較回路出力によって同期信号を検出する同期分離回路において、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差に応じて、分圧回路の出力電圧を所望の値だけ変動させる分圧電圧変動回路を具備することを特徴とする。
これにより、従来の同期分離回路に比較的簡単な回路を追加するだけで、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路を実現することができる。
【0023】
本発明の請求項2の発明は、分圧電圧変動回路はサンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差が小さい時は分圧回路の出力電圧を電圧差の50〜60%のサンプルホールド回路の出力電圧よりに、サンプルホールド回路の出力電圧とピークホールド回路の出力電圧との電圧差が大きくなると電圧差の30〜40%程度のピークホールド回路の出力電圧よりにすることを特徴とする。
これにより、同期分離回路を条件に合わせて最適に設計することができ、弱電界にも、伝送系歪、ゴースト、混信、オフセットビート等にも強い同期分離回路を簡単に実現することができる。
【図面の簡単な説明】
【図1】本発明の同期分離回路の一実施の形態の回路図。
【図2】同期分離回路に与えられる映像信号の例を示す波形図。
【図3】図1に示す実施の形態の回路各部の信号波形図。
【図4】図1に示す実施の形態でのペデスタルレベルに対する出力電流を示す図。
【図5】図1に示す実施の形態でのペデスタルレベルに対する検出レベルを示す図。
【図6】問題のある信号に対して安定した同期分離出力を得ることができる同期信号の検出レベル範囲を示す図。
【図7】従来の同期分離回路の回路ブロック図。
【符号の説明】
1…クランプ回路、2…増幅器、3…サンプルホールド回路、4…ピークホールド回路、5、7…比較器、6…積分器、A…電圧−電流変換回路、B…分圧回路、C…垂直同期分離部。
Claims (2)
- テレビジョン受信装置に用いられ、映像信号のペデスタルレベルを得るサンプルホールド回路と、映像信号内に含まれる同期信号のピークレベルを得るピークホールド回路と、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との間を分圧してこの間の任意の電圧を出力する分圧回路と、この分圧回路の出力電圧を映像信号と比較する比較回路を具備し、この比較回路出力によって同期信号を検出する同期分離回路において、
前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との電圧差に応じて、前記分圧回路の出力電圧を所望の値だけ変動させる分圧電圧変動回路を具備することを特徴とする同期分離回路。 - 前記同期信号は水平同期信号であり、前記分圧電圧変動回路は前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との電圧差が小さい時は前記分圧回路の出力電圧を前記電圧差の50〜60%の前記サンプルホールド回路の出力電圧よりに、前記サンプルホールド回路の出力電圧と前記ピークホールド回路の出力電圧との電圧差が大きくなると前記電圧差の30〜40%程度の前記ピークホールド回路の出力電圧よりにすることを特徴とする請求項1に記載の同期分離回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32459798A JP3948140B2 (ja) | 1998-11-16 | 1998-11-16 | 同期分離回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP32459798A JP3948140B2 (ja) | 1998-11-16 | 1998-11-16 | 同期分離回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000152027A JP2000152027A (ja) | 2000-05-30 |
JP3948140B2 true JP3948140B2 (ja) | 2007-07-25 |
Family
ID=18167605
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP32459798A Expired - Fee Related JP3948140B2 (ja) | 1998-11-16 | 1998-11-16 | 同期分離回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3948140B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006203473A (ja) * | 2005-01-19 | 2006-08-03 | Nec Electronics Corp | 同期検出回路 |
-
1998
- 1998-11-16 JP JP32459798A patent/JP3948140B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000152027A (ja) | 2000-05-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4667235A (en) | Teletext decoder | |
US20060061686A1 (en) | Alternative video sync detector | |
US5576770A (en) | Adaptive synchronizing signal separator | |
JPH03117995A (ja) | 色信号輪郭補正装置 | |
JP3948140B2 (ja) | 同期分離回路 | |
JPH0479481A (ja) | 映像信号平均輝度レベル検出装置 | |
JP4699205B2 (ja) | 信号処理回路 | |
JPS6250032B2 (ja) | ||
KR100432352B1 (ko) | 수직동기신호 분리회로 및 이를 보유하는 표시장치 | |
EP0059379B1 (en) | Noise detecting circuit and television receiver employing the same | |
JP4179869B2 (ja) | Am検波装置 | |
JPH0646283A (ja) | 同期分離器 | |
EP0614320B1 (en) | Television receiver and television signal determination circuit | |
JP3889563B2 (ja) | 映像信号処理回路 | |
JP3281771B2 (ja) | A/d変換回路 | |
JP3357769B2 (ja) | 映像信号処理回路 | |
JPS6244757B2 (ja) | ||
JP3263571B2 (ja) | 映像信号処理回路 | |
JP3412337B2 (ja) | クランプパルス発生回路およびマルチスキャンディスプレイ | |
JP3403095B2 (ja) | クランプ回路 | |
JPH07162707A (ja) | 同期分離回路 | |
JPS5922488A (ja) | 自動利得制御回路 | |
JPH06177761A (ja) | 映像信号a/d変換回路 | |
JPH04280182A (ja) | テレビジョン信号自動判別装置 | |
JP2006128895A (ja) | 同期分離回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20050404 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050727 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070327 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070409 |
|
LAPS | Cancellation because of no payment of annual fees |