JP3942504B2 - Msk復調回路 - Google Patents
Msk復調回路 Download PDFInfo
- Publication number
- JP3942504B2 JP3942504B2 JP2002201643A JP2002201643A JP3942504B2 JP 3942504 B2 JP3942504 B2 JP 3942504B2 JP 2002201643 A JP2002201643 A JP 2002201643A JP 2002201643 A JP2002201643 A JP 2002201643A JP 3942504 B2 JP3942504 B2 JP 3942504B2
- Authority
- JP
- Japan
- Prior art keywords
- msk
- range
- reference phase
- signal
- phase signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【0001】
【発明の属する技術分野】
本発明は、FSK(Frequency Shift Keying)信号を復調するFSK復調回路、特に変調指数が0.5である位相連続されたMSK(Minimum Shift Keying)信号を復調するMSK復調回路に関する。
【0002】
【従来の技術】
従来、一般にMSK復調回路には、同期検波方式と遅延検波方式が知られている。
【0003】
同期検波方式の原理は、伝送されたMSK変調信号から再生した搬送波に基づき、基準となる位相信号を抽出することで得られたベースバンド信号のタイミングによってMSK変調信号から元の信号を復調するものである。
【0004】
また、遅延検波方式の原理は、伝送されたMSK変調信号の1タイムスロット前の信号を基準となる位相信号とすることで得られたベースバンド信号のタイミングによってMSK変調信号から元の信号を復調するものである。
【0005】
同期検波や遅延検波いずれの方式に於いても、伝送されたMSK変調信号から基準となる位相信号を抽出するので復調するための基準位相信号は、伝送されたMSK変調信号の伝送シンボルレートに同期していることになる。
【0006】
また、同期検波方式に於いては、ベースバンド信号が伝送されたMSK変調信号の伝送シンボルレートfsに同期している正常同期状態とfs/2の周波数で同期状態に陥ってしまう擬似同期状態が存在することが知られており、この状態では正常な復調データが得られないことから同期検波のダイナミックレンジを狭くすることで擬似同期状態を回避していた。このことは本質的に大きな周波数変動には同期が追従しない、同期の維持が困難であることを意味している。
【0007】
特開平1−18339号公報の従来技術では、擬似同期状態を信号電力と雑音電力の比が最大になることによって検出し、同期検波されたベースバンド信号の周波数を制御できるとしている。
【0008】
【発明が解決しようとする課題】
しかしながら、特開平1−18339号公報の技術では、擬似同期状態の検出を信号電力と雑音電力の比で演算した最大電圧値で、同期検波されたベースバンド信号の周波数を電圧制御発振器(Voltage Controlled Oscillator:VCO)で連続的に周波数制御しており、共にアナログ回路にて実現するためのもので実施回路は高価であり、また集積回路化による回路の無調整化や小型化には不向きであった。
【0009】
本発明は、前記の問題点を解消するためになされたものであって、擬似同期状態の検出と回避をディジタル回路によって実現し、誤動作の生じない集積回路化による回路の無調整化や小型化に適したMSK復調回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明では、MSK受信信号のプラス或はマイナス側振幅時間が基準位相信号によって定められた1周期内に占める振幅時間割合が正常同期状態では0,50,100[%]のいずれかをとるのに対して、擬似同期状態では常に50[%]となる点に着目して、上記の目的を達成するために次の構成を有する。
【0011】
本発明の要旨は、MSK受信信号を復調するMSK復調回路に於いて、第1の時間を1周期とする基準位相信号を発生する基準位相信号発生手段と、基準位相信号の第1の時間のタイミング期間内に占めるMSK受信信号のプラス側振幅時間またはマイナス側振幅時間である片側振幅時間割合を算出する演算手段と、片側振幅時間割合が上限許容値と下限許容値からなる第1の範囲と比較して片側振幅時間割合が第1の範囲内の場合には第1パラメータと判定し、それ以外は第2パラメータと判定する判定手段と、判定手段によって得られた連続3回の判定結果が第1パラメータのみである場合には、MSK受信信号と基準位相信号が疑似同期状態にあると判断する制御手段と、を設けることにある。
【0012】
上記したように擬似同期状態では常に50[%]となるので、制御手段は判定手段によって得られた少なくとも連続3回の判定結果が、片側振幅時間割合が50[%]を含む所定範囲である第1パラメータのみであれば、MSK受信信号と基準位相信号が疑似同期状態にあると判断できる。
【0013】
また、制御手段がさらに連続3回中の2回目の片側振幅時間割合が第1の範囲中の第1の範囲より狭い第2の範囲内にもない場合には、MSK受信信号と基準位相信号が疑似同期状態にあると判断することで、判定エラーを防止できる。
【0014】
また、制御手段は、疑似同期状態の場合には基準位相信号の1周期T時間を1周期T/2時間に変更することで、簡単に正常同期状態に修正できる。
【0015】
また、第2の範囲は、50%を含まない範囲であることで、確実に判定エラーを防止できる。
【0016】
また、第2の範囲は、上限許容値又は下限許容値の近傍の範囲であることで、判定エラーを有効に防止しつつ擬似同期状態を検出でき、かつ、正常同期状態をも正確に判断できる。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
本実施の形態では、MSK受信信号のプラス或はマイナス側振幅時間が基準位相信号によって定められた1周期内に占める振幅時間割合が正常同期状態と擬似同期状態で相違する点を見出し、係る点に着目して擬似同期状態を検出するものである。
【0018】
すなわち、図3に示すようにMSK受信信号S1と基準位相信号S2が正常同期状態にある場合には、割合Trが0,50,100[%]のいずれかをとるのに対して、図4に示すように擬似同期状態にある場合には、割合Trが常に50[%]となり、該割合Trを判定パラメータとして擬似同期状態を検出し、正常同期状態に修正するものである。
【0019】
図1は、本発明の実施の形態を示すブロック図であり、MSK復調装置のうち本発明に係わる部分のみを示している。
【0020】
本実施の形態に係るMSK復調装置は、各々ディジタル回路によって構成する基準位相信号発生回路1、演算回路2、判定回路3、演算制御MPU4を有している。
【0021】
MSK復調装置が受信するMSK受信信号S1は、ディジタル信号によって表されるシンボルをMSK変調によって得られた信号であり、例えば、図3に示すように各シンボルを論理レベル「0」、「1」のバイナリー信号で表す場合、論理レベル「0」の信号を周波数fの1周期(T[sec])で表し、論理レベル「1」の信号を周波数f/2の半周期(T[sec])で表すような変調が行われている。
【0022】
基準位相信号発生回路1(図1)は、1周期がT[sec]の基準位相信号S2aと1周期がT/2[sec]の基準位相信号S2bの2つの基準位相信号S2を生成できる(図3〜5)。
【0023】
演算回路2は、同時並行して存在するMSK受信信号S1と基準位相信号S2aに関して、基準位相信号S2aによって定められる1周期T[sec]のタイミング期間(時機と時間)内にMSK受信信号S1のマイナス側振幅時間ntの占める割合であるマイナス側占有割合Tr(図3〜5)を算出する。前記マイナス側占有割合Trは、(nt/T)×100[%]で求められる。
【0024】
判定回路3は、演算回路2で算出されたマイナス側占有割合Trと所定の許容範囲A(上限許容値HTr〜下限許容値LTr間)の比較を行い、判定パラメータD1を決定する判定回路である。
【0025】
本実施の形態では、判定回路3で用いる前記上限許容値HTrは75%とし、前記下限許容値LTrは25%とし、判定結果(パラメータ)D1は25%<Tr<75%を満たす場合にはD1=「0」とし、それ以外の場合(25%≧Tr、75%≦Tr)にはD1=「1」としている。尚、本実施形態では、上限許容値HTrは75%とし、前記下限許容値LTrは25%としたがそれに限定するものではない。
【0026】
演算制御MPU4は、演算制御MPU(Micro Processor Unit)であり、判定回路3で判定された連続する3シンボルの判定パラメータD1のパターンが所定パターン「000」と合致するか否かを行う第1の判定を行う。すなわち、判定結果「0」が連続した場合には、マイナス側占有割合Trが50[%]近傍で連続することとなり、擬似同期状態にある可能性がある。
【0027】
しかしながら、正常同期状態にも係わらず受信S/N等の悪化により前記割合Trが許容範囲Aの範囲を若干超えて判定エラーが生じる場合がある。係る判定エラーを防止するため、演算制御MPU4はさらに連続する3シンボルの2回目の前記割合Trが、ノイズ等の影響を受けた特定範囲SA内にあるか否かの第2の判定を行う。
【0028】
すなわち、前記第1の判定の結果、判定パラメータD1=「000」の場合に、演算制御MPU4は更に該パターン中の2番目「0」の前記割合Trが許容範囲A中の特定範囲SA内の値であるか否かを判定する第2の判定を行う制御回路である。
【0029】
前記特定範囲SAは、許容範囲A内のノイズ等の影響を受けるであると思われる範囲で、上限許容値HTrと下限許容値LTrの近傍の所定範囲である。本実施の形態では、下限許容値LTrの近傍の下限特定範囲LSAを25[%]<LSA<(25+α)[%](αは17%を基本値とする概ね25%を超えない値)とし、上限許容値HTrの近傍の上限特定範囲HSAを(75−β)%<HSA<75%(βは17%を基本値とする概ね25%を超えない値)としている。
【0030】
また、演算制御MPU4は、前記第2の判定で前記割合Trが前記特定範囲SA内にない場合には擬似同期状態(MSK変調信号の伝送シンボルレートfに同期している正常同期状態とf/2の周波数での同期状態)と判断して、基準位相信号発生回路1に対し1周期がT/2[sec]の基準位相信号S2bを出力するように制御信号C1を出力する。
【0031】
尚、演算制御MPU4は、上記第1,第2の判定結果が上記以外の場合には正常同期状態と判断して、基準位相信号発生回路1の基準位相信号S2を基準位相信号S2aに維持する。前記正常同期状態の場合には、判定パラメータD1がMKS復調データと判断する。
【0032】
以下、MSK復調装置の動作を、図2のフローチャートを参照しつつ、説明する。
【0033】
ステップa1で、演算制御MPU4が基準位相信号発生回路1の基準位相信号S2を1周期がT[sec]の基準位相信号S2aに設定する。
【0034】
ステップa2では、基準位相信号S2が基準位相信号S2aの時、演算制御MPU4が判定回路3で決定された判定パラメータD1が連続した「000」パターンであるか否か第1の判定を行う。
【0035】
判定パラメータD1が連続した「000」パターンに一致した場合(YES)、ステップa3で、演算制御MPU4が該パターン中の2回目「0」の前記割合Trが特定範囲SA内、すなわち下限特定範囲LSA又は上限特定範囲HSA内であるか否かの第2の判定を行う。
【0036】
第2の判定結果、特定範囲SA内でない場合(NO)は、ステップa4で演算制御MPU4が基準位相信号発生回路1の発生する基準位相信号S2を1周期がT/2[sec]の基準位相信号S2bに設定する。
【0037】
以下、図3〜5を参照しながら本実施形態の制御方法による作用効果を説明する。
【0038】
図3に示すように、論理レベル「010…」のビット同期フレーム受信時に於いて、入力されたMSK受信信号S1の位相とMSK受信回路の基準位相信号S2aが同期状態であるとき、演算回路2によって得られたMSK受信信号S1のマイナス側振幅時間の割合Trは、50%、100%、50%、…であるから、判定回路3によって得られた連続した3回の判定パラメータD1は「010…」となり、演算制御MPU4は基準位相信号発生回路1の発生する基準位相信号S2aを変更させない。
【0039】
図4に示すように、入力されたMSK受信信号S1の位相とMSK受信回路の基準位相信号S2が疑似同期状態であるとき、演算回路2によって得られたMSK受信信号S1のマイナス側振幅時間の割合Trは、50%、50%、50%、…であるから、判定回路3によって得られた連続した3回の判定値は「000…」が得られる。
【0040】
さらに2回目の割合Trが50%であり、前記特定範囲SA内にはないので、演算制御MPU4の制御信号C1に基づいて基準位相信号発生回路1が基準位相信号S2bを演算回路2に出力することで(図5)、疑似同期状態に陥っている場合だけを同期状態に修正することが出来る。
【0041】
なお、上述した発明の実施の形態に於いては入力したMSK受信信号S1のマイナス側振幅時間からマイナス側占有割合Trを算出する方法を用いているが、入力したMSK受信信号S1のプラス側振幅時間からプラス側占有割合Trを算出する手法であっても構わない。
【0042】
また、本実施の形態では、回路規模を最も小さくするために判定回路3での判定パラメータD1は25%<Tr<75%で判断した。その大小関係の符号(<、≦)は任意に設定できるが、大小関係の符号の一方が等号付き不等号の場合には、等号を処理する部分が付加されるので、回路規模が大きくなる。従って、回路規模を小さくする観点からは、25%<Tr<75%か25%≦Tr≦75%が望ましく、25%≦Tr<75%か25%<Tr≦75%としてもよい。
【0043】
【発明の効果】
以上説明した通り、本発明の要旨によれば、ディジタル回路によってMSK復調装置の疑似同期状態を判定・回避することができるので、集積回路化による回路の無調整化や小型化が図れる。また連続した3回の第1パラメータのパターンサーチで制御ができるのでファームウェアが非常に簡単である。
【図面の簡単な説明】
【図1】本発明の実施の形態を示したブロック図である。
【図2】本発明の実施の形態を説明するためのフローチャートである。
【図3】本発明の実施形態に係る正常同期状態を説明するためのタイミングチャートである。
【図4】擬似同期状態を説明するためのタイミングチャートである。
【図5】本発明の実施の形態を説明するためのタイミングチャートである。
【符号の説明】
S1 MSK受信信号
1 基準位相信号発生回路
S2、S2a、S2b 基準位相信号
2 演算回路
Tr マイナス側占有割合
3 判定回路
D1 判定パラメータ
4 演算制御MPU
C1 制御信号
【発明の属する技術分野】
本発明は、FSK(Frequency Shift Keying)信号を復調するFSK復調回路、特に変調指数が0.5である位相連続されたMSK(Minimum Shift Keying)信号を復調するMSK復調回路に関する。
【0002】
【従来の技術】
従来、一般にMSK復調回路には、同期検波方式と遅延検波方式が知られている。
【0003】
同期検波方式の原理は、伝送されたMSK変調信号から再生した搬送波に基づき、基準となる位相信号を抽出することで得られたベースバンド信号のタイミングによってMSK変調信号から元の信号を復調するものである。
【0004】
また、遅延検波方式の原理は、伝送されたMSK変調信号の1タイムスロット前の信号を基準となる位相信号とすることで得られたベースバンド信号のタイミングによってMSK変調信号から元の信号を復調するものである。
【0005】
同期検波や遅延検波いずれの方式に於いても、伝送されたMSK変調信号から基準となる位相信号を抽出するので復調するための基準位相信号は、伝送されたMSK変調信号の伝送シンボルレートに同期していることになる。
【0006】
また、同期検波方式に於いては、ベースバンド信号が伝送されたMSK変調信号の伝送シンボルレートfsに同期している正常同期状態とfs/2の周波数で同期状態に陥ってしまう擬似同期状態が存在することが知られており、この状態では正常な復調データが得られないことから同期検波のダイナミックレンジを狭くすることで擬似同期状態を回避していた。このことは本質的に大きな周波数変動には同期が追従しない、同期の維持が困難であることを意味している。
【0007】
特開平1−18339号公報の従来技術では、擬似同期状態を信号電力と雑音電力の比が最大になることによって検出し、同期検波されたベースバンド信号の周波数を制御できるとしている。
【0008】
【発明が解決しようとする課題】
しかしながら、特開平1−18339号公報の技術では、擬似同期状態の検出を信号電力と雑音電力の比で演算した最大電圧値で、同期検波されたベースバンド信号の周波数を電圧制御発振器(Voltage Controlled Oscillator:VCO)で連続的に周波数制御しており、共にアナログ回路にて実現するためのもので実施回路は高価であり、また集積回路化による回路の無調整化や小型化には不向きであった。
【0009】
本発明は、前記の問題点を解消するためになされたものであって、擬似同期状態の検出と回避をディジタル回路によって実現し、誤動作の生じない集積回路化による回路の無調整化や小型化に適したMSK復調回路を提供することを目的とする。
【0010】
【課題を解決するための手段】
本発明では、MSK受信信号のプラス或はマイナス側振幅時間が基準位相信号によって定められた1周期内に占める振幅時間割合が正常同期状態では0,50,100[%]のいずれかをとるのに対して、擬似同期状態では常に50[%]となる点に着目して、上記の目的を達成するために次の構成を有する。
【0011】
本発明の要旨は、MSK受信信号を復調するMSK復調回路に於いて、第1の時間を1周期とする基準位相信号を発生する基準位相信号発生手段と、基準位相信号の第1の時間のタイミング期間内に占めるMSK受信信号のプラス側振幅時間またはマイナス側振幅時間である片側振幅時間割合を算出する演算手段と、片側振幅時間割合が上限許容値と下限許容値からなる第1の範囲と比較して片側振幅時間割合が第1の範囲内の場合には第1パラメータと判定し、それ以外は第2パラメータと判定する判定手段と、判定手段によって得られた連続3回の判定結果が第1パラメータのみである場合には、MSK受信信号と基準位相信号が疑似同期状態にあると判断する制御手段と、を設けることにある。
【0012】
上記したように擬似同期状態では常に50[%]となるので、制御手段は判定手段によって得られた少なくとも連続3回の判定結果が、片側振幅時間割合が50[%]を含む所定範囲である第1パラメータのみであれば、MSK受信信号と基準位相信号が疑似同期状態にあると判断できる。
【0013】
また、制御手段がさらに連続3回中の2回目の片側振幅時間割合が第1の範囲中の第1の範囲より狭い第2の範囲内にもない場合には、MSK受信信号と基準位相信号が疑似同期状態にあると判断することで、判定エラーを防止できる。
【0014】
また、制御手段は、疑似同期状態の場合には基準位相信号の1周期T時間を1周期T/2時間に変更することで、簡単に正常同期状態に修正できる。
【0015】
また、第2の範囲は、50%を含まない範囲であることで、確実に判定エラーを防止できる。
【0016】
また、第2の範囲は、上限許容値又は下限許容値の近傍の範囲であることで、判定エラーを有効に防止しつつ擬似同期状態を検出でき、かつ、正常同期状態をも正確に判断できる。
【0017】
【発明の実施の形態】
以下、図面を参照して本発明の実施形態を詳細に説明する。
本実施の形態では、MSK受信信号のプラス或はマイナス側振幅時間が基準位相信号によって定められた1周期内に占める振幅時間割合が正常同期状態と擬似同期状態で相違する点を見出し、係る点に着目して擬似同期状態を検出するものである。
【0018】
すなわち、図3に示すようにMSK受信信号S1と基準位相信号S2が正常同期状態にある場合には、割合Trが0,50,100[%]のいずれかをとるのに対して、図4に示すように擬似同期状態にある場合には、割合Trが常に50[%]となり、該割合Trを判定パラメータとして擬似同期状態を検出し、正常同期状態に修正するものである。
【0019】
図1は、本発明の実施の形態を示すブロック図であり、MSK復調装置のうち本発明に係わる部分のみを示している。
【0020】
本実施の形態に係るMSK復調装置は、各々ディジタル回路によって構成する基準位相信号発生回路1、演算回路2、判定回路3、演算制御MPU4を有している。
【0021】
MSK復調装置が受信するMSK受信信号S1は、ディジタル信号によって表されるシンボルをMSK変調によって得られた信号であり、例えば、図3に示すように各シンボルを論理レベル「0」、「1」のバイナリー信号で表す場合、論理レベル「0」の信号を周波数fの1周期(T[sec])で表し、論理レベル「1」の信号を周波数f/2の半周期(T[sec])で表すような変調が行われている。
【0022】
基準位相信号発生回路1(図1)は、1周期がT[sec]の基準位相信号S2aと1周期がT/2[sec]の基準位相信号S2bの2つの基準位相信号S2を生成できる(図3〜5)。
【0023】
演算回路2は、同時並行して存在するMSK受信信号S1と基準位相信号S2aに関して、基準位相信号S2aによって定められる1周期T[sec]のタイミング期間(時機と時間)内にMSK受信信号S1のマイナス側振幅時間ntの占める割合であるマイナス側占有割合Tr(図3〜5)を算出する。前記マイナス側占有割合Trは、(nt/T)×100[%]で求められる。
【0024】
判定回路3は、演算回路2で算出されたマイナス側占有割合Trと所定の許容範囲A(上限許容値HTr〜下限許容値LTr間)の比較を行い、判定パラメータD1を決定する判定回路である。
【0025】
本実施の形態では、判定回路3で用いる前記上限許容値HTrは75%とし、前記下限許容値LTrは25%とし、判定結果(パラメータ)D1は25%<Tr<75%を満たす場合にはD1=「0」とし、それ以外の場合(25%≧Tr、75%≦Tr)にはD1=「1」としている。尚、本実施形態では、上限許容値HTrは75%とし、前記下限許容値LTrは25%としたがそれに限定するものではない。
【0026】
演算制御MPU4は、演算制御MPU(Micro Processor Unit)であり、判定回路3で判定された連続する3シンボルの判定パラメータD1のパターンが所定パターン「000」と合致するか否かを行う第1の判定を行う。すなわち、判定結果「0」が連続した場合には、マイナス側占有割合Trが50[%]近傍で連続することとなり、擬似同期状態にある可能性がある。
【0027】
しかしながら、正常同期状態にも係わらず受信S/N等の悪化により前記割合Trが許容範囲Aの範囲を若干超えて判定エラーが生じる場合がある。係る判定エラーを防止するため、演算制御MPU4はさらに連続する3シンボルの2回目の前記割合Trが、ノイズ等の影響を受けた特定範囲SA内にあるか否かの第2の判定を行う。
【0028】
すなわち、前記第1の判定の結果、判定パラメータD1=「000」の場合に、演算制御MPU4は更に該パターン中の2番目「0」の前記割合Trが許容範囲A中の特定範囲SA内の値であるか否かを判定する第2の判定を行う制御回路である。
【0029】
前記特定範囲SAは、許容範囲A内のノイズ等の影響を受けるであると思われる範囲で、上限許容値HTrと下限許容値LTrの近傍の所定範囲である。本実施の形態では、下限許容値LTrの近傍の下限特定範囲LSAを25[%]<LSA<(25+α)[%](αは17%を基本値とする概ね25%を超えない値)とし、上限許容値HTrの近傍の上限特定範囲HSAを(75−β)%<HSA<75%(βは17%を基本値とする概ね25%を超えない値)としている。
【0030】
また、演算制御MPU4は、前記第2の判定で前記割合Trが前記特定範囲SA内にない場合には擬似同期状態(MSK変調信号の伝送シンボルレートfに同期している正常同期状態とf/2の周波数での同期状態)と判断して、基準位相信号発生回路1に対し1周期がT/2[sec]の基準位相信号S2bを出力するように制御信号C1を出力する。
【0031】
尚、演算制御MPU4は、上記第1,第2の判定結果が上記以外の場合には正常同期状態と判断して、基準位相信号発生回路1の基準位相信号S2を基準位相信号S2aに維持する。前記正常同期状態の場合には、判定パラメータD1がMKS復調データと判断する。
【0032】
以下、MSK復調装置の動作を、図2のフローチャートを参照しつつ、説明する。
【0033】
ステップa1で、演算制御MPU4が基準位相信号発生回路1の基準位相信号S2を1周期がT[sec]の基準位相信号S2aに設定する。
【0034】
ステップa2では、基準位相信号S2が基準位相信号S2aの時、演算制御MPU4が判定回路3で決定された判定パラメータD1が連続した「000」パターンであるか否か第1の判定を行う。
【0035】
判定パラメータD1が連続した「000」パターンに一致した場合(YES)、ステップa3で、演算制御MPU4が該パターン中の2回目「0」の前記割合Trが特定範囲SA内、すなわち下限特定範囲LSA又は上限特定範囲HSA内であるか否かの第2の判定を行う。
【0036】
第2の判定結果、特定範囲SA内でない場合(NO)は、ステップa4で演算制御MPU4が基準位相信号発生回路1の発生する基準位相信号S2を1周期がT/2[sec]の基準位相信号S2bに設定する。
【0037】
以下、図3〜5を参照しながら本実施形態の制御方法による作用効果を説明する。
【0038】
図3に示すように、論理レベル「010…」のビット同期フレーム受信時に於いて、入力されたMSK受信信号S1の位相とMSK受信回路の基準位相信号S2aが同期状態であるとき、演算回路2によって得られたMSK受信信号S1のマイナス側振幅時間の割合Trは、50%、100%、50%、…であるから、判定回路3によって得られた連続した3回の判定パラメータD1は「010…」となり、演算制御MPU4は基準位相信号発生回路1の発生する基準位相信号S2aを変更させない。
【0039】
図4に示すように、入力されたMSK受信信号S1の位相とMSK受信回路の基準位相信号S2が疑似同期状態であるとき、演算回路2によって得られたMSK受信信号S1のマイナス側振幅時間の割合Trは、50%、50%、50%、…であるから、判定回路3によって得られた連続した3回の判定値は「000…」が得られる。
【0040】
さらに2回目の割合Trが50%であり、前記特定範囲SA内にはないので、演算制御MPU4の制御信号C1に基づいて基準位相信号発生回路1が基準位相信号S2bを演算回路2に出力することで(図5)、疑似同期状態に陥っている場合だけを同期状態に修正することが出来る。
【0041】
なお、上述した発明の実施の形態に於いては入力したMSK受信信号S1のマイナス側振幅時間からマイナス側占有割合Trを算出する方法を用いているが、入力したMSK受信信号S1のプラス側振幅時間からプラス側占有割合Trを算出する手法であっても構わない。
【0042】
また、本実施の形態では、回路規模を最も小さくするために判定回路3での判定パラメータD1は25%<Tr<75%で判断した。その大小関係の符号(<、≦)は任意に設定できるが、大小関係の符号の一方が等号付き不等号の場合には、等号を処理する部分が付加されるので、回路規模が大きくなる。従って、回路規模を小さくする観点からは、25%<Tr<75%か25%≦Tr≦75%が望ましく、25%≦Tr<75%か25%<Tr≦75%としてもよい。
【0043】
【発明の効果】
以上説明した通り、本発明の要旨によれば、ディジタル回路によってMSK復調装置の疑似同期状態を判定・回避することができるので、集積回路化による回路の無調整化や小型化が図れる。また連続した3回の第1パラメータのパターンサーチで制御ができるのでファームウェアが非常に簡単である。
【図面の簡単な説明】
【図1】本発明の実施の形態を示したブロック図である。
【図2】本発明の実施の形態を説明するためのフローチャートである。
【図3】本発明の実施形態に係る正常同期状態を説明するためのタイミングチャートである。
【図4】擬似同期状態を説明するためのタイミングチャートである。
【図5】本発明の実施の形態を説明するためのタイミングチャートである。
【符号の説明】
S1 MSK受信信号
1 基準位相信号発生回路
S2、S2a、S2b 基準位相信号
2 演算回路
Tr マイナス側占有割合
3 判定回路
D1 判定パラメータ
4 演算制御MPU
C1 制御信号
Claims (5)
- MSK受信信号を復調するMSK復調回路に於いて、
第1の時間を1周期とする基準位相信号を発生する基準位相信号発生手段と、
前記基準位相信号の第1の時間内に占める前記MSK受信信号のプラス側振幅時間またはマイナス側振幅時間である片側振幅時間割合を算出する演算手段と、
前記片側振幅時間割合が、上限許容値と下限許容値からなる第1の範囲と比較し、前記片側振幅時間割合が前記第1の範囲内の場合には第1パラメータと判定し、それ以外は第2パラメータと判定する判定手段と、
前記判定手段によって得られた連続3回の判定結果が第1パラメータのみである場合には、前記MSK受信信号と前記基準位相信号が疑似同期状態にあると判断する制御手段と、を有することを特徴とするMSK復調回路。 - 前記制御手段は、前記判定手段によって得られた連続3回の判定結果が第1パラメータのみであり、且つ、該連続3回中の2回目の片側振幅時間割合が前記第1の範囲中の該第1の範囲より狭い第2の範囲内にもない場合には、前記MSK受信信号と前記基準位相信号が疑似同期状態にあると判断することを特徴とする請求項1に記載のMSK復調回路。
- 前記制御手段は、前記疑似同期状態の場合には、前記基準位相信号の1周期T時間を1周期T/2時間に変更することを特徴とする請求項1又は2に記載のMSK復調回路。
- 前記第2の範囲は、50%を含まない範囲であることを特徴とする請求項2又3に記載のMSK復調回路。
- 前記第2の範囲は、前記上限許容値又は前記下限許容値の近傍の範囲であることを特徴とする請求項2乃至4に記載のMSK復調回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201643A JP3942504B2 (ja) | 2002-07-10 | 2002-07-10 | Msk復調回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002201643A JP3942504B2 (ja) | 2002-07-10 | 2002-07-10 | Msk復調回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004048279A JP2004048279A (ja) | 2004-02-12 |
JP3942504B2 true JP3942504B2 (ja) | 2007-07-11 |
Family
ID=31708120
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002201643A Expired - Fee Related JP3942504B2 (ja) | 2002-07-10 | 2002-07-10 | Msk復調回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3942504B2 (ja) |
-
2002
- 2002-07-10 JP JP2002201643A patent/JP3942504B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2004048279A (ja) | 2004-02-12 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950024572A (ko) | 텔레비젼 신호에 실려있는 이진 위상 이동 변조의 "전치-프레임-콤" 및 "전치-라인-콤" 부분-응답 필터링 | |
US7046743B2 (en) | Demodulator for demodulating digital modulated signals | |
JPH11177640A (ja) | 周波数シフトキーイング方式による復調器 | |
JP3942504B2 (ja) | Msk復調回路 | |
JP3335933B2 (ja) | Ofdm復調装置 | |
EP1052819B1 (en) | Digital demodulator | |
JP2010081585A (ja) | Ofdm信号受信装置および受信方法 | |
JP3773388B2 (ja) | クロック信号再生回路およびクロック信号再生方法 | |
JP4930490B2 (ja) | シンボル同期方法及びデジタル復調装置 | |
US6639951B1 (en) | Digital demodulator | |
JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
JP3985644B2 (ja) | 多値qam復調方法および装置 | |
JP2912246B2 (ja) | 復調システム | |
JP2000174744A (ja) | フレーム同期回路 | |
JPH05153179A (ja) | シンボル同期回路 | |
JP3926945B2 (ja) | キャリア再生回路及びキャリア再生方法 | |
JPH0818614A (ja) | 同期用符号検出回路 | |
KR100374984B1 (ko) | 시디엠에이 이동통신 시스템에서 비용장 오류 정정 장치 | |
JP3688260B2 (ja) | Ofdm信号復調装置の搬送波周波数同期方法および搬送波周波数同期回路 | |
JP3394276B2 (ja) | Afc回路 | |
JP4159580B2 (ja) | シンボルクロック再生回路 | |
JP4411110B2 (ja) | キャリア再生回路 | |
JP4434429B2 (ja) | シンボル識別タイミング生成器およびそれを用いた受信装置、通信装置 | |
JP3826530B2 (ja) | ビット同期回路 | |
JP4066108B2 (ja) | 情報処理装置および方法、並びに提供媒体 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050525 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070326 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070403 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |