JP3926881B2 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JP3926881B2
JP3926881B2 JP8113997A JP8113997A JP3926881B2 JP 3926881 B2 JP3926881 B2 JP 3926881B2 JP 8113997 A JP8113997 A JP 8113997A JP 8113997 A JP8113997 A JP 8113997A JP 3926881 B2 JP3926881 B2 JP 3926881B2
Authority
JP
Japan
Prior art keywords
region
insulating film
drain
source
interlayer insulating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP8113997A
Other languages
English (en)
Other versions
JPH10274785A (ja
Inventor
卓 平岩
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP8113997A priority Critical patent/JP3926881B2/ja
Publication of JPH10274785A publication Critical patent/JPH10274785A/ja
Application granted granted Critical
Publication of JP3926881B2 publication Critical patent/JP3926881B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Liquid Crystal (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置やその他の表示装置に関する。
【0002】
【従来の技術】
近年、コンピュータ等の各種事務機、計測機器に用いられる表示装置として、従来用いられて来たCRTに代わり、液晶ディスプレイや、EL(電子発光)ディスプレイ、あるいはプラズマディスプレイ等の軽量かつ薄型の表示装置に対しての需要が高まっている。中でも液晶ディスプレイは低消費電力や低コストの観点から特に重要視されているものである。
【0003】
この種の、従来の薄膜トランジスタの製造方法の典型として、多結晶シリコン薄膜トランジスタの製造方法を例にとって図1の製造工程図を参照して簡単に説明する。まず、光透過性の基板として、通常はガラス基板(1)を用いる。このガラス基板の上面に絶縁保護膜(2)を成膜し、さらにその上面にCVD法などの方法によりアモルファスシリコン膜を成膜し、これをレ−ザ−アニ−ルなどの方法により多結晶シリコン膜(3)を成膜した後、パタ−ニングして活性層を形成する。次にこの活性層を含むガラス基板の上面に、ゲ−ト絶縁膜(4)及び、ゲ−ト電極(5)を形成する。さらに、この上からイオンド−ピングなどの手法により、活性層にソース領域(6)及びドレイン領域(7)を発現させる。さらにその上面にCVD法などの方法により層間絶縁膜(8)を形成した後、通常のフォトリソグラフィ−及びエッチング技術を用いて、絶縁層にコンタクトホ−ルを開ける。しかる後、適当な金属、例えばアルミニウムを蒸着した後、フォトリソグラフィ−及びエッチング技術により、ソ−ス電極(9)、液晶表示装置を例にとるとドレイン電極として、ITOに代表される透明画素電極(11)を形成し、図1に示すような、構造の薄膜トランジスタを得ている。さらに、カラー表示を得るためには各透明画素電極の位置に対応してカラーフィルタを配置する。
【0004】
【発明が解決しようとする課題】
しかしながら、この従来構造では各画素電極間にソース線が存在する事により、開口率に関して大きな負の要因となっている。
【0005】
一般に高精細もしくは高品位の表示画像を実現するためには、画素数を増やせば良い。例えば対角2.4インチの表示面積を持つ液晶表示装置においてはおよそ640×480個の画素数を持つが、高精細カラー表示等に対応するためには更に微細な画素サイズが要求される。この要求を実現するためには各配線間隔及び配線幅を狭めれば良い。
【0006】
しかしながら、配線幅を狭めるにはおのずと限界が存在し、その幅で配線間隔を狭めたとしても開口率の低下を招くだけであり、課題の解決にはつながらない。
【0007】
そこで本発明は上述の諸課題の解決を目指し、その目的は薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置やその他の表示装置の更なる高開口率化を図ることが出来る構造を提供することにある。
【0008】
この目的を達成するため、本発明の液晶表示装置は、基板上に複数個の薄膜トランジスタを持つ液晶表示装置において、第1ソース領域及び第1ドレイン領域を含み、パターニングされた第1半導体薄膜と、第1ゲート絶縁膜と、第1ゲート線と、第1層間絶縁膜と、該第1層間絶縁膜及び前記第1ゲート絶縁膜の前記第1ソース領域と重なる領域に形成されたコンタクトホールを介して前記第1ソース領域に接続される第1ソース電極と、第1絶縁保護膜と、がこの順で積層されてなる第1薄膜トランジスタと、前記第1絶縁保護膜の上に、第2ソース領域及び第2ドレイン領域を含み、パターニングされた第2半導体薄膜と、第2ゲート絶縁膜と、第2ゲート線と、第2層間絶縁膜と、該第2層間絶縁膜及び前記第2ゲート絶縁膜の前記第2ソース領域と重なる領域に形成されたコンタクトホールを介して前記第2ソース領域に接続される第2ソース電極と、第2絶縁保護膜と、がこの順で積層されてなる第2薄膜トランジスタと、前記第2絶縁保護膜の上に、第3ソース領域及び第3ドレイン領域を含み、パターニングされた第3半導体薄膜と、第3ゲート絶縁膜と、第3ゲート線と、第3層間絶縁膜と、該第3層間絶縁膜及び前記第3ゲート絶縁膜の前記第3ソース領域と重なる領域に形成されたコンタクトホールを介して前記第3ソース領域に接続される第3ソース電極と、第3絶縁保護膜と、がこの順で積層されてなる第3薄膜トランジスタと、が配設され、前記第3層間絶縁膜上には、前記第1ドレイン領域に接続される第1ドレイン電極と、前記第2ドレイン領域に接続される第2ドレイン電極と、前記第3ドレイン領域に接続される第3ドレイン電極とが配設されており、前記第1ドレイン電極は、前記第1ドレイン領域と重なる領域に形成された第1コンタクトホールを介して前記第1ドレイン領域に接続され、前記第2ドレイン電極は、前記第2ドレイン領域と重なる領域に形成された第2コンタクトホールを介して前記第2ドレイン領域に接続され、前記第3ドレイン電極は、前記第3ドレイン領域と重なる領域に形成された第3コンタクトホールを介して前記第3ドレイン領域に接続され、前記第1、第2及び第3絶縁保護膜と、前記第1、第2及び第3層間絶縁膜は、珪素含有高分子液体から形成され、前記第1、第2及び第3ソース線が各層とも重なっていることを特徴とする。
また、本発明の液晶表示装置は、前記液晶表示装置において、前記第1、第2及び第3ゲート線が各層とも重なっている事を特徴とする。
【0009】
【作用】
そこで、本願の発明者は、画素領域におけるソース配線の占有する面積を可能な限り最小に保つことが、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置やその他の表示装置の更なる高開口率化を図ることが出来るものであるという観点からこの発明を完成したものである。
【0010】
上述したこの発明の構成によれば、基板表面に対し垂直方向から見た場合、ソース線が各層とも重なっていることにより、積層数をnとすれば、基板表面に対し垂直方向から見た場合、ソース線の見かけの占有面積は1/nとすることができる。
【0011】
また、絶縁膜としてポリシラザンに代表される珪素含有高分子液体を用いることにより、より平坦な各層を得ることが可能となり、画素電極上の液晶層の配向の乱れをより少なくでき、画素面積をより有効に活用できる。
【0012】
以上の結果、画素領域におけるソース配線の占有する面積を可能な限り最小に保つことが、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置やその他の表示装置の更なる高開口率化を図ることが可能である。
【0013】
【発明の実施の形態】
以下、図面を参照してこの発明の実施例について説明をする。なお、各図面はこの発明が理解出来得る程度に、各構成部分の形状、寸法、及び配置関係を概略的に示してあるにすぎない。
【0014】
図2はこの発明の実施例として、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置の断面図である。画素アレイは以下の工程により得られた。
【0015】
絶縁性を有する光透過性基板として、通常はガラス基板(1)を用いる。このガラス基板の上面全面に例えば二酸化硅素による絶縁保護膜(2)を成膜する。この膜厚は絶縁保護膜としての目的が達成出来る厚みであればいくらであっても差し支えないが、2000オングストローム程度が最も好ましい。
【0016】
さらにその上面に半導体膜(3)を成膜した後、パタ−ニングして活性層を形成する。この膜厚は活性層としての目的が達成出来る厚みであればいくらであっても差し支えないが、1000オングストローム程度が最も好ましい。
【0017】
次にこの活性層を含むガラス基板の上面にゲ−ト絶縁膜(4)及び、ゲ−ト線(5)を形成する。ゲート絶縁膜の膜厚は絶縁膜としての目的が達成出来る厚みであればいくらであっても差し支えないが、1200オングストローム程度が最も好ましい。また、ゲート線の厚みは7000オングストローム程度が最も好ましい。
【0018】
さらに、この上からイオンド−ピングなどの手法により、活性層にソース領域(6)及びドレイン領域(7)を発現させる。さらに、この上面に層間絶縁膜(8)として二酸化硅素を成膜し、通常のフォトリソグラフィ−及びエッチング技術を用いて、層間絶縁膜(8)及びゲ−ト絶縁膜(4)のソース領域に第一のコンタクトホ−ルを開口する。
【0019】
なお、第一のコンタクトホ−ルを開口する手段としては湿式エッチングと反応性イオンエッチングの2種類の方法のうち、どちらの方法に依るものであっても差しつかえない。
【0020】
エッチング条件は、湿式エッチングにはフッ化水素/フッ化アンモニウム/酢酸系のエッチング液を使用した。エッチング条件はエッチング後の段差形状や、エッチング速度の兼ね合いにより、液温は40℃、エッチング時間は300秒間が最も好ましい。
【0021】
また、反応性イオンエッチングにはトリフロロメタンをエッチングガスとして用いた。エッチングは、エッチングガスの流量、反応室内の真空度、電極に印加する高周波放電などの諸条件によりその結果が異なるが、エッチング後の段差形状や、エッチング速度および選択比の兼ね合いにより、20mtorrの真空度において行い、この時エッチングガスとしてトリフロロメタンを流量200sccmで反応室内に導き、電極には13.56MHzの高周波放電を1.5kwのパワーで300秒間印加する条件が最も好ましい。なお、この時の二酸化硅素と非単結晶シリコンとのエッチング選択比はおよそ25であった。さらに、エッチング速度は約800オングストローム/分であった。
【0022】
次に、コンタクトホ−ルを埋めるべく、ソース線材として導電性金属材料、もしくは導電性有機化合物を成膜する。ここで用いられる導電性金属材料、もしくは導電性有機化合物については、一般のフォトリソグラフィ−及びエッチング技術を用いて所望のパタ−ンの形成が可能な材料であり、且つソ−ス電極として代表的に用いられるアルミニウム系のエッチング条件に耐え得る性質を兼備することが必要である。これら条件を満たす材料としては、金属材料としては、アルミニウム、銅、チタン、タンタル、金、銀、ジルコニウムの他、各種金属、貴金属類、及びそれらの合金が挙げられる。また、有機化合物としては、ポリアセチレン、ポリパラフェニレンビニレン、ポリパラフェニレンスルフィドが挙げられ、導電性を付与する為にいずれもケミカルド−ピング処理を施したものを使用する。
【0023】
しかる後、ソース電極として適当な金属、例えばアルミニウムを蒸着した後、通常のフォトリソグラフィ−及びエッチング技術により、ソ−ス線(9)を形成する。ソース電極の膜厚については、その目的が達成出来る厚みであればいくらであっても差し支えないが、8000オングストローム程度が最も好ましい。
【0024】
続いてその上面に絶縁保護膜(10)として二酸化硅素を成膜する。この膜厚は絶縁保護膜としての目的が達成出来る厚みであればいくらであっても差し支えないが、5000オングストローム程度が最も好ましい。
【0025】
また、種々の絶縁膜としてポリシラザンに代表される珪素含有高分子液体から形成されるものを用いることにより、より平坦な各層を得ることが可能となり、画素電極上の液晶層の配向の乱れをより少なくでき、画素面積をより有効に活用できる。
【0026】
この後、この上面に必要とされる積層数に応じて構成(3)から(10)までを1層のユニットとして、ユニットの積層を行なう。実施例においては3層構造とした。
【0027】
積層後、通常のフォトリソグラフィ−及びエッチング技術を用いて、絶縁保護膜(10)、層間絶縁膜(8)及びゲ−ト絶縁膜(4)のドレイン領域に第二のコンタクトホ−ルを開口する。
【0028】
なお、第二のコンタクトホ−ルを開口する手段としては湿式エッチングと反応性イオンエッチングの2種類の方法のうち、どちらの方法に依るものであっても差しつかえない。
【0029】
エッチング条件は、湿式エッチングにはフッ化水素/フッ化アンモニウム/酢酸系のエッチング液を使用した。エッチング条件はエッチング後の段差形状や、エッチング速度の兼ね合いにより、液温は40℃が最も好ましい。
【0030】
また、反応性イオンエッチングにはトリフロロメタンをエッチングガスとして用いた。エッチングは、エッチングガスの流量、反応室内の真空度、電極に印加する高周波放電などの諸条件によりその結果が異なるが、エッチング後の段差形状や、エッチング速度および選択比の兼ね合いにより、20mtorrの真空度において行い、この時エッチングガスとしてトリフロロメタンを流量200sccmで反応室内に導き、電極には13.56MHzの高周波放電を1.5kwのパワーで印加する条件が最も好ましい。なお、この時の二酸化硅素と非単結晶シリコンとのエッチング選択比はおよそ25であった。さらに、エッチング速度は約800オングストローム/分であった。
【0031】
さらにその上面からドレイン電極として適当な金属、例えば酸化インジウム錫を蒸着した後、通常のフォトリソグラフィ−及びエッチング技術により、ドレイン電極(11)を形成する。ドレイン電極の膜厚については、その目的が達成出来る厚みであればいくらであっても差し支えないが、1600オングストローム程度が最も好ましい。さらに、カラー表示を得るためには各透明画素電極の位置に対応してカラーフィルタを配置する。
【0032】
上記の工程により、図2に示すような構造体の、この発明の薄膜トランジスタを得ることが出来る。
【0033】
図3は図2に示すような構造体の表示画素部を基板表面に対し垂直方向から示したものである。
【0034】
また、ゲ−ト線(5)は基板表面に対し垂直方向から見た場合、必ずしも各層とも重なっている必要はなく、一例として図4に示す構造のように各層のゲート線(5)を基板表面に対し垂直方向から見た場合、適切にずらせて配置する事により全構成の厚みをより軽減させることができる。
【0035】
さらに、ゲート線(5)に対してドレイン電極(11)の引き出し方向は必ずしも各層とも同一方向である必要もなく、一例として図5に示す構造のようであっても何ら問題はない。
【0036】
上述したこの発明の実施例は、単なる好適例にすぎず、従ってこの発明は、上述した実施例のみに限定されるものではなく、多くの変形及び変更を行うことが出来る。例えば、ゲ−ト線(5)としてタンタル系を用いたが、それ以外の金属であってもよい。また、活性層を非単結晶もしくは多結晶シリコン層で形成すること以外の上述した材料、形状、数値的、その他諸条件は好適例にすぎないため、これになんら限定されるものではない。
【0037】
【発明の効果】
上述した説明からもわかるように、この発明による表示装置の構成によれば、基板表面に対し垂直方向から見た場合、ソース線が各層とも重なっていることにより、積層数をnとすれば、基板表面に対し垂直方向から見た場合、ソース線の見かけの占有面積は1/nとすることができる。
【0038】
また、絶縁膜としてポリシラザンに代表される珪素含有高分子液体を用いることにより、より平坦な各層を得ることが可能となり、画素電極上の液晶層の配向の乱れをより少なくでき、画素面積をより有効に活用できる。
【0039】
以上の結果、画素領域におけるソース配線の占有する面積を可能な限り最小に保つことが、薄膜トランジスタを用いたアクティブマトリクス型の液晶表示装置やその他の表示装置の更なる高開口率化を図ることが可能である。
【図面の簡単な説明】
【図1】従来の薄膜トランジスタの製造工程とその構造図。
【図2】本発明の実施例における表示装置の断面構造図。
【図3】本発明の実施例における表示装置の基板表面に対し垂直方向からの表示画素部の構造図。
【図4】本発明の実施例における表示装置の基板表面に対し垂直方向からの表示画素部の構造の一例図。
【図5】本発明の実施例における表示装置の基板表面に対し垂直方向からの表示画素部の構造の一例図。

Claims (2)

  1. 基板上に複数個の薄膜トランジスタを持つ液晶表示装置において、
    第1ソース領域及び第1ドレイン領域を含み、パターニングされた第1半導体薄膜と、第1ゲート絶縁膜と、第1ゲート線と、第1層間絶縁膜と、該第1層間絶縁膜及び前記第1ゲート絶縁膜の前記第1ソース領域と重なる領域に形成されたコンタクトホールを介して前記第1ソース領域に接続される第1ソース電極と、第1絶縁保護膜と、がこの順で積層されてなる第1薄膜トランジスタと、
    前記第1絶縁保護膜の上に、第2ソース領域及び第2ドレイン領域を含み、パターニングされた第2半導体薄膜と、第2ゲート絶縁膜と、第2ゲート線と、第2層間絶縁膜と、該第2層間絶縁膜及び前記第2ゲート絶縁膜の前記第2ソース領域と重なる領域に形成されたコンタクトホールを介して前記第2ソース領域に接続される第2ソース電極と、第2絶縁保護膜と、がこの順で積層されてなる第2薄膜トランジスタと、
    前記第2絶縁保護膜の上に、第3ソース領域及び第3ドレイン領域を含み、パターニングされた第3半導体薄膜と、第3ゲート絶縁膜と、第3ゲート線と、第3層間絶縁膜と、該第3層間絶縁膜及び前記第3ゲート絶縁膜の前記第3ソース領域と重なる領域に形成されたコンタクトホールを介して前記第3ソース領域に接続される第3ソース電極と、第3絶縁保護膜と、がこの順で積層されてなる第3薄膜トランジスタと、が配設され、
    前記第3層間絶縁膜上には、前記第1ドレイン領域に接続される第1ドレイン電極と、前記第2ドレイン領域に接続される第2ドレイン電極と、前記第3ドレイン領域に接続される第3ドレイン電極とが配設されており、
    前記第1ドレイン電極は、前記第1ドレイン領域と重なる領域に形成された第1コンタクトホールを介して前記第1ドレイン領域に接続され、
    前記第2ドレイン電極は、前記第2ドレイン領域と重なる領域に形成された第2コンタクトホールを介して前記第2ドレイン領域に接続され、
    前記第3ドレイン電極は、前記第3ドレイン領域と重なる領域に形成された第3コンタクトホールを介して前記第3ドレイン領域に接続され、
    前記第1、第2及び第3絶縁保護膜と、前記第1、第2及び第3層間絶縁膜は、珪素含有高分子液体から形成され、
    前記第1、第2及び第3ソース線が各層とも重なっていることを特徴とする液晶表示装置。
  2. 前記液晶表示装置において、前記第1、第2及び第3ゲート線が各層とも重なっている事を特徴とする請求項1に記載の液晶表示装置。
JP8113997A 1997-03-31 1997-03-31 液晶表示装置 Expired - Fee Related JP3926881B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8113997A JP3926881B2 (ja) 1997-03-31 1997-03-31 液晶表示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8113997A JP3926881B2 (ja) 1997-03-31 1997-03-31 液晶表示装置

Publications (2)

Publication Number Publication Date
JPH10274785A JPH10274785A (ja) 1998-10-13
JP3926881B2 true JP3926881B2 (ja) 2007-06-06

Family

ID=13738079

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8113997A Expired - Fee Related JP3926881B2 (ja) 1997-03-31 1997-03-31 液晶表示装置

Country Status (1)

Country Link
JP (1) JP3926881B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5532797B2 (ja) * 2009-09-29 2014-06-25 セイコーエプソン株式会社 電気光学装置及び電子機器

Also Published As

Publication number Publication date
JPH10274785A (ja) 1998-10-13

Similar Documents

Publication Publication Date Title
TWI396885B (zh) 線路結構,製造線路之方法,薄膜電晶體基板,以及製造薄膜電晶體基板之方法
US5831283A (en) Passivation of copper with ammonia-free silicon nitride and application to TFT/LCD
JP2001125134A (ja) アクティブマトリクス基板及びその製造方法
WO2021022594A1 (zh) 阵列基板、显示面板及阵列基板的制作方法
WO2017124686A1 (zh) Tft阵列基板结构及其制作方法
US20140184990A1 (en) Liquid crystal display device and manufacturing method for same
JP2000347221A (ja) 液晶ディスプレイ画素アレイのための、銅金属配線を用いた多結晶シリコンtftを形成する方法。
WO2015062265A1 (zh) 像素结构、阵列基板、显示装置及像素结构的制造方法
WO2015143818A1 (zh) 阵列基板及其制造方法、显示装置
WO2016026207A1 (zh) 阵列基板及其制作方法和显示装置
US20120270392A1 (en) Fabricating method of active device array substrate
JP3532228B2 (ja) 液晶表示装置
US6757041B2 (en) Manufacturing method for in-plane switching mode liquid crystal display (LCD) unit with fewer masking processes
KR20000022736A (ko) 박막 트랜지스터 및 액정 표시 장치
JPH08248442A (ja) 液晶表示装置
JPH08184853A (ja) アクティブマトリクス基板の製造方法およびアクティブマトリクス基板
JP3926881B2 (ja) 液晶表示装置
WO2018205930A1 (zh) 薄膜晶体管及制造方法、阵列基板、显示面板、显示装置
JP2000305104A (ja) 液晶表示装置及びその製造方法
JPH09266315A (ja) 薄膜トランジスタ及び液晶表示装置
JPH06230421A (ja) 薄膜トランジスタマトリクスの製造方法
JP2002229065A (ja) 液晶表示装置とその製造方法
US7045373B2 (en) Manufacturing method for in-plane switching mode LCD unit with fewer masking process
JP3192813B2 (ja) 液晶表示装置
CN104637957B (zh) 一种阵列基板及其制作方法、显示面板及显示装置

Legal Events

Date Code Title Description
A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20040210

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040412

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20040420

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20040521

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070117

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070301

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100309

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110309

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120309

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130309

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140309

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees