JP3917381B2 - 通信端末装置 - Google Patents
通信端末装置 Download PDFInfo
- Publication number
- JP3917381B2 JP3917381B2 JP2001038278A JP2001038278A JP3917381B2 JP 3917381 B2 JP3917381 B2 JP 3917381B2 JP 2001038278 A JP2001038278 A JP 2001038278A JP 2001038278 A JP2001038278 A JP 2001038278A JP 3917381 B2 JP3917381 B2 JP 3917381B2
- Authority
- JP
- Japan
- Prior art keywords
- analog
- digital
- modem
- unit
- processor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D30/00—Reducing energy consumption in communication networks
- Y02D30/70—Reducing energy consumption in communication networks in wireless communication networks
Landscapes
- Facsimile Transmission Control (AREA)
- Selective Calling Equipment (AREA)
- Telephone Function (AREA)
- Telephonic Communication Services (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、データ通信のためのモデムを備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置に関する。
【０００２】
【従来の技術】
ファクシミリ装置のように、データ通信のためのモデム装置を備えた通信端末装置では、通信待機状態における消費電力を低減するための省エネ機能（低消費電力機能）を備えたものが多く実用されている。
【０００３】
この省エネ機能が実行される省エネモード時には、送受信動作を開始するために検知すべき所定の事象（イベント）を検出するための要素以外への電源の供給を停止し、いずれかの所定の事象を検出すると、通常の電力モードに移行するようにしている。
【０００４】
また、通常の電力モードから省エネモードへの移行は、例えば、省エネモードキーが押されるなどのユーザからの明示的な指令を検出した場合、または、一定時間以上待機状態が継続した場合などに実行される。
【０００５】
【発明が解決しようとする課題】
上記所定の事象の１つに着信検出事象がある。この着信検出事象は、通常電力モード時にはモデム装置の機能として実現されることが多いが、モデム装置を作動した場合の消費電力が比較的大きいため、省エネモードにおいては、モデム装置の動作を完全に停止するのが普通である。
【０００６】
そのために、従来では、省エネモード時における着信検出事象を検知できるようにするために専用の回路を設けるようにしていたため、装置コストが嵩むという不具合を生じていた。
【０００７】
本発明は、かかる実情に鑑みてなされたものであり、装置コストを低減することのできる通信端末装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線状態監視用プログラムを実行させるとともに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減し、上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【０００９】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【００１０】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、通常電力モード時には、上記モデムデジタル部にモデム変復調用プログラムを実行させるとともに、上記プロセッサの処理能力を上記モデム変復調用プログラムを実行可能な程度に設定する一方、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【００１２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の一実施例にかかるグループ３ファクシミリ装置を示している。このグループ３ファクシミリ装置は、省エネ機能を備えている。
【００１４】
同図において、システム制御部１は、このグループ３ファクシミリ装置の各部の制御処理、および、所定のグループ３ファクシミリ伝送制御手順処理を行うものであり、システムメモリ２は、システム制御部１が実行する制御処理プログラム、および、処理プログラムを実行するときに必要な各種データなどを記憶するとともに、システム制御部１のワークエリアを構成するものであり、パラメータメモリ３は、このグループ３ファクシミリ装置に固有な各種の情報を記憶するためのものであり、時計回路４は、現在時刻情報を出力するためのものである。
【００１５】
スキャナ５は、所定の解像度で原稿画像を読み取るためのものであり、プロッタ６は、所定の解像度で画像を記録出力するためのものであり、操作表示部７は、このファクシミリ装置を操作するためのもので、各種の操作キー、および、各種の表示器からなる。
【００１６】
符号化復号化部８は、画信号を符号化圧縮するとともに、符号化圧縮されている画情報を元の画信号に復号化するためのものであり、画像蓄積装置９は、符号化圧縮された状態の画情報を多数記憶するためのものである。
【００１７】
グループ３ファクシミリモデム１０は、グループ３ファクシミリのモデム機能を実現するためのものであり、伝送手順信号をやりとりするための低速モデム機能（Ｖ．２１モデム）、および、おもに画情報をやりとりするための高速モデム機能（Ｖ．１７モデム、Ｖ．３４モデム、Ｖ．２９モデム、Ｖ．２７ｔｅｒモデムなど）を備えている。
【００１８】
網制御装置１１は、このグループ３ファクシミリ装置をアナログ公衆網ＰＳＴＮに接続するためのものであり、自動発着信機能を備えている。
【００１９】
これらの、システム制御部１、システムメモリ２、パラメータメモリ３、時計回路４、スキャナ５、プロッタ６、操作表示部７、符号化復号化部８、画像蓄積装置９、グループ３ファクシミリモデム１０、および、網制御装置１１は、内部バス１２に接続されており、これらの各要素間でのデータのやりとりは、主としてこの内部バス１２を介して行われている。
【００２０】
また、網制御装置１１とグループ３ファクシミリモデム１０との間のデータのやりとりは、直接行なわれている。
【００２１】
また、電源制御部１３は、このグループ３ファクシミリ装置の省エネ機能を実現するためのものであり、基本的には、一定時間待機状態が継続した旨、または、ユーザ操作による省エネモードへの移行指令がシステム制御部１より通知されると、省エネ解除のための要素以外の要素の電源を遮断して、省エネモードに移行するとともに、いずれかの省エネモード解除イベント、例えば、ユーザ操作や、アナログ公衆網ＰＳＴＮからの着信などを検出すると、省エネモードを解除して、グループ３ファクシミリ装置の全ての要素に電源を投入するものである。
【００２２】
ここで、本実施例においては、省エネモード時におけるアナログ公衆網ＰＳＴＮからの着信検出は、グループ３ファクシミリモデム１０の機能として実現されている。
【００２３】
図２は、グループ３ファクシミリモデム１０の構成の一例を示している。
【００２４】
同図において、このグループ３ファクシミリモデム１０は、モデム変復調用プログラムや回線監視用プログラムを実行するためのモデムデジタル部２１と、モデムデジタル部２１が入出力するデジタル信号と、網制御装置１１を介して回線をより入出力するアナログ信号を相互変換するとともに、所定の信号処理を実現するモデムアナログ部２２から構成されている。
【００２５】
図３は、モデムデジタル部２１の構成の一例を示している。
【００２６】
同図において、モデムデジタル部２１は、種々のデジタル処理（例えば、モデム変復調用プログラムや回線監視用プログラム）を実行するためのデジタルシグナルプロセッサ２５、内部バス１２を介してシステム制御部１とデジタルシグナルプロセッサ２５との間でデータをやりとりするためのホストインターフェース回路２６、モデム部アナログ部２２とデジタルシグナルプロセッサ２５との間でデータをやりとりするための内部インターフェース回路２７、デジタルシグナルプロセッサ２５が実行する種々のプログラムデータを格納するためのプログラム用ＲＡＭ（ランダム・アクセス・メモリ）、および、デジタルシグナルプロセッサ２５がプログラムを実行する際に必要となる種々のデータ（ワークデータ等）を格納するためのデータ用ＲＡＭ２９から構成されている。
【００２７】
ここで、デジタルシグナルプロセッサ２５が実行する処理プログラムは、ホストインターフェース回路２６を介し、システム制御部１よりダウンロードされてプログラム用ＲＡＭ２８へ格納される。
【００２８】
また、デジタルシグナルプロセッサ２５は、リセットされて（再）起動されると、プログラム用ＲＡＭ２８の所定アドレスから実行可能データを読み出して、その動作を開始する。
【００２９】
図４は、モデムアナログ部２２の構成の一例を示している。
【００３０】
同図において、内部インターフェース回路・制御レジスタ３１は、モデムデジタル部２１との間で種々のデータをやりとりするとともに、網制御装置１１との間でやりとりする種々の制御データを格納するためのものである。
【００３１】
モデムデジタル部２１より、内部インターフェース回路・制御レジスタ３１を介して出力される送信データは、デジタル／アナログ変換器３２を介して対応するアナログ信号に変換された後、バンドパスフィルタ３３、および、平滑フィルタ３４を介して波形整形され、網制御装置１１へ出力される。
【００３２】
また、網制御装置１１から入力される受信アナログ信号は、アンチエイリアスフィルタ３５、および、バンドパスフィルタ３６を介して波形整形された後、アナログ／デジタル変換器３７により対応する受信デジタル信号に変換されて、内部インターフェース回路・制御レジスタ３１を介し、モデムデジタル部２１へ出力される。
【００３３】
また、クロック発生回路３８は、このモデムアナログ部２２に必要な各種クロック信号を発生するためのものであり、入出力回路３９は、内部インターフェース回路・制御レジスタ３１の制御レジスタと、網制御装置１１との間のデータのやりとりを行うためのものである。
【００３４】
ここで、バンドパスフィルタ３３，３６、平滑フィルタ３４およびアンチエイリアスフィルタ３５は、スイッチト・キャパシタ・フィルタ構成で実現されており、これらのバンドパスフィルタ３３，３６、平滑フィルタ３４およびアンチエイリアスフィルタ３５の動作に必要なクロック信号は、クロック発生回路３８から供給されている。同様に、デジタル／アナログ変換器３２およびアナログ／デジタル変換器３７に必要なサンプリングクロックもクロック発生回路３８から供給されている。
【００３５】
以上の構成で、このグループ３ファクシミリ装置が通常電力モード時で動作するときには、システム制御部１は、グループ３ファクシミリモデム１０に変復調用プログラムをダウンロードして、所定のグループ３ファクシミリモデムの動作を行わせる。
【００３６】
また、省エネモード時には、システム制御部１は、グループ３ファクシミリモデム１０に回線監視用プログラムをダウンロードして、アナログ公衆網ＰＳＴＮからの着信検出を行わせる。
【００３７】
図５は、通常電力モードから省エネモードへ移行する際に、システム制御部１が実行する処理の一例の概略を示している。
【００３８】
一定時間待機状態が継続した場合、または、ユーザ操作により省エネモードへの移行が指令された場合で、省エネ移行条件が成立すると（判断１０１の結果がＹＥＳ）、システム制御部１は、グループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５に対して、回線監視用プログラムの転送を指令し（処理１０２）、システムメモリ２に格納されている回線監視用プログラムをグループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５へ転送する（処理１０３）。
【００３９】
次いで、グループ３ファクシミリモデム１０を再起動し（処理１０４）、他のユニットに対して省エネモード移行を指令するとともに（処理１０５）、電源制御部１４に対して、省エネモード移行を指令する（処理１０６）。
【００４０】
これにより、グループ３ファクシミリモデム１０は、回線監視用プログラムの実行を開始するとともに、電源制御部１４により、電源モードが省エネモードに切換えられる。
【００４１】
図６は、（再）起動時にシステム制御部１が実行する処理の一例を示している。
【００４２】
起動時、システム制御部１は、グループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５に対して、変復調用プログラムの転送を指令し（処理２０１）、システムメモリ２に格納されている変復調用プログラムをグループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５へ転送する（処理２０２）。
【００４３】
次いで、グループ３ファクシミリモデム１０を再起動し（処理２０３）、所定の初期化処理を実行し（処理２０４）、それ以降の処理へ移行する。
【００４４】
これにより、例えば、省エネモードから復帰して通常電力モードへ移行した際の起動時、システム制御部１は、グループ３ファクシミリモデム１０の機能を回線監視動作から通常の動作に復帰することができる。
【００４５】
図７は、グループ３ファクシミリモデム１０のデジタル／アナログモデム部２１のデジタルシグナルプロセッサが、システム制御部１より、プログラム転送指令を受けた際に実行する処理の一例を示している。
【００４６】
まず、システム制御部１よりプログラム転送指令を受信すると（判断３０１の結果がＹＥＳ）、ホストインターフェース回路２６を介して受信するプログラムデータを、プログラム用ＲＡＭ２８の所定領域に格納する（処理３０２）。
【００４７】
図８は、デジタルシグナルプロセッサ２５が実行する回線監視用プログラムの一例を示している。
【００４８】
まず、モデムアナログ部２２を回線監視用に初期設定する（処理４０１）。すなわち、まず、出力側のデジタル／アナログ変換器３２、バンドパスフィルタ３３、および、平滑フィルタ３４の動作を停止する。また、入力側のアンチエイリアスフィルタ３５、バンドパスフィルタ３３、および、アナログ／デジタル変換器３７の動作を回線監視のための処理を実行できる程度に、低速に設定する。具体的には、クロック発生回路３８を制御して、アンチエイリアスフィルタ３５、バンドパスフィルタ３３、および、アナログ／デジタル変換器３７に供給するクロック信号の周波数を低減する。
【００４９】
次いで、所定の回線監視処理を行って（処理４０２）、着信検出として判定するトーン信号を検出すると（判断４０３の結果がＹＥＳ）、その旨を電源制御部１４へ通知する（処理４０４）。
【００５０】
また、この回線監視処理（処理４０２）では、主として電話回線からのリング信号（２０Ｈｚ）の検出動作と、Ｆ網の着信信号（１３００Ｈｚ）の検出動作のみを行う。
【００５１】
このように、回線監視処理においては、変復調プログラムを実行する場合に比べて、デジタルシグナルプロセッサ２５の処理負担が非常に軽いため、デジタルシグナルプロセッサ２５の動作クロック速度を通常の１／１６あるいは１／１２８に低減した場合であっても、デジタルシグナルプロセッサ２５は、回線監視処理を適切に実行することができる。
【００５２】
発明者の実験によれば、例えば、変復調プログラム実行時のデジタルシグナルプロセッサ２５の消費電力が９０（ミリアンペア）であった場合、クロック速度を１／１６に低減すると４１（ミリアンペア）に低減でき、さらに、１／１２８に低減すると３８（ミリアンペア）に低減することができた。
【００５３】
すなわち、回線監視処理においては、デジタルシグナルプロセッサ２５のクロック速度を１／１６または１／１２８に低減することで、デジタルシグナルプロセッサ２５の消費電力を大幅に削減することができ、なおかつ、適切な回線監視処理を実行することができる。
【００５４】
このようにして、本実施例では、グループ３ファクシミリモデム１０により、省エネモード時における回線監視処理を実行するようにしているので、回線監視のための機構を網制御装置１１に設ける必要がなく、装置コストを大幅に低減することができる。
【００５５】
図９は、モデムアナログ部２２の他の例を示している。この場合、いわゆるσΔ技術を用いて実現したアナログフロントエンドを適用している。
【００５６】
同図において、内部インターフェース回路・制御レジスタ４１は、モデムデジタル部２１との間で種々のデータをやりとりするとともに、網制御装置１１との間でやりとりする種々の制御データを格納するためのものである。
【００５７】
モデムデジタル部２１より、周知のインターポレーションフィルタ４２、デジタルσΔ変調器４３および１ビットデジタル／アナログ変換器４４を介して対応する送信アナログ信号へ変換された後に、網制御装置１１へ出力される。
【００５８】
また、網制御装置１１から入力される受信アナログ信号は、アナログσΔ変調器４５およびデシメーションフィルタ４６により対応する受信デジタル信号に変換されて、内部インターフェース回路・制御レジスタ４１を介し、モデムデジタル部２１へ出力される。
【００５９】
また、クロック発生回路４７は、このモデムアナログ部２２のインターポレーションフィルタ４２、デジタルσΔ変調器４３、１ビットデジタル／アナログ変換器４４、アナログσΔ変調器４５およびデシメーションフィルタ４６に必要な各種クロック信号を発生するためのものであり、入出力回路４８は、内部インターフェース回路・制御レジスタ４１の制御レジスタと、網制御装置１１との間のデータのやりとりを行うためのものである。
【００６０】
そして、この場合、回線監視用プログラム（図８参照）において、モデムアナログ部２２を回線監視用に初期設定する際、出力側のインターポレーションフィルタ４２、デジタルσΔ変調器４３および１ビットデジタル／アナログ変換器４４の動作が停止される。また、入力側のアナログσΔ変調器４５およびデシメーションフィルタ４６の動作を回線監視のための処理を実行できる程度に、低速に設定する。具体的には、クロック発生回路４７を制御して、アナログσΔ変調器４５およびデシメーションフィルタ４６に供給するクロック信号の周波数を低減する。
【００６１】
ところで、上述した実施例では、グループ３ファクシミリ装置について本発明を適用した場合について説明したが、それ以外の通信端末装置についても、本発明を同様にして適用することができる。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線状態監視用プログラムを実行させるとともに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減し、上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【００６３】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【００６４】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、通常電力モード時には、上記モデムデジタル部にモデム変復調用プログラムを実行させるとともに、上記プロセッサの処理能力を上記モデム変復調用プログラムを実行可能な程度に設定する一方、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるグループ３ファクシミリ装置の構成例を示したブロック図。
【図２】グループ３ファクシミリモデム１０の構成の一例を示したブロック図。
【図３】モデムデジタル部２１の構成の一例を示したブロック図。
【図４】モデムアナログ部２２の構成の一例を示したブロック図。
【図５】通常電力モードから省エネモードへ移行する際に、システム制御部１が実行する処理の一例の概略を示したフローチャート。
【図６】（再）起動時にシステム制御部１が実行する処理の一例を示したフローチャート。
【図７】グループ３ファクシミリモデム１０のデジタル／アナログモデム部２１のデジタルシグナルプロセッサが、システム制御部１より、プログラム転送指令を受けた際に実行する処理の一例を示したフローチャート。
【図８】デジタルシグナルプロセッサ２５が実行する回線監視用プログラムの一例を示したフローチャート。
【図９】モデムアナログ部２２の他の例を示したブロック図。
【符号の説明】
２１ モデムデジタル部
２２ モデムアナログ部
２５ デジタルシグナルプロセッサ
２８ プログラム用ＲＡＭ
２９ データ用ＲＡＭ
【発明の属する技術分野】
本発明は、データ通信のためのモデムを備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置に関する。
【０００２】
【従来の技術】
ファクシミリ装置のように、データ通信のためのモデム装置を備えた通信端末装置では、通信待機状態における消費電力を低減するための省エネ機能（低消費電力機能）を備えたものが多く実用されている。
【０００３】
この省エネ機能が実行される省エネモード時には、送受信動作を開始するために検知すべき所定の事象（イベント）を検出するための要素以外への電源の供給を停止し、いずれかの所定の事象を検出すると、通常の電力モードに移行するようにしている。
【０００４】
また、通常の電力モードから省エネモードへの移行は、例えば、省エネモードキーが押されるなどのユーザからの明示的な指令を検出した場合、または、一定時間以上待機状態が継続した場合などに実行される。
【０００５】
【発明が解決しようとする課題】
上記所定の事象の１つに着信検出事象がある。この着信検出事象は、通常電力モード時にはモデム装置の機能として実現されることが多いが、モデム装置を作動した場合の消費電力が比較的大きいため、省エネモードにおいては、モデム装置の動作を完全に停止するのが普通である。
【０００６】
そのために、従来では、省エネモード時における着信検出事象を検知できるようにするために専用の回路を設けるようにしていたため、装置コストが嵩むという不具合を生じていた。
【０００７】
本発明は、かかる実情に鑑みてなされたものであり、装置コストを低減することのできる通信端末装置を提供することを目的としている。
【０００８】
【課題を解決するための手段】
本発明は、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線状態監視用プログラムを実行させるとともに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減し、上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【０００９】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【００１０】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、通常電力モード時には、上記モデムデジタル部にモデム変復調用プログラムを実行させるとともに、上記プロセッサの処理能力を上記モデム変復調用プログラムを実行可能な程度に設定する一方、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたものである。
【００１２】
【発明の実施の形態】
以下、添付図面を参照しながら、本発明の実施の形態を詳細に説明する。
【００１３】
図１は、本発明の一実施例にかかるグループ３ファクシミリ装置を示している。このグループ３ファクシミリ装置は、省エネ機能を備えている。
【００１４】
同図において、システム制御部１は、このグループ３ファクシミリ装置の各部の制御処理、および、所定のグループ３ファクシミリ伝送制御手順処理を行うものであり、システムメモリ２は、システム制御部１が実行する制御処理プログラム、および、処理プログラムを実行するときに必要な各種データなどを記憶するとともに、システム制御部１のワークエリアを構成するものであり、パラメータメモリ３は、このグループ３ファクシミリ装置に固有な各種の情報を記憶するためのものであり、時計回路４は、現在時刻情報を出力するためのものである。
【００１５】
スキャナ５は、所定の解像度で原稿画像を読み取るためのものであり、プロッタ６は、所定の解像度で画像を記録出力するためのものであり、操作表示部７は、このファクシミリ装置を操作するためのもので、各種の操作キー、および、各種の表示器からなる。
【００１６】
符号化復号化部８は、画信号を符号化圧縮するとともに、符号化圧縮されている画情報を元の画信号に復号化するためのものであり、画像蓄積装置９は、符号化圧縮された状態の画情報を多数記憶するためのものである。
【００１７】
グループ３ファクシミリモデム１０は、グループ３ファクシミリのモデム機能を実現するためのものであり、伝送手順信号をやりとりするための低速モデム機能（Ｖ．２１モデム）、および、おもに画情報をやりとりするための高速モデム機能（Ｖ．１７モデム、Ｖ．３４モデム、Ｖ．２９モデム、Ｖ．２７ｔｅｒモデムなど）を備えている。
【００１８】
網制御装置１１は、このグループ３ファクシミリ装置をアナログ公衆網ＰＳＴＮに接続するためのものであり、自動発着信機能を備えている。
【００１９】
これらの、システム制御部１、システムメモリ２、パラメータメモリ３、時計回路４、スキャナ５、プロッタ６、操作表示部７、符号化復号化部８、画像蓄積装置９、グループ３ファクシミリモデム１０、および、網制御装置１１は、内部バス１２に接続されており、これらの各要素間でのデータのやりとりは、主としてこの内部バス１２を介して行われている。
【００２０】
また、網制御装置１１とグループ３ファクシミリモデム１０との間のデータのやりとりは、直接行なわれている。
【００２１】
また、電源制御部１３は、このグループ３ファクシミリ装置の省エネ機能を実現するためのものであり、基本的には、一定時間待機状態が継続した旨、または、ユーザ操作による省エネモードへの移行指令がシステム制御部１より通知されると、省エネ解除のための要素以外の要素の電源を遮断して、省エネモードに移行するとともに、いずれかの省エネモード解除イベント、例えば、ユーザ操作や、アナログ公衆網ＰＳＴＮからの着信などを検出すると、省エネモードを解除して、グループ３ファクシミリ装置の全ての要素に電源を投入するものである。
【００２２】
ここで、本実施例においては、省エネモード時におけるアナログ公衆網ＰＳＴＮからの着信検出は、グループ３ファクシミリモデム１０の機能として実現されている。
【００２３】
図２は、グループ３ファクシミリモデム１０の構成の一例を示している。
【００２４】
同図において、このグループ３ファクシミリモデム１０は、モデム変復調用プログラムや回線監視用プログラムを実行するためのモデムデジタル部２１と、モデムデジタル部２１が入出力するデジタル信号と、網制御装置１１を介して回線をより入出力するアナログ信号を相互変換するとともに、所定の信号処理を実現するモデムアナログ部２２から構成されている。
【００２５】
図３は、モデムデジタル部２１の構成の一例を示している。
【００２６】
同図において、モデムデジタル部２１は、種々のデジタル処理（例えば、モデム変復調用プログラムや回線監視用プログラム）を実行するためのデジタルシグナルプロセッサ２５、内部バス１２を介してシステム制御部１とデジタルシグナルプロセッサ２５との間でデータをやりとりするためのホストインターフェース回路２６、モデム部アナログ部２２とデジタルシグナルプロセッサ２５との間でデータをやりとりするための内部インターフェース回路２７、デジタルシグナルプロセッサ２５が実行する種々のプログラムデータを格納するためのプログラム用ＲＡＭ（ランダム・アクセス・メモリ）、および、デジタルシグナルプロセッサ２５がプログラムを実行する際に必要となる種々のデータ（ワークデータ等）を格納するためのデータ用ＲＡＭ２９から構成されている。
【００２７】
ここで、デジタルシグナルプロセッサ２５が実行する処理プログラムは、ホストインターフェース回路２６を介し、システム制御部１よりダウンロードされてプログラム用ＲＡＭ２８へ格納される。
【００２８】
また、デジタルシグナルプロセッサ２５は、リセットされて（再）起動されると、プログラム用ＲＡＭ２８の所定アドレスから実行可能データを読み出して、その動作を開始する。
【００２９】
図４は、モデムアナログ部２２の構成の一例を示している。
【００３０】
同図において、内部インターフェース回路・制御レジスタ３１は、モデムデジタル部２１との間で種々のデータをやりとりするとともに、網制御装置１１との間でやりとりする種々の制御データを格納するためのものである。
【００３１】
モデムデジタル部２１より、内部インターフェース回路・制御レジスタ３１を介して出力される送信データは、デジタル／アナログ変換器３２を介して対応するアナログ信号に変換された後、バンドパスフィルタ３３、および、平滑フィルタ３４を介して波形整形され、網制御装置１１へ出力される。
【００３２】
また、網制御装置１１から入力される受信アナログ信号は、アンチエイリアスフィルタ３５、および、バンドパスフィルタ３６を介して波形整形された後、アナログ／デジタル変換器３７により対応する受信デジタル信号に変換されて、内部インターフェース回路・制御レジスタ３１を介し、モデムデジタル部２１へ出力される。
【００３３】
また、クロック発生回路３８は、このモデムアナログ部２２に必要な各種クロック信号を発生するためのものであり、入出力回路３９は、内部インターフェース回路・制御レジスタ３１の制御レジスタと、網制御装置１１との間のデータのやりとりを行うためのものである。
【００３４】
ここで、バンドパスフィルタ３３，３６、平滑フィルタ３４およびアンチエイリアスフィルタ３５は、スイッチト・キャパシタ・フィルタ構成で実現されており、これらのバンドパスフィルタ３３，３６、平滑フィルタ３４およびアンチエイリアスフィルタ３５の動作に必要なクロック信号は、クロック発生回路３８から供給されている。同様に、デジタル／アナログ変換器３２およびアナログ／デジタル変換器３７に必要なサンプリングクロックもクロック発生回路３８から供給されている。
【００３５】
以上の構成で、このグループ３ファクシミリ装置が通常電力モード時で動作するときには、システム制御部１は、グループ３ファクシミリモデム１０に変復調用プログラムをダウンロードして、所定のグループ３ファクシミリモデムの動作を行わせる。
【００３６】
また、省エネモード時には、システム制御部１は、グループ３ファクシミリモデム１０に回線監視用プログラムをダウンロードして、アナログ公衆網ＰＳＴＮからの着信検出を行わせる。
【００３７】
図５は、通常電力モードから省エネモードへ移行する際に、システム制御部１が実行する処理の一例の概略を示している。
【００３８】
一定時間待機状態が継続した場合、または、ユーザ操作により省エネモードへの移行が指令された場合で、省エネ移行条件が成立すると（判断１０１の結果がＹＥＳ）、システム制御部１は、グループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５に対して、回線監視用プログラムの転送を指令し（処理１０２）、システムメモリ２に格納されている回線監視用プログラムをグループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５へ転送する（処理１０３）。
【００３９】
次いで、グループ３ファクシミリモデム１０を再起動し（処理１０４）、他のユニットに対して省エネモード移行を指令するとともに（処理１０５）、電源制御部１４に対して、省エネモード移行を指令する（処理１０６）。
【００４０】
これにより、グループ３ファクシミリモデム１０は、回線監視用プログラムの実行を開始するとともに、電源制御部１４により、電源モードが省エネモードに切換えられる。
【００４１】
図６は、（再）起動時にシステム制御部１が実行する処理の一例を示している。
【００４２】
起動時、システム制御部１は、グループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５に対して、変復調用プログラムの転送を指令し（処理２０１）、システムメモリ２に格納されている変復調用プログラムをグループ３ファクシミリモデム１０のデジタルシグナルプロセッサ２５へ転送する（処理２０２）。
【００４３】
次いで、グループ３ファクシミリモデム１０を再起動し（処理２０３）、所定の初期化処理を実行し（処理２０４）、それ以降の処理へ移行する。
【００４４】
これにより、例えば、省エネモードから復帰して通常電力モードへ移行した際の起動時、システム制御部１は、グループ３ファクシミリモデム１０の機能を回線監視動作から通常の動作に復帰することができる。
【００４５】
図７は、グループ３ファクシミリモデム１０のデジタル／アナログモデム部２１のデジタルシグナルプロセッサが、システム制御部１より、プログラム転送指令を受けた際に実行する処理の一例を示している。
【００４６】
まず、システム制御部１よりプログラム転送指令を受信すると（判断３０１の結果がＹＥＳ）、ホストインターフェース回路２６を介して受信するプログラムデータを、プログラム用ＲＡＭ２８の所定領域に格納する（処理３０２）。
【００４７】
図８は、デジタルシグナルプロセッサ２５が実行する回線監視用プログラムの一例を示している。
【００４８】
まず、モデムアナログ部２２を回線監視用に初期設定する（処理４０１）。すなわち、まず、出力側のデジタル／アナログ変換器３２、バンドパスフィルタ３３、および、平滑フィルタ３４の動作を停止する。また、入力側のアンチエイリアスフィルタ３５、バンドパスフィルタ３３、および、アナログ／デジタル変換器３７の動作を回線監視のための処理を実行できる程度に、低速に設定する。具体的には、クロック発生回路３８を制御して、アンチエイリアスフィルタ３５、バンドパスフィルタ３３、および、アナログ／デジタル変換器３７に供給するクロック信号の周波数を低減する。
【００４９】
次いで、所定の回線監視処理を行って（処理４０２）、着信検出として判定するトーン信号を検出すると（判断４０３の結果がＹＥＳ）、その旨を電源制御部１４へ通知する（処理４０４）。
【００５０】
また、この回線監視処理（処理４０２）では、主として電話回線からのリング信号（２０Ｈｚ）の検出動作と、Ｆ網の着信信号（１３００Ｈｚ）の検出動作のみを行う。
【００５１】
このように、回線監視処理においては、変復調プログラムを実行する場合に比べて、デジタルシグナルプロセッサ２５の処理負担が非常に軽いため、デジタルシグナルプロセッサ２５の動作クロック速度を通常の１／１６あるいは１／１２８に低減した場合であっても、デジタルシグナルプロセッサ２５は、回線監視処理を適切に実行することができる。
【００５２】
発明者の実験によれば、例えば、変復調プログラム実行時のデジタルシグナルプロセッサ２５の消費電力が９０（ミリアンペア）であった場合、クロック速度を１／１６に低減すると４１（ミリアンペア）に低減でき、さらに、１／１２８に低減すると３８（ミリアンペア）に低減することができた。
【００５３】
すなわち、回線監視処理においては、デジタルシグナルプロセッサ２５のクロック速度を１／１６または１／１２８に低減することで、デジタルシグナルプロセッサ２５の消費電力を大幅に削減することができ、なおかつ、適切な回線監視処理を実行することができる。
【００５４】
このようにして、本実施例では、グループ３ファクシミリモデム１０により、省エネモード時における回線監視処理を実行するようにしているので、回線監視のための機構を網制御装置１１に設ける必要がなく、装置コストを大幅に低減することができる。
【００５５】
図９は、モデムアナログ部２２の他の例を示している。この場合、いわゆるσΔ技術を用いて実現したアナログフロントエンドを適用している。
【００５６】
同図において、内部インターフェース回路・制御レジスタ４１は、モデムデジタル部２１との間で種々のデータをやりとりするとともに、網制御装置１１との間でやりとりする種々の制御データを格納するためのものである。
【００５７】
モデムデジタル部２１より、周知のインターポレーションフィルタ４２、デジタルσΔ変調器４３および１ビットデジタル／アナログ変換器４４を介して対応する送信アナログ信号へ変換された後に、網制御装置１１へ出力される。
【００５８】
また、網制御装置１１から入力される受信アナログ信号は、アナログσΔ変調器４５およびデシメーションフィルタ４６により対応する受信デジタル信号に変換されて、内部インターフェース回路・制御レジスタ４１を介し、モデムデジタル部２１へ出力される。
【００５９】
また、クロック発生回路４７は、このモデムアナログ部２２のインターポレーションフィルタ４２、デジタルσΔ変調器４３、１ビットデジタル／アナログ変換器４４、アナログσΔ変調器４５およびデシメーションフィルタ４６に必要な各種クロック信号を発生するためのものであり、入出力回路４８は、内部インターフェース回路・制御レジスタ４１の制御レジスタと、網制御装置１１との間のデータのやりとりを行うためのものである。
【００６０】
そして、この場合、回線監視用プログラム（図８参照）において、モデムアナログ部２２を回線監視用に初期設定する際、出力側のインターポレーションフィルタ４２、デジタルσΔ変調器４３および１ビットデジタル／アナログ変換器４４の動作が停止される。また、入力側のアナログσΔ変調器４５およびデシメーションフィルタ４６の動作を回線監視のための処理を実行できる程度に、低速に設定する。具体的には、クロック発生回路４７を制御して、アナログσΔ変調器４５およびデシメーションフィルタ４６に供給するクロック信号の周波数を低減する。
【００６１】
ところで、上述した実施例では、グループ３ファクシミリ装置について本発明を適用した場合について説明したが、それ以外の通信端末装置についても、本発明を同様にして適用することができる。
【００６２】
【発明の効果】
以上説明したように、本発明によれば、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線状態監視用プログラムを実行させるとともに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減し、上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【００６３】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【００６４】
また、データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、上記通信インタフェース手段は、プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、通常電力モード時には、上記モデムデジタル部にモデム変復調用プログラムを実行させるとともに、上記プロセッサの処理能力を上記モデム変復調用プログラムを実行可能な程度に設定する一方、省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限するようにしたので、回線監視のための手段を特別に設ける必要がなく、装置コストを大幅に低減することができるという効果を得る。
【図面の簡単な説明】
【図１】本発明の一実施例にかかるグループ３ファクシミリ装置の構成例を示したブロック図。
【図２】グループ３ファクシミリモデム１０の構成の一例を示したブロック図。
【図３】モデムデジタル部２１の構成の一例を示したブロック図。
【図４】モデムアナログ部２２の構成の一例を示したブロック図。
【図５】通常電力モードから省エネモードへ移行する際に、システム制御部１が実行する処理の一例の概略を示したフローチャート。
【図６】（再）起動時にシステム制御部１が実行する処理の一例を示したフローチャート。
【図７】グループ３ファクシミリモデム１０のデジタル／アナログモデム部２１のデジタルシグナルプロセッサが、システム制御部１より、プログラム転送指令を受けた際に実行する処理の一例を示したフローチャート。
【図８】デジタルシグナルプロセッサ２５が実行する回線監視用プログラムの一例を示したフローチャート。
【図９】モデムアナログ部２２の他の例を示したブロック図。
【符号の説明】
２１ モデムデジタル部
２２ モデムアナログ部
２５ デジタルシグナルプロセッサ
２８ プログラム用ＲＡＭ
２９ データ用ＲＡＭ
Claims (3)
- データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、
上記通信インタフェース手段は、
プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、
回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、
省エネモード時には、上記モデムデジタル部に回線状態監視用プログラムを実行させるとともに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減し、上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限することを特徴とする通信端末装置。 - データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、
上記通信インタフェース手段は、
プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、
回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、
省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限することを特徴とする通信端末装置。 - データ通信のための通信インタフェース手段を備えるとともに、待機時には、消費電力を低減する省エネ機能を備えた通信端末装置において、
上記通信インタフェース手段は、
プロセッサと、上記プロセッサが実行するプログラムデータを格納するプログラム用ＲＡＭと、上記プロセッサのワークエリアを構成するデータ用ＲＡＭと、所定のデータをやりとりするためのインターフェース回路からなるモデムデジタル部と、
回線を介して受信したアナログ信号を対応するデジタル信号へ変換するためのアナログ／デジタル変換器と、回線へ送出するデジタル信号を対応するアナログ信号変換するデジタル／アナログ変換器と、上記アナログ／デジタル変換器が入力する受信アナログ信号を所定の波形整形をする受信フィルタ手段と、上記デジタル／アナログ変換器から出力される送信アナログ信号を所定の波形整形する送信フィルタ手段からなるモデムアナログ部から構成され、
通常電力モード時には、上記モデムデジタル部にモデム変復調用プログラムを実行させるとともに、上記プロセッサの処理能力を上記モデム変復調用プログラムを実行可能な程度に設定する一方、
省エネモード時には、上記モデムデジタル部に回線監視用プログラムを実行させるとともに、上記プロセッサの動作クロック速度を通常電力モード時の１／１６あるいは１／１２８に低減し、さらに、上記モデムアナログ部のデジタル／アナログ変換器および上記送信フィルタ手段の動作を停止し、上記モデムアナログ部のアナログ／デジタル変換器および受信フィルタ手段に供給するクロック信号の周波数を低減することで上記モデムアナログ部を、上記モデムデジタル部が実行する回線状態監視用プログラムにより実現される回線状態監視機能が実行可能な程度の機能に制限することを特徴とする通信端末装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038278A JP3917381B2 (ja) | 2001-02-15 | 2001-02-15 | 通信端末装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001038278A JP3917381B2 (ja) | 2001-02-15 | 2001-02-15 | 通信端末装置 |
Publications (3)
| Publication Number | Publication Date |
|---|---|
| JP2002247228A JP2002247228A (ja) | 2002-08-30 |
| JP2002247228A5 JP2002247228A5 (ja) | 2006-03-23 |
| JP3917381B2 true JP3917381B2 (ja) | 2007-05-23 |
Family
ID=18901285
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001038278A Expired - Fee Related JP3917381B2 (ja) | 2001-02-15 | 2001-02-15 | 通信端末装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3917381B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008219248A (ja) * | 2007-03-01 | 2008-09-18 | Ic Plus Corp | 物理層回路 |
-
2001
- 2001-02-15 JP JP2001038278A patent/JP3917381B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2002247228A (ja) | 2002-08-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2670998B2 (ja) | 画像通信装置 | |
| JP3949326B2 (ja) | 電子メール受信装置 | |
| JPS63276967A (ja) | デジタルファクシミリ装置 | |
| JP3917381B2 (ja) | 通信端末装置 | |
| JPH0637944A (ja) | ファクシミリ装置 | |
| JP2002314727A (ja) | 画像処理装置 | |
| JP3497315B2 (ja) | シリアルインターフェースを用いた通信方式 | |
| JP4180781B2 (ja) | 通信端末装置 | |
| JP2000092254A (ja) | ファクシミリ装置の制御方法 | |
| JP2002116913A (ja) | データ処理装置および通信端末装置 | |
| US5956155A (en) | Facsimile apparatus having a modem function | |
| JP3618899B2 (ja) | ファクシミリ装置、及び該装置の制御方法 | |
| JP2001045193A (ja) | データ処理システムおよびその制御方法、および、ネットワークシステムおよびその制御方法 | |
| JP3482307B2 (ja) | ファクシミリ装置 | |
| JP3898587B2 (ja) | 通信装置 | |
| JP2002314782A (ja) | 画像メモリ付き通信端末装置 | |
| JPH02151459A (ja) | 記録装置 | |
| KR970003477B1 (ko) | 팩스의 복수 전화망 접속 장치 및 그 방법 | |
| JP2001103268A (ja) | 画像通信装置、その制御方法、及び記録媒体 | |
| JP5828694B2 (ja) | 通信装置、多機能プリンタ装置及びその通信制御方法 | |
| JP3480222B2 (ja) | ファクシミリ装置 | |
| KR910006679B1 (ko) | 콤퓨터상에서의 팩시밀리 프로토콜 구현방법 | |
| JPH04127767A (ja) | ファクシミリアダプタ装置 | |
| JPH09193512A (ja) | 複合端末装置 | |
| JPH10200683A (ja) | ファクシミリ装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041110 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060125 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060822 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061020 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061114 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070105 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070208 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |