JP3916736B2 - 単電子多値装置 - Google Patents
単電子多値装置 Download PDFInfo
- Publication number
- JP3916736B2 JP3916736B2 JP26468897A JP26468897A JP3916736B2 JP 3916736 B2 JP3916736 B2 JP 3916736B2 JP 26468897 A JP26468897 A JP 26468897A JP 26468897 A JP26468897 A JP 26468897A JP 3916736 B2 JP3916736 B2 JP 3916736B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- power supply
- terminal
- supply terminal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C2216/00—Indexing scheme relating to G11C16/00 and subgroups, for features not directly covered by these groups
- G11C2216/02—Structural aspects of erasable programmable read-only memories
- G11C2216/08—Nonvolatile memory wherein data storage is accomplished by storing relatively few electrons in the storage layer, i.e. single electron memory
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Logic Circuits (AREA)
- Semiconductor Memories (AREA)
Description
【０００１】
【発明の属する技術分野】
この発明は、単電子多値装置に関するものである。
【０００２】
【従来の技術とその課題】
図９は、従来の単電子回路システムの一例を示したものである。
たとえばこの図９に例示した従来の単電子回路システムは、単電子回路（１）の第一電源端子（２）に駆動装置（６）が接続されてなる構成を有しており、駆動装置（６）は、二つの状態変化用接続回路（６１）、一つの状態保持用接続回路（６２）、および制御回路（６３）を備えている。
【０００３】
駆動装置（６）の各接続回路（６１）（６２）は、制御回路（６３）から送られてくる制御信号Ｏｎ／Ｏｆｆに従ってその入力端子（６４）と出力端子（６５）の導通・不通の切り換えを行う。各状態変化用接続回路（６１）の入力端子（６４）にはそれぞれ、状態変化電圧Ｖ０−＞１およびＶ１−＞０が入力され、状態保持用接続回路（６２）の入力端子（６４）には状態保持電圧ＶＨＯＬＤが入力されている。
【０００４】
制御回路（６３）は、たとえば、外部からの制御信号（５）に従って、上記の状態変化用接続回路（６１）および状態保持用接続回路（６２）のうちの一つにＯｎの制御信号Ｏｎ／Ｏｆｆを送る。従って、このような駆動回路により、制御信号（５）に従って、状態変化電圧Ｖ０−＞１、状態保持電圧ＶＨＯＬＤ、状態変化電圧Ｖ１−＞０のいずれか一つが駆動電圧ＶＯＵＴとして出力端子（６５）を介して出力されて、単電子回路（１）の第一電源端子（２）および第二電源端子（３）間に印加され、そして、印加された状態変化電圧に従って、単電子回路（１）の安定状態が切り替わる。
【０００５】
しかしながら、従来の単電子回路システムでは、上述のように、”０”および”１”の論理に対応した２種類のみの状態変化電圧Ｖ０−＞１およびＶ１−＞０しか出力することができないため、単電子回路（１）は、”０”−＞”１”、”１”−＞”０”というように、２種類の安定状態の間でしか変化することができないといった問題があった。
【０００６】
そこで、この発明は、以上の通りの事情に鑑みてなされたものであり、より複数の状態変化電圧を単電子回路の第一電源端子および第二電源端子間に印加して、より複数の安定状態変化を単電子回路に起こし、その各安定状態を論理状態として用いることにより、単電子回路が多値回路として動作することのできる、新しい単電子多値装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この発明は、上記の課題を解決するものとして、３種類以上の安定状態を持つ第一電源端子および第二電源端子を備えた単電子回路と、この単電子回路の安定状態間の変化に適した電圧を第一電源端子および第二電源端子間に印加する駆動回路とを備えており、単電子回路が、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御することにより、３値以上の多値回路として動作することを特徴とする単電子多値装置（請求項１）を提供する。
【０００８】
また、この発明は、上記単電子多値装置においてその単電子回路として組み込まれ、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御する単電子回路複数により構成されている多値メモリアレイ（請求項２）をも提供する。さらにまた、この出願の発明は、上記の単電子多値装置における単電子回路または上記の多値メモリアレイにおける単電子回路の出力を読み取る装置であって、単電子回路における容量接合の両側のノードそれぞれにゲートが接続された電子トランジスタと、この電子トランジスタの出力端子に接続された読取手段とを備えており、読取手段は、ゲートから入力された単電子回路の出力を出力端子を介して読み取ることを特徴とする出力読取装置（請求項３）をも提供し、この出力読取装置において、電子トランジスタは、容量接合と直列接続された２つの微小トンネル接合とを備え、容量接合の一方の端子はゲートとして単電子回路における容量接合のノードに接続され、他方の端子は該２つの微小トンネル接合間に接続されており、該２つの微小トンネルの直列接合されていない端子は出力端子としてそれぞれ読取手段に接続されている出力読取装置（請求項４）を一つの態様としている。
【０００９】
【発明の実施の形態】
以下、添付した図面に沿って実施例を示し、この発明の実施の形態についてさらに詳しく説明する。
【００１０】
【実施例】
（実施例１）
図１は、この発明の単電子多値回路の一実施例を示した回路構成図である。たとえばこの図１に例示したように、この発明の単電子多値回路は、第一電源端子（２）および接地されている第二電源端子（３）とを有する単電子回路（１）と、出力端子（４９）が単電子回路（１）の第一電源端子（２）に接続されている駆動回路（４）とを備えている。
【００１１】
単電子回路（１）は、たとえば、３つの安定状態ａ，ｂ，ｃを持っており、安定状態ａから安定状態ｂへの変化に適した第一電源端子（２）および第二電源端子（３）間の電圧レベルをＶab、安定状態ｂから安定状態ａへの変化に適した電圧レベルをＶba、安定状態ｂから安定状態ｃへの変化に適した電圧レベルをＶbc、安定状態ｃから安定状態ｂへの変化に適した電圧レベルをＶcbとする。
【００１２】
一方、駆動回路（４）は、入力端子（４４）および出力端子（４５）を有する４つの状態変化用接続回路（４１）および状態保持用接続回路（４２）と、制御端子（４６）を介して状態変化用接続回路（４１）および状態保持用接続回路（４２）に接続されている制御回路（４３）とを備えている。この制御回路（４３）は、たとえば制御信号発信手段などから制御端子（５１）を通って入力される制御信号（５）に従って、制御信号Ｏｎ／Ｏｆｆを各状態変化用接続回路（４１）および状態保持用接続回路（４２）に制御端子（４６）を介して送る。この制御信号Ｏｎ／Ｏｆｆは、たとえば、全接続回路それぞれに送信しても、そのＯｎ／Ｏｆｆ接続状態を切り替える必要があるものだけに送信するようにしてもよい。また、制御信号（５）は、たとえば単電子回路（１）をどの安定状態に変化させるかなどの制御情報を含んでいる。
【００１３】
各状態変化用接続回路（４１）および状態保持用接続回路（４２）はそれぞれ、図２に例示したように、インバータ（４７）およびトランスファーゲート（４８）を備えており、これらインバータ（４７）とトランスファーゲート（４８）とによって、制御回路（４３）からの制御信号Ｏｎ／Ｏｆｆに従って、トランスファーゲート（４８）に接続されている入力端子（４４）と出力端子（４５）の導通・不通の切り換えを行い、制御信号Ｏｎ／ＯｆｆがＯｎを表す”１”、である場合には、入力端子（４４）と出力端子（４５）とを接続し、制御信号Ｏｎ／Ｏｆｆが”０”、つまりＯｆｆである場合には入力端子（４４）と出力端子（４５）間をＯＰＥＮ状態にする。
【００１４】
また、各状態変化用接続回路（４１）の入力端子（４４）には、それぞれ、入力端子（４４）が出力端子（４５）に接続された際に出力端子（４５）および出力端子（４９）から駆動電圧ＶＯＵＴとして出力される状態変化電圧ＶW+2 ，ＶW+1 ，ＶW-1 ，ＶW-2 が入力されており、状態保持用接続回路（４２）の入力端子（４４）には、状態保持電圧ＶＨＯＬＤが入力されている。
【００１５】
これら状態変化電圧は、本実施例では、上述したように単電子回路の各安定状態間の変化に適した電圧がそれぞれＶab、Ｖba、Ｖbc、Ｖcbであるので、たとえば、ＶW+2 ＝Ｖbc，ＶW+1 ＝Ｖab，ＶW-1 ＝Ｖcb，ＶW-2 ＝Ｖbaと設定される。そして、駆動回路（４）が、制御信号（５）に従って所望の安定状態に単電子回路を変化させるために、その変化に適した状態変化電圧を第一電源端子（２）および第二電源端子（３）間に印加するべく、必要な状態変化電圧が入力されている状態変化用接続回路（４１）にＯｎの制御信号Ｏｎ／Ｏｆｆを送る。この際には、たとえば、変化前の安定状態を作っていた状態変化電圧を出力していた状態変化用接続回路（４１）にＯｆｆの制御信号Ｏｎ／Ｏｆｆをも送る。
【００１６】
たとえば、図１中一番上に位置している状態変化用接続回路（４１）にＯｎの制御信号Ｏｎ／Ｏｆｆが送られると、この状態変化用接続回路（４１）は、上述のように、その入力端子（４４）と出力端子（４５）とを接続して、状態変化電圧ＶW+1 ＝Ｖabを出力する。この状態維持電圧ＶW+1 ＝Ｖabは、出力端子（４９）から駆動電圧ＶＯＵＴとして出力され、第一電源端子（２）および第二電源端子（３）間に印加される。
【００１７】
そして、単電子回路（１）は、第一電源端子（２）および第二電源端子（３）間の状態変化電圧ＶW+1 ＝Ｖabに従ってその安定状態をａからｂに変化する。他の安定状態変化に対しても、同様にして駆動回路（４）により必要な状態変化電圧が出力、そして単電子回路（１）の電源端子間に印加される。また、単電子回路（１）の安定状態を、その初期の安定状態のままに維持しておくという制御信号（５）が与えられた場合には、状態保持用接続回路（４２）にＯｎの制御信号Ｏｎ／Ｏｆｆを送信して、状態保持電圧ＶＨＯＬＤを、状態保持用接続回路（４２）から出力させて、第一電源端子（２）および第二電源端子（３）間に印加し、この状態保持電圧ＶＨＯＬＤによって単電子回路（１）がその初期安定状態を保持する。なお、ここでの、初期安定状態とは、状態変化する直前の安定状態のことを意味する。
【００１８】
このようにして制御信号（５）に従って駆動回路（４）により接続回路（４１）（４２）および制御回路（４３）を介して任意の状態変化電圧を単電子回路（１）に加えると、状態変化電圧によって単電子回路（１）が３つの安定状態ａ，ｂ，ｃのうちの任意の安定状態に変化し、そして、このように任意に変化する３つの安定状態を論理状態として用いることによって、単電子回路（１）が３値の多値回路として動作するようになる。
【００１９】
図３は、この単電子回路（１）の構成の一例を示した回路図である。図３に例示した単電子回路（１）は、２つの微小トンネル接合（１１）（１３）と容量接合（１２）とを備えており、容量接合（１２）が微小トンネル接合（１１）および（１３）の間に直列接合された構造を有している。このような構造の単電子回路（１）は、容量接合（１２）の両側のノードＡおよびＢにそれぞれ電子およびホールが同じ数だけ入ると、電子の電荷とホールの電荷がお互いに引き合って安定となるため、複数の安定状態を持つ。ノードＡの過剰電子数およびノードＢの過剰電子数として回路の状態を表す場合、たとえば（−１，１）、（０，０）、（１，−１）の３つの状態が安定状態となる。よって、各安定状態間の変化に適した上部電源端子（２）および下部電源端子（３）間の電圧は４種類ある。
【００２０】
これら３つの安定状態（−１，１）、（０，０）、（１，−１）をそれぞれ、上述した安定状態ａ，ｂ，ｃとすると、（−１，１）から（０，０）への変化に適した電圧はＶab、（０，０）から（−１，１）への変化に適した電圧はＶba、（０，０）から（１，−１）への変化に適した電圧はＶbc、（１，−１）から（０，０）への変化に適した電圧はＶcbとなる。
【００２１】
図３に例示した単電子回路（１）においては、各安定状態間の変化に適した電圧は、初期の安定状態から次の第二安定状態へ、および第二安定状態から次の第三安定状態への電子トンネルレートが最大となる電圧レベル、および第三安定状態から第二安定状態へ、および第二安定状態から初期安定状態への電子トンネルレートが十分に小さくなる電圧レベルであり、このような電圧レベルを第一電源端子（２）および第二電源端子（３）間に印加することにより、各安定状態を精度良く変えることができる。もちろん、この電圧レベルは、単電子回路（１）を構成する微小トンネル接合（１１）（１３）および容量接合（１２）のパラメータによって異なってくる。
【００２２】
従って、この図３の単電子回路（１）は、図１のこの発明の単電子多値回路において、上述したように制御信号（５）に従って駆動回路（４）により各電源端子間に印加される状態変化電圧ＶW+2 ＝Ｖbc，ＶW+1 ＝Ｖab，ＶW-1 ＝Ｖcb，ＶW-2 ＝Ｖbaによって安定状態がそれぞれに精度良く変化し、よって、各安定状態（−１，１）、（０，０）および（１，−１）それぞれを論理状態”−１”，”０”および”１”として用いた、制御信号（５）が入力である３値の多値回路、たとえば３値メモリとして動作する。
【００２３】
（実施例２）
ところで、上述のように３値メモリとして動作する図３の単電子回路（１）を組み合わせて多値メモリアレイを構成することもできる。図４は、この多値メモリアレイ（７）の一例を示した回路図である。この図４において、セル（７１）、セル（７２）、セル（７３）およびセル（７４）は、それぞれ図３の単電子回路（１）と同じ構造を有するものであり、端子Ｘ１および端子Ｘ２が第一電源端子（２）に、端子Ｙ１およびＹ２が第二電源端子（３）に当たる。
【００２４】
そして、この多値メモリアレイ（７）を、図１の単電子多値装置において単電子回路（１）の代りに組み込み、各セルの論理状態変化の制御を行う。この場合には、駆動回路（４）は、端子Ｘ１，Ｘ２，Ｙ１，Ｙ２それぞれに接続され、４つの駆動回路（４）それぞれによって、各セルの状態変化に適した電圧レベルの半分の電圧が、端子Ｘ１，Ｘ２，Ｙ１，Ｙ２に加えられる。各駆動回路（４）は、図１に示した駆動回路（４）と同じ構造を有している。
【００２５】
本実施例では、上述のように図１の単電子多値装置に組み込まれた多値メモリアレイ（７）に対して、たとえば下記の表１に示した制御を行う。ここでは、セル（７１）を選択し、その論理状態を変化させてデータ書込および保持を行う制御を行うとする。
【００２６】
【表１】
【００２７】
この表１において、上段にはその上部に各制御名WRITE =データ書込、HOLD=データ保持が示されており、その下部には、セル（７１）の端子Ｘ１に印加される一方の駆動回路（４）における４つの状態変化用接続回路（４１）および状態保持用接続回路（４２）からの状態変化電圧および状態保持電圧が示され、また端子Ｙ１に印加されるもう一方の駆動回路（４）からの状態変化電圧および状態保持電圧が示されている。
【００２８】
セル（７１）では、各駆動回路（４）による印加電圧が合わされて各状態変化に適した電圧となり、その電圧に従って論理状態が変化する。たとえば、WRITE(-2) という書込制御に対しては、Ｘ１には一方の駆動回路（４）により状態変化電圧−３Ｖが加えられ、Ｙ１には他方の駆動回路（４）により状態変化電圧＋３Ｖが加えられて、Ｘ１およびＹ１間の電圧レベル−６Ｖによってセル（７１）の論理状態が変化する。他の書込制御または保持制御についても、同様にして各駆動回路（４）それぞれから表１に示した電圧がＸ１およびＹ１に加えられる。
【００２９】
また、下段には各書込・保持制御に対応した選択セル（７１）の安定状態、つまり論理状態が示されている。たとえば、初期状態が”＋１”の場合には、WRITE(-2) （Ｘ１・Ｙ１間電圧−６Ｖ) に対して”−１”、WRITE(-1) （Ｘ１・Ｙ１間電圧−４．７Ｖ）に対して”０”、VHOLD （Ｘ１・Ｙ１間電圧０Ｖ）に対して初期状態である”＋１”、WRITE(+1) （Ｘ１・Ｙ１間電圧４．７Ｖ）に対して”＋１”，WRITE(+2) （Ｘ１・Ｙ１間電圧６Ｖ）に対して”＋１”というように各電圧に従って状態変化する。初期状態”０”および”−１”の場合も同様にして表１に示したように状態変化する。
【００３０】
なお、ここでいう初期状態とは、論理状態が変化する直前のセル（７１）の論理状態を意味しており、たとえば、最初に初期状態が”＋１”であるセル（７１）にWRITE(-2) 制御をするとその論理状態は”−１”となり、次にWRITE(+1) 制御すると、初期状態が”−１”となっているので、その論理状態は”０”となる。
【００３１】
また、各印加電圧値は、たとえば公知のモンテカルロ手法のシミュレーションによって予め求められる。このような表１に例示した制御は、図１の単電子多値層値において、前述したように、たとえば制御信号発信手段などからの制御信号（５）により、駆動回路（４）の制御回路（４３）に伝えられ、制御回路（４３）は、表１の制御信号（５）に従って状態変化用接続回路（４１）または状態保持用接続回路（４２）に制御信号Ｏｎ／Ｏｆｆを送信し、Ｏｎの制御信号Ｏｎ／Ｏｆｆを受けた接続回路から、その入力端子に入力されている状態変化電圧または状態保持電圧が出力して、端子Ｘ１およびＸ２に入力される。そして、制御信号（５）によって予め選択されている多値メモリアレイ（７）のセル（７１）が、各印加電圧に従ってその安定状態を変え、各安定状態を論理状態として用いた多値メモリとしてデータの書込およびデータの保存動作をする。もちろん、他のセル（７２）、セル（７３）およびセル（７４）に対しても同様にしてデータ書込・保存をすることができる。
【００３２】
図５は、このような表１の制御に従った図４の多値メモリアレイ（７）の動作を例示した図である。この図５から明らかなように、図４の多値メモリアレイは、この発明の単電子多値装置において、３値のメモリアレイとして高精度に、且つ信頼性高く動作することが分かる。また、上述したように入力データと出力セルデータとの論理積を書き込むことができるので、多値メモリとして動作する単電子回路（１）は機能メモリとしても動作することができる。
【００３３】
なお、実施例２では、多値メモリアレイ（７）は４つのセル（７１）（７２）（７３）（７４）により構成され、駆動回路（４）も各セルに対応して４つ接続されているが、もちろん、駆動回路（４）の個数は、多値メモリアレイ（７）の行数および列数に対応しており、たとえば構成セルが６つの場合には、行数が３、列数が２（または列数が２、行数が３）であるので、５つの駆動回路（４）が各セルの端子に接続されて設けられる。
【００３４】
（実施例３）
図６は、図１のこの発明の単電子多値装置における単電子回路（１）の出力を読み取るための出力読取装置の一実施例を示した回路図である。この図６における単電子回路（１）は、第一電源端子ａおよび第二電源端子ｂを有し、容量接合Ｃ１とその両側に直列接続された微小トンネル接合Ｊ１およびＪ２とを備えた図３に示した単電子回路（１）と同じ構成を有しており、前述したように、図１のこの発明の単電子多値装置において多値メモリとして動作する。
【００３５】
出力読取装置（８）は、電子トランジスタＴ１およびＴ２と読取手段（８１）とを備えた構成となっている。電子トランジスタＴ１は、容量接合Ｃ２と２つの互いに直列接合された微小トンネル接合Ｊ３およびＪ４とによりなり、容量接合Ｃ２は、その一方の端子がゲートとして単電子回路（１）における容量接合Ｃ１の微小トンネル接合Ｊ１側のノードＡに接続され、他方の端子が微小トンネル接合Ｊ３およびＪ４の直列接続間に接続されて、設けられており、微小トンネル接合Ｊ３およびＪ４の直列接合されていない端子ｃおよびｄは出力端子として読取手段（８１）に接続されている。
【００３６】
電子トランジスタＴ２は、容量接合Ｃ３と２つの互いに直列接合された微小トンネル接合Ｊ５およびＪ６とにより構成されており、容量接合Ｃ２の一方の端子がゲートとして単電子回路（１）における容量接合Ｃ１の一方の微小トンネル接合Ｊ１側のノードＢに接続され、他方の端子が微小トンネル接合Ｊ３およびＪ４の直列接続間に接続されており、微小トンネル接合Ｊ３およびＪ４の直列接合されていない端子ｅおよびｆは出力端子として読取手段（８１）に接続されている。
【００３７】
また、電子トランジスタＴ１およびＴ２に出力端子ｃ，ｄ，ｅ，ｆを介して接続されている読取手段（８１）は，出力端子ｄからｃへ流れる電流Ｉ１と出力端子ｅからｆへ流れる電流Ｉ２とを測定することにより、単電子回路（１）の出力、つまり単電子回路（１）の各論理状態を読み取る。この読取時の第一電源端子ａおよび第二電源端子ｂ間の電圧は０Ｖであるとする。
【００３８】
この読取手段（８１）により測定された電流Ｉ１およびＩ２の関係は、たとえば単電子回路（１）に記憶されている論理状態が（０，０）であると、ノードＡにおける電圧とノードＢにおける電圧とが等しいため、Ｉ１＝Ｉ２となり、また、論理状態が（１，−１）の場合は、ノードＡの電圧がノードＢの電圧よりも高いので、Ｉ１＞Ｉ２となる。逆に、論理状態（−１，１）の場合は、ノードＢの電圧がノードＡの電圧よりも高いので、Ｉ１＜Ｉ２となる。従って、単電子回路（１）の出力である論理状態は、電流Ｉ１およびＩ２の差値によって読み取ることができる。
【００３９】
なお、たとえば、図６の単電子回路（１）および出力読取装置（８）における微小トンネル接合Ｊ１、Ｊ２、Ｊ３、Ｊ４、Ｊ５およびＪ６の容量および抵抗はそれぞれ、０．７５×１０-20 Ｆおよび５ＭΩであり、容量接合Ｃ１、Ｃ２およびＣ３それぞれの容量は、６．０×１０-20 Ｆ、０．３×１０-20 Ｆおよび０．３×１０-20 Ｆである。これらのパラメータは、室温においての周波数および熱誤差が無視され得るように設定されている。
【００４０】
さらに、単電子回路（１）の安定状態、つまり論理状態を、”０”から”１”、" −１”から”０”、”１”から”０”および”０”から”−１”へ変化させるに適したそれぞれの電圧レベルは、たとえば、９．２Ｖ、６．６Ｖ、−６．２Ｖおよび−９．２Ｖである。
【００４１】
（実施例４）
以上のような図６の単電子回路（１）および出力読取装置（８）を複数個用いて図７に例示したような多値メモリアレイ（９）を構成することができる。
たとえばこの図７に示した多値メモリアレイ（９）は、４つのメモリセル（９１）（９２）（９３）および（９４）により構成されており、それぞれは、図６と同様に単電子回路（１）と出力読取装置（８）を備えた構造を有している。出力読取装置（８）の読取手段（８１）は、図示していないが、メモリセル（９１）の出力端子ｃ，ｄからの出力線Ｘｕ１，Ｙｕ１および出力端子ｅ，ｆからの出力線Ｙｄ１，Ｘｄ１に接続され、メモリセル（９２）の出力端子ｃ，ｄからの出力線Ｘｕ２，Ｙｕ１および出力端子ｅ，ｆからの出力線Ｙｄ１，Ｘｄ２に接続され、メモリセル（９３）の出力端子ｃ，ｄからの出力線Ｘｕ１，Ｙｕ２および出力端子ｅ，ｆからの出力線Ｙｄ２，Ｘｄ１に接続され、また、メモリセル（９４）の出力端子ｃ，ｄからの出力線Ｘｕ２，Ｙｕ２および出力端子ｅ，ｆからの出力線Ｙｄ２，Ｘｄ２に接続されているものとする。
【００４２】
この読取手段により各メモリセル（９１）（９２）（９３）（９４）の論理出力を読み取る際には、それぞれの出力端子ｃおよびｄと出力端子ｅおよびｆからの出力線間に特定の必要な電圧を加えるようにする。たとえばメモリセル（９１）に対しては、出力線Ｘｕ１とＹｕ１間および出力線Ｘｄ１とＹｄ１間それぞれに特定の電圧を加える。
【００４３】
このような図７の多値メモリアレイ（９）を、図１の単電子多値装置において、単電子回路（１）の代りに組み込み、駆動回路（４）により以下の表２に例示した制御を行うことにより、４つのメモリセルから任意に選択したメモリセル（９１）の論理状態を変化させてデータ書込(Write) およびそのデータの読み出し(Read)を行う。
【００４４】
なお、図７の多値メモリアレイ（９）を組み込む場合には、実施例２において前述したように、図４の多値メモリアレイ（７）を組み込む場合と同様に、４つの駆動回路（４）を、第一電源端子（２）としての端子Ｘ１，Ｘ２、および第二電源端子（３）としての端子Ｙ１，Ｙ２それぞれに接続し、各駆動回路（４）によって、各状態変化に適した電圧レベルの半分の電圧を各端子に加えるようにする。
【００４５】
【表２】
【００４６】
この表２は、前述した実施例２における表１と同じように各制御に対応した電圧レベルおよび選択セルであるメモリセル（９１）の各論理状態を示している。図８は、表２の制御に従った図７の多値メモリアレイ（９）におけるデータ書込および読み出し動作と読み出された出力データとを例示した図である。この図８から明らかなように、表２に例示したように、たとえば、初期状態が”０”であるメモリセル（９１）の単電子回路（１）にWrite(+1) 制御（Ｘ１・Ｙ１間電圧６．６Ｖ）すると論理状態は”０”となり、次いでWrite(+2) 制御（Ｘ１・Ｙ１間電圧９．２Ｖ）により、初期状態が”０”に変わっているので論理状態は”＋１”に変化し、以降同様にして各制御に対応して論理状態が精度良く変わっており、単電子回路（１）が３値メモリ回路として高精度に動作していることがわかる。さらに、出力読出装置は、この単電子回路（１）の各論理状態の出力を精度良く読み出していることがわかる。
【００４７】
もちろん、他のメモリセル（９２）（９３）（９４）に対しても同様な書込制御を行い各論理状態出力を高精度で読み出すことができることは言うまでもない。以上のように、図６に例示した構造を有する出力読出装置は、図７の多値メモリアレイ（９）においても、図１のこの発明の単電子多値装置において３値のメモリ回路として高精度に動作する各メモリセルの単電子回路（１）に書き込まれた論理状態を精度良く読み出すことができる。
【００４８】
なお、多値メモリアレイ（９）の各メモリセルに電圧を加える駆動回路（４）は、多値メモリアレイ（９）の行数および列数に対応した個数が、各メモリセルからの端子に接続されて設けられることは言うまでもない。
【００４９】
もちろん、この発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
【００５０】
【発明の効果】
以上詳しく説明した通り、この発明の単電子多値装置によって、制御信号に従って駆動電圧により電源端子間に印加された３種類以上の状態変化電圧によって単電子回路の安定状態を任意に変化させて、それぞれの安定状態を論理状態として用いることにより、単電子回路が３値以上の多値回路として精度良く動作することができるようになり、また、出力読出装置によって、その単電子回路の出力を精度良く読み出すことができる。
【図面の簡単な説明】
【図１】 この発明の単電子多値装置の一実施例を示した回路図である。
【図２】 接続回路（４１）の一例を示した回路図である。
【図３】 単電子回路（１）の一例を示した回路図である。
【図４】 多値メモリアレイの一例を示した回路図である。
【図５】 図４の多値メモリアレイにおけるデータ書込およびデータ保持の動作を例示した図である。
【図６】 出力読取装置の一実施例を示した回路図である。
【図７】 多値メモリアレイの一例を示した回路図である。
【図８】 図７の多値メモリアレイにおけるデータ書込および読み出し動作と読み出された出力データとを例示した図である。
【図９】 従来の単電子回路システムの一例を示した回路図である。
【符号の説明】
１ 単電子回路
１１ 微小トンネル接合
１２ 容量接合
１３ 微小トンネル接合
２ 第一電源端子
３ 第二電源端子
４ 駆動回路
４１ 状態変化用接続回路
４２ 状態保持用接続回路
４３ 制御回路
４４ 入力端子
４５ 出力端子
４６ 制御端子
４７ インバータ
４８ トランスファーゲート
４９ 出力端子
５ 制御信号
５１ 制御端子
６ 駆動回路
６１ 状態変化用接続回路
６２ 状態保持用接続回路
６３ 制御回路
６４ 入力端子
６５ 出力端子
７ 多値メモリアレイ
７１ セル
７２ セル
７３ セル
７４ セル
８ 出力読取装置
８１ 読取手段
９ 多値メモリアレイ
９１ メモリセル
９２ メモリセル
９３ メモリセル
９４メモリセル
【発明の属する技術分野】
この発明は、単電子多値装置に関するものである。
【０００２】
【従来の技術とその課題】
図９は、従来の単電子回路システムの一例を示したものである。
たとえばこの図９に例示した従来の単電子回路システムは、単電子回路（１）の第一電源端子（２）に駆動装置（６）が接続されてなる構成を有しており、駆動装置（６）は、二つの状態変化用接続回路（６１）、一つの状態保持用接続回路（６２）、および制御回路（６３）を備えている。
【０００３】
駆動装置（６）の各接続回路（６１）（６２）は、制御回路（６３）から送られてくる制御信号Ｏｎ／Ｏｆｆに従ってその入力端子（６４）と出力端子（６５）の導通・不通の切り換えを行う。各状態変化用接続回路（６１）の入力端子（６４）にはそれぞれ、状態変化電圧Ｖ０−＞１およびＶ１−＞０が入力され、状態保持用接続回路（６２）の入力端子（６４）には状態保持電圧ＶＨＯＬＤが入力されている。
【０００４】
制御回路（６３）は、たとえば、外部からの制御信号（５）に従って、上記の状態変化用接続回路（６１）および状態保持用接続回路（６２）のうちの一つにＯｎの制御信号Ｏｎ／Ｏｆｆを送る。従って、このような駆動回路により、制御信号（５）に従って、状態変化電圧Ｖ０−＞１、状態保持電圧ＶＨＯＬＤ、状態変化電圧Ｖ１−＞０のいずれか一つが駆動電圧ＶＯＵＴとして出力端子（６５）を介して出力されて、単電子回路（１）の第一電源端子（２）および第二電源端子（３）間に印加され、そして、印加された状態変化電圧に従って、単電子回路（１）の安定状態が切り替わる。
【０００５】
しかしながら、従来の単電子回路システムでは、上述のように、”０”および”１”の論理に対応した２種類のみの状態変化電圧Ｖ０−＞１およびＶ１−＞０しか出力することができないため、単電子回路（１）は、”０”−＞”１”、”１”−＞”０”というように、２種類の安定状態の間でしか変化することができないといった問題があった。
【０００６】
そこで、この発明は、以上の通りの事情に鑑みてなされたものであり、より複数の状態変化電圧を単電子回路の第一電源端子および第二電源端子間に印加して、より複数の安定状態変化を単電子回路に起こし、その各安定状態を論理状態として用いることにより、単電子回路が多値回路として動作することのできる、新しい単電子多値装置を提供することを目的としている。
【０００７】
【課題を解決するための手段】
この発明は、上記の課題を解決するものとして、３種類以上の安定状態を持つ第一電源端子および第二電源端子を備えた単電子回路と、この単電子回路の安定状態間の変化に適した電圧を第一電源端子および第二電源端子間に印加する駆動回路とを備えており、単電子回路が、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御することにより、３値以上の多値回路として動作することを特徴とする単電子多値装置（請求項１）を提供する。
【０００８】
また、この発明は、上記単電子多値装置においてその単電子回路として組み込まれ、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御する単電子回路複数により構成されている多値メモリアレイ（請求項２）をも提供する。さらにまた、この出願の発明は、上記の単電子多値装置における単電子回路または上記の多値メモリアレイにおける単電子回路の出力を読み取る装置であって、単電子回路における容量接合の両側のノードそれぞれにゲートが接続された電子トランジスタと、この電子トランジスタの出力端子に接続された読取手段とを備えており、読取手段は、ゲートから入力された単電子回路の出力を出力端子を介して読み取ることを特徴とする出力読取装置（請求項３）をも提供し、この出力読取装置において、電子トランジスタは、容量接合と直列接続された２つの微小トンネル接合とを備え、容量接合の一方の端子はゲートとして単電子回路における容量接合のノードに接続され、他方の端子は該２つの微小トンネル接合間に接続されており、該２つの微小トンネルの直列接合されていない端子は出力端子としてそれぞれ読取手段に接続されている出力読取装置（請求項４）を一つの態様としている。
【０００９】
【発明の実施の形態】
以下、添付した図面に沿って実施例を示し、この発明の実施の形態についてさらに詳しく説明する。
【００１０】
【実施例】
（実施例１）
図１は、この発明の単電子多値回路の一実施例を示した回路構成図である。たとえばこの図１に例示したように、この発明の単電子多値回路は、第一電源端子（２）および接地されている第二電源端子（３）とを有する単電子回路（１）と、出力端子（４９）が単電子回路（１）の第一電源端子（２）に接続されている駆動回路（４）とを備えている。
【００１１】
単電子回路（１）は、たとえば、３つの安定状態ａ，ｂ，ｃを持っており、安定状態ａから安定状態ｂへの変化に適した第一電源端子（２）および第二電源端子（３）間の電圧レベルをＶab、安定状態ｂから安定状態ａへの変化に適した電圧レベルをＶba、安定状態ｂから安定状態ｃへの変化に適した電圧レベルをＶbc、安定状態ｃから安定状態ｂへの変化に適した電圧レベルをＶcbとする。
【００１２】
一方、駆動回路（４）は、入力端子（４４）および出力端子（４５）を有する４つの状態変化用接続回路（４１）および状態保持用接続回路（４２）と、制御端子（４６）を介して状態変化用接続回路（４１）および状態保持用接続回路（４２）に接続されている制御回路（４３）とを備えている。この制御回路（４３）は、たとえば制御信号発信手段などから制御端子（５１）を通って入力される制御信号（５）に従って、制御信号Ｏｎ／Ｏｆｆを各状態変化用接続回路（４１）および状態保持用接続回路（４２）に制御端子（４６）を介して送る。この制御信号Ｏｎ／Ｏｆｆは、たとえば、全接続回路それぞれに送信しても、そのＯｎ／Ｏｆｆ接続状態を切り替える必要があるものだけに送信するようにしてもよい。また、制御信号（５）は、たとえば単電子回路（１）をどの安定状態に変化させるかなどの制御情報を含んでいる。
【００１３】
各状態変化用接続回路（４１）および状態保持用接続回路（４２）はそれぞれ、図２に例示したように、インバータ（４７）およびトランスファーゲート（４８）を備えており、これらインバータ（４７）とトランスファーゲート（４８）とによって、制御回路（４３）からの制御信号Ｏｎ／Ｏｆｆに従って、トランスファーゲート（４８）に接続されている入力端子（４４）と出力端子（４５）の導通・不通の切り換えを行い、制御信号Ｏｎ／ＯｆｆがＯｎを表す”１”、である場合には、入力端子（４４）と出力端子（４５）とを接続し、制御信号Ｏｎ／Ｏｆｆが”０”、つまりＯｆｆである場合には入力端子（４４）と出力端子（４５）間をＯＰＥＮ状態にする。
【００１４】
また、各状態変化用接続回路（４１）の入力端子（４４）には、それぞれ、入力端子（４４）が出力端子（４５）に接続された際に出力端子（４５）および出力端子（４９）から駆動電圧ＶＯＵＴとして出力される状態変化電圧ＶW+2 ，ＶW+1 ，ＶW-1 ，ＶW-2 が入力されており、状態保持用接続回路（４２）の入力端子（４４）には、状態保持電圧ＶＨＯＬＤが入力されている。
【００１５】
これら状態変化電圧は、本実施例では、上述したように単電子回路の各安定状態間の変化に適した電圧がそれぞれＶab、Ｖba、Ｖbc、Ｖcbであるので、たとえば、ＶW+2 ＝Ｖbc，ＶW+1 ＝Ｖab，ＶW-1 ＝Ｖcb，ＶW-2 ＝Ｖbaと設定される。そして、駆動回路（４）が、制御信号（５）に従って所望の安定状態に単電子回路を変化させるために、その変化に適した状態変化電圧を第一電源端子（２）および第二電源端子（３）間に印加するべく、必要な状態変化電圧が入力されている状態変化用接続回路（４１）にＯｎの制御信号Ｏｎ／Ｏｆｆを送る。この際には、たとえば、変化前の安定状態を作っていた状態変化電圧を出力していた状態変化用接続回路（４１）にＯｆｆの制御信号Ｏｎ／Ｏｆｆをも送る。
【００１６】
たとえば、図１中一番上に位置している状態変化用接続回路（４１）にＯｎの制御信号Ｏｎ／Ｏｆｆが送られると、この状態変化用接続回路（４１）は、上述のように、その入力端子（４４）と出力端子（４５）とを接続して、状態変化電圧ＶW+1 ＝Ｖabを出力する。この状態維持電圧ＶW+1 ＝Ｖabは、出力端子（４９）から駆動電圧ＶＯＵＴとして出力され、第一電源端子（２）および第二電源端子（３）間に印加される。
【００１７】
そして、単電子回路（１）は、第一電源端子（２）および第二電源端子（３）間の状態変化電圧ＶW+1 ＝Ｖabに従ってその安定状態をａからｂに変化する。他の安定状態変化に対しても、同様にして駆動回路（４）により必要な状態変化電圧が出力、そして単電子回路（１）の電源端子間に印加される。また、単電子回路（１）の安定状態を、その初期の安定状態のままに維持しておくという制御信号（５）が与えられた場合には、状態保持用接続回路（４２）にＯｎの制御信号Ｏｎ／Ｏｆｆを送信して、状態保持電圧ＶＨＯＬＤを、状態保持用接続回路（４２）から出力させて、第一電源端子（２）および第二電源端子（３）間に印加し、この状態保持電圧ＶＨＯＬＤによって単電子回路（１）がその初期安定状態を保持する。なお、ここでの、初期安定状態とは、状態変化する直前の安定状態のことを意味する。
【００１８】
このようにして制御信号（５）に従って駆動回路（４）により接続回路（４１）（４２）および制御回路（４３）を介して任意の状態変化電圧を単電子回路（１）に加えると、状態変化電圧によって単電子回路（１）が３つの安定状態ａ，ｂ，ｃのうちの任意の安定状態に変化し、そして、このように任意に変化する３つの安定状態を論理状態として用いることによって、単電子回路（１）が３値の多値回路として動作するようになる。
【００１９】
図３は、この単電子回路（１）の構成の一例を示した回路図である。図３に例示した単電子回路（１）は、２つの微小トンネル接合（１１）（１３）と容量接合（１２）とを備えており、容量接合（１２）が微小トンネル接合（１１）および（１３）の間に直列接合された構造を有している。このような構造の単電子回路（１）は、容量接合（１２）の両側のノードＡおよびＢにそれぞれ電子およびホールが同じ数だけ入ると、電子の電荷とホールの電荷がお互いに引き合って安定となるため、複数の安定状態を持つ。ノードＡの過剰電子数およびノードＢの過剰電子数として回路の状態を表す場合、たとえば（−１，１）、（０，０）、（１，−１）の３つの状態が安定状態となる。よって、各安定状態間の変化に適した上部電源端子（２）および下部電源端子（３）間の電圧は４種類ある。
【００２０】
これら３つの安定状態（−１，１）、（０，０）、（１，−１）をそれぞれ、上述した安定状態ａ，ｂ，ｃとすると、（−１，１）から（０，０）への変化に適した電圧はＶab、（０，０）から（−１，１）への変化に適した電圧はＶba、（０，０）から（１，−１）への変化に適した電圧はＶbc、（１，−１）から（０，０）への変化に適した電圧はＶcbとなる。
【００２１】
図３に例示した単電子回路（１）においては、各安定状態間の変化に適した電圧は、初期の安定状態から次の第二安定状態へ、および第二安定状態から次の第三安定状態への電子トンネルレートが最大となる電圧レベル、および第三安定状態から第二安定状態へ、および第二安定状態から初期安定状態への電子トンネルレートが十分に小さくなる電圧レベルであり、このような電圧レベルを第一電源端子（２）および第二電源端子（３）間に印加することにより、各安定状態を精度良く変えることができる。もちろん、この電圧レベルは、単電子回路（１）を構成する微小トンネル接合（１１）（１３）および容量接合（１２）のパラメータによって異なってくる。
【００２２】
従って、この図３の単電子回路（１）は、図１のこの発明の単電子多値回路において、上述したように制御信号（５）に従って駆動回路（４）により各電源端子間に印加される状態変化電圧ＶW+2 ＝Ｖbc，ＶW+1 ＝Ｖab，ＶW-1 ＝Ｖcb，ＶW-2 ＝Ｖbaによって安定状態がそれぞれに精度良く変化し、よって、各安定状態（−１，１）、（０，０）および（１，−１）それぞれを論理状態”−１”，”０”および”１”として用いた、制御信号（５）が入力である３値の多値回路、たとえば３値メモリとして動作する。
【００２３】
（実施例２）
ところで、上述のように３値メモリとして動作する図３の単電子回路（１）を組み合わせて多値メモリアレイを構成することもできる。図４は、この多値メモリアレイ（７）の一例を示した回路図である。この図４において、セル（７１）、セル（７２）、セル（７３）およびセル（７４）は、それぞれ図３の単電子回路（１）と同じ構造を有するものであり、端子Ｘ１および端子Ｘ２が第一電源端子（２）に、端子Ｙ１およびＹ２が第二電源端子（３）に当たる。
【００２４】
そして、この多値メモリアレイ（７）を、図１の単電子多値装置において単電子回路（１）の代りに組み込み、各セルの論理状態変化の制御を行う。この場合には、駆動回路（４）は、端子Ｘ１，Ｘ２，Ｙ１，Ｙ２それぞれに接続され、４つの駆動回路（４）それぞれによって、各セルの状態変化に適した電圧レベルの半分の電圧が、端子Ｘ１，Ｘ２，Ｙ１，Ｙ２に加えられる。各駆動回路（４）は、図１に示した駆動回路（４）と同じ構造を有している。
【００２５】
本実施例では、上述のように図１の単電子多値装置に組み込まれた多値メモリアレイ（７）に対して、たとえば下記の表１に示した制御を行う。ここでは、セル（７１）を選択し、その論理状態を変化させてデータ書込および保持を行う制御を行うとする。
【００２６】
【表１】
この表１において、上段にはその上部に各制御名WRITE =データ書込、HOLD=データ保持が示されており、その下部には、セル（７１）の端子Ｘ１に印加される一方の駆動回路（４）における４つの状態変化用接続回路（４１）および状態保持用接続回路（４２）からの状態変化電圧および状態保持電圧が示され、また端子Ｙ１に印加されるもう一方の駆動回路（４）からの状態変化電圧および状態保持電圧が示されている。
【００２８】
セル（７１）では、各駆動回路（４）による印加電圧が合わされて各状態変化に適した電圧となり、その電圧に従って論理状態が変化する。たとえば、WRITE(-2) という書込制御に対しては、Ｘ１には一方の駆動回路（４）により状態変化電圧−３Ｖが加えられ、Ｙ１には他方の駆動回路（４）により状態変化電圧＋３Ｖが加えられて、Ｘ１およびＹ１間の電圧レベル−６Ｖによってセル（７１）の論理状態が変化する。他の書込制御または保持制御についても、同様にして各駆動回路（４）それぞれから表１に示した電圧がＸ１およびＹ１に加えられる。
【００２９】
また、下段には各書込・保持制御に対応した選択セル（７１）の安定状態、つまり論理状態が示されている。たとえば、初期状態が”＋１”の場合には、WRITE(-2) （Ｘ１・Ｙ１間電圧−６Ｖ) に対して”−１”、WRITE(-1) （Ｘ１・Ｙ１間電圧−４．７Ｖ）に対して”０”、VHOLD （Ｘ１・Ｙ１間電圧０Ｖ）に対して初期状態である”＋１”、WRITE(+1) （Ｘ１・Ｙ１間電圧４．７Ｖ）に対して”＋１”，WRITE(+2) （Ｘ１・Ｙ１間電圧６Ｖ）に対して”＋１”というように各電圧に従って状態変化する。初期状態”０”および”−１”の場合も同様にして表１に示したように状態変化する。
【００３０】
なお、ここでいう初期状態とは、論理状態が変化する直前のセル（７１）の論理状態を意味しており、たとえば、最初に初期状態が”＋１”であるセル（７１）にWRITE(-2) 制御をするとその論理状態は”−１”となり、次にWRITE(+1) 制御すると、初期状態が”−１”となっているので、その論理状態は”０”となる。
【００３１】
また、各印加電圧値は、たとえば公知のモンテカルロ手法のシミュレーションによって予め求められる。このような表１に例示した制御は、図１の単電子多値層値において、前述したように、たとえば制御信号発信手段などからの制御信号（５）により、駆動回路（４）の制御回路（４３）に伝えられ、制御回路（４３）は、表１の制御信号（５）に従って状態変化用接続回路（４１）または状態保持用接続回路（４２）に制御信号Ｏｎ／Ｏｆｆを送信し、Ｏｎの制御信号Ｏｎ／Ｏｆｆを受けた接続回路から、その入力端子に入力されている状態変化電圧または状態保持電圧が出力して、端子Ｘ１およびＸ２に入力される。そして、制御信号（５）によって予め選択されている多値メモリアレイ（７）のセル（７１）が、各印加電圧に従ってその安定状態を変え、各安定状態を論理状態として用いた多値メモリとしてデータの書込およびデータの保存動作をする。もちろん、他のセル（７２）、セル（７３）およびセル（７４）に対しても同様にしてデータ書込・保存をすることができる。
【００３２】
図５は、このような表１の制御に従った図４の多値メモリアレイ（７）の動作を例示した図である。この図５から明らかなように、図４の多値メモリアレイは、この発明の単電子多値装置において、３値のメモリアレイとして高精度に、且つ信頼性高く動作することが分かる。また、上述したように入力データと出力セルデータとの論理積を書き込むことができるので、多値メモリとして動作する単電子回路（１）は機能メモリとしても動作することができる。
【００３３】
なお、実施例２では、多値メモリアレイ（７）は４つのセル（７１）（７２）（７３）（７４）により構成され、駆動回路（４）も各セルに対応して４つ接続されているが、もちろん、駆動回路（４）の個数は、多値メモリアレイ（７）の行数および列数に対応しており、たとえば構成セルが６つの場合には、行数が３、列数が２（または列数が２、行数が３）であるので、５つの駆動回路（４）が各セルの端子に接続されて設けられる。
【００３４】
（実施例３）
図６は、図１のこの発明の単電子多値装置における単電子回路（１）の出力を読み取るための出力読取装置の一実施例を示した回路図である。この図６における単電子回路（１）は、第一電源端子ａおよび第二電源端子ｂを有し、容量接合Ｃ１とその両側に直列接続された微小トンネル接合Ｊ１およびＪ２とを備えた図３に示した単電子回路（１）と同じ構成を有しており、前述したように、図１のこの発明の単電子多値装置において多値メモリとして動作する。
【００３５】
出力読取装置（８）は、電子トランジスタＴ１およびＴ２と読取手段（８１）とを備えた構成となっている。電子トランジスタＴ１は、容量接合Ｃ２と２つの互いに直列接合された微小トンネル接合Ｊ３およびＪ４とによりなり、容量接合Ｃ２は、その一方の端子がゲートとして単電子回路（１）における容量接合Ｃ１の微小トンネル接合Ｊ１側のノードＡに接続され、他方の端子が微小トンネル接合Ｊ３およびＪ４の直列接続間に接続されて、設けられており、微小トンネル接合Ｊ３およびＪ４の直列接合されていない端子ｃおよびｄは出力端子として読取手段（８１）に接続されている。
【００３６】
電子トランジスタＴ２は、容量接合Ｃ３と２つの互いに直列接合された微小トンネル接合Ｊ５およびＪ６とにより構成されており、容量接合Ｃ２の一方の端子がゲートとして単電子回路（１）における容量接合Ｃ１の一方の微小トンネル接合Ｊ１側のノードＢに接続され、他方の端子が微小トンネル接合Ｊ３およびＪ４の直列接続間に接続されており、微小トンネル接合Ｊ３およびＪ４の直列接合されていない端子ｅおよびｆは出力端子として読取手段（８１）に接続されている。
【００３７】
また、電子トランジスタＴ１およびＴ２に出力端子ｃ，ｄ，ｅ，ｆを介して接続されている読取手段（８１）は，出力端子ｄからｃへ流れる電流Ｉ１と出力端子ｅからｆへ流れる電流Ｉ２とを測定することにより、単電子回路（１）の出力、つまり単電子回路（１）の各論理状態を読み取る。この読取時の第一電源端子ａおよび第二電源端子ｂ間の電圧は０Ｖであるとする。
【００３８】
この読取手段（８１）により測定された電流Ｉ１およびＩ２の関係は、たとえば単電子回路（１）に記憶されている論理状態が（０，０）であると、ノードＡにおける電圧とノードＢにおける電圧とが等しいため、Ｉ１＝Ｉ２となり、また、論理状態が（１，−１）の場合は、ノードＡの電圧がノードＢの電圧よりも高いので、Ｉ１＞Ｉ２となる。逆に、論理状態（−１，１）の場合は、ノードＢの電圧がノードＡの電圧よりも高いので、Ｉ１＜Ｉ２となる。従って、単電子回路（１）の出力である論理状態は、電流Ｉ１およびＩ２の差値によって読み取ることができる。
【００３９】
なお、たとえば、図６の単電子回路（１）および出力読取装置（８）における微小トンネル接合Ｊ１、Ｊ２、Ｊ３、Ｊ４、Ｊ５およびＪ６の容量および抵抗はそれぞれ、０．７５×１０-20 Ｆおよび５ＭΩであり、容量接合Ｃ１、Ｃ２およびＣ３それぞれの容量は、６．０×１０-20 Ｆ、０．３×１０-20 Ｆおよび０．３×１０-20 Ｆである。これらのパラメータは、室温においての周波数および熱誤差が無視され得るように設定されている。
【００４０】
さらに、単電子回路（１）の安定状態、つまり論理状態を、”０”から”１”、" −１”から”０”、”１”から”０”および”０”から”−１”へ変化させるに適したそれぞれの電圧レベルは、たとえば、９．２Ｖ、６．６Ｖ、−６．２Ｖおよび−９．２Ｖである。
【００４１】
（実施例４）
以上のような図６の単電子回路（１）および出力読取装置（８）を複数個用いて図７に例示したような多値メモリアレイ（９）を構成することができる。
たとえばこの図７に示した多値メモリアレイ（９）は、４つのメモリセル（９１）（９２）（９３）および（９４）により構成されており、それぞれは、図６と同様に単電子回路（１）と出力読取装置（８）を備えた構造を有している。出力読取装置（８）の読取手段（８１）は、図示していないが、メモリセル（９１）の出力端子ｃ，ｄからの出力線Ｘｕ１，Ｙｕ１および出力端子ｅ，ｆからの出力線Ｙｄ１，Ｘｄ１に接続され、メモリセル（９２）の出力端子ｃ，ｄからの出力線Ｘｕ２，Ｙｕ１および出力端子ｅ，ｆからの出力線Ｙｄ１，Ｘｄ２に接続され、メモリセル（９３）の出力端子ｃ，ｄからの出力線Ｘｕ１，Ｙｕ２および出力端子ｅ，ｆからの出力線Ｙｄ２，Ｘｄ１に接続され、また、メモリセル（９４）の出力端子ｃ，ｄからの出力線Ｘｕ２，Ｙｕ２および出力端子ｅ，ｆからの出力線Ｙｄ２，Ｘｄ２に接続されているものとする。
【００４２】
この読取手段により各メモリセル（９１）（９２）（９３）（９４）の論理出力を読み取る際には、それぞれの出力端子ｃおよびｄと出力端子ｅおよびｆからの出力線間に特定の必要な電圧を加えるようにする。たとえばメモリセル（９１）に対しては、出力線Ｘｕ１とＹｕ１間および出力線Ｘｄ１とＹｄ１間それぞれに特定の電圧を加える。
【００４３】
このような図７の多値メモリアレイ（９）を、図１の単電子多値装置において、単電子回路（１）の代りに組み込み、駆動回路（４）により以下の表２に例示した制御を行うことにより、４つのメモリセルから任意に選択したメモリセル（９１）の論理状態を変化させてデータ書込(Write) およびそのデータの読み出し(Read)を行う。
【００４４】
なお、図７の多値メモリアレイ（９）を組み込む場合には、実施例２において前述したように、図４の多値メモリアレイ（７）を組み込む場合と同様に、４つの駆動回路（４）を、第一電源端子（２）としての端子Ｘ１，Ｘ２、および第二電源端子（３）としての端子Ｙ１，Ｙ２それぞれに接続し、各駆動回路（４）によって、各状態変化に適した電圧レベルの半分の電圧を各端子に加えるようにする。
【００４５】
【表２】
この表２は、前述した実施例２における表１と同じように各制御に対応した電圧レベルおよび選択セルであるメモリセル（９１）の各論理状態を示している。図８は、表２の制御に従った図７の多値メモリアレイ（９）におけるデータ書込および読み出し動作と読み出された出力データとを例示した図である。この図８から明らかなように、表２に例示したように、たとえば、初期状態が”０”であるメモリセル（９１）の単電子回路（１）にWrite(+1) 制御（Ｘ１・Ｙ１間電圧６．６Ｖ）すると論理状態は”０”となり、次いでWrite(+2) 制御（Ｘ１・Ｙ１間電圧９．２Ｖ）により、初期状態が”０”に変わっているので論理状態は”＋１”に変化し、以降同様にして各制御に対応して論理状態が精度良く変わっており、単電子回路（１）が３値メモリ回路として高精度に動作していることがわかる。さらに、出力読出装置は、この単電子回路（１）の各論理状態の出力を精度良く読み出していることがわかる。
【００４７】
もちろん、他のメモリセル（９２）（９３）（９４）に対しても同様な書込制御を行い各論理状態出力を高精度で読み出すことができることは言うまでもない。以上のように、図６に例示した構造を有する出力読出装置は、図７の多値メモリアレイ（９）においても、図１のこの発明の単電子多値装置において３値のメモリ回路として高精度に動作する各メモリセルの単電子回路（１）に書き込まれた論理状態を精度良く読み出すことができる。
【００４８】
なお、多値メモリアレイ（９）の各メモリセルに電圧を加える駆動回路（４）は、多値メモリアレイ（９）の行数および列数に対応した個数が、各メモリセルからの端子に接続されて設けられることは言うまでもない。
【００４９】
もちろん、この発明は以上の例に限定されるものではなく、細部については様々な態様が可能であることは言うまでもない。
【００５０】
【発明の効果】
以上詳しく説明した通り、この発明の単電子多値装置によって、制御信号に従って駆動電圧により電源端子間に印加された３種類以上の状態変化電圧によって単電子回路の安定状態を任意に変化させて、それぞれの安定状態を論理状態として用いることにより、単電子回路が３値以上の多値回路として精度良く動作することができるようになり、また、出力読出装置によって、その単電子回路の出力を精度良く読み出すことができる。
【図面の簡単な説明】
【図１】 この発明の単電子多値装置の一実施例を示した回路図である。
【図２】 接続回路（４１）の一例を示した回路図である。
【図３】 単電子回路（１）の一例を示した回路図である。
【図４】 多値メモリアレイの一例を示した回路図である。
【図５】 図４の多値メモリアレイにおけるデータ書込およびデータ保持の動作を例示した図である。
【図６】 出力読取装置の一実施例を示した回路図である。
【図７】 多値メモリアレイの一例を示した回路図である。
【図８】 図７の多値メモリアレイにおけるデータ書込および読み出し動作と読み出された出力データとを例示した図である。
【図９】 従来の単電子回路システムの一例を示した回路図である。
【符号の説明】
１ 単電子回路
１１ 微小トンネル接合
１２ 容量接合
１３ 微小トンネル接合
２ 第一電源端子
３ 第二電源端子
４ 駆動回路
４１ 状態変化用接続回路
４２ 状態保持用接続回路
４３ 制御回路
４４ 入力端子
４５ 出力端子
４６ 制御端子
４７ インバータ
４８ トランスファーゲート
４９ 出力端子
５ 制御信号
５１ 制御端子
６ 駆動回路
６１ 状態変化用接続回路
６２ 状態保持用接続回路
６３ 制御回路
６４ 入力端子
６５ 出力端子
７ 多値メモリアレイ
７１ セル
７２ セル
７３ セル
７４ セル
８ 出力読取装置
８１ 読取手段
９ 多値メモリアレイ
９１ メモリセル
９２ メモリセル
９３ メモリセル
９４メモリセル
Claims (4)
- ３種類以上の安定状態を持つ第一電源端子および第二電源端子を備えた単電子回路と、この単電子回路の安定状態間の変化に適した電圧を第一電源端子および第二電源端子間に印加する駆動回路とを備えており、単電子回路が、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御することにより、３値以上の多値回路として動作することを特徴とする単電子多値装置。
- 請求項１の単電子多値装置においてその単電子回路として組み込まれ、１つの容量接合と２つの微小トンネル接合とで構成され、該２つの微小トンネル接合の一方が、前記第一電源端子と前記容量接合の一方の端子との間に直列接続され、該２つの微小トンネル接合の他方が、前記第二電源端子と前記容量接合の他方の端子との間に直列接合され、単電子回路が、駆動回路による各印加電圧によって変化する安定状態を論理状態として用い、単電子回路の論理状態を変化させるに際して、容量接合の両側のノードにそれぞれ電子およびホールが同じ数だけ入るように、前記第一電源端子および前記第二電源端子の電圧を制御する単電子回路複数により構成されている多値メモリアレイ。
- 請求項１の単電子多値装置における単電子回路または請求項２の多値メモリアレイにおける単電子回路の出力を読み取る装置であって、単電子回路における容量接合の両側のノードそれぞれにゲートが接続された電子トランジスタと、この電子トランジスタの出力端子に接続された読取手段とを備えており、読取手段は、ゲートから入力された単電子回路の出力を出力端子を介して読み取ることを特徴とする出力読取装置。
- 電子トランジスタは、容量接合と直列接続された２つの微小トンネル接合とを備え、容量接合の一方の端子はゲートとして単電子回路における容量接合のノードに接続され、他方の端子は該２つの微小トンネル接合間に接続されており、該２つの微小トンネルの直列接合されていない端子は出力端子としてそれぞれ読取手段に接続されている請求項３の出力読取装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468897A JP3916736B2 (ja) | 1997-09-29 | 1997-09-29 | 単電子多値装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26468897A JP3916736B2 (ja) | 1997-09-29 | 1997-09-29 | 単電子多値装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11102588A JPH11102588A (ja) | 1999-04-13 |
| JP3916736B2 true JP3916736B2 (ja) | 2007-05-23 |
Family
ID=17406823
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26468897A Expired - Fee Related JP3916736B2 (ja) | 1997-09-29 | 1997-09-29 | 単電子多値装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916736B2 (ja) |
-
1997
- 1997-09-29 JP JP26468897A patent/JP3916736B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH11102588A (ja) | 1999-04-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8243502B2 (en) | Nonvolatile latch circuit and logic circuit using the same | |
| US6385075B1 (en) | Parallel access of cross-point diode memory arrays | |
| US6567295B2 (en) | Addressing and sensing a cross-point diode memory array | |
| JP2003151282A5 (ja) | ||
| JP3475851B2 (ja) | フリップフロップ回路 | |
| JPS61501356A (ja) | 不揮発性ラッチ | |
| US7940557B1 (en) | Non-volatile electromechanical configuration bit array | |
| US20060023488A1 (en) | Semiconductor memory device | |
| CN1679111B (zh) | 同时向存储矩阵中的多个行进行写入的装置 | |
| CN100414839C (zh) | 控制电路和可重构逻辑部件 | |
| WO2015038118A1 (en) | Clocked all-spin logic circuit | |
| KR20030057268A (ko) | 반도체 장치 | |
| JP3092933B2 (ja) | 不揮発性書込み可能相互接続回路 | |
| KR100350283B1 (ko) | 감소된 표면적을 갖는 ｓｒａｍ 메모리 셀 | |
| JPH09270196A (ja) | 電源切り替え回路 | |
| JP3916736B2 (ja) | 単電子多値装置 | |
| US20030160639A1 (en) | Semiconductor integrated circuit device | |
| CN110503994A (zh) | 基于局部源极线mram架构的合并写入驱动器 | |
| JPS62209657A (ja) | デコ−ダ回路 | |
| EP0114210A2 (en) | Latent image RAM cell | |
| NL8004857A (nl) | Niet-vluchtig, statisch, vrij toegankelijk geheugen- stelsel. | |
| US3683206A (en) | Electrical storage element | |
| JPS59121730A (ja) | ヒユ−ズ回路 | |
| Ro et al. | Simulation of single electron circuits | |
| JPH04153998A (ja) | 半導体メモリ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20031031 |
|
| RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20040129 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040414 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060718 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060919 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |