JP3916701B2 - 半導体装置およびそれを備えた画像表示装置 - Google Patents
半導体装置およびそれを備えた画像表示装置 Download PDFInfo
- Publication number
- JP3916701B2 JP3916701B2 JP26077996A JP26077996A JP3916701B2 JP 3916701 B2 JP3916701 B2 JP 3916701B2 JP 26077996 A JP26077996 A JP 26077996A JP 26077996 A JP26077996 A JP 26077996A JP 3916701 B2 JP3916701 B2 JP 3916701B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- signal line
- wiring
- laser irradiation
- absorbing member
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Lasers (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体装置およびそれを備えた画像表示装置に関するものであり、特に、装置における回路の不良箇所にレーザ照射装置によってレーザを照射した際に、照射部周辺に対するダメージを低減し得るようにした半導体装置およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来から、アクティブマトリクス駆動方式の画像表示装置が種々提案されている。この種の画像表示装置は、図１１に示すように、画素アレイ部５１と、該画素アレイ部５１を駆動するデータ信号線駆動回路５２および走査信号線駆動回路５３と、該データ信号線駆動回路５２および走査信号線駆動回路５３に入力されるタイミング信号を生成するタイミング信号生成回路５４とから構成されている。上記データ信号線駆動回路５２には映像信号ＤＡＴが入力されるようになっている。また、上記タイミング信号生成回路５４には同期信号ＳＹＮが入力されるようになっている。
【０００３】
ここで、上記画像表示装置の詳細な構成を図１２および図１３に示す。図１２に示すように、上記画像表示装置は、複数のデータ信号線ＳＬｉ（ｉ＝１、２、…ｍ：ただしｍは整数）と、それらに互いに直交する複数の走査信号線ＧＬｊ（ｊ＝１、２、…ｎ：ただしｎは整数）とを備えている。各データ信号線ＳＬｉは、データ信号線駆動回路５２に接続されている一方、各走査信号線ＧＬｊは、走査信号線駆動回路５３に接続されている。
【０００４】
データ信号線駆動回路５２は、タイミング信号生成回路５４（図１１参照）等で生成される同期信号ＣＫＳおよびスタートパルスＳＰＳを用いて、入力される映像信号ＤＡＴをサンプリングすると共にサンプリングした映像信号ＤＡＴを必要に応じて増幅し、データ信号線ＳＬｉに転送するものである。一方、走査信号線駆動回路５３は、同じくタイミング信号生成回路５４等で生成される同期信号ＣＫＧ、ＧＰＳおよびスタートパルスＳＰＧを用いて、画素アレイ部５１における各走査信号線ＧＬｊに対して走査信号を出力するものである。上記のデータ信号線駆動回路５２および走査信号線駆動回路５３は、それぞれ、電源ＶＳＨ／ＶＳＬおよび電源ＶＧＨ／ＶＧＬで駆動されるようになっている。
【０００５】
そして、隣接する２本の走査信号線と隣接する２本のデータ信号線とで包囲された部分に画素ＰＩＸが設けられることにより、画素ＰＩＸは全体としてマトリクス状に配置されることになる。つまり、これにより、画素ＰＩＸの１列当たりに１本のデータ信号線が設けられ、画素ＰＩＸの１行当たりに１本の走査信号線が設けられていることになる。
【０００６】
上記画像表示装置が液晶表示装置の場合、各画素ＰＩＸは、図１３に示すように、スイッチング素子としての画素トランジスタ６１と、画素容量６２とによって構成されている。なお、上記の画素容量６２は、液晶容量６２ａと必要によって付加される補助容量６２ｂとからなっている。このとき、データ信号線ＳＬｉは、画素トランジスタ６１のソース電極６１ａおよびドレイン電極６１ｂを介して上記画素容量６２の一方の電極と接続され、走査信号線ＧＬｊは、画素トランジスタ６１のゲート電極６１ｃに接続されている。また、液晶容量６２ａの他方の電極は、液晶セルを挟んで対向電極（図示せず）に接続され、補助容量６２ｂの他方の電極は、全画素ＰＩＸに共通の共通電極線（図示せず）または隣接する走査信号線に接続される。
【０００７】
なお、上記の補助容量６２ｂは、液晶容量６２ａや画素トランジスタ６１のリーク電流、画素トランジスタ６１のゲート／ソース間容量などの寄生容量による画素電位の変動、あるいは液晶容量６２ａにおける表示データ依存性などの影響を最小限に抑えるためのものである。したがって、一般的なアクティブマトリクス型液晶表示装置では、画素ＰＩＸに上記のような補助容量６２ｂを液晶容量６２ａと並列に設けて表示を安定化させている。
【０００８】
データ信号線駆動回路５２は、表示用データ信号を１画素毎に、もしくは、１水平走査期間（１Ｈライン）毎に、データ信号線ＳＬｉに出力する。ここで、走査信号線ＧＬｊをアクティブ状態にすると、画素トランジスタ６１が導通状態となり、データ信号線ＳＬｉを介して転送される表示用データ信号が画素容量６２に書き込まれるようになっている。一方、走査信号線ＧＬｊを非アクティブ状態にすると、画素トランジスタ６１が遮断状態となり、これにより表示が維持されることになる。
【０００９】
ところで、従来、アクティブマトリクス型液晶表示装置の多くは、画素部のスイッチング素子を、ガラス基板上に形成された非晶質シリコン薄膜トランジスタで構成する一方、データ信号線駆動回路５２および走査信号線駆動回路５３のスイッチング素子を外付けされた複数のドライバＩＣ（Integrated Circuit）で構成している。
【００１０】
これに対して、近年、画像表示装置の小型化や信頼性向上、コスト低減などのために、データ信号線駆動回路５２や走査信号線駆動回路５３を、画素アレイ部５１と同一基板上にモノリシックに、つまり一体的に構成する技術が開発されつつある。このとき、能動素子としては、例えば単結晶あるいは非単結晶（例えば、多結晶や非晶質）のシリコン薄膜を用いた電界効果型トランジスタが用いられる。実際には、画面サイズを大面積で形成できること、および、データ信号線駆動回路５２や走査信号線駆動回路５３に要求される高い駆動力が実現できることから、上記能動素子を多結晶シリコン薄膜トランジスタで構成することが多い。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記能動素子を、例えば多結晶シリコン薄膜トランジスタのような非単結晶シリコン薄膜トランジスタで構成する場合、その製造プロセスは、ＬＳＩ（大規模集積回路）等で用いられている単結晶シリコン基板上のトランジスタの製造プロセスほどには確立されてはいないのが現状である。そのため、ショートや断線などの欠陥が発生し易いという問題がある。また、データ信号線駆動回路５２や走査信号線駆動回路５３を、画素アレイ部５１と同一基板上にモノリシックに構成する場合には、画面サイズにもよるが、非常に大面積になり、欠陥が含まれる可能性が高くなる。
【００１２】
ここで、上記の欠陥の種類としては、点失陥、線欠陥、面欠陥等が考えられる。面欠陥は、欠陥箇所が多数にわたる場合が多い。したがって、たとえその救済が可能であっても、多大なコストと労力とが必要となるため、面欠陥が存在する場合は不良品として処分するのが普通である。
【００１３】
点欠陥は、画素の不良により生ずるものであり、例えば特開平５−６６４１８号公報には、その欠陥防止対策が開示されている。すなわち、上記の従来技術では、各画素に２つのトランジスタを設け、冗長構造としている。そして、一方のトランジスタが不良になった場合に、その不良トランジスタを切り離して他方のトランジスタを利用することにより、画素スイッチの欠陥を救済することができるようになっている。
【００１４】
線欠陥は、データ信号線ＳＬｉおよび走査信号線ＧＬｊにおける例えば断線や短絡などの欠陥の他に、データ信号線駆動回路５２および走査信号線駆動回路５３での欠陥がある。ここで、データ信号線ＳＬｉおよび走査信号線ＧＬｊは単なる配線であるのに対し、データ信号線駆動回路５２および走査信号線駆動回路５３は、薄膜トランジスタ等の多数の素子や配線、コンタクト領域などを含んでいるため、欠陥の発生率も高くなる。さらに、上述のように、多結晶シリコン薄膜トランジスタを用いて形成されたデータ信号線駆動回路５２および走査信号線駆動画路５３においては、製造プロセスの信頼性が低いため、欠陥の発生する確率は、単結晶シリコン基板上に形成されるドライバＩＣの製造プロセスと比較してより高くなる。
【００１５】
ここで、例えば特開平６−８３２８６号には、駆動回路に関する冗長方式が開示されている。この従来技術では、上記駆動回路を複数のブロックに分割し、各ブロック内において、２系列のシフトレジスタを備えている。そして、正規のシフトレジスタに不良がある場合には、予備のシフトレジスタに接続を切り替えることにより、正常な動作が保証されるようになっている。
【００１６】
ところで、このような冗長構造を持つ画素トランジスタ、データ信号線および走査信号線、データ信号線駆動回路および走査信号線駆動回路に欠陥が生じた場合、レーザ照射装置によって不良部分にレーザを照射し、該不良部分を切断することにより、回路が救済される。しかし、上記従来の構成では、照射するレーザの熱により、照射部周辺に存在するトランジスタ等の素子が破壊されたり、あるいは上記素子の特性が劣化したりするという問題が生ずる。
【００１７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、このようなレーザ照射による照射部周辺に存在する素子の破壊および特性劣化を防止し、良品率および信頼性を向上させることのできる半導体装置およびそれを備えた画像表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、上記の課題を解決するために、基板上に複数のスイッチング素子と複数の配線とが設けられて回路が構成された半導体装置において、上記配線におけるレーザ照射領域の周辺部分に、レーザ照射によって発生する熱を吸収する熱吸収部材が設けられていることを特徴としている。
【００１９】
上記の構成によれば、配線を切断もしくは接続して回路変更を行う場合、上記配線に例えばレーザリペア装置によりレーザが照射される。このとき、レーザ照射領域の周辺部分には熱吸収部材が設けられているので、レーザ照射によって発生する熱は、この熱吸収部材によって吸収される。これにより、レーザ照射領域周辺に存在する正常な素子、配線等に上記の熱が伝搬されるのが回避される。
【００２０】
したがって、上記構成によれば、レーザ照射領域周辺に存在する素子が従来のように熱的に破壊されたり、上記の熱によって上記素子の特性が劣化したりするのを防止することができる。また、上記構成によれば、レーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができる。また、その結果、上記のような回路変更を行った場合でも、装置の良品率および信頼性を従来よりも向上させることができる。
【００２１】
請求項１の発明に係る半導体装置は、上記の課題を解決するために、上記構成において、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に、該スイッチング素子とは独立して設けられていることを特徴としている。
【００２２】
上記の構成によれば、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に該スイッチング素子とは独立して設けられているので、上記レーザ照射領域において発生した熱が上記スイッチング素子に伝わるのが回避される。したがって、上記構成によれば、上記スイッチング素子が、レーザ照射時の熱によって破壊されたり、あるいはその熱によって上記スイッチング素子の特性が劣化するのを防止することができる。
【００２３】
請求項２の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成において、上記回路が冗長回路で構成され、上記熱吸収部材が、上記冗長回路中のレーザ照射領域の周辺部分に設けられていることを特徴としている。
【００２４】
上記の構成によれば、半導体装置における回路が冗長回路で構成されている場合でも、レーザ照射時に発生する熱が上記の熱吸収部材で吸収される。したがって、上記構成によれば、冗長回路においても素子が熱的に破壊されたり、あるいは上記素子の特性が劣化したりするのを防止することができる。また、それに加えて、冗長回路においてレーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができる。
【００２５】
請求項２の発明に係る半導体装置は、上記の課題を解決するために、上記構成において、上記熱吸収部材が、上記冗長回路中のレーザ照射領域と上記スイッチング素子との間に設けられていることを特徴としている。
【００２６】
上記の構成によれば、冗長回路中のレーザ照射領域において発生した熱が、上記熱吸収部材に吸収されるので、上記の熱が冗長回路中のスイッチング素子に伝わるのが回避される。したがって、上記構成によれば、冗長回路における上記スイッチング素子が従来のように熱的に破壊されたり、あるいはその特性が劣化したりするのを防止することができる。
【００２７】
請求項３の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成に加えて、上記熱吸収部材と当該熱吸収部材に隣接した配線とが冗長構造を成すように、上記熱吸収部材が導電性部材で構成され、上記熱吸収部材と上記配線とに絶縁膜を介して重なるように配置された連結部材が複数個設けられていることを特徴としている。
【００２８】
上記の構成によれば、上記熱吸収部材と上記配線とは複数個の連結部材によって冗長構造を成すように構成されるので、上記配線が断線した場合でも、上記配線と冗長化された上記熱吸収部材を利用して回路を救済することができる。
【００２９】
請求項４の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成において、上記熱吸収部材と上記配線とが隣接する部分に、上記熱吸収部材と上記配線とを短絡させるための領域が形成されるように、上記熱吸収部材と上記配線とが、絶縁膜上に同層で配置されており、かつ、互いに凹凸状を成して隣接していることを特徴としている。
【００３０】
上記の構成によれば、熱吸収部材と配線とが互いに凹凸状を成して隣接しているので、その凹凸状の隣接部分にレーザを照射することによって容易に上記両者を短絡させることができる。その結果、上記両者を短絡させるための上述のような連結部材を設けなくても済むようになる。したがって、上記構成によれば、上記連結部材を設けなくても済む分、連結部材による寄生容量を削減することができる。
【００３１】
請求項５の発明に係る半導体装置は、上記の課題を解決するために、請求項１または２の構成において、上記スイッチング素子が、薄膜トランジスタで構成されていることを特徴としている。
【００３２】
上記の構成によれば、レーザ照射時に発生する熱を熱吸収部材が吸収することにより、スイッチング素子を薄膜トランジスタで構成しても短絡や断線などの各種欠陥の発生を抑えることができる。
【００３３】
つまり、半導体装置を構成する上記スイッチング素子を薄膜トランジスタで構成した場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００３４】
しかし、上記構成によれば、上記熱吸収部材によりレーザ照射時に発生する熱から上記スイッチング素子が保護されるので、上記スイッチング素子を薄膜トランジスタで構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００３５】
請求項６の発明に係る画像表示装置は、上記の課題を解決するために、基板上に複数の表示用の画素がマトリクス状に設けられ、これら各画素を駆動するためのデータ信号、走査信号をそれぞれ供給するデータ信号線駆動回路、走査信号線駆動回路を備えた画像表示装置において、上記データ信号線駆動回路および上記走査信号線駆動回路が、請求項１から４のいずれかに記載の半導体装置を備えていることを特徴としている。
【００３６】
上記の構成によれば、請求項１から４のいずれかに記載の半導体装置では、レーザ照射領域周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護されているので、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができる。
【００３７】
請求項７の発明に係る画像表示装置は、上記の課題を解決するために、請求項６の構成において、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていることを特徴としている。
【００３８】
上記の構成によれば、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていても、レーザ照射時に発生する熱から、レーザ照射領域周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができる。
【００３９】
つまり、上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成する場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００４０】
しかし、上記構成によれば、レーザ照射時に発生する熱からレーザ照射領域周辺の回路が保護されるので、少なくとも上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００４１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下のとおりである。
【００４２】
図２は、本発明のアクティブマトリクス型画像表示装置において、画素トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と略称する）１、２周辺の概略の回路構成を示している。上記画像表示装置は、同図に示すように、図示しない基板上に複数のデータ信号線ＳＬｉ（ｉ＝１、２、…ｍ：ただしｍは整数）と、それらに互いに直交する複数の走査信号線ＧＬｊ（ｊ＝１、２、…ｎ：ただしｎは整数）とを備えている。各データ信号線ＳＬｉは、入力される映像信号をサンプリングすると共にサンプリングした映像信号を必要に応じて増幅してデータ信号線ＳＬｉに転送するデータ信号線駆動回路（図示せず）に接続されている。一方、各走査信号線ＧＬｊは、走査信号を出力する走査信号線駆動回路（図示せず）に接続されている。そして、上記のデータ信号線駆動画路および走査信号線駆動回路は、図示しない電源によりそれぞれ駆動されるようになっている。
【００４３】
データ信号線ＳＬｉと走査信号線ＧＬｊとの交点には、スイッチング素子としてのＴＦＴ１と、冗長化されたＴＦＴ２とが配置されている。このように、本実施形態では、基板上に複数のスイッチング素子と複数の配線（例えばデータ信号線、走査信号線）とが設けられた回路で半導体装置が構成されている。そして、隣接する２本の走査信号線と、隣接する２本のデータ信号線とで包囲された部分で形成される画素には、液晶容量３ａおよび必要に応じて付加される補助容量３ｂからなる画素容量３が設けられている。
【００４４】
データ信号線ＳＬｉは、ＴＦＴ１、２のソース電極１ａ、２ａおよびドレイン電極１ｂ、２ｂを介して画素容量３の一方の電極に接続されている。一方、走査信号線ＧＬｊは、ＴＦＴ１、２のゲート電極１ｃ、２ｃに接続されている。また、液晶容量３ａの他方の電極は、液晶セルを挟んで対向電極（図示せず）に、補助容量３ｂの他方の電極は、全画素に共通の共通電極線（図示せず）、または、隣接する走査信号線に接続されている。なお、上記のＴＦＴ１、２は、それぞれ活性層１ｆ、２ｆ（図１参照）を有している。
【００４５】
本実施形態では、図１に示すように、各ＴＦＴ１、２間の空きスペースに熱吸収部材としての熱拡散用保護パターン（以下、単に保護パターンと称する）４を配置していると共に、データ信号線ＳＬｉ、走査信号線ＧＬｊ、画素電極６、ソース電極１ａ、２ａ、ドレイン電極１ｂ、２ｂで囲まれた空きスペースに保護パターン５を配置している。該保護パターン４、５は、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００４６】
ここで、例えばＴＦＴ２が欠陥トランジスタである場合、レーザ照射領域２ｄ、２ｅにレーザリペア装置によってレーザ照射を行い、ＴＦＴ２をデータ信号線ＳＬｉおよび画素電極６から電気的に切り離す。
【００４７】
このように、配線を切断もしくは接続して回路変更を行う場合、レーザ照射領域２ｄ、２ｅの周辺部分に、レーザ照射によって発生する熱を吸収する保護パターン４、５が設けられているので、レーザ照射によって発生する熱は、この保護パターン４、５によって吸収される。これにより、レーザ照射領域２ｄ、２ｅの周辺に存在する正常な素子（例えばＴＦＴ１、２）、配線等に上記の熱が伝搬されるのが回避される。
【００４８】
つまり、保護パターン４、５の無い従来の回路構成では、正常なトランジスタがレーザ照射領域に近い距離にあるため、レーザ照射によって欠陥トランジスタを切断する際に生ずる熱により、正常なトランジスタが破壊されたり、あるいは上記トランジスタの特性が劣化する場合があった。また、上記の熱により、上記欠陥トランジスタに近接した位置にある走査信号線が断線したり、あるいはデータ信号線と走査信号線とが電気的にショートする場合もあった。
【００４９】
しかし、上記構成によれば、レーザ照射領域２ｄ、２ｅとＴＦＴ１との間に保護パターン４が設けられているので、レーザ照射時に発生する熱が保護パターン４により拡散されて吸収される。これにより、正常なＴＦＴ１が熱的に破壊されるのを防止することができると共に、その熱によってＴＦＴ１の特性が劣化するのを防止することができる。また、レーザ照射領域２ｄ、２ｅの周辺部分に上記のような保護パターン５が設けられていることにより、上記の熱によって走査信号線ＧＬｊが断線したり、あるいはデータ信号線ＳＬｉと走査信号線ＧＬｊとが電気的にショートするのを防止することもできる。それゆえ、上記構成によれば、冗長回路における残りの正常なＴＦＴ１により液晶を正常に駆動させて、表示を正常に行うことができる。
【００５０】
また、上記とは逆に、ＴＦＴ１が欠陥トランジスタである場合にも、上記と同様にレーザ照射領域１ｄ、１ｅにレーザリペア装置によってレーザ照射を行い、ＴＦＴ１をデータ信号線ＳＬｉおよび画素電極６から切り離すことで、上記と同様の効果を得ることができる。なお、このときも、保護パターン４により正常なＴＦＴ２は保護される。
【００５１】
また、レーザ照射による修復時に、正常であるトランジスタを保護するためには、隣接するトランジスタ間の距離を離す方法も考えられる。しかし、その場合は、画素に対して空きスペースの占める面積が大きくなるので開口率が小さくなる。しかし、本発明では、空きスペースに保護パターン４、５を配置して熱吸収を行うため、隣接するＴＦＴ１、２間の距離、あるいは配線間の距離を大きく取る必要が無い。その結果、従来と同程度の開口率を維持しながら、ＴＦＴ１またはＴＦＴ２の熱的破壊および特性劣化を防止することができると共に、装置の信頼性および良品率を向上させることができる。なお、信頼性および良品率を重視するのであれば、画素に対する保護パターン４、５の占める面積を大きく取るようにしても良い。
【００５２】
また、上記構成によれば、半導体装置におけるスイッチング素子を、短絡や断線などの欠陥が生じやすいＴＦＴ１、２で構成しても、短絡や断線などの各種欠陥の発生を抑えることができる。
【００５３】
つまり、半導体装置を構成する上記スイッチング素子をＴＦＴ１、２で構成した場合、その製造プロセスは、ＬＳＩ（大規模集積回路）等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００５４】
しかし、上記構成によれば、レーザ照射時に発生する熱から上記ＴＦＴ１、２が保護されるので、スイッチング素子をＴＦＴ１、２で構成しても、上記各種欠陥の発生を抑えることができる。その結果、このように構成した場合であっても装置の良品率および信頼性を従来よりも向上させることができる。
【００５５】
なお、本実施形態では、冗長用も含めてトランジスタの個数を２個としているが、トランジスタの個数には特に制限はなく、３つ以上としても良い。この場合、上記のような保護パターン４をトランジスタ間の複数のスペースに配置することで、正常トランジスタを保護することができる。また、保護パターン５を配線および電極間に配置することで、上記と同様に断線および配線間のショートを防止することができる。
【００５６】
〔実施の形態２〕
本発明の実施の他の一形態について図３および図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【００５７】
本実施形態では、実施の形態１で説明した画像表示装置の走査信号線駆動回路等の回路に上述したような保護パターンを有する半導体装置を設ける例について説明するが、データ信号線駆動回路においても同様である。また、本実施形態では、走査信号線駆動回路、特に冗長化されたシフトレジスタ回路に保護パターンを設ける例について説明するが、これに限定するわけではない。レーザ照射装置を用いて配線切断または配線接続を行うことのできる回路であれば、上記の保護パターンを例えばバッファおよびサンプリング部分等の回路に設けることも可能である。
【００５８】
図３は、シフトレジスタを２個並列に接続している回路図を示している。このシフトレジスタ回路は、２系列のシフトレジスタをそれぞれ同じ桁数ずつのレジスタブロックＳＲａ１、ＳＲａ２、…ＳＲａｎ、レジスタブロックＳＲｂ１、ＳＲｂ２、…ＳＲｂｎ（総称するときは単にＳＲと記述する）にそれぞれ分割したものである。各レジスタブロックＳＲは、それぞれ複数桁のレジスタを直列に接続したものであり、各桁のレジスタに保持されたデータがクロック信号に基づいて順に後方の桁のレジスタにシフトされるようになっている。このとき、第１桁のレジスタへの入力が、レジスタブロックＳＲの入力となり、最終桁のレジスタの反転出力がレジスタブロックＳＲの出力となる。各桁のレジスタの出力は、パラレルに取り出されるようになっている。
【００５９】
なお、２系列のシフトレジスタの最も前方に位置するレジスタブロックＳＲａ１およびレジスタブロックＳＲｂ１には、走査信号ＳＰがそれぞれ入力ＳＰａ、ＳＰｂとして入力されるようになっている。なお、この駆動回路がデータ信号線駆動回路である場合には、データ信号のサンプリング制御信号がシリアルに入力されることになる。
【００６０】
レジスタブロックＳＲａ１、ＳＲｂ１の出力ＱＢａ１、ＱＢｂ１は、ＮＡＮＤ回路Ｎ１の入力に接続されており、ＮＡＮＤ回路Ｎ１の出力ＮＡＯ１が次のレジスタブロックＳＲａ２、ＳＲｂ２の入力ＱＢａ２、ＱＢｂ２に接続されている。また、レジスタブロックＳＲａ１、ＳＲｂ１の出力ＱＢａ１およびＱＢｂ１は、それぞれ抵抗Ｒ１１、Ｒ１２を挟んでHigh側電源ＶＨに接続されている。なお、ＳＲａ２、ＳＲｂ２、…、ＳＲａｎ、ＳＲｂｎにおいても同様である。したがって、本実施形態では、一例としてレジスタブロックＳＲａ１、ＳＲｂ１について説明する。
【００６１】
レジスタブロックＳＲａ１、ＳＲｂ１間の空きスペースには、熱吸収部材としての熱拡散用保護パターン（以下、単に保護パターンと称する）７がそれぞれ設けられている。該保護パターン７は、実施の形態１と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００６２】
ここで、例えばレジスタブロックＳＲａ１が欠陥である場合、レジスタブロックＳＲａ１の入力側、出力側のレーザ照射領域Ａ１、Ａ２にそれぞれレーザを照射し、レジスタブロックＳＲａ１を電気的にシフトレジスタから切り離す。これにより、ＱＢａ１のＮＡＮＤ回路Ｎ１への入力はHigh側電源ＶＨに固定される。そして、ＮＡＮＤ回路Ｎ１は、レジスタブロックＳＲｂ１の出力により駆動され、走査回路全体は正常動作を行うことになる。
【００６３】
また、上記とは逆に、レジスタブロックＳＲｂ１が欠陥である場合、レジスタブロックＳＲｂ１の入力側、出力側のレーザ照射領域Ｂ１、Ｂ２にレーザを照射し、レジスタブロックＳＲｂ１を電気的にシフトレジスタから切り離すことで、走査回路全体は正常動作を行うことになる。なお、他のレジスタブロックＳＲａ２、ＳＲｂ２、…ＳＲａｎ、ＳＲｂｎのいずれかが欠陥の場合でも上記と同様にして走査回路が救済される。
【００６４】
ここで、上記のような冗長回路部の詳細な回路構成を図４に示す。なお、ここでの説明を簡単にするために、ゲート配線ＱＢａは、インバータ回路１１により、ゲート配線Ｑａからのインバータ出力となっている。一方、ゲート配線ＱＢｂは、インバータ回路１２により、ゲート配線Ｑｂからのインバータ出力となっている。なお、上記のインバータ回路１１は、p-ch活性層１３ａを有するＴＦＴ１３と、n-ch活性層１４ａを有するＴＦＴ１４とで構成されている。また、上記のインバータ回路１２は、p-ch活性層１５ａを有するＴＦＴ１５と、n-ch活性層１６ａを有するＴＦＴ１６とで構成されている。
【００６５】
ゲート配線ＱＢａ、ＱＢｂはＮＡＮＤ回路Ｎに入力されるようになっている。このＮＡＮＤ回路Ｎは、p-ch活性層１７ａを有するＴＦＴ１７と、n-ch活性層１８ａを有するＴＦＴ１８と、n-ch活性層１９ａを有するＴＦＴ１９と、p-ch活性層２０ａを有するＴＦＴ２０とで構成されている。
【００６６】
熱吸収部材としての保護パターン２１、２２、２３は、インバータ回路１１、１２およびＮＡＮＤ回路Ｎを構成する各ＴＦＴ１３〜２０と、各ゲート配線ＱＢａ、ＱＢｂと、各ソース配線２４、２５と、各抵抗Ｒ１、Ｒ２の周辺の空きスペースに配置されている。同図では、保護パターン２１、２２、２３はレーザ照射領域Ａ、Ｂ付近のみに限定して配置されているが、空きスペース全てに配置されるようにしても良い。また、上記の保護パターン２１、２２、２３は、実施の形態１と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。なお、同図中、ＶＨはHigh側電源を示し、ＶＬはLow 側電源を示している。
【００６７】
ゲート配線ＱＢａ、ＱＢｂのいずれかが欠陥の出力をする場合、レーザ照射領域ＡまたはＢにレーザを照射して切断し、回路の救済を行う。このとき、レーザ照射時に生じる熱をレーザ照射領域Ａ、Ｂの周辺に設けられた保護パターン２１が吸収するので、レーザ照射領域Ａ、Ｂ周辺のトランジスタの熱的破壊および特性劣化が防止される。また、保護パターン２２、２３の熱吸収により、レーザ照射領域Ａ、Ｂ周辺の配線、抵抗が断線したり、あるいはショートしたりするのも防止される。
【００６８】
つまり、上記のようにレーザ照射装置を用いて配線切断または配線接続を行う場合、いずれの回路においても切断部分付近のトランジスタは上記と同様に熱の影響を受け易く、また破壊され易いので、本発明を適用することにより、レーザ照射領域Ａ、Ｂ付近の回路が保護される。
【００６９】
したがって、本実施形態における画像表示装置は、上記データ信号線駆動回路および上記走査信号線駆動回路が上述のような構成であるので、レーザ照射領域Ａ、Ｂ周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護される。その結果、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができる。
【００７０】
また、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていても、レーザ照射時に発生する熱から、レーザ照射領域Ａ、Ｂ周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができる。
【００７１】
つまり、上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成する場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００７２】
しかし、上記構成によれば、レーザ照射時に発生する熱からレーザ照射領域Ａ、Ｂ周辺の回路が保護されるので、少なくとも上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００７３】
また、上記のような保護パターン２１、２２、２３を回路の下もしくは上の階層により冗長回路全体を覆うように形成することで、従来と同等もしくはそれ以下の回路サイズで上記と同様の効果を得ることができる。
【００７４】
〔実施の形態３〕
本発明の実施の他の一形態について図５ないし図１０に基づいて説明すれば、以下のとおりである。
【００７５】
本実施形態では、図５に示すように、隣接する配線３１、３２間に熱拡散作用を持つ保護パターン３３（熱吸収部材）を配置している。該保護パターン３３は、上述した実施の形態１、２の場合と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００７６】
ここで、例えば配線３１に欠陥が生じて配線３１を切断する場合、レーザリペア装置によってレーザ照射領域にレーザを照射し、配線３１を切断する。このとき、隣接した配線３１、３２間に設けられた保護パターン３３が、レーザ照射によって発生する熱を拡散させて吸収するので、レーザ照射時の熱によって隣接配線３２が断線したり、あるいは、配線３１と配線３２とが電気的にショートしたりするのが防止される。一方、配線３２を切断する場合も保護パターン３３により上記と同様の原理で配線３１が保護される。また、保護パターン３３をＧＮＤ等に接続すれば、配線３１、３２間の相関ノイズおよび外部からのノイズを除去するシールド線としても使用することができる。
【００７７】
また、回路欠陥の例としては、例えば配線の断線が挙げられる。例えば同期信号を転送するＣＫライン等のような長い引き回しが必要な配線の場合、配線の途中で断線が起こる確率が高く、もし配線の途中で断線が起これば断線部以降の回路は正常動作をしなくなる。このため、例えば図６に示すように、保護パターン３３から配線３１、３２にクロスするクロス配線３４、３５（連結部材）を別層のパターンで設けるようにしても良い。つまり、この場合、クロス配線３４、３５により、保護パターン３３と該保護パターン３３に隣接した配線３１、３２とが冗長構造を成すように構成される。
【００７８】
ここで、例えば配線３１が図７に示すように断線した場合、配線３１と保護パターン３３とのクロス部３４ａ、３５ａにレーザーを照射して、上記両者をショートさせれば良い。このときのクロス部３４ａ、３５ａの断面図を図８に示す。同図に示すように、クロス部３４ａ、３５ａへのレーザ照射により、配線３１と保護パターン３３との間に介在した絶縁膜３６が破壊され、配線３１と保護パターン３３とがショートする。これにより、保護パターン３３によってレーザ照射時に発生する熱から配線３２を保護することができると共に、断線した配線３１の救済を行うことができる。また、配線３２が断線した場合でも、上記と同様にクロス部３４ｂ、３５ｂにレーザを照射して配線３２と保護パターン３３とをショートさせれば、保護パターン３３によってレーザ照射時に発生する熱から配線３１を保護することができると共に、断線した配線３２の救済を行うことができる。
【００７９】
なお、保護パターン３３をシールド線としてＧＮＤ等に接続している場合には、図７中の×印部分をレーザ照射によって切断し、保護パターン３３をＧＮＤ電源等から切り離せば良い。
【００８０】
次に、配線３１、３２と保護パターン３３とを絶縁膜３７（図１０（ｂ）参照）上に同層で配置するようにした構成を図９に示す。このとき、保護パターン３３と上記配線３１、３２とが互いに凹凸状を成して隣接するようにそれらを配置し、その隣接部分にショート領域Ｓを形成する。図１０（ａ）はショート領域Ｓの拡大図を示し、図１０（ｂ）は同図（ａ）のＡ−Ａ′線矢視断面図を示している。そして、このショート領域Ｓにレーザを照射することにより、配線３１または配線３２と保護パターン３３とを互いにショートさせるようにしても、上記と同様の効果を得ることができる。
【００８１】
また、この場合、配線３１、３２と保護パターン３３とが互いに凹凸状を成して隣接しているので、その凹凸状の隣接部分にレーザを照射することによって容易に上記両者を短絡させることができる。その結果、上記両者を短絡させるための上述のようなクロス配線３４、３５（図７参照）を設けなくても済むようになる。したがって、上記構成によれば、上記クロス配線３４、３５を設けなくても済む分、クロス配線３４、３５による寄生容量を削減することができる。
【００８２】
なお、本実施形態で説明したように、隣接配線に保護パターンを隣接させる構成、隣接配線と保護パターンとをクロス配線により連結する構成、および隣接配線と保護パターンとを互いに凹凸状を成して隣接させる構成は、実施の形態１、２にも適用可能であり、それによって同様の効果が得られるのは勿論のことである。
【００８３】
また、上記のような保護パターン３３を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成することで、冗長回路が不可欠である該回路の良品率および信頼性を向上させることができる。
【００８４】
【発明の効果】
請求項１の発明に係る半導体装置は、以上のように、配線におけるレーザ照射領域の周辺部分に、レーザ照射によって発生する熱を吸収する熱吸収部材が設けられている構成である。
【００８５】
それゆえ、レーザ照射領域周辺に存在する素子が従来のように熱的に破壊されたり、上記の熱によって上記素子の特性が劣化したりするのを防止することができるという効果を奏する。また、上記構成によれば、レーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができるという効果を奏する。また、その結果、上記のような回路変更を行った場合でも、装置の良品率および信頼性を従来よりも向上させることができるという効果を併せて奏する。
【００８６】
請求項１の発明に係る半導体装置は、以上のように、上記構成において、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に該スイッチング素子とは独立して設けられている構成である。
【００８７】
それゆえ、上記スイッチング素子が、レーザ照射時の熱によって破壊されたり、あるいはその熱によって上記スイッチング素子の特性が劣化するのを防止することができるという効果を奏する。
【００８８】
請求項２の発明に係る半導体装置は、以上のように、請求項１の構成において、上記回路が冗長回路で構成され、上記熱吸収部材が、上記冗長回路中のレーザ照射領域の周辺部分に設けられている構成である。
【００８９】
それゆえ、冗長回路においても素子が熱的に破壊されたり、あるいは上記素子の特性が劣化したりするのを防止することができるという効果を奏する。また、冗長回路においてレーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができるという効果を併せて奏する。
【００９０】
請求項２の発明に係る半導体装置は、以上のように、上記構成において、上記熱吸収部材が、上記冗長回路中のレーザ照射領域と上記スイッチング素子との間に設けられている構成である。
【００９１】
それゆえ、冗長回路における上記スイッチング素子が従来のように熱的に破壊されたり、あるいはその特性が劣化したりするのを防止することができるという効果を奏する。
【００９２】
請求項３の発明に係る半導体装置は、以上のように、請求項１の構成に加えて、上記熱吸収部材と当該熱吸収部材に隣接した配線とが冗長構造を成すように、上記熱吸収部材が導電性部材で構成され、上記熱吸収部材と上記配線とに絶縁膜を介して重なるように配置された連結部材が複数個設けられている構成である。
【００９３】
それゆえ、請求項１の構成による効果に加えて、上記配線が断線した場合でも、上記配線と冗長化された上記熱吸収部材を利用して回路を救済することができるという効果を奏する。
【００９４】
請求項４の発明に係る半導体装置は、以上のように、請求項１の構成において、上記熱吸収部材と上記配線とが隣接する部分に、上記熱吸収部材と上記配線とを短絡させるための領域が形成されるように、上記熱吸収部材と上記配線とが、絶縁膜上に同層で配置されており、かつ、互いに凹凸状を成して隣接している構成である。
【００９５】
それゆえ、熱吸収部材と配線との隣接部分にレーザを照射することによって容易に上記両者を短絡させることができるので、上記両者を短絡させるための上述のような連結部材を設けなくても済み、上記連結部材を設けなくても済む分、連結部材による寄生容量を削減することができるという効果を奏する。
【００９６】
請求項５の発明に係る半導体装置は、以上のように、請求項１または２の構成において、上記スイッチング素子が、薄膜トランジスタで構成されている構成である。
【００９７】
それゆえ、レーザ照射時に発生する熱を熱吸収部材が吸収することにより、スイッチング素子を、短絡や断線などの発生しやすい薄膜トランジスタで構成しても上記各種欠陥の発生を抑えることができ、その結果、装置の良品率および信頼性を従来よりも向上させることができるという効果を奏する。
【００９８】
請求項６の発明に係る画像表示装置は、以上のように、上記データ信号線駆動回路および上記走査信号線駆動回路が、請求項１から４のいずれかに記載の半導体装置を備えている構成である。
【００９９】
それゆえ、請求項１から４のいずれかに記載の半導体装置では、レーザ照射領域周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護されているので、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができるという効果を奏する。
【０１００】
請求項７の発明に係る画像表示装置は、以上のように、請求項６の構成において、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されている構成である。
【０１０１】
それゆえ、レーザ照射時に発生する熱から、レーザ照射領域周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができ、その結果、装置の良品率および信頼性を従来よりも向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置を備えた画像表示装置において、画素の概略の構成を示す平面図である。
【図２】 上記画素の回路構成を示す説明図である。
【図３】 シフトレジスタを用いた走査信号線駆動回路の概略の構成を示す説明図である。
【図４】 上記走査信号線駆動回路における冗長回路構成を示す平面図である。
【図５】 配線と保護パターンとの配置を示した平面図である。
【図６】 配線と保護パターンとがクロス配線で連結されている状態を示す平面図である。
【図７】 上記配線が断線している状態を示す平面図である。
【図８】 レーザ照射によって、上記配線と上記保護パターンとがショートする様子を示す断面図である。
【図９】 保護パターンとそれに隣接する配線とが互いに凹凸状を成して隣接している状態を示す平面図である。
【図１０】 （ａ）は、図９におけるショート領域を拡大した平面図であり、（ｂ）は、（ａ）におけるＡ−Ａ′線矢視断面図である。
【図１１】 従来の画像表示装置の一構成例を示すブロック図である。
【図１２】 上記画像表示装置の主要部の詳細な構成を示す説明図である。
【図１３】 上記画像表示装置の画素の回路構成を示す説明図である。
【符号の説明】
１ ＴＦＴ（スイッチング素子）
２ ＴＦＴ（スイッチング素子）
４ 熱拡散用保護パターン（熱吸収部材）
５ 熱拡散用保護パターン（熱吸収部材）
２１ 熱拡散用保護パターン（熱吸収部材）
２２ 熱拡散用保護パターン（熱吸収部材）
２３ 熱拡散用保護パターン（熱吸収部材）
３１ 配線
３２ 配線
３３ 熱拡散用保護パターン（熱吸収部材）
３４ クロス配線（連結部材）
３５ クロス配線（連結部材）
ＳＬｉ データ信号線（配線）
ＧＬｊ 走査信号線（配線）
【発明の属する技術分野】
本発明は、半導体装置およびそれを備えた画像表示装置に関するものであり、特に、装置における回路の不良箇所にレーザ照射装置によってレーザを照射した際に、照射部周辺に対するダメージを低減し得るようにした半導体装置およびそれを備えた画像表示装置に関するものである。
【０００２】
【従来の技術】
従来から、アクティブマトリクス駆動方式の画像表示装置が種々提案されている。この種の画像表示装置は、図１１に示すように、画素アレイ部５１と、該画素アレイ部５１を駆動するデータ信号線駆動回路５２および走査信号線駆動回路５３と、該データ信号線駆動回路５２および走査信号線駆動回路５３に入力されるタイミング信号を生成するタイミング信号生成回路５４とから構成されている。上記データ信号線駆動回路５２には映像信号ＤＡＴが入力されるようになっている。また、上記タイミング信号生成回路５４には同期信号ＳＹＮが入力されるようになっている。
【０００３】
ここで、上記画像表示装置の詳細な構成を図１２および図１３に示す。図１２に示すように、上記画像表示装置は、複数のデータ信号線ＳＬｉ（ｉ＝１、２、…ｍ：ただしｍは整数）と、それらに互いに直交する複数の走査信号線ＧＬｊ（ｊ＝１、２、…ｎ：ただしｎは整数）とを備えている。各データ信号線ＳＬｉは、データ信号線駆動回路５２に接続されている一方、各走査信号線ＧＬｊは、走査信号線駆動回路５３に接続されている。
【０００４】
データ信号線駆動回路５２は、タイミング信号生成回路５４（図１１参照）等で生成される同期信号ＣＫＳおよびスタートパルスＳＰＳを用いて、入力される映像信号ＤＡＴをサンプリングすると共にサンプリングした映像信号ＤＡＴを必要に応じて増幅し、データ信号線ＳＬｉに転送するものである。一方、走査信号線駆動回路５３は、同じくタイミング信号生成回路５４等で生成される同期信号ＣＫＧ、ＧＰＳおよびスタートパルスＳＰＧを用いて、画素アレイ部５１における各走査信号線ＧＬｊに対して走査信号を出力するものである。上記のデータ信号線駆動回路５２および走査信号線駆動回路５３は、それぞれ、電源ＶＳＨ／ＶＳＬおよび電源ＶＧＨ／ＶＧＬで駆動されるようになっている。
【０００５】
そして、隣接する２本の走査信号線と隣接する２本のデータ信号線とで包囲された部分に画素ＰＩＸが設けられることにより、画素ＰＩＸは全体としてマトリクス状に配置されることになる。つまり、これにより、画素ＰＩＸの１列当たりに１本のデータ信号線が設けられ、画素ＰＩＸの１行当たりに１本の走査信号線が設けられていることになる。
【０００６】
上記画像表示装置が液晶表示装置の場合、各画素ＰＩＸは、図１３に示すように、スイッチング素子としての画素トランジスタ６１と、画素容量６２とによって構成されている。なお、上記の画素容量６２は、液晶容量６２ａと必要によって付加される補助容量６２ｂとからなっている。このとき、データ信号線ＳＬｉは、画素トランジスタ６１のソース電極６１ａおよびドレイン電極６１ｂを介して上記画素容量６２の一方の電極と接続され、走査信号線ＧＬｊは、画素トランジスタ６１のゲート電極６１ｃに接続されている。また、液晶容量６２ａの他方の電極は、液晶セルを挟んで対向電極（図示せず）に接続され、補助容量６２ｂの他方の電極は、全画素ＰＩＸに共通の共通電極線（図示せず）または隣接する走査信号線に接続される。
【０００７】
なお、上記の補助容量６２ｂは、液晶容量６２ａや画素トランジスタ６１のリーク電流、画素トランジスタ６１のゲート／ソース間容量などの寄生容量による画素電位の変動、あるいは液晶容量６２ａにおける表示データ依存性などの影響を最小限に抑えるためのものである。したがって、一般的なアクティブマトリクス型液晶表示装置では、画素ＰＩＸに上記のような補助容量６２ｂを液晶容量６２ａと並列に設けて表示を安定化させている。
【０００８】
データ信号線駆動回路５２は、表示用データ信号を１画素毎に、もしくは、１水平走査期間（１Ｈライン）毎に、データ信号線ＳＬｉに出力する。ここで、走査信号線ＧＬｊをアクティブ状態にすると、画素トランジスタ６１が導通状態となり、データ信号線ＳＬｉを介して転送される表示用データ信号が画素容量６２に書き込まれるようになっている。一方、走査信号線ＧＬｊを非アクティブ状態にすると、画素トランジスタ６１が遮断状態となり、これにより表示が維持されることになる。
【０００９】
ところで、従来、アクティブマトリクス型液晶表示装置の多くは、画素部のスイッチング素子を、ガラス基板上に形成された非晶質シリコン薄膜トランジスタで構成する一方、データ信号線駆動回路５２および走査信号線駆動回路５３のスイッチング素子を外付けされた複数のドライバＩＣ（Integrated Circuit）で構成している。
【００１０】
これに対して、近年、画像表示装置の小型化や信頼性向上、コスト低減などのために、データ信号線駆動回路５２や走査信号線駆動回路５３を、画素アレイ部５１と同一基板上にモノリシックに、つまり一体的に構成する技術が開発されつつある。このとき、能動素子としては、例えば単結晶あるいは非単結晶（例えば、多結晶や非晶質）のシリコン薄膜を用いた電界効果型トランジスタが用いられる。実際には、画面サイズを大面積で形成できること、および、データ信号線駆動回路５２や走査信号線駆動回路５３に要求される高い駆動力が実現できることから、上記能動素子を多結晶シリコン薄膜トランジスタで構成することが多い。
【００１１】
【発明が解決しようとする課題】
しかしながら、上記能動素子を、例えば多結晶シリコン薄膜トランジスタのような非単結晶シリコン薄膜トランジスタで構成する場合、その製造プロセスは、ＬＳＩ（大規模集積回路）等で用いられている単結晶シリコン基板上のトランジスタの製造プロセスほどには確立されてはいないのが現状である。そのため、ショートや断線などの欠陥が発生し易いという問題がある。また、データ信号線駆動回路５２や走査信号線駆動回路５３を、画素アレイ部５１と同一基板上にモノリシックに構成する場合には、画面サイズにもよるが、非常に大面積になり、欠陥が含まれる可能性が高くなる。
【００１２】
ここで、上記の欠陥の種類としては、点失陥、線欠陥、面欠陥等が考えられる。面欠陥は、欠陥箇所が多数にわたる場合が多い。したがって、たとえその救済が可能であっても、多大なコストと労力とが必要となるため、面欠陥が存在する場合は不良品として処分するのが普通である。
【００１３】
点欠陥は、画素の不良により生ずるものであり、例えば特開平５−６６４１８号公報には、その欠陥防止対策が開示されている。すなわち、上記の従来技術では、各画素に２つのトランジスタを設け、冗長構造としている。そして、一方のトランジスタが不良になった場合に、その不良トランジスタを切り離して他方のトランジスタを利用することにより、画素スイッチの欠陥を救済することができるようになっている。
【００１４】
線欠陥は、データ信号線ＳＬｉおよび走査信号線ＧＬｊにおける例えば断線や短絡などの欠陥の他に、データ信号線駆動回路５２および走査信号線駆動回路５３での欠陥がある。ここで、データ信号線ＳＬｉおよび走査信号線ＧＬｊは単なる配線であるのに対し、データ信号線駆動回路５２および走査信号線駆動回路５３は、薄膜トランジスタ等の多数の素子や配線、コンタクト領域などを含んでいるため、欠陥の発生率も高くなる。さらに、上述のように、多結晶シリコン薄膜トランジスタを用いて形成されたデータ信号線駆動回路５２および走査信号線駆動画路５３においては、製造プロセスの信頼性が低いため、欠陥の発生する確率は、単結晶シリコン基板上に形成されるドライバＩＣの製造プロセスと比較してより高くなる。
【００１５】
ここで、例えば特開平６−８３２８６号には、駆動回路に関する冗長方式が開示されている。この従来技術では、上記駆動回路を複数のブロックに分割し、各ブロック内において、２系列のシフトレジスタを備えている。そして、正規のシフトレジスタに不良がある場合には、予備のシフトレジスタに接続を切り替えることにより、正常な動作が保証されるようになっている。
【００１６】
ところで、このような冗長構造を持つ画素トランジスタ、データ信号線および走査信号線、データ信号線駆動回路および走査信号線駆動回路に欠陥が生じた場合、レーザ照射装置によって不良部分にレーザを照射し、該不良部分を切断することにより、回路が救済される。しかし、上記従来の構成では、照射するレーザの熱により、照射部周辺に存在するトランジスタ等の素子が破壊されたり、あるいは上記素子の特性が劣化したりするという問題が生ずる。
【００１７】
本発明は、上記の問題点を解決するためになされたもので、その目的は、このようなレーザ照射による照射部周辺に存在する素子の破壊および特性劣化を防止し、良品率および信頼性を向上させることのできる半導体装置およびそれを備えた画像表示装置を提供することにある。
【００１８】
【課題を解決するための手段】
請求項１の発明に係る半導体装置は、上記の課題を解決するために、基板上に複数のスイッチング素子と複数の配線とが設けられて回路が構成された半導体装置において、上記配線におけるレーザ照射領域の周辺部分に、レーザ照射によって発生する熱を吸収する熱吸収部材が設けられていることを特徴としている。
【００１９】
上記の構成によれば、配線を切断もしくは接続して回路変更を行う場合、上記配線に例えばレーザリペア装置によりレーザが照射される。このとき、レーザ照射領域の周辺部分には熱吸収部材が設けられているので、レーザ照射によって発生する熱は、この熱吸収部材によって吸収される。これにより、レーザ照射領域周辺に存在する正常な素子、配線等に上記の熱が伝搬されるのが回避される。
【００２０】
したがって、上記構成によれば、レーザ照射領域周辺に存在する素子が従来のように熱的に破壊されたり、上記の熱によって上記素子の特性が劣化したりするのを防止することができる。また、上記構成によれば、レーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができる。また、その結果、上記のような回路変更を行った場合でも、装置の良品率および信頼性を従来よりも向上させることができる。
【００２１】
請求項１の発明に係る半導体装置は、上記の課題を解決するために、上記構成において、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に、該スイッチング素子とは独立して設けられていることを特徴としている。
【００２２】
上記の構成によれば、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に該スイッチング素子とは独立して設けられているので、上記レーザ照射領域において発生した熱が上記スイッチング素子に伝わるのが回避される。したがって、上記構成によれば、上記スイッチング素子が、レーザ照射時の熱によって破壊されたり、あるいはその熱によって上記スイッチング素子の特性が劣化するのを防止することができる。
【００２３】
請求項２の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成において、上記回路が冗長回路で構成され、上記熱吸収部材が、上記冗長回路中のレーザ照射領域の周辺部分に設けられていることを特徴としている。
【００２４】
上記の構成によれば、半導体装置における回路が冗長回路で構成されている場合でも、レーザ照射時に発生する熱が上記の熱吸収部材で吸収される。したがって、上記構成によれば、冗長回路においても素子が熱的に破壊されたり、あるいは上記素子の特性が劣化したりするのを防止することができる。また、それに加えて、冗長回路においてレーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができる。
【００２５】
請求項２の発明に係る半導体装置は、上記の課題を解決するために、上記構成において、上記熱吸収部材が、上記冗長回路中のレーザ照射領域と上記スイッチング素子との間に設けられていることを特徴としている。
【００２６】
上記の構成によれば、冗長回路中のレーザ照射領域において発生した熱が、上記熱吸収部材に吸収されるので、上記の熱が冗長回路中のスイッチング素子に伝わるのが回避される。したがって、上記構成によれば、冗長回路における上記スイッチング素子が従来のように熱的に破壊されたり、あるいはその特性が劣化したりするのを防止することができる。
【００２７】
請求項３の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成に加えて、上記熱吸収部材と当該熱吸収部材に隣接した配線とが冗長構造を成すように、上記熱吸収部材が導電性部材で構成され、上記熱吸収部材と上記配線とに絶縁膜を介して重なるように配置された連結部材が複数個設けられていることを特徴としている。
【００２８】
上記の構成によれば、上記熱吸収部材と上記配線とは複数個の連結部材によって冗長構造を成すように構成されるので、上記配線が断線した場合でも、上記配線と冗長化された上記熱吸収部材を利用して回路を救済することができる。
【００２９】
請求項４の発明に係る半導体装置は、上記の課題を解決するために、請求項１の構成において、上記熱吸収部材と上記配線とが隣接する部分に、上記熱吸収部材と上記配線とを短絡させるための領域が形成されるように、上記熱吸収部材と上記配線とが、絶縁膜上に同層で配置されており、かつ、互いに凹凸状を成して隣接していることを特徴としている。
【００３０】
上記の構成によれば、熱吸収部材と配線とが互いに凹凸状を成して隣接しているので、その凹凸状の隣接部分にレーザを照射することによって容易に上記両者を短絡させることができる。その結果、上記両者を短絡させるための上述のような連結部材を設けなくても済むようになる。したがって、上記構成によれば、上記連結部材を設けなくても済む分、連結部材による寄生容量を削減することができる。
【００３１】
請求項５の発明に係る半導体装置は、上記の課題を解決するために、請求項１または２の構成において、上記スイッチング素子が、薄膜トランジスタで構成されていることを特徴としている。
【００３２】
上記の構成によれば、レーザ照射時に発生する熱を熱吸収部材が吸収することにより、スイッチング素子を薄膜トランジスタで構成しても短絡や断線などの各種欠陥の発生を抑えることができる。
【００３３】
つまり、半導体装置を構成する上記スイッチング素子を薄膜トランジスタで構成した場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００３４】
しかし、上記構成によれば、上記熱吸収部材によりレーザ照射時に発生する熱から上記スイッチング素子が保護されるので、上記スイッチング素子を薄膜トランジスタで構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００３５】
請求項６の発明に係る画像表示装置は、上記の課題を解決するために、基板上に複数の表示用の画素がマトリクス状に設けられ、これら各画素を駆動するためのデータ信号、走査信号をそれぞれ供給するデータ信号線駆動回路、走査信号線駆動回路を備えた画像表示装置において、上記データ信号線駆動回路および上記走査信号線駆動回路が、請求項１から４のいずれかに記載の半導体装置を備えていることを特徴としている。
【００３６】
上記の構成によれば、請求項１から４のいずれかに記載の半導体装置では、レーザ照射領域周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護されているので、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができる。
【００３７】
請求項７の発明に係る画像表示装置は、上記の課題を解決するために、請求項６の構成において、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていることを特徴としている。
【００３８】
上記の構成によれば、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていても、レーザ照射時に発生する熱から、レーザ照射領域周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができる。
【００３９】
つまり、上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成する場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００４０】
しかし、上記構成によれば、レーザ照射時に発生する熱からレーザ照射領域周辺の回路が保護されるので、少なくとも上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００４１】
【発明の実施の形態】
〔実施の形態１〕
本発明の実施の一形態について図１および図２に基づいて説明すれば、以下のとおりである。
【００４２】
図２は、本発明のアクティブマトリクス型画像表示装置において、画素トランジスタ（以下、ＴＦＴ（Thin Film Transistor）と略称する）１、２周辺の概略の回路構成を示している。上記画像表示装置は、同図に示すように、図示しない基板上に複数のデータ信号線ＳＬｉ（ｉ＝１、２、…ｍ：ただしｍは整数）と、それらに互いに直交する複数の走査信号線ＧＬｊ（ｊ＝１、２、…ｎ：ただしｎは整数）とを備えている。各データ信号線ＳＬｉは、入力される映像信号をサンプリングすると共にサンプリングした映像信号を必要に応じて増幅してデータ信号線ＳＬｉに転送するデータ信号線駆動回路（図示せず）に接続されている。一方、各走査信号線ＧＬｊは、走査信号を出力する走査信号線駆動回路（図示せず）に接続されている。そして、上記のデータ信号線駆動画路および走査信号線駆動回路は、図示しない電源によりそれぞれ駆動されるようになっている。
【００４３】
データ信号線ＳＬｉと走査信号線ＧＬｊとの交点には、スイッチング素子としてのＴＦＴ１と、冗長化されたＴＦＴ２とが配置されている。このように、本実施形態では、基板上に複数のスイッチング素子と複数の配線（例えばデータ信号線、走査信号線）とが設けられた回路で半導体装置が構成されている。そして、隣接する２本の走査信号線と、隣接する２本のデータ信号線とで包囲された部分で形成される画素には、液晶容量３ａおよび必要に応じて付加される補助容量３ｂからなる画素容量３が設けられている。
【００４４】
データ信号線ＳＬｉは、ＴＦＴ１、２のソース電極１ａ、２ａおよびドレイン電極１ｂ、２ｂを介して画素容量３の一方の電極に接続されている。一方、走査信号線ＧＬｊは、ＴＦＴ１、２のゲート電極１ｃ、２ｃに接続されている。また、液晶容量３ａの他方の電極は、液晶セルを挟んで対向電極（図示せず）に、補助容量３ｂの他方の電極は、全画素に共通の共通電極線（図示せず）、または、隣接する走査信号線に接続されている。なお、上記のＴＦＴ１、２は、それぞれ活性層１ｆ、２ｆ（図１参照）を有している。
【００４５】
本実施形態では、図１に示すように、各ＴＦＴ１、２間の空きスペースに熱吸収部材としての熱拡散用保護パターン（以下、単に保護パターンと称する）４を配置していると共に、データ信号線ＳＬｉ、走査信号線ＧＬｊ、画素電極６、ソース電極１ａ、２ａ、ドレイン電極１ｂ、２ｂで囲まれた空きスペースに保護パターン５を配置している。該保護パターン４、５は、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００４６】
ここで、例えばＴＦＴ２が欠陥トランジスタである場合、レーザ照射領域２ｄ、２ｅにレーザリペア装置によってレーザ照射を行い、ＴＦＴ２をデータ信号線ＳＬｉおよび画素電極６から電気的に切り離す。
【００４７】
このように、配線を切断もしくは接続して回路変更を行う場合、レーザ照射領域２ｄ、２ｅの周辺部分に、レーザ照射によって発生する熱を吸収する保護パターン４、５が設けられているので、レーザ照射によって発生する熱は、この保護パターン４、５によって吸収される。これにより、レーザ照射領域２ｄ、２ｅの周辺に存在する正常な素子（例えばＴＦＴ１、２）、配線等に上記の熱が伝搬されるのが回避される。
【００４８】
つまり、保護パターン４、５の無い従来の回路構成では、正常なトランジスタがレーザ照射領域に近い距離にあるため、レーザ照射によって欠陥トランジスタを切断する際に生ずる熱により、正常なトランジスタが破壊されたり、あるいは上記トランジスタの特性が劣化する場合があった。また、上記の熱により、上記欠陥トランジスタに近接した位置にある走査信号線が断線したり、あるいはデータ信号線と走査信号線とが電気的にショートする場合もあった。
【００４９】
しかし、上記構成によれば、レーザ照射領域２ｄ、２ｅとＴＦＴ１との間に保護パターン４が設けられているので、レーザ照射時に発生する熱が保護パターン４により拡散されて吸収される。これにより、正常なＴＦＴ１が熱的に破壊されるのを防止することができると共に、その熱によってＴＦＴ１の特性が劣化するのを防止することができる。また、レーザ照射領域２ｄ、２ｅの周辺部分に上記のような保護パターン５が設けられていることにより、上記の熱によって走査信号線ＧＬｊが断線したり、あるいはデータ信号線ＳＬｉと走査信号線ＧＬｊとが電気的にショートするのを防止することもできる。それゆえ、上記構成によれば、冗長回路における残りの正常なＴＦＴ１により液晶を正常に駆動させて、表示を正常に行うことができる。
【００５０】
また、上記とは逆に、ＴＦＴ１が欠陥トランジスタである場合にも、上記と同様にレーザ照射領域１ｄ、１ｅにレーザリペア装置によってレーザ照射を行い、ＴＦＴ１をデータ信号線ＳＬｉおよび画素電極６から切り離すことで、上記と同様の効果を得ることができる。なお、このときも、保護パターン４により正常なＴＦＴ２は保護される。
【００５１】
また、レーザ照射による修復時に、正常であるトランジスタを保護するためには、隣接するトランジスタ間の距離を離す方法も考えられる。しかし、その場合は、画素に対して空きスペースの占める面積が大きくなるので開口率が小さくなる。しかし、本発明では、空きスペースに保護パターン４、５を配置して熱吸収を行うため、隣接するＴＦＴ１、２間の距離、あるいは配線間の距離を大きく取る必要が無い。その結果、従来と同程度の開口率を維持しながら、ＴＦＴ１またはＴＦＴ２の熱的破壊および特性劣化を防止することができると共に、装置の信頼性および良品率を向上させることができる。なお、信頼性および良品率を重視するのであれば、画素に対する保護パターン４、５の占める面積を大きく取るようにしても良い。
【００５２】
また、上記構成によれば、半導体装置におけるスイッチング素子を、短絡や断線などの欠陥が生じやすいＴＦＴ１、２で構成しても、短絡や断線などの各種欠陥の発生を抑えることができる。
【００５３】
つまり、半導体装置を構成する上記スイッチング素子をＴＦＴ１、２で構成した場合、その製造プロセスは、ＬＳＩ（大規模集積回路）等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００５４】
しかし、上記構成によれば、レーザ照射時に発生する熱から上記ＴＦＴ１、２が保護されるので、スイッチング素子をＴＦＴ１、２で構成しても、上記各種欠陥の発生を抑えることができる。その結果、このように構成した場合であっても装置の良品率および信頼性を従来よりも向上させることができる。
【００５５】
なお、本実施形態では、冗長用も含めてトランジスタの個数を２個としているが、トランジスタの個数には特に制限はなく、３つ以上としても良い。この場合、上記のような保護パターン４をトランジスタ間の複数のスペースに配置することで、正常トランジスタを保護することができる。また、保護パターン５を配線および電極間に配置することで、上記と同様に断線および配線間のショートを防止することができる。
【００５６】
〔実施の形態２〕
本発明の実施の他の一形態について図３および図４に基づいて説明すれば、以下のとおりである。なお、説明の便宜上、実施の形態１で用いた部材と同一の機能を有する部材には同一の部材番号を付記し、その説明を省略する。
【００５７】
本実施形態では、実施の形態１で説明した画像表示装置の走査信号線駆動回路等の回路に上述したような保護パターンを有する半導体装置を設ける例について説明するが、データ信号線駆動回路においても同様である。また、本実施形態では、走査信号線駆動回路、特に冗長化されたシフトレジスタ回路に保護パターンを設ける例について説明するが、これに限定するわけではない。レーザ照射装置を用いて配線切断または配線接続を行うことのできる回路であれば、上記の保護パターンを例えばバッファおよびサンプリング部分等の回路に設けることも可能である。
【００５８】
図３は、シフトレジスタを２個並列に接続している回路図を示している。このシフトレジスタ回路は、２系列のシフトレジスタをそれぞれ同じ桁数ずつのレジスタブロックＳＲａ１、ＳＲａ２、…ＳＲａｎ、レジスタブロックＳＲｂ１、ＳＲｂ２、…ＳＲｂｎ（総称するときは単にＳＲと記述する）にそれぞれ分割したものである。各レジスタブロックＳＲは、それぞれ複数桁のレジスタを直列に接続したものであり、各桁のレジスタに保持されたデータがクロック信号に基づいて順に後方の桁のレジスタにシフトされるようになっている。このとき、第１桁のレジスタへの入力が、レジスタブロックＳＲの入力となり、最終桁のレジスタの反転出力がレジスタブロックＳＲの出力となる。各桁のレジスタの出力は、パラレルに取り出されるようになっている。
【００５９】
なお、２系列のシフトレジスタの最も前方に位置するレジスタブロックＳＲａ１およびレジスタブロックＳＲｂ１には、走査信号ＳＰがそれぞれ入力ＳＰａ、ＳＰｂとして入力されるようになっている。なお、この駆動回路がデータ信号線駆動回路である場合には、データ信号のサンプリング制御信号がシリアルに入力されることになる。
【００６０】
レジスタブロックＳＲａ１、ＳＲｂ１の出力ＱＢａ１、ＱＢｂ１は、ＮＡＮＤ回路Ｎ１の入力に接続されており、ＮＡＮＤ回路Ｎ１の出力ＮＡＯ１が次のレジスタブロックＳＲａ２、ＳＲｂ２の入力ＱＢａ２、ＱＢｂ２に接続されている。また、レジスタブロックＳＲａ１、ＳＲｂ１の出力ＱＢａ１およびＱＢｂ１は、それぞれ抵抗Ｒ１１、Ｒ１２を挟んでHigh側電源ＶＨに接続されている。なお、ＳＲａ２、ＳＲｂ２、…、ＳＲａｎ、ＳＲｂｎにおいても同様である。したがって、本実施形態では、一例としてレジスタブロックＳＲａ１、ＳＲｂ１について説明する。
【００６１】
レジスタブロックＳＲａ１、ＳＲｂ１間の空きスペースには、熱吸収部材としての熱拡散用保護パターン（以下、単に保護パターンと称する）７がそれぞれ設けられている。該保護パターン７は、実施の形態１と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００６２】
ここで、例えばレジスタブロックＳＲａ１が欠陥である場合、レジスタブロックＳＲａ１の入力側、出力側のレーザ照射領域Ａ１、Ａ２にそれぞれレーザを照射し、レジスタブロックＳＲａ１を電気的にシフトレジスタから切り離す。これにより、ＱＢａ１のＮＡＮＤ回路Ｎ１への入力はHigh側電源ＶＨに固定される。そして、ＮＡＮＤ回路Ｎ１は、レジスタブロックＳＲｂ１の出力により駆動され、走査回路全体は正常動作を行うことになる。
【００６３】
また、上記とは逆に、レジスタブロックＳＲｂ１が欠陥である場合、レジスタブロックＳＲｂ１の入力側、出力側のレーザ照射領域Ｂ１、Ｂ２にレーザを照射し、レジスタブロックＳＲｂ１を電気的にシフトレジスタから切り離すことで、走査回路全体は正常動作を行うことになる。なお、他のレジスタブロックＳＲａ２、ＳＲｂ２、…ＳＲａｎ、ＳＲｂｎのいずれかが欠陥の場合でも上記と同様にして走査回路が救済される。
【００６４】
ここで、上記のような冗長回路部の詳細な回路構成を図４に示す。なお、ここでの説明を簡単にするために、ゲート配線ＱＢａは、インバータ回路１１により、ゲート配線Ｑａからのインバータ出力となっている。一方、ゲート配線ＱＢｂは、インバータ回路１２により、ゲート配線Ｑｂからのインバータ出力となっている。なお、上記のインバータ回路１１は、p-ch活性層１３ａを有するＴＦＴ１３と、n-ch活性層１４ａを有するＴＦＴ１４とで構成されている。また、上記のインバータ回路１２は、p-ch活性層１５ａを有するＴＦＴ１５と、n-ch活性層１６ａを有するＴＦＴ１６とで構成されている。
【００６５】
ゲート配線ＱＢａ、ＱＢｂはＮＡＮＤ回路Ｎに入力されるようになっている。このＮＡＮＤ回路Ｎは、p-ch活性層１７ａを有するＴＦＴ１７と、n-ch活性層１８ａを有するＴＦＴ１８と、n-ch活性層１９ａを有するＴＦＴ１９と、p-ch活性層２０ａを有するＴＦＴ２０とで構成されている。
【００６６】
熱吸収部材としての保護パターン２１、２２、２３は、インバータ回路１１、１２およびＮＡＮＤ回路Ｎを構成する各ＴＦＴ１３〜２０と、各ゲート配線ＱＢａ、ＱＢｂと、各ソース配線２４、２５と、各抵抗Ｒ１、Ｒ２の周辺の空きスペースに配置されている。同図では、保護パターン２１、２２、２３はレーザ照射領域Ａ、Ｂ付近のみに限定して配置されているが、空きスペース全てに配置されるようにしても良い。また、上記の保護パターン２１、２２、２３は、実施の形態１と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。なお、同図中、ＶＨはHigh側電源を示し、ＶＬはLow 側電源を示している。
【００６７】
ゲート配線ＱＢａ、ＱＢｂのいずれかが欠陥の出力をする場合、レーザ照射領域ＡまたはＢにレーザを照射して切断し、回路の救済を行う。このとき、レーザ照射時に生じる熱をレーザ照射領域Ａ、Ｂの周辺に設けられた保護パターン２１が吸収するので、レーザ照射領域Ａ、Ｂ周辺のトランジスタの熱的破壊および特性劣化が防止される。また、保護パターン２２、２３の熱吸収により、レーザ照射領域Ａ、Ｂ周辺の配線、抵抗が断線したり、あるいはショートしたりするのも防止される。
【００６８】
つまり、上記のようにレーザ照射装置を用いて配線切断または配線接続を行う場合、いずれの回路においても切断部分付近のトランジスタは上記と同様に熱の影響を受け易く、また破壊され易いので、本発明を適用することにより、レーザ照射領域Ａ、Ｂ付近の回路が保護される。
【００６９】
したがって、本実施形態における画像表示装置は、上記データ信号線駆動回路および上記走査信号線駆動回路が上述のような構成であるので、レーザ照射領域Ａ、Ｂ周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護される。その結果、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができる。
【００７０】
また、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていても、レーザ照射時に発生する熱から、レーザ照射領域Ａ、Ｂ周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができる。
【００７１】
つまり、上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成する場合、その製造プロセスは、ＬＳＩ等で用いられている単結晶シリコン基板上のトランジスタほどには確立されていない。その結果、短絡や断線などの欠陥が生じやすいものとなる。
【００７２】
しかし、上記構成によれば、レーザ照射時に発生する熱からレーザ照射領域Ａ、Ｂ周辺の回路が保護されるので、少なくとも上記画素および上記データ信号線駆動回路を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成しても、上記各種欠陥の発生を抑えることができる。その結果、装置の良品率および信頼性を従来よりも向上させることができる。
【００７３】
また、上記のような保護パターン２１、２２、２３を回路の下もしくは上の階層により冗長回路全体を覆うように形成することで、従来と同等もしくはそれ以下の回路サイズで上記と同様の効果を得ることができる。
【００７４】
〔実施の形態３〕
本発明の実施の他の一形態について図５ないし図１０に基づいて説明すれば、以下のとおりである。
【００７５】
本実施形態では、図５に示すように、隣接する配線３１、３２間に熱拡散作用を持つ保護パターン３３（熱吸収部材）を配置している。該保護パターン３３は、上述した実施の形態１、２の場合と同様、熱伝導性が高い材料であれば特定する必要はなく、例えばアルミニウム等の金属で構成される。
【００７６】
ここで、例えば配線３１に欠陥が生じて配線３１を切断する場合、レーザリペア装置によってレーザ照射領域にレーザを照射し、配線３１を切断する。このとき、隣接した配線３１、３２間に設けられた保護パターン３３が、レーザ照射によって発生する熱を拡散させて吸収するので、レーザ照射時の熱によって隣接配線３２が断線したり、あるいは、配線３１と配線３２とが電気的にショートしたりするのが防止される。一方、配線３２を切断する場合も保護パターン３３により上記と同様の原理で配線３１が保護される。また、保護パターン３３をＧＮＤ等に接続すれば、配線３１、３２間の相関ノイズおよび外部からのノイズを除去するシールド線としても使用することができる。
【００７７】
また、回路欠陥の例としては、例えば配線の断線が挙げられる。例えば同期信号を転送するＣＫライン等のような長い引き回しが必要な配線の場合、配線の途中で断線が起こる確率が高く、もし配線の途中で断線が起これば断線部以降の回路は正常動作をしなくなる。このため、例えば図６に示すように、保護パターン３３から配線３１、３２にクロスするクロス配線３４、３５（連結部材）を別層のパターンで設けるようにしても良い。つまり、この場合、クロス配線３４、３５により、保護パターン３３と該保護パターン３３に隣接した配線３１、３２とが冗長構造を成すように構成される。
【００７８】
ここで、例えば配線３１が図７に示すように断線した場合、配線３１と保護パターン３３とのクロス部３４ａ、３５ａにレーザーを照射して、上記両者をショートさせれば良い。このときのクロス部３４ａ、３５ａの断面図を図８に示す。同図に示すように、クロス部３４ａ、３５ａへのレーザ照射により、配線３１と保護パターン３３との間に介在した絶縁膜３６が破壊され、配線３１と保護パターン３３とがショートする。これにより、保護パターン３３によってレーザ照射時に発生する熱から配線３２を保護することができると共に、断線した配線３１の救済を行うことができる。また、配線３２が断線した場合でも、上記と同様にクロス部３４ｂ、３５ｂにレーザを照射して配線３２と保護パターン３３とをショートさせれば、保護パターン３３によってレーザ照射時に発生する熱から配線３１を保護することができると共に、断線した配線３２の救済を行うことができる。
【００７９】
なお、保護パターン３３をシールド線としてＧＮＤ等に接続している場合には、図７中の×印部分をレーザ照射によって切断し、保護パターン３３をＧＮＤ電源等から切り離せば良い。
【００８０】
次に、配線３１、３２と保護パターン３３とを絶縁膜３７（図１０（ｂ）参照）上に同層で配置するようにした構成を図９に示す。このとき、保護パターン３３と上記配線３１、３２とが互いに凹凸状を成して隣接するようにそれらを配置し、その隣接部分にショート領域Ｓを形成する。図１０（ａ）はショート領域Ｓの拡大図を示し、図１０（ｂ）は同図（ａ）のＡ−Ａ′線矢視断面図を示している。そして、このショート領域Ｓにレーザを照射することにより、配線３１または配線３２と保護パターン３３とを互いにショートさせるようにしても、上記と同様の効果を得ることができる。
【００８１】
また、この場合、配線３１、３２と保護パターン３３とが互いに凹凸状を成して隣接しているので、その凹凸状の隣接部分にレーザを照射することによって容易に上記両者を短絡させることができる。その結果、上記両者を短絡させるための上述のようなクロス配線３４、３５（図７参照）を設けなくても済むようになる。したがって、上記構成によれば、上記クロス配線３４、３５を設けなくても済む分、クロス配線３４、３５による寄生容量を削減することができる。
【００８２】
なお、本実施形態で説明したように、隣接配線に保護パターンを隣接させる構成、隣接配線と保護パターンとをクロス配線により連結する構成、および隣接配線と保護パターンとを互いに凹凸状を成して隣接させる構成は、実施の形態１、２にも適用可能であり、それによって同様の効果が得られるのは勿論のことである。
【００８３】
また、上記のような保護パターン３３を、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成することで、冗長回路が不可欠である該回路の良品率および信頼性を向上させることができる。
【００８４】
【発明の効果】
請求項１の発明に係る半導体装置は、以上のように、配線におけるレーザ照射領域の周辺部分に、レーザ照射によって発生する熱を吸収する熱吸収部材が設けられている構成である。
【００８５】
それゆえ、レーザ照射領域周辺に存在する素子が従来のように熱的に破壊されたり、上記の熱によって上記素子の特性が劣化したりするのを防止することができるという効果を奏する。また、上記構成によれば、レーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができるという効果を奏する。また、その結果、上記のような回路変更を行った場合でも、装置の良品率および信頼性を従来よりも向上させることができるという効果を併せて奏する。
【００８６】
請求項１の発明に係る半導体装置は、以上のように、上記構成において、上記熱吸収部材が、上記レーザ照射領域と上記スイッチング素子との間に該スイッチング素子とは独立して設けられている構成である。
【００８７】
それゆえ、上記スイッチング素子が、レーザ照射時の熱によって破壊されたり、あるいはその熱によって上記スイッチング素子の特性が劣化するのを防止することができるという効果を奏する。
【００８８】
請求項２の発明に係る半導体装置は、以上のように、請求項１の構成において、上記回路が冗長回路で構成され、上記熱吸収部材が、上記冗長回路中のレーザ照射領域の周辺部分に設けられている構成である。
【００８９】
それゆえ、冗長回路においても素子が熱的に破壊されたり、あるいは上記素子の特性が劣化したりするのを防止することができるという効果を奏する。また、冗長回路においてレーザ照射領域周辺に存在する配線が上記の熱によって断線したり、あるいは隣接する配線同士が電気的にショートするのを防止することができるという効果を併せて奏する。
【００９０】
請求項２の発明に係る半導体装置は、以上のように、上記構成において、上記熱吸収部材が、上記冗長回路中のレーザ照射領域と上記スイッチング素子との間に設けられている構成である。
【００９１】
それゆえ、冗長回路における上記スイッチング素子が従来のように熱的に破壊されたり、あるいはその特性が劣化したりするのを防止することができるという効果を奏する。
【００９２】
請求項３の発明に係る半導体装置は、以上のように、請求項１の構成に加えて、上記熱吸収部材と当該熱吸収部材に隣接した配線とが冗長構造を成すように、上記熱吸収部材が導電性部材で構成され、上記熱吸収部材と上記配線とに絶縁膜を介して重なるように配置された連結部材が複数個設けられている構成である。
【００９３】
それゆえ、請求項１の構成による効果に加えて、上記配線が断線した場合でも、上記配線と冗長化された上記熱吸収部材を利用して回路を救済することができるという効果を奏する。
【００９４】
請求項４の発明に係る半導体装置は、以上のように、請求項１の構成において、上記熱吸収部材と上記配線とが隣接する部分に、上記熱吸収部材と上記配線とを短絡させるための領域が形成されるように、上記熱吸収部材と上記配線とが、絶縁膜上に同層で配置されており、かつ、互いに凹凸状を成して隣接している構成である。
【００９５】
それゆえ、熱吸収部材と配線との隣接部分にレーザを照射することによって容易に上記両者を短絡させることができるので、上記両者を短絡させるための上述のような連結部材を設けなくても済み、上記連結部材を設けなくても済む分、連結部材による寄生容量を削減することができるという効果を奏する。
【００９６】
請求項５の発明に係る半導体装置は、以上のように、請求項１または２の構成において、上記スイッチング素子が、薄膜トランジスタで構成されている構成である。
【００９７】
それゆえ、レーザ照射時に発生する熱を熱吸収部材が吸収することにより、スイッチング素子を、短絡や断線などの発生しやすい薄膜トランジスタで構成しても上記各種欠陥の発生を抑えることができ、その結果、装置の良品率および信頼性を従来よりも向上させることができるという効果を奏する。
【００９８】
請求項６の発明に係る画像表示装置は、以上のように、上記データ信号線駆動回路および上記走査信号線駆動回路が、請求項１から４のいずれかに記載の半導体装置を備えている構成である。
【００９９】
それゆえ、請求項１から４のいずれかに記載の半導体装置では、レーザ照射領域周辺に存在する素子、配線等がレーザ照射時に生じる熱から確実に保護されているので、レーザ照射により回路変更を行った場合でも画像表示装置の良品率および信頼性を向上させることができるという効果を奏する。
【０１００】
請求項７の発明に係る画像表示装置は、以上のように、請求項６の構成において、少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されている構成である。
【０１０１】
それゆえ、レーザ照射時に発生する熱から、レーザ照射領域周辺の回路が保護されるので、短絡や断線などの各種欠陥の発生を抑えることができ、その結果、装置の良品率および信頼性を従来よりも向上させることができるという効果を奏する。
【図面の簡単な説明】
【図１】 本発明に係る半導体装置を備えた画像表示装置において、画素の概略の構成を示す平面図である。
【図２】 上記画素の回路構成を示す説明図である。
【図３】 シフトレジスタを用いた走査信号線駆動回路の概略の構成を示す説明図である。
【図４】 上記走査信号線駆動回路における冗長回路構成を示す平面図である。
【図５】 配線と保護パターンとの配置を示した平面図である。
【図６】 配線と保護パターンとがクロス配線で連結されている状態を示す平面図である。
【図７】 上記配線が断線している状態を示す平面図である。
【図８】 レーザ照射によって、上記配線と上記保護パターンとがショートする様子を示す断面図である。
【図９】 保護パターンとそれに隣接する配線とが互いに凹凸状を成して隣接している状態を示す平面図である。
【図１０】 （ａ）は、図９におけるショート領域を拡大した平面図であり、（ｂ）は、（ａ）におけるＡ−Ａ′線矢視断面図である。
【図１１】 従来の画像表示装置の一構成例を示すブロック図である。
【図１２】 上記画像表示装置の主要部の詳細な構成を示す説明図である。
【図１３】 上記画像表示装置の画素の回路構成を示す説明図である。
【符号の説明】
１ ＴＦＴ（スイッチング素子）
２ ＴＦＴ（スイッチング素子）
４ 熱拡散用保護パターン（熱吸収部材）
５ 熱拡散用保護パターン（熱吸収部材）
２１ 熱拡散用保護パターン（熱吸収部材）
２２ 熱拡散用保護パターン（熱吸収部材）
２３ 熱拡散用保護パターン（熱吸収部材）
３１ 配線
３２ 配線
３３ 熱拡散用保護パターン（熱吸収部材）
３４ クロス配線（連結部材）
３５ クロス配線（連結部材）
ＳＬｉ データ信号線（配線）
ＧＬｊ 走査信号線（配線）
Claims (7)
- 基板上に複数のスイッチング素子と複数の配線とが設けられて回路が構成された半導体装置において、
上記配線におけるレーザ照射領域と上記スイッチング素子との間に、該スイッチング素子とは独立して、レーザ照射によって発生する熱を吸収する熱吸収部材が設けられていることを特徴とする半導体装置。 - 上記回路が冗長回路で構成され、上記熱吸収部材が、上記冗長回路中のレーザ照射領域と上記スイッチング素子との間に設けられていることを特徴とする請求項１に記載の半導体装置。
- 上記熱吸収部材と当該熱吸収部材に隣接した配線とが冗長構造を成すように、上記熱吸収部材が導電性部材で構成され、上記熱吸収部材と上記配線とに絶縁膜を介して重なるように配置された連結部材が複数個設けられていることを特徴とする請求項１に記載の半導体装置。
- 上記熱吸収部材が導電性部材で構成され、該熱吸収部材と上記配線とが隣接する部分に、上記熱吸収部材と上記配線とを短絡させるための領域が形成されるように、上記熱吸収部材と上記配線とが、絶縁膜上に同層で配置されており、かつ、互いに凹凸状を成して隣接していることを特徴とする請求項１に記載の半導体装置。
- 上記スイッチング素子が、薄膜トランジスタで構成されていることを特徴とする請求項１または２に記載の半導体装置。
- 基板上に複数の表示用の画素がマトリクス状に設けられ、これら各画素を駆動するためのデータ信号、走査信号をそれぞれ供給するデータ信号線駆動回路、走査信号線駆動回路を備えた画像表示装置において、
上記データ信号線駆動回路および上記走査信号線駆動回路が、請求項１から４のいずれかに記載の半導体装置を備えていることを特徴とする画像表示装置。 - 少なくとも上記画素および上記データ信号線駆動回路が、絶縁基板上に形成された非晶質シリコン薄膜、多結晶シリコン薄膜または単結晶シリコン薄膜上に構成されていることを特徴とする請求項６に記載の画像表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26077996A JP3916701B2 (ja) | 1996-10-01 | 1996-10-01 | 半導体装置およびそれを備えた画像表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26077996A JP3916701B2 (ja) | 1996-10-01 | 1996-10-01 | 半導体装置およびそれを備えた画像表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH10107150A JPH10107150A (ja) | 1998-04-24 |
| JP3916701B2 true JP3916701B2 (ja) | 2007-05-23 |
Family
ID=17352617
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26077996A Expired - Fee Related JP3916701B2 (ja) | 1996-10-01 | 1996-10-01 | 半導体装置およびそれを備えた画像表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3916701B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007279616A (ja) * | 2006-04-12 | 2007-10-25 | Sony Corp | 駆動基板の製造方法および駆動基板 |
| KR102182880B1 (ko) * | 2013-12-27 | 2020-11-25 | 엘지디스플레이 주식회사 | 리페어 구조를 갖는 표시장치 및 표시패널 |
| KR102195180B1 (ko) | 2013-12-27 | 2020-12-28 | 엘지디스플레이 주식회사 | 리던던시 트랜지스터 구조를 갖는 표시장치 |
-
1996
- 1996-10-01 JP JP26077996A patent/JP3916701B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH10107150A (ja) | 1998-04-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100455437B1 (ko) | 유리기판의 효율이 향상된 액정표시소자 | |
| KR100632819B1 (ko) | 리페어 가능한 액정표시장치 및 그 제조방법 | |
| JP5690916B2 (ja) | ディスプレイ装置用アレイ基板 | |
| US5852480A (en) | LCD panel having a plurality of shunt buses | |
| US7701522B2 (en) | Active matrix liquid crystal display device | |
| US20120121061A1 (en) | Shift register | |
| US5111060A (en) | Electronic circuit equipped with redundant or spare circuit elements for every circuit element | |
| JP5350495B2 (ja) | 表示装置 | |
| WO2009104302A1 (ja) | Ｔｆｔ、シフトレジスタ、走査信号線駆動回路、スイッチ回路、および、表示装置 | |
| JP2006030627A (ja) | 表示装置用基板及びそれを用いた液晶表示装置 | |
| JPH0990318A (ja) | アクティブマトリクス型液晶表示装置および画素欠陥修正方法 | |
| JP4294096B2 (ja) | 改良されたアクティブ・マトリクスのｅｓｄ保護および試験体系 | |
| US8257986B2 (en) | Testing wiring structure and method for forming the same | |
| US5473452A (en) | Liquid crystal display device with repair structure | |
| JP3916701B2 (ja) | 半導体装置およびそれを備えた画像表示装置 | |
| JP2703328B2 (ja) | 液晶表示装置 | |
| JP2003050400A (ja) | アクティブマトリクス型液晶表示装置及びその製造方法 | |
| JPH07318980A (ja) | 液晶表示パネル | |
| KR100605437B1 (ko) | 어레이 기판 및 평면 표시 장치 | |
| JP4658172B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2003255371A (ja) | 表示装置および該表示装置の断線修復方法 | |
| JP2000089191A (ja) | 液晶表示装置 | |
| JP4658173B2 (ja) | 液晶表示装置とその製造方法 | |
| JP2000241833A (ja) | マトリックス型配線基板 | |
| JP3429443B2 (ja) | アクティブマトリクス基板及び液晶表示装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040607 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061122 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20061122 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061219 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070117 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070206 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070207 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
| LAPS | Cancellation because of no payment of annual fees |