JP3915854B2 - 周波数掃引ｆｓｋ受信機用ａｆｃ回路 - Google Patents
周波数掃引ｆｓｋ受信機用ａｆｃ回路 Download PDFInfo
- Publication number
- JP3915854B2 JP3915854B2 JP32946197A JP32946197A JP3915854B2 JP 3915854 B2 JP3915854 B2 JP 3915854B2 JP 32946197 A JP32946197 A JP 32946197A JP 32946197 A JP32946197 A JP 32946197A JP 3915854 B2 JP3915854 B2 JP 3915854B2
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- signal
- voltage
- circuit
- sweep
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03J—TUNING RESONANT CIRCUITS; SELECTING RESONANT CIRCUITS
- H03J7/00—Automatic frequency control; Automatic scanning over a band of frequencies
- H03J7/18—Automatic scanning over a band of frequencies
- H03J7/20—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element
- H03J7/22—Automatic scanning over a band of frequencies where the scanning is accomplished by varying the electrical characteristics of a non-mechanically adjustable element in which an automatic frequency control circuit is brought into action after the scanning action has been stopped
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Channel Selection Circuits, Automatic Tuning Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、周波数掃引機能及びＡＦＣ(Automatic Frequency Control)機能付きパケットＦＳＫ(Packet Frequency Shift Keying)信号用受信機の改良に係り、特に受信開始時に周波数掃引によって目的の信号を捕捉したとき、掃引を止めると同時にＡＦＣ回路が有効となるよう機能を切り替える時におけるＡＦＣ回路の応答時間を改善するための回路構成に関するものである。
【０００２】
【従来の技術】
パケット構成のＦＳＫ信号を周波数掃引機能及びＡＦＣ機能付き受信機で受信する場合、通常、目的信号の周波数が中間周波数ＩＦ(Intermediate Frequency)帯域内にない場合、周波数掃引が開始され、この掃引によって目的の信号が捕捉されると（ＩＦ帯域内に入ってくると）、周波数掃引を止めると同時に、ＡＦＣ回路が有効となるよう周波数掃引機能からＡＦＣ機能へと機能が切り替えられる構成になっている。従来のＦＳＫ受信機では殆どの場合、この切り替えが行われたときにはまだ周波数誤差が残っているから、あとはＡＦＣ回路の機能によってこの残存周波数誤差がなくなるよう動作していくように構成されている。この残存周波数誤差を補正し終わるに要する時間は、ＡＦＣ回路自体が持っている応答特性そのもので決まるから、パケットの先頭に置かれる同期信号（ＦＳＫ信号の場合、通常、ビット同期信号）の長さは、このＡＦＣ回路の応答時間を考慮して設定されている。
【０００３】
【発明が解決しようとする課題】
上述のように、従来の技術では、ビット同期信号の長さは、ＡＦＣの応答時間を見込んで設定されているから、ＡＦＣの初期応答を速くできればこのビット同期信号が短縮でき、データ伝送効率の向上に繋がることになる。
そこで、ビット同期信号の長さの短縮をするためには、希望とする目的信号が捕捉されたら、いち早くＡＦＣ系をその収斂状態に設定できるようにすればよいことになる。
【０００４】
換言すれば上述の点は下記のように言うこともできる。
ＡＦＣ付きの周波数掃引ＦＳＫ受信機において、周波数掃引によって目的の信号を捕捉したとき、そのままＡＦＣ機能をオンにすると、ほとんどの場合、ＩＦフィルタの中心で捕捉しておらず、前記残存周波数誤差がある。したがって、そのあと、信号をＩＦフィルタの中心まで移動させて上記誤差をなくすのに必要な時間は、一にＡＦＣの応答特性によって決まる。ＡＦＣの応答特性は、制御の安定性からは速動的でない方がよいが、最初の信号捕捉時には速動できる方がよいことは言うまでもない。この両者の要求は互いに相反している。
そこで、信号を捕捉したとき、ＡＦＣの応答特性には無関係に、極く短時間でその収斂値に設定し、その後ＡＦＣ回路を有効にする、という動作を行なわせ得る方法をとればよい。
本発明の目的は上記方法をとることができる周波数掃引ＦＳＫ受信機用ＡＦＣ回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、周波数掃引信号を発生する電圧制御発振器と、受信信号と上記周波数掃引信号から周波数誤差信号を保有した中間周波信号を生成する周波数変換器と、上記周波数誤差信号を検出する周波数弁別器と、該周波数弁別器の検出出力または中間周波増幅部から得られる信号強度インディケータ出力から所望の受信信号の有無を判定する信号検出器とを備え、該信号検出器の判定出力によって上記電圧制御発振器に制御電圧を与えて掃引を停止してＡＦＣ回路を作動させるようにした周波数掃引ＦＳＫ受信機用ＡＦＣ回路において、掃引停止時の目的信号のビット同期信号に対応した上記周波数弁別器の検波出力に応じた周波数誤差電圧を出力する誤差電圧検出回路と、上記周波数誤差電圧と上記電圧制御発振器に印加されている制御電圧とからＡＦＣ収斂時の制御電圧を演算して電圧制御発振器に送る演算回路と、を備えたことを要旨とする。
【０００６】
本発明において、前記誤差電圧検出回路を、上記ビット同期信号の上下いずれかの単側帯波に対応した前記周波数弁別器の検波出力に応じた周波数誤差電圧を出力するように構成してもよい。
【０００７】
或いは、前記誤差電圧検出回路を、前記ビット同期信号の上下いずれかの単側帯波及び搬送波に対応した前記周波数弁別器の検波出力を２ビット長積分した周波数誤差電圧を出力するように構成してもよい。
【０００８】
【発明の実施の形態】
周波数掃引ＦＳＫ受信機用ＡＦＣ回路は、周波数掃引信号を発生する電圧制御発振器（ＶＣＯ）と、受信信号と上記周波数掃引信号とから周波数誤差信号を生成する周波数変換器と、上記周波数誤差信号を検出する周波数弁別器と、該周波数弁別器の検出出力または中間周波増幅部から得られる信号強度インディケータ出力から所望の受信信号の有無を判定する信号検出器とを備え、該信号検出器の判定出力によって上記電圧制御発振器に制御電圧を与えて掃引を停止するようにしている。
【０００９】
従って、前記本発明の目的を達成するためには下記のような演算回路を付加すればよい。
即ち、周波数掃引によって目的の信号を捕捉したことを信号検出器で検出したとき掃引を止めるが、この掃引を止める寸前のＶＣＯの駆動電圧、及び同時刻における周波数弁別器の出力に発生している周波数誤差電圧は一時メモっておくことができるから、この両電圧と、予め分かっているＶＣＯの変調感度、及び周波数弁別器の誤差検出感度から受信信号の真の周波数誤差が分かる。この周波数誤差が分かれば、ＡＦＣはこの周波数誤差がその（１＋ループ利得）分の１に補正されるところに収斂するはずである。この収斂値にするためのＶＣＯ駆動電圧は、前記メモってある掃引停止時のＶＣＯ駆動電圧、及び弁別器出力の周波数誤差電圧の両電圧に、前記変調感度及び誤差検出感度で決まる重みを用いて演算、作成することができる。そこで、信号が捕捉されて掃引が止まったとき、この演算を行い、その電圧でＶＣＯ周波数をＡＦＣ収斂時の周波数に設定し、その設定後ＡＦＣループを構成するようにすればよい。
【００１０】
この場合、問題は、周波数掃引を止める時刻と周波数誤差の検出方法をどうするかである。それは次のような現象が発生するためである。
すなわち、周波数掃引しながらパケット狭偏移ＦＳＫ信号を受信すると、ＩＦフィルタにはビット同期信号の側帯波が順々に入ってくるから、その信号の状態としては、まずビット同期信号の上下どちらか一方の単側帯波のみが受信されている状態（状態ａ）と呼ぶ）が生じ、次にその単側帯波と搬送波が受信されている状態（状態ｂ）と呼ぶ）となり、最後に上下両側帯波と搬送波が全て受信されている状態（状態ｃ）と呼ぶ）となる。
状態ａ）の部分から周波数誤差を検出する場合は、信号が単側帯波であるための搬送波からの周波数差を補正すればよい。
状態ｂ）またはｃ）の部分から周波数誤差を検出する場合は、ビット同期信号成分が同時に復調されているので、２ビット長の時間だけ積分すればよい。
【００１１】
上述した事項に基づいて、本発明の周波数掃引受信機用ＡＦＣ回路の実施の形態としては、具体的には下記のような演算方法を実行する回路を付加する。
目的の信号を捕捉したことは、信号検出機能によって認識されるが、それには、周波数弁別器出力の帯域外雑音を利用して信号の有無を判定する方法（キャリア検出・ＣＤ（Carrier Detection）、またはスケルチ・ＳＱ（Squelch）とも云われる）や、ＩＦ増幅器から得られる信号強度に比例したＲＳＳＩ（Received Signal Strength Indicator）電流を用いて目的の信号の有無を判定する方法がある。本発明にとっては、信号の有無さえ判定できれば何れの方法でもよいことはもちろんで、回路の名称は信号検出回路とするが、以下は前者の検出方法を用いた場合について説明する。周波数掃引は、通常、ＡＦＣ回路の１構成要素である周波数変換用局部発振器としての電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator）に掃引電圧を加えて行われる。ＶＣＯのフリーラン（Free-run）周波数誤差及び周波数誤差検出器の周波数誤差は無視できるほど小さいとし、受信周波数にのみ周波数誤差ｆRCVがあるとする。ＶＣＯの周波数掃引によって信号が捕捉され、信号検出回路が応答したとき、ＶＣＯはフリーラン周波数よりｆVCO＝ｅ2ｋ2（ｅ2はＶＣＯに加えられている電圧（ｖ）、ｋ2はＶＣＯの周波数制御感度（Ｈｚ/ｖ））だけ制御されており、このとき周波数誤差検出器（周波数弁別器）の出力にはｅ1(ｖ)が発生していたとする。周波数誤差検出器への入力信号であるＩＦ周波数の誤差はｆIF＝ｆRCV−ｆVCO＝ｅ1／ｋ1（ｋ1は周波数誤差検出感度(ｖ／Ｈｚ)）であるから、ＡＦＣの補正動作によって、ＶＣＯはｆRCVにほゞ等しい周波数ｆRCV｛Ｋ／（１＋Ｋ）｝（Ｋはループ利得）だけ制御されて、結局、ＩＦにおける残留誤差はｆIF／（１＋Ｋ）となるはずである。
したがって、本発明の目的は、信号検出器が動作した時の条件（ｅ1、ｅ2とＫの値）から、いち早く、ＶＣＯをｆRCV｛Ｋ／（１＋Ｋ）｝だけ動かすための制御電圧の演算法を見いだすことである。
【００１２】
上の説明では、単に、受信周波数誤差はｆRCVと表現した。これはもちろん中心周波数誤差を意味するが、実際にはＦＳＫされているビット同期信号が周波数掃引されながらＩＦフィルタに入ってくるから、入来当初は側帯波が一部カットされている状態が存在する。したがって、このＦＳＫ信号として不完全な信号の中心周波数を検出する方法を見出す必要がある。そこで、そのためにまず、このような不完全な信号に対する周波数弁別出力（以下復調出力という）について説明する。
【００１３】
本発明で対象としているＦＳＫ信号は、狭偏移ＦＳＫと呼ばれる変調指数が０．５程度以下のＦＳＫ信号である。一方、ビット同期信号は情報“１”と“０”の交互繰り返し信号であるから、ロールオフフィルタ(Roll-Off Filter)によって正弦波となり、この信号で周波数変調される。
正弦波による周波数変調信号は、周知のように、数１で表される。
【００１４】
【数１】
【００１５】
数１においてＡ0は搬送波振幅、ωcは搬送波の、ｐは変調信号の角周波数であって、データ信号速度をＢuとすればｐ＝２π（Ｂu／２）である。
この信号は、周知のように、ベッセル関数を用いて側帯波成分に展開されるが、変調指数が０．５程度以下になると、２次以上の高次成分はすべて無視できるほど小さくなり、近似的に数２で表し得る。すなわち、搬送波成分（Ｃ）、上部第１側帯波（ＵＳＢ）、下部第１側帯波（ＬＳＢ）の３本だけのスペクトラムとなる。数２ではＡ0＝１とした。
【００１６】
【数２】
【００１７】
このような信号が周波数掃引されて入ってくるので、３本のスペクトラムが端から順番にＩＦフィルタに入ってくることになる。したがって、その出力を時間的に見れば、図１に示すように、ａ）ＵＳＢの１波のみが入っている状態、ｂ）ＵＳＢ＋Ｃの２波が入っている状態、ｃ）ＵＳＢ、Ｃ、ＬＳＢの３波とも入っている状態、の３種の状態が存在する。
そこでこの各状態に対する周波数弁別出力を検討する必要がある。
簡単のため、こゝではまず、いずれの状態とも周波数掃引は無く、周波数的に固定されているとする。
まずａ）の状態はＵＳＢのみの単一トーンであるから、数３のように表せ、この信号の復調出力ｅ1(ｔ)は、数３の位相成分を時間微分して求められ、数４のようになる。
【００１８】
【数３】
【数４】
【００１９】
次にｂ）の状態はＵＳＢ＋Ｃであるから数５のように表せ、この信号に対する復調出力ｅ1(ｔ)は数６の２行目の式のようになる。変調指数ｍf＝０．５とすると近似的に同３行目の式のようになる。
【００２０】
【数５】
【数６】
【数８】
【００２１】
最後にｃ）の状態は、スペクトラムが３本とも揃っている状態であって、これはすなわち数１そのものであるから、その検波出力は数７のようになる。数７においてｍdは最大偏移角周波数である。
【００２２】
【数７】
【００２３】
以上説明したように、ＩＦフィルタを通過するスペクトラムによって、復調出力ｅ1(ｔ)は数４、数６、数７の何れかになる。
実際の復調出力は、上述の信号に掃引信号が重畳したものとなる。いま、説明の便宜上、次のような値を仮定する。
ＩＦフィルタの帯域巾は２ＫＨｚ（通過帯域ＦLからＦHまで）、掃引速度は１ＫＨｚ／１００ｍｓ、データ速度は６００baud（したがってｐ＝２π３００）、変調指数ｍf＝０．５（したがって最大角周波数偏移ｍd＝２π１５０）、周波数弁別器感度は１volt／１ＫＨｚとする。
周波数掃引は周波数の上方向に向かって行われ、信号が入来しても信号検出器は動作しないとする。ＵＳＢがＩＦフィルタの下端ＦLに到達した瞬間を時刻の基準にとれば、ＵＳＢが入ってきてから３０ｍｓ後に搬送波Ｃも入ってくることになり、それからさらに３０ｍｓ後にはＬＳＢも入ってくることになる。
このような条件で数４、数６、数７を数値計算すれば、図２が得られる。
【００２４】
図２より、次のことが云える。
状態ａ）の部分から中心周波数を検出する場合には、いまの例では３００Ｈｚ分高く検出されているための補正と、ＵＳＢ成分のみであるから搬送波成分よりも約１２ｄＢレベルが低いため、信号強度に余裕がないと使えない。
状態ｂ）及びｃ）の部分から検出する場合には、同期信号成分が重畳しているから、これから中心周波数成分を取り出す必要がある。
【００２５】
このための方法としては、３００Ｈｚの一周期に相当する時間（１／３００ｓｅｃ）だけ積分して同期信号成分をうち消すことが考えられる。状態ｃ）の部分を利用する場合には、同期信号は正しい正弦波として復調されているから、これの積分によって正しく中心周波数成分が検出できる。
状態ｂ）の部分を利用する場合については、図２に示すように正しい正弦波として復調されていないが、以下の理由によって中心周波数成分を正しく検出できる。すなわち、復調出力数６はＩＦ信号数５の位相項を微分したものであるから、復調出力数６を積分することによって数５の位相項が得られるということになる。この数５を見ると、その逆正接の中は分母、分子とも明らかにｐｔの２π周期で繰り返している。したがってそれの逆正接であっても、同様に２π周期（今の場合１／３００ｓｅｃ）で繰り返すから、これを１／３００ｓｅｃ間積分すれば同期信号成分は打ち消され、中心周波数成分が正しく検出されることになる。
【００２６】
以上の説明から、次のように、どの状態の信号から検出するかによって、２つの方法がある。すなわち、
第１の方法．状態ａ）の信号から検出する方法であって、復調出力電圧から３００Ｈｚ相当分の電圧を差し引いて中心周波数誤差を得る。
第２の方法．状態ｂ）またはｃ）の信号から検出する方法であって、復調出力信号を１／３００ｓｅｃ間積分してＩＦ帯域内の中心周波数誤差を得る。
【００２７】
具体的には、第１の方法は、パケットＦＳＫ信号用のＡＦＣ機能付き掃引受信機において、掃引によって希望信号のビット同期信号の上下いずれかの単側帯波を捕捉したとき掃引を停止させるが、このときの掃引用電圧制御発振器の制御電圧と制御感度、周波数弁別器の出力電圧から側帯波の周波数相当電圧を補正した誤差検出器の検出電圧とその検出感度から、受信信号の周波数誤差及びＡＦＣ収斂時の制御残留誤差が分かるから、これより収斂時に電圧制御発振器に加えられる制御電圧を演算作成し、この電圧を電圧制御発振器に加えてから、ＡＦＣ回路を機能させるよう構成することで実現できる。
【００２８】
また第２の方法は、パケットＦＳＫ信号用のＡＦＣ機能付き掃引受信機において、掃引によって希望信号のビット同期信号の上下いずれかの単側帯波及び搬送波を捕捉したとき掃引を停止させるが、このときの掃引用電圧制御発振器の制御電圧と制御感度、周波数弁別器出力を２ビット長積分する周波数誤差検出器の周波数誤差検出感度から、受信信号の周波数誤差及びＡＦＣ収斂時の制御残留誤差が分かるから、これより収斂時に電圧制御発振器に加えられる制御電圧を演算作成し、この電圧を電圧制御発振器に加えてから、ＡＦＣ回路を機能させるよう構成することが実現できる。
【００２９】
【実施例】
以下、図面を用いて、本発明の実施例を説明する。
図３は第１の方法を実現するための本発明の一実施例の回路構成図である。図３において、１は受信信号入力端子、２は周波数変換器（ＣＯＮＶ）、３は振幅制限器つき中間周波増幅器（ＩＦＡ）、４は周波数弁別器（ＤＩＳＣＲ）、５は基準電圧発生器（ＳＴＥ）、６はコンパレータ（ＣＯＭＰ）、７は復調信号出力端子、８は信号検出器（ＣＤ）、９は制御パルス発生器（ＣＰＧ）、１０の点線枠は本発明において特に設けられた誤差電圧検出回路、１１は本来のＡＦＣ用の誤差電圧検出回路（ＥＶＤ）、１２及び１３はゲート回路（Ｇ２，Ｇ１）、１４は演算回路（ＯＰＣ）、１５及び１６はゲート回路（Ｇ３，Ｇ４）、1７は掃引信号発生器（ＳＣＮＧ）、１８はループフィルタ（ＬＰＦ）、１９はゲート回路（Ｇ５）、２０は電圧制御発振器（ＶＣＯ）、２１は減算器（ＳＢＴ）である。ゲート回路、コンパレータ、アナログスイッチ等は、すべてアナログ信号用のものであることはもちろんである。
【００３０】
受信信号入力端子１よりの受信信号は周波数変換器２に加えられ、電圧制御発振器１８からの局部搬送波により、周波数変換されてＩＦ信号となる。ＩＦ信号は中間周波増幅器３で増幅され、周波数弁別器４で周波数検波されてベースバンド信号となり、コンパレータ６によって基準電圧と比較されて矩形波の復調出力となる。復調ベースバンド信号は信号検出器８に加えられ、目的信号の入来ありと判定されると制御パルス発生器９を駆動して、各部の動作を制御する制御パルスＰ1〜Ｐ6を発生させる。制御パルス発生器９はＰ1〜Ｐ6の出力線に図４に示すような種々の制御パルスを発生し、それぞれゲート回路Ｇ１〜Ｇ５を図４のタイミングで制御する。
【００３１】
図４で最上段のＣＤは、図３の信号検出器８の出力を示す。目的信号入力によってＣＤ出力がＨ（High）になると、それまで掃引信号発生器１７からゲート回路１６を通じて加えられていた掃引信号は、制御パルスＰ5がＬ（Low）になることによって、オフとなり、同時に制御パルスＰ1及びＰ6が同時に出力する。この両パルスによって、ゲート回路Ｇ２及びＧ５がオンとなる。このとき、周波数弁別器４からは上側帯波ＵＳＢが周波数検波されて（ｆIF＋３００Ｈｚ）×ｋ1の電圧が出力している。この電圧は誤差電圧検出器１０にくわえられるが、今の場合これは減算器２１で構成されており、こゝで、基準電圧発生器５で作成された基準電圧(３００Ｈｚ×ｋ1)が減算されて、ｆIF×ｋ1相当の電圧、すなわち前述のｅ1に変換される。この電圧がゲート回路１２を通じて演算回路１４に加えられ、同時にゲート回路１９を通じてＶＣＯ２０の制御電圧ｅ2も加えられる。
【００３２】
演算回路１４で必要な演算を以下に説明する。こゝでは簡単のため、ＡＦＣのループ利得に関する要素は周波数弁別器の弁別感度ｋ1、ＶＣＯの制御感度ｋ2のみであるとする。したがってループ利得はＫ＝ｋ1ｋ2である。
ＶＣＯ２０をｆRCV｛Ｋ／（１＋Ｋ）｝だけ動かせばよいことは前述した。ｆRCV＝ｆVCO＋ｆIFであるから上の周波数をＶＣＯ入力電圧に書き直すと（ｆVCO＋ｆIF）ｋ1／（１＋Ｋ）となる。これは（ｆVCOｋ1／（１＋Ｋ））＋（ｆIFｋ1／（１＋Ｋ））であるが、ｆVCO＝ｅ2ｋ2及びｆIF＝ｅ1／ｋ1であるから、これを用いて書き直すと、この電圧は（ｅ2Ｋ／（１＋Ｋ））＋（ｅ1／（１＋Ｋ））≒ｅ2＋ｅ1／Ｋとなる。
【００３３】
したがって、演算回路１４において、ゲート回路１２よりの電圧ｅ1のＫ分の１の電圧にゲート回路１９よりの電圧ｅ2を加算し、この電圧を制御パルスＰ3によってホールドさせる。この電圧は、制御パルスＰ4で制御されたゲート回路１５、及びループフィルタ１８を通じてＶＣＯに加えられ、ＶＣＯは上述の周波数に設定される。この設定が終わると同時に、制御パルスＰ2によりゲート回路１３がオンとなり、定常的動作を行うＡＦＣループが形成される。
【００３４】
このＡＦＣループは誤差電圧検出回路１１の出力で動作する。この誤差電圧検出回路１１には、ＦＳＫ信号特有（すなわち、データの“1”を表すｆ1、“０”を表すｆ0の継続時間が長くてもその影響は受けず、中心周波数（ｆ1＋ｆ0）／２を検出するため）の工夫を凝らした方法が種々考えられている。本発明にとってそれらの方法は問題ではなく、中心周波数さえ検出できればよいので、その説明は省略する。
【００３５】
次に、状態ｂ）及びｃ）の部分を対象として動作する第２の方法の実施例について説明する。この場合には、１０の誤差電圧検出器において、ビット同期信号の２ビット長、すなわち、前述例の６００baudの場合では１／３００ｓｅｃ間、復調出力を積分する。
この場合の回路構成図を図５に示す。図５において、誤差電圧検出器１５の構造、動作が図３の場合とは異なるのみで、その他の部分は図３と全く同様である。２２のＩＮＴは積分器であって、その一構成例を図６(ａ）に示す。
【００３６】
図６（ａ）においてＲは抵抗、Ｃはキャパシタ、Ｔはオペアンプ、ＳＷ1、ＳＷ2はアナログスイッチである。制御パルス波形は同図（ｂ）に示す時間関係となっており、パルスＰ7によって積分時間長が決められる。パルスＰ8は積分動作前、及び積分電圧の読み出し後の積分電圧の放電用である。したがって、積分電圧の読み出しは、パルスＰ7がＬになりパルスＰ8がＨになるまでに行われる。
この積分動作の、全体動作に対する時間関係は図７のようになっている。図４の場合と違うのは、信号検出器８がオンになってから時間Ｔ1の後、周波数掃引を止めることである。この時間の設定によって状態ｂ）、ｃ）の何れ、及びその中のどこにするかを設定できる。掃引が止まるとパルスＰ7によって時間Ｔ2の間、積分器が動作する。この積分によって、中心周波数に対する誤差電圧が検出されるので、その後の動作は図３の場合と同様である。
【００３７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ＡＦＣ機能及び掃引機能付きのパケットＦＳＫ受信機において、掃引によって信号を捕捉したのち、極めて短時間でＡＦＣ回路をその収斂時の状態に設定できるので、パケット信号のヘッダー（ビット同期信号）を短くすることができ、したがって伝送データのスループットを改善することができる。
【図面の簡単な説明】
【図１】本発明の動作を説明するための入力ＦＳＫ信号のスペクトラム図である。
【図２】周波数掃引中のパケットＦＳＫ信号のビット同期信号を復調した場合の波形図である。
【図３】本発明の一実施例を説明するための回路構成図である。
【図４】図３の動作を説明するための制御パルス発生器出力パルスの波形図である。
【図５】本発明の他の実施例を説明するための回路構成図である。
【図６】図５の１構成要素である積分器の具体的回路構成図とその動作説明のための波形図である。
【図７】図５の動作を説明するための制御パルス発生器出力パルスの波形図である。
【符号の説明】
１ 受信信号入力端子
２ 周波数変換器（ＣＯＮＶ）
３ 中間周波増幅器（ＩＦＡ）
４ 周波数弁別器（ＤＩＳＣＲ）
５ 基準電圧発生器（ＳＴＥ）
６ コンパレータ（ＣＯＭＰ）
７ 復調信号出力端子
８ 信号検出器（ＣＤ）
９ 制御パルス発生器（ＣＰＧ）
１０ 誤差電圧検出回路
１１ 誤差電圧検出回路（ＥＶＤ）
１２ ゲート回路（Ｇ２）
１３ ゲート回路（Ｇ１）
１４ 演算回路（ＯＰＣ）
１５ ゲート回路（Ｇ３）
１６ ゲート回路（Ｇ４）
１７ 掃引信号発生器（ＳＣＮＧ）
１８ ループフィルタ（ＬＰＦ）
１９ ゲート回路（Ｇ５）
２０ 電圧制御発振器（ＶＣＯ）
２１ 減算器（ＳＢＴ）
２２ 積分器（ＩＮＴ）
Ｗ１ 重み付け回路
Ｗ２ 重み付け回路
【発明の属する技術分野】
本発明は、周波数掃引機能及びＡＦＣ(Automatic Frequency Control)機能付きパケットＦＳＫ(Packet Frequency Shift Keying)信号用受信機の改良に係り、特に受信開始時に周波数掃引によって目的の信号を捕捉したとき、掃引を止めると同時にＡＦＣ回路が有効となるよう機能を切り替える時におけるＡＦＣ回路の応答時間を改善するための回路構成に関するものである。
【０００２】
【従来の技術】
パケット構成のＦＳＫ信号を周波数掃引機能及びＡＦＣ機能付き受信機で受信する場合、通常、目的信号の周波数が中間周波数ＩＦ(Intermediate Frequency)帯域内にない場合、周波数掃引が開始され、この掃引によって目的の信号が捕捉されると（ＩＦ帯域内に入ってくると）、周波数掃引を止めると同時に、ＡＦＣ回路が有効となるよう周波数掃引機能からＡＦＣ機能へと機能が切り替えられる構成になっている。従来のＦＳＫ受信機では殆どの場合、この切り替えが行われたときにはまだ周波数誤差が残っているから、あとはＡＦＣ回路の機能によってこの残存周波数誤差がなくなるよう動作していくように構成されている。この残存周波数誤差を補正し終わるに要する時間は、ＡＦＣ回路自体が持っている応答特性そのもので決まるから、パケットの先頭に置かれる同期信号（ＦＳＫ信号の場合、通常、ビット同期信号）の長さは、このＡＦＣ回路の応答時間を考慮して設定されている。
【０００３】
【発明が解決しようとする課題】
上述のように、従来の技術では、ビット同期信号の長さは、ＡＦＣの応答時間を見込んで設定されているから、ＡＦＣの初期応答を速くできればこのビット同期信号が短縮でき、データ伝送効率の向上に繋がることになる。
そこで、ビット同期信号の長さの短縮をするためには、希望とする目的信号が捕捉されたら、いち早くＡＦＣ系をその収斂状態に設定できるようにすればよいことになる。
【０００４】
換言すれば上述の点は下記のように言うこともできる。
ＡＦＣ付きの周波数掃引ＦＳＫ受信機において、周波数掃引によって目的の信号を捕捉したとき、そのままＡＦＣ機能をオンにすると、ほとんどの場合、ＩＦフィルタの中心で捕捉しておらず、前記残存周波数誤差がある。したがって、そのあと、信号をＩＦフィルタの中心まで移動させて上記誤差をなくすのに必要な時間は、一にＡＦＣの応答特性によって決まる。ＡＦＣの応答特性は、制御の安定性からは速動的でない方がよいが、最初の信号捕捉時には速動できる方がよいことは言うまでもない。この両者の要求は互いに相反している。
そこで、信号を捕捉したとき、ＡＦＣの応答特性には無関係に、極く短時間でその収斂値に設定し、その後ＡＦＣ回路を有効にする、という動作を行なわせ得る方法をとればよい。
本発明の目的は上記方法をとることができる周波数掃引ＦＳＫ受信機用ＡＦＣ回路を提供することにある。
【０００５】
【課題を解決するための手段】
上記目的を達成するため、本発明は、周波数掃引信号を発生する電圧制御発振器と、受信信号と上記周波数掃引信号から周波数誤差信号を保有した中間周波信号を生成する周波数変換器と、上記周波数誤差信号を検出する周波数弁別器と、該周波数弁別器の検出出力または中間周波増幅部から得られる信号強度インディケータ出力から所望の受信信号の有無を判定する信号検出器とを備え、該信号検出器の判定出力によって上記電圧制御発振器に制御電圧を与えて掃引を停止してＡＦＣ回路を作動させるようにした周波数掃引ＦＳＫ受信機用ＡＦＣ回路において、掃引停止時の目的信号のビット同期信号に対応した上記周波数弁別器の検波出力に応じた周波数誤差電圧を出力する誤差電圧検出回路と、上記周波数誤差電圧と上記電圧制御発振器に印加されている制御電圧とからＡＦＣ収斂時の制御電圧を演算して電圧制御発振器に送る演算回路と、を備えたことを要旨とする。
【０００６】
本発明において、前記誤差電圧検出回路を、上記ビット同期信号の上下いずれかの単側帯波に対応した前記周波数弁別器の検波出力に応じた周波数誤差電圧を出力するように構成してもよい。
【０００７】
或いは、前記誤差電圧検出回路を、前記ビット同期信号の上下いずれかの単側帯波及び搬送波に対応した前記周波数弁別器の検波出力を２ビット長積分した周波数誤差電圧を出力するように構成してもよい。
【０００８】
【発明の実施の形態】
周波数掃引ＦＳＫ受信機用ＡＦＣ回路は、周波数掃引信号を発生する電圧制御発振器（ＶＣＯ）と、受信信号と上記周波数掃引信号とから周波数誤差信号を生成する周波数変換器と、上記周波数誤差信号を検出する周波数弁別器と、該周波数弁別器の検出出力または中間周波増幅部から得られる信号強度インディケータ出力から所望の受信信号の有無を判定する信号検出器とを備え、該信号検出器の判定出力によって上記電圧制御発振器に制御電圧を与えて掃引を停止するようにしている。
【０００９】
従って、前記本発明の目的を達成するためには下記のような演算回路を付加すればよい。
即ち、周波数掃引によって目的の信号を捕捉したことを信号検出器で検出したとき掃引を止めるが、この掃引を止める寸前のＶＣＯの駆動電圧、及び同時刻における周波数弁別器の出力に発生している周波数誤差電圧は一時メモっておくことができるから、この両電圧と、予め分かっているＶＣＯの変調感度、及び周波数弁別器の誤差検出感度から受信信号の真の周波数誤差が分かる。この周波数誤差が分かれば、ＡＦＣはこの周波数誤差がその（１＋ループ利得）分の１に補正されるところに収斂するはずである。この収斂値にするためのＶＣＯ駆動電圧は、前記メモってある掃引停止時のＶＣＯ駆動電圧、及び弁別器出力の周波数誤差電圧の両電圧に、前記変調感度及び誤差検出感度で決まる重みを用いて演算、作成することができる。そこで、信号が捕捉されて掃引が止まったとき、この演算を行い、その電圧でＶＣＯ周波数をＡＦＣ収斂時の周波数に設定し、その設定後ＡＦＣループを構成するようにすればよい。
【００１０】
この場合、問題は、周波数掃引を止める時刻と周波数誤差の検出方法をどうするかである。それは次のような現象が発生するためである。
すなわち、周波数掃引しながらパケット狭偏移ＦＳＫ信号を受信すると、ＩＦフィルタにはビット同期信号の側帯波が順々に入ってくるから、その信号の状態としては、まずビット同期信号の上下どちらか一方の単側帯波のみが受信されている状態（状態ａ）と呼ぶ）が生じ、次にその単側帯波と搬送波が受信されている状態（状態ｂ）と呼ぶ）となり、最後に上下両側帯波と搬送波が全て受信されている状態（状態ｃ）と呼ぶ）となる。
状態ａ）の部分から周波数誤差を検出する場合は、信号が単側帯波であるための搬送波からの周波数差を補正すればよい。
状態ｂ）またはｃ）の部分から周波数誤差を検出する場合は、ビット同期信号成分が同時に復調されているので、２ビット長の時間だけ積分すればよい。
【００１１】
上述した事項に基づいて、本発明の周波数掃引受信機用ＡＦＣ回路の実施の形態としては、具体的には下記のような演算方法を実行する回路を付加する。
目的の信号を捕捉したことは、信号検出機能によって認識されるが、それには、周波数弁別器出力の帯域外雑音を利用して信号の有無を判定する方法（キャリア検出・ＣＤ（Carrier Detection）、またはスケルチ・ＳＱ（Squelch）とも云われる）や、ＩＦ増幅器から得られる信号強度に比例したＲＳＳＩ（Received Signal Strength Indicator）電流を用いて目的の信号の有無を判定する方法がある。本発明にとっては、信号の有無さえ判定できれば何れの方法でもよいことはもちろんで、回路の名称は信号検出回路とするが、以下は前者の検出方法を用いた場合について説明する。周波数掃引は、通常、ＡＦＣ回路の１構成要素である周波数変換用局部発振器としての電圧制御発振器ＶＣＯ（Voltage Controlled Oscillator）に掃引電圧を加えて行われる。ＶＣＯのフリーラン（Free-run）周波数誤差及び周波数誤差検出器の周波数誤差は無視できるほど小さいとし、受信周波数にのみ周波数誤差ｆRCVがあるとする。ＶＣＯの周波数掃引によって信号が捕捉され、信号検出回路が応答したとき、ＶＣＯはフリーラン周波数よりｆVCO＝ｅ2ｋ2（ｅ2はＶＣＯに加えられている電圧（ｖ）、ｋ2はＶＣＯの周波数制御感度（Ｈｚ/ｖ））だけ制御されており、このとき周波数誤差検出器（周波数弁別器）の出力にはｅ1(ｖ)が発生していたとする。周波数誤差検出器への入力信号であるＩＦ周波数の誤差はｆIF＝ｆRCV−ｆVCO＝ｅ1／ｋ1（ｋ1は周波数誤差検出感度(ｖ／Ｈｚ)）であるから、ＡＦＣの補正動作によって、ＶＣＯはｆRCVにほゞ等しい周波数ｆRCV｛Ｋ／（１＋Ｋ）｝（Ｋはループ利得）だけ制御されて、結局、ＩＦにおける残留誤差はｆIF／（１＋Ｋ）となるはずである。
したがって、本発明の目的は、信号検出器が動作した時の条件（ｅ1、ｅ2とＫの値）から、いち早く、ＶＣＯをｆRCV｛Ｋ／（１＋Ｋ）｝だけ動かすための制御電圧の演算法を見いだすことである。
【００１２】
上の説明では、単に、受信周波数誤差はｆRCVと表現した。これはもちろん中心周波数誤差を意味するが、実際にはＦＳＫされているビット同期信号が周波数掃引されながらＩＦフィルタに入ってくるから、入来当初は側帯波が一部カットされている状態が存在する。したがって、このＦＳＫ信号として不完全な信号の中心周波数を検出する方法を見出す必要がある。そこで、そのためにまず、このような不完全な信号に対する周波数弁別出力（以下復調出力という）について説明する。
【００１３】
本発明で対象としているＦＳＫ信号は、狭偏移ＦＳＫと呼ばれる変調指数が０．５程度以下のＦＳＫ信号である。一方、ビット同期信号は情報“１”と“０”の交互繰り返し信号であるから、ロールオフフィルタ(Roll-Off Filter)によって正弦波となり、この信号で周波数変調される。
正弦波による周波数変調信号は、周知のように、数１で表される。
【００１４】
【数１】
数１においてＡ0は搬送波振幅、ωcは搬送波の、ｐは変調信号の角周波数であって、データ信号速度をＢuとすればｐ＝２π（Ｂu／２）である。
この信号は、周知のように、ベッセル関数を用いて側帯波成分に展開されるが、変調指数が０．５程度以下になると、２次以上の高次成分はすべて無視できるほど小さくなり、近似的に数２で表し得る。すなわち、搬送波成分（Ｃ）、上部第１側帯波（ＵＳＢ）、下部第１側帯波（ＬＳＢ）の３本だけのスペクトラムとなる。数２ではＡ0＝１とした。
【００１６】
【数２】
このような信号が周波数掃引されて入ってくるので、３本のスペクトラムが端から順番にＩＦフィルタに入ってくることになる。したがって、その出力を時間的に見れば、図１に示すように、ａ）ＵＳＢの１波のみが入っている状態、ｂ）ＵＳＢ＋Ｃの２波が入っている状態、ｃ）ＵＳＢ、Ｃ、ＬＳＢの３波とも入っている状態、の３種の状態が存在する。
そこでこの各状態に対する周波数弁別出力を検討する必要がある。
簡単のため、こゝではまず、いずれの状態とも周波数掃引は無く、周波数的に固定されているとする。
まずａ）の状態はＵＳＢのみの単一トーンであるから、数３のように表せ、この信号の復調出力ｅ1(ｔ)は、数３の位相成分を時間微分して求められ、数４のようになる。
【００１８】
【数３】
次にｂ）の状態はＵＳＢ＋Ｃであるから数５のように表せ、この信号に対する復調出力ｅ1(ｔ)は数６の２行目の式のようになる。変調指数ｍf＝０．５とすると近似的に同３行目の式のようになる。
【００２０】
【数５】
最後にｃ）の状態は、スペクトラムが３本とも揃っている状態であって、これはすなわち数１そのものであるから、その検波出力は数７のようになる。数７においてｍdは最大偏移角周波数である。
【００２２】
【数７】
以上説明したように、ＩＦフィルタを通過するスペクトラムによって、復調出力ｅ1(ｔ)は数４、数６、数７の何れかになる。
実際の復調出力は、上述の信号に掃引信号が重畳したものとなる。いま、説明の便宜上、次のような値を仮定する。
ＩＦフィルタの帯域巾は２ＫＨｚ（通過帯域ＦLからＦHまで）、掃引速度は１ＫＨｚ／１００ｍｓ、データ速度は６００baud（したがってｐ＝２π３００）、変調指数ｍf＝０．５（したがって最大角周波数偏移ｍd＝２π１５０）、周波数弁別器感度は１volt／１ＫＨｚとする。
周波数掃引は周波数の上方向に向かって行われ、信号が入来しても信号検出器は動作しないとする。ＵＳＢがＩＦフィルタの下端ＦLに到達した瞬間を時刻の基準にとれば、ＵＳＢが入ってきてから３０ｍｓ後に搬送波Ｃも入ってくることになり、それからさらに３０ｍｓ後にはＬＳＢも入ってくることになる。
このような条件で数４、数６、数７を数値計算すれば、図２が得られる。
【００２４】
図２より、次のことが云える。
状態ａ）の部分から中心周波数を検出する場合には、いまの例では３００Ｈｚ分高く検出されているための補正と、ＵＳＢ成分のみであるから搬送波成分よりも約１２ｄＢレベルが低いため、信号強度に余裕がないと使えない。
状態ｂ）及びｃ）の部分から検出する場合には、同期信号成分が重畳しているから、これから中心周波数成分を取り出す必要がある。
【００２５】
このための方法としては、３００Ｈｚの一周期に相当する時間（１／３００ｓｅｃ）だけ積分して同期信号成分をうち消すことが考えられる。状態ｃ）の部分を利用する場合には、同期信号は正しい正弦波として復調されているから、これの積分によって正しく中心周波数成分が検出できる。
状態ｂ）の部分を利用する場合については、図２に示すように正しい正弦波として復調されていないが、以下の理由によって中心周波数成分を正しく検出できる。すなわち、復調出力数６はＩＦ信号数５の位相項を微分したものであるから、復調出力数６を積分することによって数５の位相項が得られるということになる。この数５を見ると、その逆正接の中は分母、分子とも明らかにｐｔの２π周期で繰り返している。したがってそれの逆正接であっても、同様に２π周期（今の場合１／３００ｓｅｃ）で繰り返すから、これを１／３００ｓｅｃ間積分すれば同期信号成分は打ち消され、中心周波数成分が正しく検出されることになる。
【００２６】
以上の説明から、次のように、どの状態の信号から検出するかによって、２つの方法がある。すなわち、
第１の方法．状態ａ）の信号から検出する方法であって、復調出力電圧から３００Ｈｚ相当分の電圧を差し引いて中心周波数誤差を得る。
第２の方法．状態ｂ）またはｃ）の信号から検出する方法であって、復調出力信号を１／３００ｓｅｃ間積分してＩＦ帯域内の中心周波数誤差を得る。
【００２７】
具体的には、第１の方法は、パケットＦＳＫ信号用のＡＦＣ機能付き掃引受信機において、掃引によって希望信号のビット同期信号の上下いずれかの単側帯波を捕捉したとき掃引を停止させるが、このときの掃引用電圧制御発振器の制御電圧と制御感度、周波数弁別器の出力電圧から側帯波の周波数相当電圧を補正した誤差検出器の検出電圧とその検出感度から、受信信号の周波数誤差及びＡＦＣ収斂時の制御残留誤差が分かるから、これより収斂時に電圧制御発振器に加えられる制御電圧を演算作成し、この電圧を電圧制御発振器に加えてから、ＡＦＣ回路を機能させるよう構成することで実現できる。
【００２８】
また第２の方法は、パケットＦＳＫ信号用のＡＦＣ機能付き掃引受信機において、掃引によって希望信号のビット同期信号の上下いずれかの単側帯波及び搬送波を捕捉したとき掃引を停止させるが、このときの掃引用電圧制御発振器の制御電圧と制御感度、周波数弁別器出力を２ビット長積分する周波数誤差検出器の周波数誤差検出感度から、受信信号の周波数誤差及びＡＦＣ収斂時の制御残留誤差が分かるから、これより収斂時に電圧制御発振器に加えられる制御電圧を演算作成し、この電圧を電圧制御発振器に加えてから、ＡＦＣ回路を機能させるよう構成することが実現できる。
【００２９】
【実施例】
以下、図面を用いて、本発明の実施例を説明する。
図３は第１の方法を実現するための本発明の一実施例の回路構成図である。図３において、１は受信信号入力端子、２は周波数変換器（ＣＯＮＶ）、３は振幅制限器つき中間周波増幅器（ＩＦＡ）、４は周波数弁別器（ＤＩＳＣＲ）、５は基準電圧発生器（ＳＴＥ）、６はコンパレータ（ＣＯＭＰ）、７は復調信号出力端子、８は信号検出器（ＣＤ）、９は制御パルス発生器（ＣＰＧ）、１０の点線枠は本発明において特に設けられた誤差電圧検出回路、１１は本来のＡＦＣ用の誤差電圧検出回路（ＥＶＤ）、１２及び１３はゲート回路（Ｇ２，Ｇ１）、１４は演算回路（ＯＰＣ）、１５及び１６はゲート回路（Ｇ３，Ｇ４）、1７は掃引信号発生器（ＳＣＮＧ）、１８はループフィルタ（ＬＰＦ）、１９はゲート回路（Ｇ５）、２０は電圧制御発振器（ＶＣＯ）、２１は減算器（ＳＢＴ）である。ゲート回路、コンパレータ、アナログスイッチ等は、すべてアナログ信号用のものであることはもちろんである。
【００３０】
受信信号入力端子１よりの受信信号は周波数変換器２に加えられ、電圧制御発振器１８からの局部搬送波により、周波数変換されてＩＦ信号となる。ＩＦ信号は中間周波増幅器３で増幅され、周波数弁別器４で周波数検波されてベースバンド信号となり、コンパレータ６によって基準電圧と比較されて矩形波の復調出力となる。復調ベースバンド信号は信号検出器８に加えられ、目的信号の入来ありと判定されると制御パルス発生器９を駆動して、各部の動作を制御する制御パルスＰ1〜Ｐ6を発生させる。制御パルス発生器９はＰ1〜Ｐ6の出力線に図４に示すような種々の制御パルスを発生し、それぞれゲート回路Ｇ１〜Ｇ５を図４のタイミングで制御する。
【００３１】
図４で最上段のＣＤは、図３の信号検出器８の出力を示す。目的信号入力によってＣＤ出力がＨ（High）になると、それまで掃引信号発生器１７からゲート回路１６を通じて加えられていた掃引信号は、制御パルスＰ5がＬ（Low）になることによって、オフとなり、同時に制御パルスＰ1及びＰ6が同時に出力する。この両パルスによって、ゲート回路Ｇ２及びＧ５がオンとなる。このとき、周波数弁別器４からは上側帯波ＵＳＢが周波数検波されて（ｆIF＋３００Ｈｚ）×ｋ1の電圧が出力している。この電圧は誤差電圧検出器１０にくわえられるが、今の場合これは減算器２１で構成されており、こゝで、基準電圧発生器５で作成された基準電圧(３００Ｈｚ×ｋ1)が減算されて、ｆIF×ｋ1相当の電圧、すなわち前述のｅ1に変換される。この電圧がゲート回路１２を通じて演算回路１４に加えられ、同時にゲート回路１９を通じてＶＣＯ２０の制御電圧ｅ2も加えられる。
【００３２】
演算回路１４で必要な演算を以下に説明する。こゝでは簡単のため、ＡＦＣのループ利得に関する要素は周波数弁別器の弁別感度ｋ1、ＶＣＯの制御感度ｋ2のみであるとする。したがってループ利得はＫ＝ｋ1ｋ2である。
ＶＣＯ２０をｆRCV｛Ｋ／（１＋Ｋ）｝だけ動かせばよいことは前述した。ｆRCV＝ｆVCO＋ｆIFであるから上の周波数をＶＣＯ入力電圧に書き直すと（ｆVCO＋ｆIF）ｋ1／（１＋Ｋ）となる。これは（ｆVCOｋ1／（１＋Ｋ））＋（ｆIFｋ1／（１＋Ｋ））であるが、ｆVCO＝ｅ2ｋ2及びｆIF＝ｅ1／ｋ1であるから、これを用いて書き直すと、この電圧は（ｅ2Ｋ／（１＋Ｋ））＋（ｅ1／（１＋Ｋ））≒ｅ2＋ｅ1／Ｋとなる。
【００３３】
したがって、演算回路１４において、ゲート回路１２よりの電圧ｅ1のＫ分の１の電圧にゲート回路１９よりの電圧ｅ2を加算し、この電圧を制御パルスＰ3によってホールドさせる。この電圧は、制御パルスＰ4で制御されたゲート回路１５、及びループフィルタ１８を通じてＶＣＯに加えられ、ＶＣＯは上述の周波数に設定される。この設定が終わると同時に、制御パルスＰ2によりゲート回路１３がオンとなり、定常的動作を行うＡＦＣループが形成される。
【００３４】
このＡＦＣループは誤差電圧検出回路１１の出力で動作する。この誤差電圧検出回路１１には、ＦＳＫ信号特有（すなわち、データの“1”を表すｆ1、“０”を表すｆ0の継続時間が長くてもその影響は受けず、中心周波数（ｆ1＋ｆ0）／２を検出するため）の工夫を凝らした方法が種々考えられている。本発明にとってそれらの方法は問題ではなく、中心周波数さえ検出できればよいので、その説明は省略する。
【００３５】
次に、状態ｂ）及びｃ）の部分を対象として動作する第２の方法の実施例について説明する。この場合には、１０の誤差電圧検出器において、ビット同期信号の２ビット長、すなわち、前述例の６００baudの場合では１／３００ｓｅｃ間、復調出力を積分する。
この場合の回路構成図を図５に示す。図５において、誤差電圧検出器１５の構造、動作が図３の場合とは異なるのみで、その他の部分は図３と全く同様である。２２のＩＮＴは積分器であって、その一構成例を図６(ａ）に示す。
【００３６】
図６（ａ）においてＲは抵抗、Ｃはキャパシタ、Ｔはオペアンプ、ＳＷ1、ＳＷ2はアナログスイッチである。制御パルス波形は同図（ｂ）に示す時間関係となっており、パルスＰ7によって積分時間長が決められる。パルスＰ8は積分動作前、及び積分電圧の読み出し後の積分電圧の放電用である。したがって、積分電圧の読み出しは、パルスＰ7がＬになりパルスＰ8がＨになるまでに行われる。
この積分動作の、全体動作に対する時間関係は図７のようになっている。図４の場合と違うのは、信号検出器８がオンになってから時間Ｔ1の後、周波数掃引を止めることである。この時間の設定によって状態ｂ）、ｃ）の何れ、及びその中のどこにするかを設定できる。掃引が止まるとパルスＰ7によって時間Ｔ2の間、積分器が動作する。この積分によって、中心周波数に対する誤差電圧が検出されるので、その後の動作は図３の場合と同様である。
【００３７】
【発明の効果】
以上、詳細に説明したように、本発明によれば、ＡＦＣ機能及び掃引機能付きのパケットＦＳＫ受信機において、掃引によって信号を捕捉したのち、極めて短時間でＡＦＣ回路をその収斂時の状態に設定できるので、パケット信号のヘッダー（ビット同期信号）を短くすることができ、したがって伝送データのスループットを改善することができる。
【図面の簡単な説明】
【図１】本発明の動作を説明するための入力ＦＳＫ信号のスペクトラム図である。
【図２】周波数掃引中のパケットＦＳＫ信号のビット同期信号を復調した場合の波形図である。
【図３】本発明の一実施例を説明するための回路構成図である。
【図４】図３の動作を説明するための制御パルス発生器出力パルスの波形図である。
【図５】本発明の他の実施例を説明するための回路構成図である。
【図６】図５の１構成要素である積分器の具体的回路構成図とその動作説明のための波形図である。
【図７】図５の動作を説明するための制御パルス発生器出力パルスの波形図である。
【符号の説明】
１ 受信信号入力端子
２ 周波数変換器（ＣＯＮＶ）
３ 中間周波増幅器（ＩＦＡ）
４ 周波数弁別器（ＤＩＳＣＲ）
５ 基準電圧発生器（ＳＴＥ）
６ コンパレータ（ＣＯＭＰ）
７ 復調信号出力端子
８ 信号検出器（ＣＤ）
９ 制御パルス発生器（ＣＰＧ）
１０ 誤差電圧検出回路
１１ 誤差電圧検出回路（ＥＶＤ）
１２ ゲート回路（Ｇ２）
１３ ゲート回路（Ｇ１）
１４ 演算回路（ＯＰＣ）
１５ ゲート回路（Ｇ３）
１６ ゲート回路（Ｇ４）
１７ 掃引信号発生器（ＳＣＮＧ）
１８ ループフィルタ（ＬＰＦ）
１９ ゲート回路（Ｇ５）
２０ 電圧制御発振器（ＶＣＯ）
２１ 減算器（ＳＢＴ）
２２ 積分器（ＩＮＴ）
Ｗ１ 重み付け回路
Ｗ２ 重み付け回路
Claims (3)
- 周波数掃引信号を発生する電圧制御発振器と、受信信号と上記周波数掃引信号から周波数誤差信号を保有した中間周波信号を生成する周波数変換器と、上記周波数誤差信号を検出する周波数弁別器と、該周波数弁別器の検出出力または中間周波増幅部から得られる信号強度インディケータ出力から所望の受信信号の有無を判定する信号検出器とを備え、該信号検出器の判定出力によって上記電圧制御発振器に制御電圧を与えて掃引を停止してＡＦＣ回路を作動させるようにした周波数掃引ＦＳＫ受信機用ＡＦＣ回路において、
掃引停止時の目的信号のビット同期信号に対応した上記周波数弁別器の検波出力に応じた周波数誤差電圧を出力する誤差電圧検出回路と、
上記周波数誤差電圧と上記電圧制御発振器に印加されている制御電圧とからＡＦＣ収斂時の制御電圧を演算して電圧制御発振器に送る演算回路と、
を備えたことを特徴とする周波数掃引ＦＳＫ受信機用ＡＦＣ回路。 - 前記誤差電圧検出回路が、上記ビット同期信号の上下いずれかの単側帯波に対応した前記周波数弁別器の検波出力に応じた周波数誤差電圧を出力するように構成されたことを特徴とする請求項１記載の周波数掃引ＦＳＫ受信機用ＡＦＣ回路。
- 前記誤差電圧検出回路が、前記ビット同期信号の上下いずれかの単側帯波及び搬送波に対応した前記周波数弁別器の検波出力を２ビット長積分した周波数誤差電圧を出力するように構成されたことを特徴とする請求項１記載の周波数掃引ＦＳＫ受信機用ＡＦＣ回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32946197A JP3915854B2 (ja) | 1997-11-13 | 1997-11-13 | 周波数掃引ｆｓｋ受信機用ａｆｃ回路 |
| US09/040,076 US6137846A (en) | 1997-11-13 | 1998-03-17 | AFC circuit for a frequency scanning FSK receiver |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32946197A JP3915854B2 (ja) | 1997-11-13 | 1997-11-13 | 周波数掃引ｆｓｋ受信機用ａｆｃ回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11145784A JPH11145784A (ja) | 1999-05-28 |
| JP3915854B2 true JP3915854B2 (ja) | 2007-05-16 |
Family
ID=18221642
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32946197A Expired - Fee Related JP3915854B2 (ja) | 1997-11-13 | 1997-11-13 | 周波数掃引ｆｓｋ受信機用ａｆｃ回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6137846A (ja) |
| JP (1) | JP3915854B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11330916A (ja) * | 1998-05-14 | 1999-11-30 | General Res Of Electronics Inc | 掃引受信機 |
| CA2578467A1 (en) * | 2004-08-25 | 2006-03-09 | Padcom Holdings, Inc. | Multi-network seamless roaming through a software-defined-radio |
| US9720875B2 (en) | 2013-07-24 | 2017-08-01 | Silicon Laboratories Inc. | Receiver with signal arrival detection capability |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3978411A (en) * | 1973-11-30 | 1976-08-31 | Matsushita Electric Industrial Co., Ltd. | Sweep output generator having a frequency modulated local oscillator for the station selector of a television receiver |
| US4152650A (en) * | 1977-04-22 | 1979-05-01 | The Foxboro Company | Continuously-synchronized tracking receiver for a priori defined swept carriers |
| US4271434A (en) * | 1978-05-17 | 1981-06-02 | Matsushita Electric Industrial Co., Ltd. | Channel selector |
| US4423390A (en) * | 1981-01-09 | 1983-12-27 | Harris Corporation | Side lock avoidance network for PSK demodulator |
| US5717721A (en) * | 1995-08-21 | 1998-02-10 | General Research Of Electronics, Inc. | Demodulation correcting circuit for FSK receiver |
| GB2310091B (en) * | 1996-02-06 | 2000-06-07 | Nec Corp | Frequency sweep circuit |
| JPH10164152A (ja) * | 1996-11-29 | 1998-06-19 | General Res Of Electron Inc | Ｆｓｋ受信機用中心誤差検出回路 |
-
1997
- 1997-11-13 JP JP32946197A patent/JP3915854B2/ja not_active Expired - Fee Related
-
1998
- 1998-03-17 US US09/040,076 patent/US6137846A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US6137846A (en) | 2000-10-24 |
| JPH11145784A (ja) | 1999-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6038268A (en) | Direct conversion FSK signal radio receiver | |
| JP3915854B2 (ja) | 周波数掃引ｆｓｋ受信機用ａｆｃ回路 | |
| JPH08237317A (ja) | 復調回路及び受信装置 | |
| US6693978B1 (en) | Carrier reproducing circuit | |
| JP3966523B2 (ja) | 自動周波数制御回路及び自動周波数制御方法 | |
| JPH10164152A (ja) | Ｆｓｋ受信機用中心誤差検出回路 | |
| US6529565B1 (en) | Circuit for detecting a center error to correct same | |
| JPH11298541A (ja) | 中心レベル誤差検出補正回路 | |
| US6933775B2 (en) | Circuit for detecting and correcting central level of FSK demodulation signal | |
| US6108387A (en) | AFC circuit for a frequency scanning receiver | |
| JP2871634B2 (ja) | バースト信号復調器 | |
| JP2669322B2 (ja) | 復調装置 | |
| JP2827581B2 (ja) | ディジタル受信機 | |
| JP3214149B2 (ja) | 復調装置 | |
| JP3389149B2 (ja) | 復調回路 | |
| JPH0321083Y2 (ja) | ||
| JP2555928B2 (ja) | ステップトラック追尾装置 | |
| JPS5926687Y2 (ja) | フアクシミリ装置 | |
| JPH1127103A (ja) | 周波数掃引回路 | |
| JPS6025172Y2 (ja) | 信号受信装置 | |
| JP2785946B2 (ja) | 衛星放送受信機 | |
| JP2679324B2 (ja) | データ受信用フィルタ回路 | |
| JPH0735460Y2 (ja) | 無線通信機 | |
| JPH0136739B2 (ja) | ||
| JPH05211526A (ja) | ベースバンド信号の直流中心レベル自動補正回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| RD13 | Notification of appointment of power of sub attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7433 Effective date: 20040511 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20040802 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040831 |
|
| A072 | Dismissal of procedure [no reply to invitation to correct request for examination] |
Free format text: JAPANESE INTERMEDIATE CODE: A073 Effective date: 20050315 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070116 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070123 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070130 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100216 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
| LAPS | Cancellation because of no payment of annual fees |