JP2669322B2 - 復調装置 - Google Patents
復調装置Info
- Publication number
- JP2669322B2 JP2669322B2 JP5329695A JP32969593A JP2669322B2 JP 2669322 B2 JP2669322 B2 JP 2669322B2 JP 5329695 A JP5329695 A JP 5329695A JP 32969593 A JP32969593 A JP 32969593A JP 2669322 B2 JP2669322 B2 JP 2669322B2
- Authority
- JP
- Japan
- Prior art keywords
- offset
- level
- voltage
- output
- clock
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は復調器に関し、特にディ
ジタル無線伝送方式に使用される復調器に関する。
ジタル無線伝送方式に使用される復調器に関する。
【０００２】
【従来の技術】ディジタル無線方式に使用される従来の
復調器の一例を図２に示す。図２において、信号入力端
子ＩＮから入力された受信変調波は、自動利得制御増幅
器１により一定の振幅に増幅される。そして局発入力端
子ＬＯから入力された再生搬送波と掛算器２において掛
合わされる。そして、掛算器２の出力信号は、低域通過
ろ波器３によって不要な高調波が除去されて、復調ベー
スバンド信号になる。
復調器の一例を図２に示す。図２において、信号入力端
子ＩＮから入力された受信変調波は、自動利得制御増幅
器１により一定の振幅に増幅される。そして局発入力端
子ＬＯから入力された再生搬送波と掛算器２において掛
合わされる。そして、掛算器２の出力信号は、低域通過
ろ波器３によって不要な高調波が除去されて、復調ベー
スバンド信号になる。
【０００３】この復調ベースバンド信号は電圧制御増幅
器４によって後述するアナログ−ディジタル変換器８に
適した振幅に増幅されると共に、オフセット制御回路９
によるオフセット制御電圧に従い適当なオフセット電圧
が与えられる。この後、アナログ−ディジタル変換器８
によって標本、量子化後ディジタル信号に変換され、バ
ースト誤り訂正器１０により誤りを訂正されて端子ＯＵ
Ｔに出力される。
器４によって後述するアナログ−ディジタル変換器８に
適した振幅に増幅されると共に、オフセット制御回路９
によるオフセット制御電圧に従い適当なオフセット電圧
が与えられる。この後、アナログ−ディジタル変換器８
によって標本、量子化後ディジタル信号に変換され、バ
ースト誤り訂正器１０により誤りを訂正されて端子ＯＵ
Ｔに出力される。
【０００４】また、電圧制御増幅器４の出力は非線形回
路５及び帯域通過ろ波器６によってクロック成分が抽出
される。受信入力が例えばＱＰＳＫ変調信号であれば、
復調ベースバンド信号の２倍波（第２高調波）がクロッ
ク成分となるので、非線形回路５により２倍演算を行っ
て帯域通過ろ波器６にてクロック成分を抽出するように
なっているのである。
路５及び帯域通過ろ波器６によってクロック成分が抽出
される。受信入力が例えばＱＰＳＫ変調信号であれば、
復調ベースバンド信号の２倍波（第２高調波）がクロッ
ク成分となるので、非線形回路５により２倍演算を行っ
て帯域通過ろ波器６にてクロック成分を抽出するように
なっているのである。
【０００５】このクロック成分は、クロック同期回路７
に入力され、このクロック成分に同期した復調クロック
がクロック同期回路７により出力される。このクロック
同期回路の出力がアナログ−ディジタル変換器８のサン
プリングクロック信号となる。
に入力され、このクロック成分に同期した復調クロック
がクロック同期回路７により出力される。このクロック
同期回路の出力がアナログ−ディジタル変換器８のサン
プリングクロック信号となる。
【０００６】
【発明が解決しようとする課題】しかしながら、上述し
た従来の復調器では、レーダー波等の強い断続的な妨害
波による干渉を受けた場合、オフセット電圧が妨害波の
オフセットレベルに追従し飽和領域まで変動する。
た従来の復調器では、レーダー波等の強い断続的な妨害
波による干渉を受けた場合、オフセット電圧が妨害波の
オフセットレベルに追従し飽和領域まで変動する。
【０００７】このため妨害波の干渉時間自体はバースト
誤り訂正器の訂正可能範囲内であっても、干渉時に飽和
したオフセット電圧が常態へ復帰するまでに時間がかか
り、バースト誤り時間が誤り訂正能力を越えてしまう場
合があるという問題があった。
誤り訂正器の訂正可能範囲内であっても、干渉時に飽和
したオフセット電圧が常態へ復帰するまでに時間がかか
り、バースト誤り時間が誤り訂正能力を越えてしまう場
合があるという問題があった。
【０００８】本発明は強い断続的な妨害波の干渉によっ
てもオフセット電圧を速やかに常態へ復帰させる復調シ
ステムを提供することを目的とする。
てもオフセット電圧を速やかに常態へ復帰させる復調シ
ステムを提供することを目的とする。
【０００９】
【課題を解決するための手段】本発明によれば、ディジ
タル無線伝送システムにおける復調装置であって、受信
入力信号を一定レベルに維持する自動利得制御手段と、
この自動利得制御手段の出力を再生搬送波を用いて復調
ベースバンド信号に変換する手段と、この復調ベースバ
ンド信号に対してオフセット制御電圧に応じたオフセッ
ト電圧を与えるオフセット付与手段と、このオフセット
付与手段の出力からクロック成分を抽出するクロック抽
出手段と、この抽出クロックをサンプリングクロックと
して前記オフセット付与手段の出力をディジタル信号に
変換するアナログディジタル変換手段と、このアナログ
ディジタル変換手段の入力オフセットを前記受信入力信
号のレベルに応じたレベルに維持するよう前記オフセッ
ト制御電圧を生成する手段と、前記受信入力信号のレベ
ルと第１の基準レベルとを比較する第１の比較手段と、
前記クロック抽出手段による抽出クロック成分のレベル
と第２の基準レベルとを比較する第２の比較手段と、前
記第１の比較手段により前記受信入力信号のレベルが前
記第１の基準レベルよりも大であることが検出され、か
つ前記第２の比較手段により前記抽出クロック成分のレ
ベルが前記第２の基準レベルよりも小であることが検出
されたときに、前記オフセツト制御電圧を一定の値に制
御する制御手段とを含むことを特徴とする復調装置が得
られる。
タル無線伝送システムにおける復調装置であって、受信
入力信号を一定レベルに維持する自動利得制御手段と、
この自動利得制御手段の出力を再生搬送波を用いて復調
ベースバンド信号に変換する手段と、この復調ベースバ
ンド信号に対してオフセット制御電圧に応じたオフセッ
ト電圧を与えるオフセット付与手段と、このオフセット
付与手段の出力からクロック成分を抽出するクロック抽
出手段と、この抽出クロックをサンプリングクロックと
して前記オフセット付与手段の出力をディジタル信号に
変換するアナログディジタル変換手段と、このアナログ
ディジタル変換手段の入力オフセットを前記受信入力信
号のレベルに応じたレベルに維持するよう前記オフセッ
ト制御電圧を生成する手段と、前記受信入力信号のレベ
ルと第１の基準レベルとを比較する第１の比較手段と、
前記クロック抽出手段による抽出クロック成分のレベル
と第２の基準レベルとを比較する第２の比較手段と、前
記第１の比較手段により前記受信入力信号のレベルが前
記第１の基準レベルよりも大であることが検出され、か
つ前記第２の比較手段により前記抽出クロック成分のレ
ベルが前記第２の基準レベルよりも小であることが検出
されたときに、前記オフセツト制御電圧を一定の値に制
御する制御手段とを含むことを特徴とする復調装置が得
られる。
【００１０】
【作用】本発明によるディジタル無線伝送システムにお
ける復調装置では、強い妨害が入った場合に生ずる入力
信号のレベル増加と、抽出クロック成分の減少という状
態を夫々２つのレベル比較手段にて検出し、両者が同時
に生じたときに、アナログ−ディジタル変換器の入力オ
フセット電圧を飽和レベルよるも小なる一定値に固定す
るようにする。こうすることで、妨害波消失後、速やか
に常態に復帰することが可能となる。
ける復調装置では、強い妨害が入った場合に生ずる入力
信号のレベル増加と、抽出クロック成分の減少という状
態を夫々２つのレベル比較手段にて検出し、両者が同時
に生じたときに、アナログ−ディジタル変換器の入力オ
フセット電圧を飽和レベルよるも小なる一定値に固定す
るようにする。こうすることで、妨害波消失後、速やか
に常態に復帰することが可能となる。
【００１１】
【実施例】次に、本発明の実施例について添付の図面を
参照して説明する。
参照して説明する。
【００１２】図１は本発明に係る復調器の一実施例を示
すブロック図である。この図において符号１〜１０の構
成要素は、図２に示したものと同じであり、詳細な説明
は省略する。
すブロック図である。この図において符号１〜１０の構
成要素は、図２に示したものと同じであり、詳細な説明
は省略する。
【００１３】即ち、ＩＮは信号入力端子、ＬＯは局発入
力端子、１は自動利得制御増幅器、２は掛算器、３は低
域ろ波器、４は電圧制御増幅器、５は非線形回路、６は
帯域通過ろ波器、７はクロック同期回路、８はアナログ
−ディジタル変換器、９はオフセット制御回路、１０は
バースト誤り訂正器である。
力端子、１は自動利得制御増幅器、２は掛算器、３は低
域ろ波器、４は電圧制御増幅器、５は非線形回路、６は
帯域通過ろ波器、７はクロック同期回路、８はアナログ
−ディジタル変換器、９はオフセット制御回路、１０は
バースト誤り訂正器である。
【００１４】この実施例では、上記従来技術の復調器に
加えて検波器１１，１２、低域ろ波器１３，１４、電圧
比較器１５，１６、論理積回路１７、制御電圧切替器１
８を備えている。
加えて検波器１１，１２、低域ろ波器１３，１４、電圧
比較器１５，１６、論理積回路１７、制御電圧切替器１
８を備えている。
【００１５】そして、入力信号は検波器１１に入力さ
れ、検波器１１の出力は低域ろ波器１３に入力され、低
域ろ波器１３の出力は電圧比較器１５に入力されＲＥＦ
１より入力される基準電圧と比較される。
れ、検波器１１の出力は低域ろ波器１３に入力され、低
域ろ波器１３の出力は電圧比較器１５に入力されＲＥＦ
１より入力される基準電圧と比較される。
【００１６】一方、帯域通過ろ波器６の出力は検波器１
２に入力され、検波器１２の出力は低域ろ波器１４に入
力され、低域ろ波器１４の出力は電圧比較器１６に入力
されＲＥＦ２から入力される基準電圧と比較される。電
圧比較器１５，１６の出力はともに論理積回路１７に入
力され、論理積回路１７の出力は制御電圧切替器１８に
入力される。制御電圧切替器１８は論理積回路１７の出
力により電圧制御増幅器４に出力されるオフセット制御
電圧を、オフセット制御回路９の出力からＲＥＦ３より
入力される基準電圧に切り替える。
２に入力され、検波器１２の出力は低域ろ波器１４に入
力され、低域ろ波器１４の出力は電圧比較器１６に入力
されＲＥＦ２から入力される基準電圧と比較される。電
圧比較器１５，１６の出力はともに論理積回路１７に入
力され、論理積回路１７の出力は制御電圧切替器１８に
入力される。制御電圧切替器１８は論理積回路１７の出
力により電圧制御増幅器４に出力されるオフセット制御
電圧を、オフセット制御回路９の出力からＲＥＦ３より
入力される基準電圧に切り替える。
【００１７】図１の構成によれば、オフセット電圧を飽
和させるような強い妨害波は、一方で所望波と妨害波の
和である入力信号レベルを大きく増加させる。これに伴
い自動利得制御増幅器１の利得は減少するため、非線形
回路５及び帯域通過ろ波器６により所望波から抽出され
るクロック成分は減少する。この結果低域ろ波器１３の
出力電圧は標準レベルより大きく増加し、低域ろ波器１
４の出力電圧は減少する。
和させるような強い妨害波は、一方で所望波と妨害波の
和である入力信号レベルを大きく増加させる。これに伴
い自動利得制御増幅器１の利得は減少するため、非線形
回路５及び帯域通過ろ波器６により所望波から抽出され
るクロック成分は減少する。この結果低域ろ波器１３の
出力電圧は標準レベルより大きく増加し、低域ろ波器１
４の出力電圧は減少する。
【００１８】次に妨害波が無く、受信電界強度の変化等
により入力信号レベルが増加した場合には、低域ろ波器
１３の出力電圧は増減するが、自動利得制御増幅器１に
より掛算器２への入力レベルは一定に保たれるため低域
ろ波器１４の出力電圧は標準レベルから変化しない。
により入力信号レベルが増加した場合には、低域ろ波器
１３の出力電圧は増減するが、自動利得制御増幅器１に
より掛算器２への入力レベルは一定に保たれるため低域
ろ波器１４の出力電圧は標準レベルから変化しない。
【００１９】また妨害波が無く、周波数選択性フェージ
ングにより抽出されるクロック成分が減少した場合に
は、低域ろ波器１４の出力電圧は低下するが、入力信号
レベルの上昇は小さいため低域ろ波器１３の出力電圧は
大きく増加することはない。
ングにより抽出されるクロック成分が減少した場合に
は、低域ろ波器１４の出力電圧は低下するが、入力信号
レベルの上昇は小さいため低域ろ波器１３の出力電圧は
大きく増加することはない。
【００２０】すなわちＲＥＦ１の基準電圧として低域ろ
波器１３の通常出力電圧より高い適当な電圧を、ＲＥＦ
２の出力電圧として低域ろ波器１４の通常出力電圧より
低い適当な電圧を夫々選べば、強い妨害波が入力された
場合にのみ電圧比較器１５，１６にハイレベルが出力さ
れ、論理積回路１７より切り替え制御信号が出力され
る。
波器１３の通常出力電圧より高い適当な電圧を、ＲＥＦ
２の出力電圧として低域ろ波器１４の通常出力電圧より
低い適当な電圧を夫々選べば、強い妨害波が入力された
場合にのみ電圧比較器１５，１６にハイレベルが出力さ
れ、論理積回路１７より切り替え制御信号が出力され
る。
【００２１】論理積回路１７より出力された切り替え制
御信号は、制御電圧切替器１８に入力され電圧制御増幅
器４に入力されるオフセット制御電圧をオフセット制御
回路９の出力に代えてＲＥＦ３より入力される標準オフ
セット電圧に切り替える。
御信号は、制御電圧切替器１８に入力され電圧制御増幅
器４に入力されるオフセット制御電圧をオフセット制御
回路９の出力に代えてＲＥＦ３より入力される標準オフ
セット電圧に切り替える。
【００２２】一方、妨害波が消失した時は、切り替え制
御信号は反転し、制御電圧切替器１８はオフセット制御
電圧を標準オフセット電圧に代えてオフセット制御電圧
９の出力に切り替える。この場合オフセット電圧が標準
オフセット電圧より最適オフセット電圧へ収束するため
に必要な時間は、飽和電圧から最適オフセット電圧へ収
束するために必要な時間よりはるかに短い。この様子を
図３に示す。
御信号は反転し、制御電圧切替器１８はオフセット制御
電圧を標準オフセット電圧に代えてオフセット制御電圧
９の出力に切り替える。この場合オフセット電圧が標準
オフセット電圧より最適オフセット電圧へ収束するため
に必要な時間は、飽和電圧から最適オフセット電圧へ収
束するために必要な時間よりはるかに短い。この様子を
図３に示す。
【００２３】これにより妨害波が入力されている間オフ
セット電圧は飽和することなく、妨害波が消失した後速
やかに最適オフセットに復帰することができる。
セット電圧は飽和することなく、妨害波が消失した後速
やかに最適オフセットに復帰することができる。
【００２４】尚、受信入力信号としてはＱＰＳＫ変調方
式の信号の他に１６ＱＡＭ変調方式や他の種々の変調方
式の信号が適用され得る。
式の信号の他に１６ＱＡＭ変調方式や他の種々の変調方
式の信号が適用され得る。
【００２５】
【発明の効果】以上説明したように本発明によれば、強
い妨害波による干渉を受けた場合に、妨害波消失後、速
やかに常態へ復帰するという効果を有する。
い妨害波による干渉を受けた場合に、妨害波消失後、速
やかに常態へ復帰するという効果を有する。
【図１】本発明の一実施例のブロック図である。
【図２】従来の復調器のブロック図である。
【図３】オフセット電圧波形を示す図である。
１ 自動利得制御増幅器 ２ 掛算器 ３ 低域ろ波器 ４ 電圧制御増幅器 ５ 非線形回路 ６ 帯域通過ろ波器 ７ クロック同期回路 ８ アナログ−ディジタル変換器 ９ オフセット制御回路 １０ バースト誤り訂正器 １１，１２ 検波器 １３，１４ 低域ろ波器 １５，１６ 電圧比較器 １７ 論理積回路 １８ 制御電圧切替器
Claims (2)
- 【請求項１】 ディジタル無線伝送システムにおける復
調装置であって、受信入力信号を一定レベルに維持する
自動利得制御手段と、この自動利得制御手段の出力を再
生搬送波を用いて復調ベースバンド信号に変換する手段
と、この復調ベースバンド信号に対してオフセット制御
電圧に応じたオフセット電圧を与えるオフセット付与手
段と、このオフセット付与手段の出力からクロック成分
を抽出するクロック抽出手段と、この抽出クロックをサ
ンプリングクロックとして前記オフセット付与手段の出
力をディジタル信号に変換するアナログディジタル変換
手段と、このアナログディジタル変換手段の入力オフセ
ットを前記受信入力信号のレベルに応じたレベルに維持
するよう前記オフセット制御電圧を生成する手段と、前
記受信入力信号のレベルと第１の基準レベルとを比較す
る第１の比較手段と、前記クロック抽出手段による抽出
クロック成分のレベルと第２の基準レベルとを比較する
第２の比較手段と、前記第１の比較手段により前記受信
入力信号のレベルが前記第１の基準レベルよりも大であ
ることが検出され、かつ前記第２の比較手段により前記
抽出クロック成分のレベルが前記第２の基準レベルより
も小であることが検出されたときに、前記オフセツト制
御電圧を一定の値に制御する制御手段とを含むことを特
徴とする復調装置 - 【請求項２】 前記制御手段により一定値とされるオフ
セット電圧は、前記オフセット電圧の飽和レベルよりも
小なる値であることを特徴とする請求項１記載の復調装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329695A JP2669322B2 (ja) | 1993-12-01 | 1993-12-01 | 復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5329695A JP2669322B2 (ja) | 1993-12-01 | 1993-12-01 | 復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH07154440A JPH07154440A (ja) | 1995-06-16 |
| JP2669322B2 true JP2669322B2 (ja) | 1997-10-27 |
Family
ID=18224240
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5329695A Expired - Fee Related JP2669322B2 (ja) | 1993-12-01 | 1993-12-01 | 復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2669322B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003169100A (ja) * | 2001-11-29 | 2003-06-13 | Nec Corp | 信号処理装置 |
| JP5161554B2 (ja) * | 2007-12-18 | 2013-03-13 | ミツミ電機株式会社 | 電池異常検出装置及び方法 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2534650B2 (ja) * | 1985-08-15 | 1996-09-18 | 日本電気株式会社 | 復調装置 |
| JP2526540B2 (ja) * | 1985-08-15 | 1996-08-21 | 日本電気株式会社 | 搬送波同期回路 |
| JPH02256350A (ja) * | 1989-03-29 | 1990-10-17 | Toshiba Corp | オフセット補償回路 |
| JPH03139048A (ja) * | 1989-10-24 | 1991-06-13 | Fujitsu Ltd | 直流ドリフト制御回路 |
| JPH04145730A (ja) * | 1990-10-08 | 1992-05-19 | Nec Corp | ディジタル無線受信装置 |
| JPH04345229A (ja) * | 1991-05-23 | 1992-12-01 | Fujitsu Ltd | スケルチ方式 |
-
1993
- 1993-12-01 JP JP5329695A patent/JP2669322B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH07154440A (ja) | 1995-06-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1033680C (zh) | 无线寻呼接收机 | |
| US20060019627A1 (en) | Adaptive correction of a received signal frequency response tilt | |
| CN100533950C (zh) | 数字锁相环 | |
| KR980007646A (ko) | 고해상도 텔레비전 수신기의 자동 이득 조절회로 및 방법 | |
| RU2216113C2 (ru) | Приемник сигнала для цифрового звукового вещания | |
| JPH08340359A (ja) | ディジタル残留側波帯変調通信装置の位相検出方法及び位相トラッキングループ回路 | |
| US5510743A (en) | Apparatus and a method for restoring an A-level clipped signal | |
| JP3024755B2 (ja) | Ａｇｃ回路及びその制御方法 | |
| US6370210B1 (en) | Circuitry for generating a gain control signal applied to an AGC amplifier and method thereof | |
| JP3586267B2 (ja) | 自動利得制御回路 | |
| JP2669322B2 (ja) | 復調装置 | |
| KR100505669B1 (ko) | 디지털 텔레비전 수신 시스템의 복조 회로 및 복조 방법 | |
| JPH02284547A (ja) | 直交信号復調装置 | |
| JPS6137813B2 (ja) | ||
| US6310924B1 (en) | Digital demodulator | |
| KR0153604B1 (ko) | 수신장치의 주파수 및 위상 자동 조절회로 및 방법 | |
| US5881111A (en) | Frequency sweep circuit | |
| JP3915854B2 (ja) | 周波数掃引ｆｓｋ受信機用ａｆｃ回路 | |
| JPH05336187A (ja) | 復調装置 | |
| JPH0918533A (ja) | バースト信号用ａｇｃ回路 | |
| JP3182894B2 (ja) | 受信入力電界強度検出回路 | |
| US6810092B1 (en) | Method and circuitry for demodulating a digital frequency modulated signal | |
| JPH11252186A (ja) | Ｄｃオフセット除去装置およびｄｃオフセット除去装置を適用した受信機 | |
| JPH05129861A (ja) | バースト信号の自動電力制御方式 | |
| JPH04343547A (ja) | ディジタル受信機 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |