JP3915238B2 - センサ装置 - Google Patents
センサ装置 Download PDFInfo
- Publication number
- JP3915238B2 JP3915238B2 JP09591798A JP9591798A JP3915238B2 JP 3915238 B2 JP3915238 B2 JP 3915238B2 JP 09591798 A JP09591798 A JP 09591798A JP 9591798 A JP9591798 A JP 9591798A JP 3915238 B2 JP3915238 B2 JP 3915238B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- temperature
- circuit
- detection
- voltage level
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Measuring Fluid Pressure (AREA)
- Indication And Recording Devices For Special Purposes And Tariff Metering Devices (AREA)
- Analogue/Digital Conversion (AREA)
Description
【発明の属する技術分野】
本発明は、センサ回路からのアナログ量の検出信号をA/D変換回路によりデジタルデータに変換した後に信号処理することによって物理量を検出するようにしたセンサ装置に関する。
【0002】
【従来の技術】
例えば圧力センサ装置においては、感度やオフセットに対する温度補償をアナログ的に行うようにしており、図6には、このような温度補償機能を備えた圧力センサ装置の回路例が示されている。尚、この圧力センサ装置は、半導体チップ(例えばシリコンチップ)上に形成されるものであるが、圧力センサ50は別チップに形成される。
【0003】
この図6に示した回路の動作は以下の通りである。即ち、Vk、Vx、Vz、Vtの各端子には、D/A変換器の出力電圧が印加されるようになっている。
【0004】
Vk端子に対してD/A変換器の出力電圧が印加されると、オペアンプOP1によって、トランジスタT1に流れる電流i1が制御されるものであり、その電流i1のレベルは上記出力電圧に応じたものとなる。ゲージ抵抗RA、RB、RC、RDをフルブリッジ接続して成る圧力センサ50には、上記電流i1に比例した定電流Iがカレントミラー回路60を通じて供給される。従って、Vk端子への出力電圧を変化させることによりセンサ感度を調整することができる。
【0005】
圧力センサ50にあっては、定電流Iが供給された状態では、その一対の出力端子(RA・RB及びRC・RDの各共通接続点)から印加圧力に応じた電圧レベルの検出信号を出力するものであり、その検出信号は、オペアンプOP2及びOP3を含んで成る差動増幅回路70で増幅された後に、さらに補正演算用のオペアンプOP4で増幅されるものであり、その最終的な増幅出力がセンサ出力Vout(圧力検出値)となる。
【0006】
Vz端子に対してD/A変換器の出力電圧が印加されると、オペアンプOP5を通じて抵抗R1に電流が流れるものであり、その電流レベルは当該出力電圧に応じたものとなる。この電流は、オペアンプOP4の帰還抵抗R2に流れ込むことによって、センサ出力Voutの電位を変化させる。従って、Vz端子への出力電圧を変化させることによりセンサ出力Voutのゼロオフセットを調節することができる。
【0007】
Vx端子に対してD/A変換器の出力電圧が印加されると、温度検出ブロック80内のオペアンプOP6によって、当該温度検出ブロック80に流れ込む電流が制御される。この温度検出ブロック80は、オペアンプOP6の他に抵抗R3〜R6及びオペアンプOP7を備えたもので、抵抗R4は温度特性を有した温度補償用の抵抗(例えば拡散抵抗)、抵抗R3、R5、R6は温度特性がない抵抗(例えばCrSi)である。この場合、各抵抗R3〜R6の抵抗値は、圧力センサ装置が基準温度にある状態において温度検出ブロック80からの出力電流ixがゼロとなるように設定される。
【0008】
そして、圧力センサ装置の温度が基準温度と異なる状態では、ix≠0になるため、抵抗R7に電流ixが流れる。この電流ixによって、カレントミラー回路60を通じてセンサ回路50に流れ込む電流Iが補正されるものであり、以てセンサ回路50の感度についての温度特性の補正が行われる。
【0009】
Vt端子に対してA/D変換器の出力電圧が印加されると、温度検出ブロック90内のオペアンプOP8によって、当該温度検出ブロック90に流れ込む電流が制御される。この温度検出ブロック90は、オペアンプOP8の他に抵抗R8〜R11及びオペアンプOP9を備えたもので、抵抗R9は温度特性を有した温度補償用の抵抗(例えば拡散抵抗)、抵抗R8、R10、R11は温度特性がない抵抗(例えばCrSi)である。この場合、各抵抗R8〜R11の抵抗値は、圧力センサ装置が基準温度にある状態において温度検出ブロック90からの出力電流itがゼロとなるように設定される。
【0010】
そして、圧力センサ装置の温度が基準温度と異なる状態では、it≠0になるため、その電流itが抵抗R2に流れ込むことによって、センサ出力Voutの電位を変化させる。従って、Vt端子への出力電圧を変化させることによりセンサ出力Voutのゼロオフセットについての温度特性の補正が行われる。
【0011】
基準検出ブロック100は、センサ回路50に対する印加圧力及び温度と無関係に一定レベルの基準電圧信号を発生するためもので、抵抗R12〜R14及びオペアンプOP10より成り、その基準電圧信号は、補正演算用のオペアンプOP4に対して、回路定数のばらつきなどに起因した誤差を補正するため信号として与えられる。
【0012】
【発明が解決しようとする課題】
上記のようにアナログ的な補正演算を行う従来構成の圧力センサ装置では、多数のオペアンプ(図6の例では合計10個)が必要であるが、オペアンプは小型化が難しいという一般的事情がある。このため、従来構成の装置ではチップ面積が大きくならざるを得ず、全体の小型化が困難になるという問題点があった。
【0013】
また、経時変化に伴いチップ表面を覆う保護膜の応力が解放されるなどして、各オペアンプのオフセットが初期値からずれたり、各抵抗のペア比が初期値から崩れたりする現象(所謂耐久変動)が発生すると、各部の回路定数が種々変動することが避けられないという事情があるため、最終的に得られる圧力検出値の精度が低下するという問題点もある。
【0014】
本発明は上記事情に鑑みてなされたものであり、その目的は、全体の小型化を実現できると共に、物理量検出値の精度を長期間に渡って良好な状態に維持できるようになるなどの効果を奏するセンサ装置を提供することにある。
【0015】
【課題を解決するための手段】
上記目的を達成するために請求項1記載の手段を採用することができる。この手段によれば、アナログマルチプレクサは、センサ回路からの検出信号、基準電圧発生回路からの基準信号、検出回路からの温度信号を選択的に通過させるようになる。増幅手段は、アナログマルチプレクサから順次出力される電圧レベルの信号を増幅するようになり、ここで増幅された電圧レベルの検出信号、電圧レベルの温度信号及び電圧レベルの基準信号は、A/D変換回路によりデジタルデータに変換される。
【0016】
信号処理手段は、A/D変換回路により変換されたデジタルデータに基づいた演算処理を行うことにより、前記検出信号に応じた物理量検出値を前記温度信号及び基準信号により補正した状態で算出するようになる。
【0017】
つまり、検出信号、温度信号及び基準信号をアナログマルチプレクサを通じて時分割処理すると共に、それらの電圧レベルの信号に対応した複数種類のデジタルデータを同一の増幅手段及びA/D変換回路を用いて採取し、斯様に採取したデジタルデータに基づいた補正演算(デジタル演算)により、感度などに対する温度補償を施した精度の高い物理量検出値を得るようにしている。
【0018】
従って、温度補償をアナログ的に行うようにした図6の従来構成の装置のように、多数のオペアンプを必要としないものであり、以て全体の小型化を実現できるようになる。また、比較的大きな面積を占有することになる増幅手段を、検出信号、温度信号及び基準信号の増幅用に兼用する構成となっているから、多数の増幅手段を設ける必要がなくなるものであり、この面からも全体の小型化を実現できるようになる。
【0019】
さらに、最終的にデジタルデータに変換される検出信号、温度信号及び基準信号は、全て同じアナログ回路(アナログマルチプレクサ、増幅手段、A/D変換回路)を通過する構成であるから、その信号伝送系統での回路定数の変動に起因した各信号のドリフト成分が互いにキャンセルされることになる。この結果、耐久変動による影響を除去できるようになって、物理量検出値の精度を長期間に渡って良好な状態に維持できるようになる。
【0020】
この場合、センサ回路からの電圧レベルの検出信号、温度検出回路からの電圧レベルの温度信号、基準電圧発生回路からの電圧レベルの基準信号を、A/D変換回路内のリングゲート遅延回路に電源電圧として与えると、当該A/D変換回路は、このように電源電圧が与えられた各状態でリングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて上記検出信号、温度信号及び基準信号をデジタルデータに変換するようになる。
【0021】
このようなリングゲート遅延回路を利用したA/D変換回路にあっては、変換速度の大幅な向上を実現できるという利点があるため、物理量検出値の算出のために必要な時間の大幅な短縮を実現できるようになる。
請求項2記載のセンサ装置が具備する増幅手段は、オペアンプ及び抵抗を組み合わせて成り、増幅出力電圧を持ち上げるための定電圧電源を有し、前記アナログマルチプレクサから順次出力される電圧レベルの信号を増幅する。
【0022】
請求項5記載のセンサ装置によれば、A/D変換回路が電圧レベルの検出信号、電圧レベルの温度信号及び電圧レベルの基準信号をデジタルデータに変換する動作を終了したときに、制御手段が電源回路の動作を停止させるようになるから、その電源回路を通じた不要な電力消費が抑制されるようになって、特に電池駆動する構成が採用される場合に極めて有用になるものである。
【0023】
【発明の実施の形態】
(第1の実施の形態)
以下、本発明を半導体圧力センサ装置に適用した第1実施例について図1ないし図3を参照しながら説明する。
全体の電気的構成を示す図1において、本実施例による半導体圧力センサ装置は、圧力検出用のセンサ部1と、このセンサ部1からの出力を処理するための信号処理部2とを備えた構成となっており、これらセンサ部1及び信号処理部2は、異なる半導体チップ上に分離した状態で形成されている。
【0024】
センサ部1は、ピエゾ抵抗係数が大きな半導体チップ(例えばシリコン単結晶基板)を利用して形成されたもので、圧力検出用ブリッジ回路3(本発明でいうセンサ回路に相当)と、この圧力検出用ブリッジ回路3の温度を検出するための温度検出用ブリッジ回路4(本発明でいう温度検出回路に相当)とにより構成されている。
【0025】
これらのうち、圧力検出用ブリッジ回路3は、半導体チップに設けたダイヤフラム上に拡散抵抗により形成した抵抗素子Rd1、Rd2、Rd3、Rd4を図示のようにフルブリッジ接続して成るもので、印加圧力の増大に応じて各抵抗素子Rd1、Rd2、Rd3、Rd4の抵抗値が図1に矢印で示す態様(上向きの矢印は抵抗値が増加することを示し、下向きの矢印は抵抗値が減少することを示す)で変化する構成となっている。また、圧力検出用ブリッジ回路3の入力端子P1及びP2間には、定電圧電源端子+Vccから一定電圧が印加されるようになっている。
【0026】
従って、圧力検出用ブリッジ回路3の一方の出力端子Q1(抵抗素子Rd1及びRd2の共通接続点)の電位は印加圧力の増大に応じて上昇し、また、他方の出力端子Q2(抵抗素子Rd3及びRd4の共通接続点)の電位は印加圧力の増大に応じて低下するものであり、出力端子Q1及びQ2間からは、印加圧力に応じた電圧レベルの検出信号Sdが出力されることになる。尚、上記検出信号Sdは、圧力検出用ブリッジ回路3の温度にも依存して変動するものであり、斯様な温度ドリフト除去用のデータを得るために前記温度検出用ブリッジ回路4が設けられている。
【0027】
この温度検出用ブリッジ回路4は、拡散抵抗(温度係数は1500〜1700ppm/℃程度)により形成された感温抵抗素子Rt1、Rt2と、温度係数が零に近い材料である例えばCrSiにより形成された抵抗素子Rc1、Rc2とを図示のようにフルブリッジ接続することにより構成されている。また、温度検出用ブリッジ回路4の入力端子P3及びP4間にも、定電圧電源端子+Vccから一定電圧が印加されるようになっている。
【0028】
従って、温度検出用ブリッジ回路4の一方の出力端子Q3(感温抵抗素子Rt1及び抵抗素子Rc1の共通接続点)の電位は検出温度の上昇に応じて上昇し、また、他方の出力端子Q4(感温抵抗素子Rt2及び抵抗素子Rc2の共通接続点)の電位は検出温度の低下に応じて低下するものであり、出力端子Q3及びQ4間からは、圧力検出用ブリッジ回路3の温度に応じた電圧レベルの温度信号Stが出力されることになる。
【0029】
一方、前記信号処理部2は、半導体チップ上に以下に述べるような各回路要素を形成した構成となっている。
基準電圧発生回路5は、拡散抵抗により形成した抵抗素子Ra1及びRa2を備えたもので、それら抵抗素子Ra1及びRa2の直列回路を定電圧電源端子+Vcc及びグランド端子間に接続した構成となっている。この場合、抵抗素子Ra1及びRa2の温度係数は厳密に一致するものであり、従って、基準電圧発生回路5の出力端子Q5(抵抗素子Ra1及びRa2の共通接続点)からは、前記圧力検出用ブリッジ回路3に作用する圧力(被検出圧力)及び当該ブリッジ回路3の温度と無関係に一定の電圧レベルとなる基準信号Saが出力されることになる。尚、この基準電圧発生回路5は、前記センサ部1側の半導体チップ上に形成することも可能である。
【0030】
アナログマルチプレクサ6は、上記圧力検出用ブリッジ回路3からの検出信号Sd、温度検出用ブリッジ回路4からの温度信号St、基準電圧発生回路5からの基準信号Saを、後述する制御ブロック7から与えられるセレクト信号に基づいて選択出力するためのものである。
【0031】
高入力インピーダンス差動増幅回路8(本発明でいう増幅手段に相当)は、オペアンプ8a、8b及び抵抗8c、8d、8eを組み合わせて成る周知構成のもので、前記アナログマルチプレクサ6から順次出力される信号を増幅してA/D変換回路9に与えるようになっている。この場合、差動増幅回路8には、その増幅出力電圧を持ち上げるための定電圧電源8f及び抵抗8gが付随して設けられている。尚、差動増幅回路8の電源は、前記定電圧電源端子+Vccから与えられるようになっている。
【0032】
上記A/D変換回路9は、基本的には特開平5−259907号公報に記載されたA/D変換回路と同様構成のものであり、詳細には図示しないが、反転動作時間が電源電圧に応じて変化するNANDゲート10a(本発明でいう反転回路に相当)と、同じく反転動作時間が電源電圧に応じて変化する偶数個のインバータ10b(同じく本発明でいう反転回路に相当)とをリング状に連結して成るリングゲート遅延回路10(以下の説明では、リングゲート遅延回路をRGD(Ring Gate Delay )と略称する)、このRGD10内でのパルス信号の周回数をカウントするための周回数カウンタ11、この周回数カウンタ11の計数値を上位ビットとし、且つRGD10内の各インバータ10bの出力を下位ビットとして格納するためのスタックメモリ12などを含んで構成されている。
【0033】
このような構成のA/D変換回路9による変換原理の大略は以下の通りである。即ち、RGD10内のNANDゲート10aに対し、図2に示すようなパルス信号PAを与えると、NANDゲート10a及び各インバータ10bがその電源電圧に応じた速度で逐次的に反転動作を開始して、そのパルス信号PAの入力期間中は信号周回動作が継続して行われるものであり、斯様なパルス信号周回数を示す二進数のデジタルデータが、スタックメモリ12に対しリアルタイムで与えられることになる。この後、図2に示すように、一定のサンプリング周期Δt(例えば〜100μ秒)を得るためのパルス信号PBの立上がり毎にスタックメモリ12をラッチすれば、そのスタックメモリ12内の各ラッチデータの差に基づいて、インバータ10bに与えられている電源電圧を二進数のデジタルデータに変換した値が得られるようになる。
【0034】
この場合、RGD10内のNANDゲート10a及びインバータ10bには、前記差動増幅回路8から電源電圧が与えられる構成となっている。従って、A/D変換回路9にあっては、差動増幅回路8からの出力信号、つまり、アナログマルチプレクサ6を通じて選択出力される検出信号Sd、温度信号St及び基準信号Saをデジタルデータに変換することになる。
【0035】
尚、以下においては、A/D変換回路9による変換データのうち、検出信号Sdに対応したデジタルデータを圧力情報D、温度信号Stに対応したデジタルデータを温度情報T、基準信号Saに対応したデジタルデータを基準情報Aと呼ぶことにする。
【0036】
ここで、圧力情報Dと圧力検出用ブリッジ回路3に対する印加圧力Pとの間には次式▲1▼のような関係がある。
D={(ct+d)×P+et+f}×β(t) ……▲1▼
但し、t:圧力検出用ブリッジ回路3の温度
c:圧力検出用ブリッジ回路3の感度の温度係数
d:圧力検出用ブリッジ回路3の室温感度
e:圧力検出値のオフセットの温度係数
f:圧力検出値の室温オフセット値
また、β(t)は、差動増幅回路8の温度特性やRGD10の遅延時間の温度特性などに依存した非線形項であり、これが圧力検出値の精度劣化の要因となるものである。
【0037】
上記▲1▼式からPの解を得るためには、tが必要であり、また、非線形の係数であるβ(t)を除去する必要がある。このため、温度検出用ブリッジ回路4を通じて温度情報Tを得ると共に、基準電圧発生回路5を通じて基準情報Aを得るようにしている。
【0038】
この場合、温度情報Tと圧力検出用ブリッジ回路3の温度tとの間には次式▲2▼のような関係が存在するものである。
T=(at+b)×β(t) ……▲2▼
但し、a:温度検出値の温度係数
b:温度検出値の室温オフセット値
【0039】
また、基準情報Aは、圧力検出用ブリッジ回路3に作用する圧力及び温度と無関係に一定の電圧レベルとなる基準信号Saを、差動増幅回路8により増幅し且つA/D変換回路9によりデジタル変換したデータであるから、次式▲3▼が成立することになる。
【0040】
A=β(t) ……▲3▼
【0041】
上記▲2▼、▲3▼の式を用いてPについて解くと、非線形項β(t)が削除された状態の次式▲4▼が得られる。
【0042】
EPROM13には、▲4▼式に基づいた圧力Pの演算に必要な係数a、b、c、d、e、fが補正係数として予め記憶されている。
【0043】
補正演算回路14(本発明でいう信号処理手段に相当)は、上記▲4▼式を利用した圧力Pの演算を、制御ブロック7からの指令を受けて行うものであり、その演算時には、スタックメモリ12から読み出した圧力情報D、温度情報T及び基準情報A、並びにEPROM13から読み出した補正係数(a、b、c、d、e、f)を使用する構成となっている。そして、補正演算回路14による演算結果は、センサ部1による検出圧力を示す圧力データとしてI/Oブロック15から出力される。
【0044】
さて、図3には、制御ブロック7による制御内容が概略的に示されており、以下これについて関連した作用と共に説明する。
即ち、制御ブロック7は、まず、アナログマルチプレクサ6に対して、基準電圧発生回路5からの基準信号Saを選択するためのセレクト信号を出力する(ステップS1)。すると、差動増幅回路8から上記基準信号Saを増幅した電圧信号が出力されるようになり、この電圧信号がA/D変換回路9内のRGD10に対しA/D変換対象信号として印加されるようになる。
【0045】
この後、制御ブロック7は、パルス信号PA及びPBの出力制御ルーチンS2を実行する。このルーチンS2では、図2に示す時刻t1〜t2の期間中においてパルス信号PAを出力すると共に、その時刻t1後においてパルス信号PBを図2に示すようなタイミング(具体的には、時刻t1〜t2の期間において4回立ち上がる状態)で出力する。
【0046】
これにより、パルス信号PAの出力期間中において、RGD10内で信号周回動作が継続して行われると共に、パルス信号PBの立上がり毎にスタックメモリ12がラッチされるものであり、そのラッチデータの差(例えば3回目の立ち上がりと4回目の立ち上がりにおける各ラッチデータの差)に基づいて、差動増幅回路8からの電圧信号(基準信号Saを増幅した電圧信号)に応じたデジタルデータが基準情報Aとして得られるようになる。
【0047】
制御ブロック7は、上記出力制御ルーチンS2の実行に応じて基準情報Aを取り込んだ後には、アナログマルチプレクサ6に対して、基準電圧発生回路5からの温度信号Stを選択するためのセレクト信号を出力する(ステップS3)。すると、差動増幅回路8から上記温度信号Stを増幅した電圧信号が出力されるようになり、この電圧信号が、A/D変換回路9内のRGD10に対しA/D変換対象信号として印加されるようになる。
【0048】
この後、制御ブロック7は、パルス信号PA及びPBの出力制御ルーチンS4を実行する。このルーチンS4では、図2に示す時刻t3〜t4の期間中においてパルス信号PAを出力すると共に、その時刻t3後においてパルス信号PBを図2に示すようなタイミングで出力する。
【0049】
これにより、パルス信号PAの出力期間中において、RGD10内で信号周回動作が継続して行われると共に、パルス信号PBの立上がり毎にスタックメモリ12がラッチされるものであり、そのラッチデータの差に基づいて、差動増幅回路8からの電圧信号(温度信号Stを増幅した電圧信号)に応じたデジタルデータが温度情報Tとして得られるようになる。
【0050】
制御ブロック7は、上記出力制御ルーチンS4の実行に応じて温度情報Tを取り込んだ後には、アナログマルチプレクサ6に対して、基準電圧発生回路5からの検出信号Sdを選択するためのセレクト信号を出力する(ステップS5)。すると、差動増幅回路8から上記検出信号Sdを増幅した電圧信号が出力されるようになり、この電圧信号が、A/D変換回路9内のRGD10に対しA/D変換対象信号として印加されるようになる。
【0051】
この後、制御ブロック7は、パルス信号PA及びPBの出力制御ルーチンS6を実行する。このルーチンS6では、図2に示す時刻t5〜t6の期間中においてパルス信号PAを出力すると共に、その時刻t5後においてパルス信号PBを図2に示すようなタイミングで出力する。
【0052】
これにより、パルス信号PAの出力期間中において、RGD10内で信号周回動作が継続して行われると共に、パルス信号PBの立上がり毎にスタックメモリ12がラッチされるものであり、そのラッチデータの差に基づいて、差動増幅回路8からの電圧信号(検出信号Sdを増幅した電圧信号)に応じたデジタルデータが圧力情報Dとして得られるようになる。
【0053】
尚、本実施例の場合、上述した出力制御ルーチンS2、S4、S6の実行時において、スタックメモリ12からラッチデータの差に基づいたデジタルデータを3回取り込むことができるから、それらを平均化した値をデジタルデータ(基準情報A、温度情報T及び圧力情報D)として得る構成とすることもできる。
【0054】
制御ブロック7は、上記出力制御ルーチンS6の実行後には、補正演算回路14に対して演算指令を出力する(ステップS7)。すると、補正演算回路14にあっては、スタックメモリ12から読み出した圧力情報D、温度情報T及び基準情報A、並びにEPROM13から読み出した補正係数(a、b、c、d、e、f)を使用して、前記▲4▼式の演算を行うものであり、その演算結果を、センサ部1による検出圧力を示す圧力データとしてI/Oブロック15から出力するようになる。
【0055】
この後、制御ブロック7は、所定の待機時間が経過するまで待機し(ステップS8)、当該待機時間が経過したときにステップS1へ戻るようになる。従って、一連の圧力検出動作(S1〜S7)は、上記待機時間が経過する毎に周期的に行われることになる。
【0056】
要するに上記した本実施例によれば、検出信号Sd、温度信号St及び基準信号Saをアナログマルチプレクサ6を通じて時分割処理すると共に、それらの信号Sd、St及びSaに対応した各デジタルデータ(圧力情報D、温度情報T、基準情報A)を同一の差動増幅回路8及びA/D変換回路9を用いて採取し、斯様に採取したデジタルデータを利用した▲4▼式の補正演算(デジタル演算)を行う構成としており、これによって、感度やオフセットなどに対する温度補償を施した精度の高い圧力検出値を得ることができるものである。
【0057】
上記のような本実施例の回路構成によれば、差動増幅回路8にオペアンプ8a、8bを利用するだけで、温度補償をアナログ的に行うようにした図6の従来構成の装置のように多数のオペアンプを必要としないものであり、全体の小型化を実現できるようになる。
【0058】
上記のように圧力検出値の算出に利用される▲4▼式からは、T/A及びD/Aの値を一定に保持できれば耐久変動による影響を無視できるということが理解できる。この場合、本実施例では、▲4▼式の演算に供するために最終的に圧力情報D、温度情報T及び基準情報Aに変換される検出信号Sd、温度信号St及び基準信号Saは、全て同じアナログ回路(アナログマルチプレクサ6、差動増幅回路8、A/D変換回路9)を通過する構成であるから、その信号伝送系統での回路定数の変動に起因した各信号のドリフト成分が互いにキャンセルされることになって、上記T/A及びD/Aが経時変化することがなくなる。この結果、耐久変動による影響を除去できるようになって、圧力検出値の精度を長期間に渡って良好な状態に維持できるようになる。
【0059】
また、圧力検出値の精度のさらなる向上を実現するためには、差動増幅回路8として増幅能力が高い大型のものを使用することになるが、当該差動増幅回路8は、検出信号Sd、温度信号St及び基準信号Saの増幅用に兼用する構成となっているから、多数の差動増幅回路を設ける必要がなくなるものであり、この面からも全体の小型化を実現できるようになる。
【0060】
本実施例のように、RGD10を利用したA/D変換回路9にあっては、変換速度の大幅な向上(つまりサンプリング時間の大幅な短縮)を実現できるという利点があるため、圧力検出値の算出に必要な時間を短縮できるようになる。
【0061】
(第2の実施の形態)
図4及び図5には本発明の第2実施例が示されており、以下これについて前記第1実施例と異なる部分のみ説明する。
図4に、本実施例によるセンサ装置の全体構成が概略的な機能ブロック図により示したもので、第1実施例と同一構成の差動増幅回路8、A/D変換回路9をブロック化した状態で表現すると共に、第1実施例におけるセンサ部1(センサ回路3、温度検出回路4より成る)、基準電圧発生回路5、アナログマルチプレクサ6を一つのブロックにまとめたセンシング部16として表現している。従って、このセンシング部16からは、検出信号Sd、温度信号St及び基準信号Saが出力されることになる。
【0062】
電源回路17は、例えば電池(図示せず)の出力端子+Bから給電されるもので、その動作状態で定電圧電源端子+Vccから一定電圧を出力するようになっており、この定電圧出力が前記センシング部16、差動増幅回路8及びA/D変換回路9に与えられる。この電源回路17は、その動作を選択的に停止できるように構成されたもので、制御手段たる制御ブロック7′から出力される通電指令信号Son及び断電指令信号Soff に応じて動作開始及び動作停止するようになっている。尚、制御ブロック7′、EPROM13、補正演算回路14及びI/Oブロック15の電源は、上記図示しない電池から与えられる構成となっている。
【0063】
上記制御ブロック7′は、第1実施例における制御ブロック7と同様の制御機能を備えたもので、これ以外に以下に述べるような制御機能を備えた構成となっている。
【0064】
即ち、全体の消費電力の時間推移特性を表した図5に示すように、制御ブロック7′は、所定タイミングt1(例えば外部のマイクロコンピュータからのセンシング動作開始指令を受けたタイミング、或いはタイマにより設定された周期的なセンシング動作タイミングなど)において、電源回路17に通電指令信号Sonを与えることにより、当該電源回路17を動作させるものであり、以てセンシング部16、差動増幅回路8、A/D変換回路9に電源を供給する。これに伴い全体の消費電力は図5に示すように増大する。
【0065】
制御ブロック7′は、上記のような電源供給動作後に、第1実施例における図3のような制御を実行することにより、センシング部16からの基準信号Sa、温度信号St及び検出信号Sdにそれぞれ対応したデジタルデータである基準情報A、温度情報T及び圧力情報Dを取得するものである。
【0066】
そして、制御ブロック7′は、A/D変換回路9が、センシング部16からの検出信号Sd、温度信号St及び基準信号Saをデジタルデータに変換する動作(基準情報A、温度情報T及び圧力情報Dを取得する動作)を終了したタイミングt2に至ったときに、電源回路17に断電指令信号Soff を与えることにより、当該電源回路17を動作停止させるものであり、これによりセンシング部16、差動増幅回路8、A/D変換回路9に対する電源供給が停止される。これに伴い全体の消費電力は図5に示すように減少する。そして、制御ブロック7′は、上記のような電源供給停止後に、補正演算回路14に対して演算指令を出力することによって、当該補正演算回路14によって、センサ部1による検出圧力を演算させると共に、その演算結果を圧力データとしてI/Oブロック15から出力させるようになる。
【0067】
従って、この第2実施例の構成によれば、アナログ回路部分(センシング部16、差動増幅回路8、A/D変換回路9)の動作が不要となったタイミングt2以降においては、それらアナログ回路部分に対する電源供給が自動的に停止され、次のセンシングタイミングが来るまでの間はその停止状態がそのまま保持されることになるから、不要な電力消費を抑制できるようになるものであり、特に本実施例のように電池駆動する構成を採用した場合に極めて有用になる。
【0068】
(その他の実施の形態)
尚、本発明は上記した実施例に限定されるものではなく、次のような変形または拡張が可能である。
半導体圧力センサ装置に適用した例を説明したが、加速度、磁束、湿度などの他の物理量を検出するためのセンサ装置に広く適用することができる。A/D変換回路9内のRGD10は、基本的な構成例を示したものであり、これと異なる構成のRGDを設けることもできる。
【図面の簡単な説明】
【図1】本発明の第1実施例を示す全体の電気的構成図
【図2】作用説明用のタイミングチャート
【図3】制御ブロックによる制御内容を示すフローチャート
【図4】本発明の第2実施例の構成を示す概略的な機能ブロック図
【図5】作用説明用のタイミングチャート
【図6】従来構成例を示す電気的構成図
【符号の説明】
1はセンサ部、2は信号処理部、3は圧力検出用ブリッジ回路(センサ回路)、4は温度検出用ブリッジ回路(温度検出回路)、5は基準電圧発生回路、6はアナログマルチプレクサ、7は制御ブロック、7′は制御ブロック(制御手段)、8は差動増幅回路(増幅手段)、9はA/D変換回路、10はリングゲート遅延回路、10aはNANDゲート(反転回路)、10bはインバータ(反転回路)、11は周回数カウンタ、12はスタックメモリ、14は補正演算回路(信号処理手段)、16はセンシング部、17は電源回路を示す。
Claims (5)
- 被検出物理量に応じた電圧レベルの検出信号を発生するセンサ回路と、
このセンサ回路の温度に応じた電圧レベルの温度信号を発生する温度検出回路と、
前記被検出物理量及びセンサ回路の温度と無関係に一定の電圧レベルとなる基準信号を発生する基準電圧発生回路と、
前記検出信号、温度信号及び基準信号を選択的に出力するアナログマルチプレクサと、
このアナログマルチプレクサから順次出力される電圧レベルの信号を増幅する増幅手段と、
反転動作時間が電源電圧に応じて変化する複数個の反転回路をリング状に連結して成るリングゲート遅延回路を含んで成り、前記増幅手段により増幅された前記電圧レベルの検出信号、電圧レベルの温度信号及び電圧レベルの基準信号が前記リングゲート遅延回路に電源電圧として与えられた各状態で当該リングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて前記検出信号、温度信号及び基準信号をデジタルデータに変換するA/D変換回路と、
前記A/D変換回路からのデジタルデータに基づいた演算処理により前記検出信号に応じた物理量検出値を前記温度信号及び基準信号により補正した状態で算出する信号処理手段とを備えたことを特徴とするセンサ装置。 - 被検出物理量に応じた電圧レベルの検出信号を発生するセンサ回路と、
このセンサ回路の温度に応じた電圧レベルの温度信号を発生する温度検出回路と、
前記被検出物理量及びセンサ回路の温度と無関係に一定の電圧レベルとなる基準信号を発生する基準電圧発生回路と、
前記検出信号、温度信号及び基準信号を選択的に出力するアナログマルチプレクサと、
オペアンプ及び抵抗を組み合わせて成り、増幅出力電圧を持ち上げるための定電圧電源を有し、前記アナログマルチプレクサから順次出力される電圧レベルの信号を増幅する増幅手段と、
反転動作時間が電源電圧に応じて変化する複数個の反転回路をリング状に連結して成るリングゲート遅延回路を含んで成り、前記増幅手段により増幅された前記電圧レベルの検出信号、電圧レベルの温度信号及び電圧レベルの基準信号が前記リングゲート遅延回路に電源電圧として与えられた各状態で当該リングゲート遅延回路にパルス信号が入力されたときのパルス信号周回数に基づいて前記検出信号、温度信号及び基準信号をデジタルデータに変換するA/D変換回路と、
前記A/D変換回路からのデジタルデータに基づいた演算処理により前記検出信号に応じた物理量検出値を前記温度信号及び基準信号により補正した状態で算出する信号処理手段とを備えたことを特徴とするセンサ装置。 - 前記センサ回路の検出対象となる物理量が圧力であることを特徴とする請求項1または2記載のセンサ装置。
- 動作状態で前記センサ回路、温度検出回路、基準電圧発生回路、アナログマルチプレクサ及び増幅手段に対し定電圧出力を供給するように設けられた電源回路と、
前記A/D変換回路が前記検出信号、温度信号及び基準信号をデジタルデータに変換する動作を終了したときに前記電源回路の動作を停止させる制御を行う制御手段とを備えたことを特徴とする請求項1ないし4の何れかに記載のセンサ装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP09591798A JP3915238B2 (ja) | 1997-06-10 | 1998-04-08 | センサ装置 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP15215097 | 1997-06-10 | ||
JP9-152150 | 1997-06-10 | ||
JP09591798A JP3915238B2 (ja) | 1997-06-10 | 1998-04-08 | センサ装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH1164135A JPH1164135A (ja) | 1999-03-05 |
JP3915238B2 true JP3915238B2 (ja) | 2007-05-16 |
Family
ID=26437083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP09591798A Expired - Fee Related JP3915238B2 (ja) | 1997-06-10 | 1998-04-08 | センサ装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3915238B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000162066A (ja) | 1998-11-26 | 2000-06-16 | Denso Corp | センサ装置 |
US6448875B1 (en) | 2001-03-07 | 2002-09-10 | Matthew J. Sciarrino | Waveguide interconnection system |
JP4396063B2 (ja) * | 2001-07-13 | 2010-01-13 | 株式会社デンソー | A/d変換方法及び装置 |
JP4127084B2 (ja) * | 2003-03-12 | 2008-07-30 | 株式会社デンソー | センサ装置 |
US10009125B2 (en) | 2014-12-25 | 2018-06-26 | Nec Corporation | Monitoring system, monitoring method, and storage medium having monitoring program stored therein |
-
1998
- 1998-04-08 JP JP09591798A patent/JP3915238B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH1164135A (ja) | 1999-03-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6518880B2 (en) | Physical-quantity detection sensor | |
JP2000162066A (ja) | センサ装置 | |
JP2928526B2 (ja) | 電源回路及び前記回路を備えるブリッジ型測定器出力補償回路 | |
JPS645360B2 (ja) | ||
US6307496B1 (en) | Sensing apparatus including an A/D conversion circuit for detecting a physical quantity | |
JP3915238B2 (ja) | センサ装置 | |
EP1024348A2 (en) | Low-frequency noise removing method and a related CMOS sensing circuit | |
JPS60176199A (ja) | プロセス変数センサのディジタル補正の方法およびそのためのプロセス変数発信器 | |
JPH1144585A (ja) | センサ装置 | |
JP3292182B2 (ja) | 低周波ノイズ除去方法及びcmosセンサ回路 | |
JP4284851B2 (ja) | 圧力センサ回路 | |
JP3876483B2 (ja) | 圧力センサ装置 | |
JP3840783B2 (ja) | センサ装置 | |
JP3985366B2 (ja) | センサ装置 | |
JPS6197543A (ja) | 半導体圧力センサの補償回路 | |
JP3544102B2 (ja) | 半導体圧力センサ | |
JP2000146620A (ja) | センサ装置 | |
JPS6255629B2 (ja) | ||
JPH06213435A (ja) | 燃焼機器用制御装置 | |
JP2786668B2 (ja) | 自動車のエンジン制御用センサ | |
JP2948958B2 (ja) | トランスジューサ回路 | |
JP2588391B2 (ja) | デジタル指示計におけるゲインの初期較正方法 | |
JP2000241202A (ja) | センサ装置 | |
JPS62114332A (ja) | アナログデイジタル変換方式 | |
JP3014189B2 (ja) | 水深計付き電子時計 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040702 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061003 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061201 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070116 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070129 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110216 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120216 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130216 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140216 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |