JP3905925B2 - フラットパネルディスプレイにおける画素情報の表示方法 - Google Patents
フラットパネルディスプレイにおける画素情報の表示方法 Download PDFInfo
- Publication number
- JP3905925B2 JP3905925B2 JP50697898A JP50697898A JP3905925B2 JP 3905925 B2 JP3905925 B2 JP 3905925B2 JP 50697898 A JP50697898 A JP 50697898A JP 50697898 A JP50697898 A JP 50697898A JP 3905925 B2 JP3905925 B2 JP 3905925B2
- Authority
- JP
- Japan
- Prior art keywords
- spacer
- region
- electron
- flat panel
- panel display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 16
- 125000006850 spacer group Chemical group 0.000 claims description 247
- 230000008569 process Effects 0.000 claims description 8
- 239000003990 capacitor Substances 0.000 description 27
- 239000000463 material Substances 0.000 description 18
- 230000007935 neutral effect Effects 0.000 description 12
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N Titan oxide Chemical compound O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 description 9
- 235000012431 wafers Nutrition 0.000 description 9
- 230000004913 activation Effects 0.000 description 8
- 239000000919 ceramic Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 8
- 239000000203 mixture Substances 0.000 description 8
- OGIDPMRJRNCKJF-UHFFFAOYSA-N titanium oxide Inorganic materials [Ti]=O OGIDPMRJRNCKJF-UHFFFAOYSA-N 0.000 description 8
- WGLPBDUCMAPZCE-UHFFFAOYSA-N Trioxochromium Chemical compound O=[Cr](=O)=O WGLPBDUCMAPZCE-UHFFFAOYSA-N 0.000 description 7
- 229910000423 chromium oxide Inorganic materials 0.000 description 7
- 239000011159 matrix material Substances 0.000 description 7
- 239000004020 conductor Substances 0.000 description 6
- 230000008901 benefit Effects 0.000 description 5
- 239000004065 semiconductor Substances 0.000 description 5
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 4
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 238000009825 accumulation Methods 0.000 description 3
- 230000003213 activating effect Effects 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 239000002002 slurry Substances 0.000 description 3
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 150000001875 compounds Chemical class 0.000 description 2
- 239000011162 core material Substances 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 239000003607 modifier Substances 0.000 description 2
- 239000011295 pitch Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- 238000005245 sintering Methods 0.000 description 2
- 239000007787 solid Substances 0.000 description 2
- 229910000314 transition metal oxide Inorganic materials 0.000 description 2
- 230000000007 visual effect Effects 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 239000011230 binding agent Substances 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000000292 calcium oxide Substances 0.000 description 1
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 1
- 239000011195 cermet Substances 0.000 description 1
- 239000011651 chromium Substances 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 238000001803 electron scattering Methods 0.000 description 1
- 230000005496 eutectics Effects 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000009472 formulation Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 239000000395 magnesium oxide Substances 0.000 description 1
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 description 1
- AXZKOIWUVFPNLO-UHFFFAOYSA-N magnesium;oxygen(2-) Chemical compound [O-2].[Mg+2] AXZKOIWUVFPNLO-UHFFFAOYSA-N 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000000197 pyrolysis Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J31/00—Cathode ray tubes; Electron beam tubes
- H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
- H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
- H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
- H01J31/123—Flat display tubes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
- H01J1/54—Screens on or from which an image or pattern is formed, picked-up, converted, or stored; Luminescent coatings on vessels
- H01J1/62—Luminescent screens; Selection of materials for luminescent coatings on vessels
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
- H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
- H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/864—Spacing members characterised by the material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
- H01J2329/00—Electron emission display panels, e.g. field emission display panels
- H01J2329/86—Vessels
- H01J2329/8625—Spacing members
- H01J2329/865—Connection of the spacing members to the substrates or electrodes
- H01J2329/8655—Conductive or resistive layers
Landscapes
- Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
- Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
Description
本発明は、フラットパネルディスプレイのフェースプレート構造体とバックプレート構造体との間に配置されるスペーサに関連する。また本発明は、これらのスペーサに関連してフラットパネルディスプレイを操作するための方法に関連する。
発明の背景
フラット形陰極線管(CRT)ディスプレイは、従来の偏向ビーム式(deflected-beam)CRTディスプレイに対して大きなアスペクト比(例えば10:1、或いはそれ以上)を示し、電子が光放出材料に衝当するのに応じて画像を表示するディスプレイを備える。アスペクト比は、ディスプレイ厚に対するディスプレイ表面の対角線長さとして定義される。光放出材料に衝当させる電子は、フィールドエミッタカソード或いは熱陰極のような種々のデバイスにより発生させることができる。本明細書では、フラットパネルCRTディスプレイは、フラットパネルディスプレイと呼ばれる。
典型的には従来のフラットパネルディスプレイはフェースプレート構造体とバックプレート構造体とを備えており、フェースプレート構造体とバックプレート構造体は、その周囲に壁を設けることにより結合される。そこで形成される結合壁は通常、真空圧で保持される。真空圧下でフラットパネルディスプレイが陥没しないようにするために、典型的には複数の電気的抵抗性のスペーサが、フラットパネルの中央に位置するアクティブ領域において、フェースプレート構造体とバックプレート構造体との間に配置される。
フェースプレート構造体は、絶縁性フェースプレート(典型的にはガラス)及び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアクティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造体は、選択的に励起されて電子を解放する複数の電子放出素子(例えばフィールドエミッタ)を備える。光放出構造体は、電子放出構造体に対して相対的に高い正の電圧(例えば5kV)に保持される。その結果、電子放出素子により解放される電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレートの外側表面(視認用表面)において、観察者により視認される光を放出するようになる。
第1図は、フラットパネルディスプレイ100の視認用表面の模式図である。フラットパネルディスプレイ100のフェースプレート構造体20は、画素行1−10のように光放出素子からなる複数の行(すなわち画素行)内に配列される光放出構造体を備える。フラットパネルディスプレイ100は典型的には数百の画素行を備えており、各行が数百の画素を含んでいる。スペーサ101−104は、画素行1−10と並列にディスプレイ100の間に水平に延在する。画素行1−10及びスペーサ101−104は、例示するのを目的としているため、第1図においてはかなり拡大されている。
フラットパネルディスプレイ100の電子放出構造体は、フェースプレート構造体20の画素行に対応する電子放出素子の行内に配列される。所与の一行内にある全ての電子放出素子は同時に活性化される(すなわち電子放出される)。電子放出素子の行が全般に活性化されるように記載されている場合であっても、電子放出素子の活性化される行において、暗くすべき画像に対応する任意の電子放出素子は、当然ではあるが実際には活性化されない。この考えに基づいて、電子放出素子の行(或いは画素行)の活性化は、より正確には、その行が情報の表示に関連するように選択されることを意味する。電子放出素子の行は順次活性化される。従って、画素行1に対応する電子放出素子の行が最初に活性化され、その後画素行2−10に対応する電子放出素子の行が順次活性化される。電子放出順序は、矢印110により示される方向に継続される。
第2図は、第1図の線2−2に沿った見たフラットパネルディスプレイ100の断面図である。第2図はフェースプレート21及び光放出構造体22を備えるフェースプレート構造体20、バックプレート31及び電子放出構造体32を備えるバックプレート構造体30並びにスペーサ101を備える。光放出構造体22は画素行1−10を備え、電子放出構造体32は、対応する電子放出素子1a−10aの行を備える。
上記のように、電子放出素子1a−10aの行は、対応する画素行1−10において順次電子放出する。電子放出素子1a−10aから放出される電子が画素行1−10の光放出材料に衝当する時、電子の散乱が生ずる。画素行6−9に対して示されるように、散乱した電子はスペーサ101に衝当するようになる。スペーサ101に衝当する散乱した電子のエネルギーは、スペーサ101から電子を解放するだけの十分に大きなエネルギーであり、それによりスペーサ101の表面が正に帯電するようになる。スペーサ101に近接した電子放出素子の行が順次活性化されるに従って、スペーサ101は急速に帯電する。
スペーサ101に隣接して配置される電子放出素子(例えば電子放出素子10a)の行が活性化される時、スペーサ101に蓄積される正の電荷は十分に大きくなり、スペーサ101に向かって放出された電子を偏向するようになる。その結果、スペーサ101に隣接する画素行(例えば画素行10)は、対応する電子放出素子の行から放出される電子の一部しか受信できず、それによりこれらの画素行は暗く見えるようになる。放出された電子が僅かに偏向するだけでも、スペーサ101に隣接して視認可能な画素歪みが生じる。すなわち電子放出素子10aから放出される電子は偏向され、画素行10内の中心からずれた位置において画素行10に衝当するため、画素行10において歪みが生ずるようになる。これらの理由により、スペーサ101に隣接して歪んだ(例えば暗い或いは明るい)画素線が視認されることがある。
従来のスペーサは、スペーサ表面上に蓄積される電荷を放出するような電気的抵抗性の被覆を備えていた。しかしながら、そのような抵抗性の被覆は、その被覆自体により、スペーサ表面の帯電状態を許容可能なレベルまでに低減させるには不十分である。
従ってフラットパネルディスプレイ100の動作中に、スペーサ表面の帯電状態を許容可能なレベルにまで低減させる方法並びにまた構造体が望まれよう。
概要
従って、本発明の1つの実施例は、フラットパネルディスプレイを3つのディスプレイ領域に論理的に分割する過程を含む。この3つの領域は、スペーサに隣接して配置されるスペーサ隣接領域、(2)スペーサ隣接領域に隣接して配置されるスペーサ帯電領域、並びに(3)スペーサ帯電領域に隣接して配置されるスペーサ中性領域である。スペーサ帯電領域は、活性化時に、不要に高いレベルにまで隣接スペーサを帯電させるフラットパネルディスプレイの領域を含む。スペーサ中性領域は、活性化時に、スペーサを著しく帯電させないフラットパネルディスプレイの領域である。スペーサ隣接領域の活性化時に、スペーサが帯電するのを防ぐために、スペーサ隣接領域は、スペーサ帯電領域に先行して活性化される。典型的な動作の流れは、スペーサ中性領域を活性化する過程と、スペーサ隣接領域を活性化する過程と、その後にスペーサ帯電領域を活性化する過程とを含む。スペーサ隣接領域の活性化時には、スペーサは極端には帯電しないため、スペーサ隣接領域は適当に(すなわち、著しい電子の偏向がなく)動作し、スペーサに隣接する暗線は見られない。
別の実施例では、スペーサは高誘電率を有する材料からなり、それによりスペーサの充電時定数を増加させ、スペーサ上に電荷が急激に蓄積されるのを防ぐ。ある特定の実施例では、スペーサは酸化アルミニウム内に分散される酸化チタン或いは酸化クロムからなる。酸化チタンの濃度は約4%に調整される。酸化チタンの割合を約4%に調整することにより、スペーサ材料の誘電率は最大になるという利点がある。酸化クロム及び酸化アルミニるウムの濃度は、例えば、それぞれ64%及び32%である。
別の実施例では、フェース電極が各スペーサの外側表面上に配置され、共通バス構造体がフェース電極に接触する。共通バス構造体により、全てのスペーサの中の任意の特定のスペーサ上に蓄積される電荷が分配されるという利点がある。1つの変形例では、共通バス構造体は、光放出構造体に隣接して、フラットパネルディスプレイのフェースプレート上に配置される絶縁性ストリップ、並びに絶縁性ストリップ上に配置される導電性バス層により形成される。導電性バス層は各フェース電極に接続される。
別の実施例では、コンデンサが共通バス構造体に結合され、それによりスペーサの充電時定数を増加させる。コンデンサは、フラットパネルディスプレイの内側或いは外側に物理的に配置することができる。さらにコンデンサは高電圧源或いはグランド電圧源に接続されることができる。
コンデンサは、フェースプレートと共通バス構造体の絶縁性ストリップとの間に導電性プレートを設けることによりフラットパネルディスプレイの内部に形成されることができる。導電性プレートと導電性バス層はコンデンサのプレートを形成し、絶縁性ストリップはコンデンサの誘電体を形成する。導電性プレートは、フェースプート構造体の光放出構造体を介して高電圧源に接続されるようになる。
さらに別の実施例では、フラットパネルディスプレイは、複数の平行な画素行と、画素行に垂直に延在する複数のスペーサとを備える。各スペーサは、スペーサの長さに沿って過大な電荷を分配するフェース電極を備え、それにより電荷がスペーサ上に蓄積されるのを防ぐ。
本発明は、図面と共に取り上げられる以下の詳細な説明において、さらに十分に理解されるであろう。
【図面の簡単な説明】
第1図は、従来のフラットパネルディスプレイの視認用表面の模式図である。
第2図は、第1図の線2−2に沿って見たフラットパネルディスプレイの断面図である。
第3図は、本発明の1つの実施例に従ったフラットパネルディスプレイの視認用表面の一部の模式図である。
第4図は、第3図の線4−4に沿って見た第3図のフラットパネルディスプレイの断面図である。
第5図は、本発明の別の実施例に従って共通スペーサバスを有するフラットパネルディスプレイの模式図である。
第6図は、本発明のいくつかの実施例において用いられるスペーサの等角図である。
第7図は、共通スペーサバスを有するフラットパネルディスプレイの上側表面の模式図である。
第8図は、第7図の線8−8に沿って見た第7図のフラットパネルディスプレイの断面図である。
第9図は、第7図の線9−9に沿って見た第7図のフラットパネルディスプレイの断面図である。
第10図は、本発明の別の実施例に従った共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの模式図である。
第11図は、共通スペーサバスに結合される外部コンデンサを有するフラットパネルディスプレイの上側表面の模式図である。
第12図は、第11図の線12−12に沿って見た第11図のフラットパネルディスプレイの断面図である。
第13図は、本発明のさらに別の実施例に従った共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの模式図である。
第14図は、共通スペーサバスに結合される内部コンデンサを有するフラットパネルディスプレイの上側表面の模式図である。
第15図は、第14図の線15−15に沿って見た第14図のフラットパネルディスプレイの断面図である。
第16図は、第14図の線16−16に沿って見た第14図のフラットパネルディスプレイの断面図である。
第17図は、本発明の別の実施例に従った、画素行と並列に配置されるスペーサを有するフラットパネルディスプレイの上側表面の模式図である。
第18図は、第17図のフラットパネルディスプレイにおいて用いることができるスペーサの等角図である。
発明の詳細な説明
以下の説明において、以下の定義が用いられる。本明細書では、用語「電気的絶縁性」或いは、「誘電性」は全般的に、1012Ω・cmをより高い抵抗率を有する材料に適用される。用語「電気的非絶縁性」は1012Ω・cmより低い抵抗率を有する材料を示す。電気的非絶縁性材料は、(a)抵抗率が1Ω・cmより低い電気的導電性材料と、(b)抵抗率が1〜1012Ω・cmの範囲内にある電気的抵抗性材料とに区別される。これらの区分は低電界時に限定される。
電気的導電性材料(或いは電気導体)の例としては、金属、金属半導体化合物、並びに金属半導体共晶体がある。また電気的導電性材料は中程度或いは高レベルにドープされた(n型或いはp型)半導体を含む。電気的抵抗性材料は真性及び軽くドープされた(n型或いはp型)半導体を含む。電気的抵抗性材料のさらに別の例は、サーメット(金属粒子を埋め込まれたセラミック)並びに他のそのような金属絶縁体複合材である。また電気的抵抗性材料は、導電性セラミック及び導電性充填材入りガラス(filled glass)を含む。
第1実施例
第3図は、本発明の1つの実施例に従ったフラットパネルディスプレイ300の視認用表面の一部を示す。第4図は、第3図の線4−4に沿って見たフラットパネルディスプレイ300の断面図である。フラットパネルディスプレイ300の図示される部分は、フェースプレート構造体320、バックプレート構造体330並びにスペーサ351及び352を備える。フェースプレート構造体320は、電気的絶縁性ガラスフェースプレート321及び光放出構造体322を備える従来の構造体である。またバックプレート構造体330も従来通りの構造体であり、電気的絶縁性バックプレート331及び電子放出構造体332を備える。フェースプレート構造体320及びバックプレート構造体330は、出願人を同じくする1993年6月22日出願のCurtin等による「Flat Panel display with Ceramic Backplate」というタイトルの米国特許出願第08/081,913号、及び1995年3月16日公開のPCT国際公開公報 WO95/07543に詳細に記載されており、それらの全体を参照して本明細書の一部としている。
1つの変形例では、各スペーサ351及び352は遷移金属酸化物を含むセラミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペーサ351及び352は、外側表面上に形成される電気的抵抗性の外皮を備える電気的絶縁性のコア材から形成されてもよい。スペーサ351および352は、Schmid等による1996年3月29日出願のPCT国際特許出願PCT/US96/03649並びに1995年7月20日出願のSpindt等による米国特許出願第08/505,841号、現在米国特許第5,614,781号に記載されている。Spindt等による特許は、Fahlen等による1994年2月1日出願のPCT国際特許出願PCT/US94/00602の一部を構成する。Schmid等による特許及びFahlen等の特許に含まれる範囲内におけるSpidt等による特許は、その全体を参照して本明細書の一部としている。
フラットパネルディスプレイ300の図示される部分は、11個のディスプレイ領域301−311に論理的に分割される。各ディスプレイ領域301−311は、光放出構造体322の対応する光放出領域301a−311a並びに電子放出構造体332の対応する電子放出領域301b−311bを備える。各光放出領域301a−311aは、スペーサ351及び352に並列に延在する1つ或いはそれ以上の光放出素子の行(すなわち画素行)を備える。同様に、各電子放出領域301b−311bは、1つ或いはそれ以上の電子放出素子の行を備える。各光放出領域301a−311aは、対応する電子放出領域301b−311bを有する。
記載される実施例では、フラットパネルディスプレイ300の画素は、12.5ミル(約0.32mm)のピッチ(間隔)を有するが、他のピッチでも可能であり、それは本発明の範囲内にあるものと考えられる。スペーサ351及び352は、375ミル(約9.53mm)の横方向間隔を有し、互いに並列して延在する。従って、30個の画素行がスペーサ351とスペーサ352との間に存在する。フラットパネルディスプレイ300の他のスペーサ(図示せず)も同様に配列される。フラットパネルディスプレイ300は、例えば480画素行を備えることができる。スペーサ351及び352は約2.25ミル(約0.06mm)の厚さTと、約50ミル(約1.27mm)の高さHとを有する。その結果、フェースプレート構造体320とバックプレート構造体330との間の間隔は約50ミル(約1.27mm)である。約5kVの電位差が、電子放出構造体332と光放出構造体322との間で保持される。
ディスプレイ領域303及び304はスペーサ351に隣接して配置され、ディスプレイ領域308及び309はスペーサ352に隣接して配置される。従ってディスプレイ領域303、304、308並びに309は、これ以降スペーサ隣接領域と呼ばれる。電子放出素子の行が矢印340の方向に順次活性化されるものと仮定する場合に、スペーサ隣接領域303、304、308並びに309は、スペーサ351及び352に電荷が蓄積される結果として、電子放出素子に対応する行から許容可能な数の放出された電子を受信し損なうと考えられる画素行を含むように選択される。また、スペーサ隣接領域303、304、308並びに309は、電子放出素子の行が矢印340の方向に順次活性化されるものと仮定する場合に、スペーサ351及び352に電荷が蓄積される結果として、画素歪みが生じる量にまで偏向される電子を受信するようになる画素行を含むように選択される。
記載される実施例では、各スペーサ隣接領域303、304、308並びに309は、スペーサ351−352に隣接して配置される1つ或いは2つの画素行を備える。例えば、各スペーサ隣接領域303、304、308並びに309が2つの画素行を備える場合には、光放出領域303a、304a、308a並びに309aは、それぞれ2行の光放出素子を備え、対応する電子放出領域303b、304b、308b並びに309bは、それぞれ対応する2行の電子放出素子を備える。
電子放出領域303b、304b、308b並びに309bが活性化されるとき、対応する光放出領域303a、304a、308a並びに309aから散乱する電子によるスペーサ351及び352の帯電は、著しくはない。これは、光放出領域303a、304a、308a並びに309aから散乱する電子が、スペーサ351及び352の最上部に比較的近接した(すなわち光放出構造体322付近の)スペーサ351及び352に衝当するようになるためである。この結果、これらの電子により導入される電荷は光放出構造体322に容易に排出される。
ディスプレイ領域302、305、307並びに310は、それぞれスペーサ隣接領域303、304、308並びに309に隣接して配置される。ディスプレイ領域302、305、307並びに310は、そ対応する電子放出素子の行により順次電子放出される時、スペーサ351及び352を不要に高いレベルにまで帯電させる電子の散乱をもたらす画素行を備えるように選択される。領域302、305、307並びに310は、以降スペーサ帯電領域と呼ばれる。スペーサ帯電領域302、305、307、並びに310は、対応する光放出領域302a、305a、307a及び310a、並びに対応する電子放出領域302b、305b、307b並びに310bを備える。記載される実施例では、各スペーサ帯電領域302、305、307並びに310は、対応するスペーサ隣接領域303、304、308並びに309に隣接して配置される3つから5つの画素行を備える。例えば、各スペーサ隣接領域303、304、308並びに309が5つの画素行を備える場合、光放出領域302a、305a、307a並びに310aは、それぞれ5つの光放出素子の行を備え、また対応する電子放出領域302b、305b、307b並びに310bは、それぞれ5つの対応する電子放出素子の行を備えるであろう。
ある特定の実施例では、スペーサ帯電領域302、305、307、並びに310に含まれる画素行は、光放出構造体322と電子放出構造体332との間の距離の約5.5〜1.5倍の範囲内にある距離だけスペーサ351及び352から離隔配置された画素行である。
ディスプレイ領域301はスペーサ帯電領域302に隣接して配置され、ディスプレイ領域306はスペーサ帯電領域305と307との間に配置され、ディスプレイ領域311はスペーサ帯電領域310に隣接して配置される。ディスプレイ領域301、306並びに311は、対応する電子放出素子の行により電子放出されるとき、スペーサ351及び352を著しく帯電させるような電子を散乱しない画素行を備えるように選択される。すなわち、ディスプレイ領域301、306並びに311内の画素行が電子放出するとき、対応する光放出領域301a、306a並びに311aから散乱する電子は、スペーサ351及び352に到達できないか、或いはこれらのスペーサに到達してもスペーサ351及び352を著しく帯電させることはない。領域301、306並びに311は、以降スペーサ中性領域と呼ばれる。
記載される実施例では、各スペーサ中性領域301、306並びに311は約5〜7画素行分だけスペーサ351及び352から横方向に隔離される。従って、各スペーサ中性領域301、306、並びに311は、対応するスペーサ帯電領域302、305、307並びに310に隣接して配置される16〜22個の画素行を備える。各スペーサ中性領域301、306並びに311が16画素行を備える場合、光放出領域301a、306a並びに311aはそれぞれ16個の光放出素子の行を備え、さらに対応する電子放出領域301b、306b並びに311bが、それぞれ16個の対応する電子放出素子の行を備えるであろう。
ある特定の実施例では、スペーサ中性領域301、306並びに311内に含まれる画素行は、光放出構造体322と電子放出構造体332との間の距離の1.5倍より大きい距離だけスペーサ351及び352から離隔して配置される画素行である。
本発明の1つの実施例に従って、電子放出領域301b−311bは以下に記載される順序に活性化される。各電子放出領域301b−311bの内部において、電子放出素子の行は矢印340(第3図)により示される方向に順次活性化される。活性化の順序は、フラットパネルディスプレイ300の行アドレシングシステム(row addressing system)により制御される。
まず、電子放出領域301bの電子放出素子は、スペーサ中性領域301において順次活性化される。上記のように、電子放出領域301bの活性化では、スペーサ351は極端には帯電しない。次に、電子放出領域303b及び304bの電子放出素子が、スペーサ隣接領域303及び304内において順次活性化される。スペーサ351は、電子放出領域303b及び304bが活性化された時点では極端には帯電していないため、領域303b及び304bから放出される電子は、スペーサ351が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域303a及び304bに達する。特定の実施例では、電子放出領域303bは、電子放出領域304bに先行して活性化される。
次に、電子放出領域302b及び305bの電子放出素子がスペーサ帯電領域302及び305において順次活性化される。特定の実施例では、電子放出領域302bは、電子放出領域305bに先行して活性化される。電子放出領域302b及び305bの活性化による電荷がスペーサ351上に蓄積されるようになるが、この電荷は、その後スペーサ隣接領域303及び304の電子放出領域303b及び304bが順次活性化される時点までには散逸される。例えば、フラットパネルディスプレイ300が70Hzのリフレッシュ周波数を有するものと仮定すると、スペーサ351が、電子放出領域303b及び304bが順次活性化される時点までに放電するために、約14.3msecの時間がかかる。
その後電子放出領域306bの電子放出素子が、スペーサ中性領域306において順次活性化される。上記のように、電子放出領域306bの活性化では、スペーサ351或いは352は極端には帯電しない。次に、電子放出領域308b及び309bの電子放出素子が、スペーサ隣接領域308及び309において順次活性化される。スペーサ352は、電子放出領域308b及び309bが活性化された時点では極端には帯電していないため、これらの領域308b及び309bから放出される電子は、スペーサ352が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域308a及び309bに達する。
次に、電子放出領域307b及び308bの電子放出素子が、スペーサ帯電領域307及び310において順次活性化される。再び、電子放出領域307b及び310bの活性化に応じてスペーサ351上に蓄積された電荷は、その後電子放出領域308b及び309bが順次活性化される時点までに散逸される。その後電子放出領域311bの電子放出素子がスペーサ中性領域311において順次活性化される。
フラットパネルディスプレイ300の他の電子放出領域(図示せず)の活性化が、電子放出領域301b−311bに対して記載されるのと同様に継続される。結果として、活性化の順序はスペーサ中性領域301の電子放出領域301bに戻り、上記した順序が繰り返される。再び、スペーサ隣接領域303−304及び308−309の電子放出領域303b−304b及び308b−309bが、二度目に活性化される時点までに、スペーサ351及び352上の電荷は、十分な時間をかけて散逸される。
電子放出領域303b、304b、308b並びに309bから放出される電子は、概ね偏向されることなく対応する光放出領域303a、304a、308a並びに309aに配向されるため、フェースプレート321の視認用表面において表示される画像は、スペーサ351及び352に隣接する暗線を示すことはないという利点がある。
電子放出領域301b−311bは、他の方法において電子放出することもでき、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域303、304、308並びに309の電子放出領域303b、304b、308b並びに309bは、スペーサ帯電領域302、305、307並びに310の電子放出領域302b、305b、307b並びに310bの活性化の直後に活性化されてはならない。
第2実施例
本発明の別の実施例に従って、スペーサ351及び352は、比較的高い誘電率になるように製造される。高誘電率は、100ε0よりも大きいものとして定義され、ここではε0は8.85×10-12F/mに等しい。さらに高誘電率は、400ε0〜800ε0の範囲内にあるものとして定義される。スペーサの誘電率が大きい結果として、スペーサ351及び352に対する充電時定数は増加し、それによりこれらのスペーサが急速に帯電するのを防ぐ。スペーサ351及び352に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣接領域303、304、308並びに309の電子放出領域303b、304b、308b並びに309bにより放出される電子の偏向は最小化される。この実施例の1つの変形例に従って、フラットパネルディスプレイ300の電子放出素子の行が、第1実施例に関連して上記したような方法において活性化される。別法では、フラットパネルディスプレイ300の電子放出素子の行は順次活性化してもよい。
本実施例の1つの変形例に従って、大きな誘電率のスペーサは、酸化チタン(TiO2)、酸化アルミニウム(Al2O3)並びに酸化クロム(Cr2O3)を含み、以下の表1に示される割合において製造される。
酸化チタンを約4%の割合に保持することにより、スペーサの誘電率は比較的高いレベルに保持される。上記の表1に示される組成物を有するスペーサは、以降「4/32/64」スペーサと呼ばれる。4/32/64スペーサは、1200〜1500Hzの周波数で約700ε0〜750ε0の誘電率を示す。それと比較すると、1.6%のみの酸化チタン、34.4%の酸化アルミニウム並びに64.0%の酸化クロムからなる組成物を有するスペーサは、100Hzでおよそ10ε0乃至11ε0の誘電率を示す。従って、約4%の酸化チタンの割合を調整することにより、スペーサ351及び352の誘電率は著しく増加する。
さらに、4/32/64スペーサは、フラットパネルディスプレイ環境において好都合であると考えられる他の特性を示すという利点がある。より詳細には、4/32/64スペーサは、およそ7×108Ω/□の比較的高いシート抵抗を示す。従って、酸化チタンの割合を約4%に保持することにより、スペーサは許容可能な範囲の電気抵抗に保持される。さらに4/32/64スペーサは、1kV〜4kVの範囲内にある電圧において1〜2.2の範囲内にある2次放出比を示す。
本発明の1つの変形例では、4/32/64スペーサは、従来のボールミルにおいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成されるスラリーから製造される。そのようなスラリーの配合が表2に示される。
他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を補助するように選択される改質剤を含む。二酸化シリコン、酸化マグネシウム並びに酸化カルシウムのような化合物が改質剤として用いられる場合がある。
従来の方法において、ミルドスラリーを用いて、60−120μmの厚さを有するテープが注型される。1つの変形例では、このテープは、幅10cm×長さ15cmの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッタ(setter)に装填され、そのウエハが所望の抵抗率を示すまで空気並びに/また還元雰囲気において焼成される。
詳細には、ウエハは24℃の典型的な露点を有する水素雰囲気を用いて冷界周期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される(すなわち熱の作用により除去される)必要がある場合には、水素雰囲気の露点はより高くされ(約50℃)、ウエハを損傷することなく有機組成物を容易に除去できるようにする。ウエハの有機性組成物が熱分解された後、露点はより高い露点(50℃)からより低い露点(24℃)に移されるであろう。熱分解は典型的には600℃の温度で完了する。典型的には、ウエハは1500℃のピーク温度で1〜2時間焼成される。セラミック組成物の特性は詳細な焼成プロファイルにより調整される。開始時の原材料により、またスペーサにおいて要求される強度、抵抗率並びに二次電子放出の厳密な組み合わせにより、実際のピーク温度は1450℃と1750℃との間にあり、焼成プロファイルは、1時間から5時間の間、このピーク温度を保持する。その後ウエハは取り出され、検査され、スペーサ351及び352として用いられるストリップに切り分けられる。1つの変形例では、これらのストリップは厚さ約2.25ミル(約0.06mm)、長さ2インチ(約5.1cm)並びに高さ50ミル(約1.27mm)を有する。
酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するのに加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整することにより制御することもできる。酸化クロムの割合を増加することにより、スペーサの導電率は増加するようになる。しかしながら、酸化クロムの割合を増加することにより、スペーサ材料に要求される焼結温度も増加する。また電気抵抗率は、焼成中の炉内の酸素の分圧を制御することにより、或いはH2とO2との比を変更して炉内の露点を変化させることによっても調整することができる。
第3実施例
第5図は、本発明の別の実施例に従ったフラットパネルディスプレイ500の模式図である。本実施例は上記の第2の実施例と組み合わせて、或いは第2の実施例とは個別に用いることができる。フラットパネルディスプレイ500では、スペーサ501−503のような複数のスペーサが、フェースプレート構造体510とバックプレート構造体511との間に接続される。さらに各スペーサ501−503は、共通バス504に接続される対応するフェース電極501a−503aを備える。各フェース電極501a−503aは、フェースプレート構造体510とバックプレート構造体511との間の位置において対応するスペーサ501−503の外側表面上に配置される。共通バス504は、スペーサ501−503の抵抗とコンデンサとを効率的に結合する。また共通バス504は全てのスペーサ501−503の中で電荷を分配する。例えば、スペーサ501に隣接するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス504によりスペーサ501、502、並びに503の中に分配されるであろう。これはスペーサ501上に蓄積される電荷を減少させるという利点をもたらす(共通バス504がない場合にスペーサ501上に蓄積される電荷と比較した場合)。スペーサ502及び503上に蓄積された電荷はこの時点では増加する(共通バス504がない場合にスペーサ502及び503上に蓄積される電荷と比較した場合)が、スペーサ502及び503に対応するスペーサ隣接領域が、ある時間が経過まで活性化されないため、そのように電荷が増加するのは許容可能である。
第6図は、本実施例に用いることができるスペーサ601の等角図である。スペーサ601は、スペーサ本体602、フェース電極603−604並びにエッジ電極606a、606b並びに607を備える。1つの実施例では、スペーサ本体602は第2の実施例において記載された4/32/64スペーサ材料からなる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックのような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極603及び604、並びにエッジ電極606a、606b並びに607は、アルミニウム或いは銅のような導電性材料からなる。フェース電極603及びエッジ電極606a、606b並びに607の製作は、上述したSchmid等によるPCT国際特許出願PCT/US96/03640に詳細に記載される。
フェース電極603及び604、並びにエッジ電極606a、606b並びに607は、スペーサ601に沿って電圧分布を調整する。スペーサ601は約2.25ミル(約0.06mm)の厚さTを有し、その値は50ミル(約1.27mm)のその高さHと比較して相対的に小さいため、フェース電極603及び604は、スペーサ601に渡る電圧分布を調整するためにスペーサ本体602を1つの表面上にのみ必要とされる。
間隙605がエッジ電極606aと606bとの間に存在する。間隙605の寸法は、エッジ電極606aがエッジ電極606bから電気的に絶縁されるように選択される。ある特定の実施例では、間隙605は約50ミル(約1.27mm)の幅Wを有する。以下により詳細に記載するように、エッジ電極606aはフラットパネルディスプレイの光放出構造体への電気的接続をもたらし、エッジ電極606bはフェース電極603と共通バスとの間の電気的接続をもたらし、さらにエッジ電極607はフラットパネルディスプレイの電子放出構造体への電気的接続をもたらす。
第7図は、フラットパネルディスプレイ700の上側表面の模式図である。第8図は、第7図の線8−8に沿って見たフラットパネルディスプレイ700の断面図である。第9図は、第7図の線9−9に沿って見たフラットパネルディスプレイ700の断面図である。フラットパネルディスプレイ700は、スペーサ701−707、フェースプレート構造体720、バックプレート構造体730、共通バス構造体723並びに側壁構造体724を備える。フェースプレート構造体720は、絶縁性フェースプレート721及び光放出構造体722を備える。バックプレート構造体730は、バックプレート731及び電子放出構造体732を備える。
記載される実施例では、各スペーサ701−707はスペーサ601(第6図)と同一である。第7図に示されるように、スペーサ701−707は、フラットパネルディスプレイ700の画素行と並列に光放出構造体722間に水平に延在する。光放出構造体722は、フラットパネルディスプレイ700の視認用表面を画定する。共通バス構造体723はこの視認用表面から横方向に隔離される。側壁構造体724は、光放出構造体722及び共通バス構造体723を横方向に包囲する。
第8図に示されるように、側壁構造体724は、フェースプレート構造体720とバックプレート構造体730との間に延在する。フェースプレート構造体720の光放出構造体722は、光放出材料722a、マトリックス部722b並びに導電性層722cを備える。導電性層722cは、側壁構造体724の外側境界の外側に延在し、電源740に接続される。共通バス構造体723は、絶縁性ストリップ723a及び導電性バス層723bを備える。1つの実施例では、絶縁性ストリップ723aはマトリックス部722bと同時に形成され、それにより絶縁性ストリップ723aとマトリックス部722bの厚さが概ね同じになることを確保する。ある特定の変形例では、絶縁性ストリップ723a及びマトリックス部722bはポリイミド樹脂から形成され、約2ミル(約0.05mm)の厚さTを有する。さらに絶縁性ストリップ723aは約50〜100ミル(約1.27〜2.54mm)の幅Wを有する。また導電性層722c及び723bも同時に形成されるてもよい。導電性層722c及び723bの厚さは、絶縁性ストリップ723a及びマトリックス部722bの厚さに比べて無視できる。絶縁性ストリップ723a及びマトリックス部722bが概ね同じ厚さを有するため、導電性層722c及び723bはフェースプレート721から同じ距離に配置され、それにより導電性層722c及び723bとスペーサ701−707との間の接触を容易にする。
さらに、第8図を参照すると、スペーサ707は、本体757、エッジ電極767a、767b並びに768、フェース電極777及び778、並びに間隙755を備える。光放出構造体722の導電性層722cがエッジ電極767aに接触し、共通バス構造体723の導電性バス層723bがエッジ電極767bに接触し、さらにバックプレート730の電子放出構造体732のエッジ電極768に接触するように、スペーサ707はフェースプレート構造体720とバックプレート構造体730との間に接続される。間隙755はエッジ電極767aと767bとを電気的に絶縁する。フェース電極777は、図示されるように、エッジ電極767bに電気的に接続される。各残りのスペーサ701−706はスペーサ707と同様に接続される。第8図では示されていないが、スペーサ707の上側部分はフェースプレート構造体720上のスペーサ支持構造体と係合することができるということは理解されよう。そのようなスペーサ支持構造体は、図を明瞭に示すために図示されていない。しかしながら、そのようなスペーサ支持構造体は、Schmidによる1995年1月30日出願のPCT国際特許出願PCT/US95/00555並びにHavenによる1994年11月21日出願の米国特許出願第08/343,074号、現在米国特許第5,650,690号に詳細に記載されており、全体を参照して本明細書の一部としている。
第9図に示されるように、各スペーサ701−706はスペーサ707に対して上記したのと同様に対応するエッジ電極761−766と接触する対応するフェース電極771−776を備える。各エッジ電極761−766は、スペーサ707と同様に導電性バス層723bと接触する。その結果、導電性バス層723bはフェース電極771−777と接触する共通バスを実現する。1つの変形例では、導電性バス構造体723は、約8インチ(約20cm)の長さLを有する。
電子放出構造体723の電子放出素子の行が、矢印780により示される方向に電子放出する場合には、スペーサ701は、スペーサ701−707の中で、電荷が蓄積される条件が生じる最初のスペーサである。しかしながら、導電性バス層723bを介してフェース電極771−777に共通に接続されており、スペーサ701の有効キャパシタンスは増加するため、スペーサ701への急速な電荷の蓄積は防止される。スペーサ702−707上に蓄積される電荷も、フェース電極771−777を導電性バス層723bに共通に接続することにより同様に低減される。
第4実施例
第10図は、本発明の別の実施例に従ったフラットパネルディスプレイ1000の模式図である。第3実施例と同様に、本実施例は上記の第1及び第2実施例と組み合わせて、或いは上記の実施例とは個別に用いることができる。第10図に示されるフラットパネルディスプレイ1000は第5図に示されるフラットパネルディスプレイ500と同様であるため、第5図と第10図における同様の素子は同じ参照番号が付されている。さらに第10図は、共通バス504とグランド1011との間に接続される外部コンデンサ1010を備える。コンデンサ1010はスペーサ501−503の有効キャパシタンスを増加させ、それによりスペーサ501−503に関する充電時定数をさらに増加し、これらのスペーサが急速に帯電するのを防ぐ。
第11図は、本発明の実施例に従ったフラットパネルディスプレイ1100の上側表面の模式図である。第12図は、第11図の線12−12に沿って見たフラットパネルディスプレイ1100の断面図である。フラットパネルディスプレイ1100はフラットパネルディスプレイ700(第7図−第9図)と同様であるため、フラットパネルディスプレイ700及び1100における同様の構成要素は、同じ参照番号が付されている。上記したフラットパネルディスプレイ700の構成要素に比べて、フラットパネルディスプレイ1100はさらに、共通バス構造体723の導電性バス層723bと接触する共通バス延長部材1101を備える。1つの変形例では、共通バス延長部材1101及び導電性バス層723bは一体をなす構成要素として製造される(第12図)。バス延長部材1101は、側壁構造体724の外側境界の外側にまでフェースプレート721に沿って延在する。外部コンデンサ1010は、側壁構造体724の外側境界の外側の点においてバス延長部材1101に接続される。このようにして、フェース電極771−777は外部コンデンサ1101に接続される。これはスペーサ701−707のキャパシタンスを増加させ、これらのスペーサ上に電荷が急速に蓄積されるのを防ぐ。
第5実施例
第13図は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ1300の模式図である。第3及び第4実施例と同様に、本実施例は、上記の第1及び第2実施例と組み合わせて、或いは上記の実施例とは個別に用いることができる。フラットパネルディスプレイ1300はフラットパネルディスプレイ500(第5図)と同様であるため、第5図及び第13図における同様の構成要素は同じ参照番号が付される。さらに第13図は、共通バス504と電圧源1311との間に接続されるコンデンサ1310を備える。コンデンサ1310はスペーサ501−503の有効キャパシタンスを増加させ、それによりスペーサ501−503に対する充電時定数を増加させ、これらのスペーサが急速に帯電するのを防ぐ。
第14図は、本発明の実施例に従ったフラットパネルディスプレイ1400の上側表面の模式図である。第15図は、第14図の線15−15に沿って見た断面図であり、第16図は、第14図の線16−16に沿って見た断面図である。フラットパネルディスプレイ1400はフラットパネルディスプレイ700(第7図−第9図)と同様であるため、同様の構成要素は同じ参照番号が付される。
フラットパネルディスプレイ1400は、フェースプレート721の内側表面上に形成されるコンデンサ構造体1310を備える。第14図に示されるように、コンデンサ構造体1310は、共通バス構造体723(第7図)の位置と同様の位置においてディスプレイ1400の視認用表面の外側に配置される。
第15図及び第16図に示されるように、コンデンサ構造体1310は、第1の導電性プレート1301、誘電性層1302並びに第2の導電性プレート1303を備える。図示される実施例では、第1の導電性プレート1301は、光放出構造体722の導電性層722cと一体をなす。すなわち第1の導電性プレート1301及び導電性層720cは、導電性材料の連続層を形成するために同時に堆積する。誘電性層1302は、例えば約2ミル(約0.05mm)の厚さT、約50〜100ミル(約1.27〜2.54mm)の幅W並びに約8インチ(約20cm)の長さLを有するポリイミド樹脂の層である。第2の導電性プレート1303は誘電性層1302の下側表面上に堆積する。プレート1301、1303並びにに誘電性層1302を組み合わせた厚さは、マトリックス722bと、光放出構造体722の導電性層722cを組み合わせた厚さに等しくなるように選択される。その結果、半導体構造体1310及び光放出構造体722の両方が、スペーサ701−707との良好な電気的コンタクトを形成する。
第1及び第2の導電性プレート1301及び1303並びに誘電性層1302はコンデンサを形成する。このコンデンサの第1の導電性プレート1301は光放出構造体722の導電性層722c(第15図)を介して電圧源1311に接続される。このコンデンサの第2の導電性プレート1303は、フェース電極771−777に接続され、フェース電極771−777が第2の導電性プレート1303から並列に延在するようにする。コンデンサ構造体1310のキャパシタンスは、厚さ(T)、断面積(L×W)並びに誘電性層1302の誘電率により決定される。これらのパラメータを変更して、所望のキャパシタンスを有するコンデンサ構造体1310を形成することができる。記載される実施例では、コンデンサ構造体1310は約3〜6nFの範囲にあるキャパシタンスを有する。
本発明の別の変形例では、第1の導電性プレート1301は、光放出構造体722の導電性層722cに接続されない。その代わりに、第1の導電性プレート1301が側壁構造体724(例えば第11図の延長部材1101を参照)の外側境界の外側に引き出され、グランド電圧源に接続される。
第6実施例
第17図は、本発明の別の実施例に従ったフラットパネルディスプレイ1700の上側表面の模式図である。フラットパネルディスプレイ1700は、画素行と(並列にではなく)垂直に配置される複数のスペーサ1701−1705を備える。破線1710はこれらの画素行の1つを表す。フラットパネルディスプレイ1700の画素行が活性化されるに従って、各スペーサ1701−1705が活性化された画素行に隣接する位置において帯電する。例えば、画素行1710が活性化される時、スペーサ1701−1705は位置1701a−1705aにおいて帯電するようになる。
第18図はスペーサ1701の等角図である。スペーサ1702−1705はスペーサ1701と同一である。スペーサ1701はスペーサ本体1711、エッジ電極1712−1713並びにフェース電極1714を備える。スペーサ1701の種々の構成要素は、第6図に関連して上記したスペーサ601の構成要素と概ね同一である。フェース電極1714はスペーサ1701の高さの概ね中間位置に配置され、スペーサ本体711の長さに沿って、エッジ電極1712及び1713と概ね並列に延在する。位置1701aのようなスペーサ1701に沿ったある特定の位置が過大な電荷に曝される時、この電荷は、フェース電極1714により、矢印1721及び1722により示されるようなスペーサ1701の長さに沿って分配(及び散逸)されるようになる。従って、活性化された画素行に隣接する位置においてスペーサ1701−1705に沿って過大な電荷が蓄積されることはない。
本発明は幾つかの実施例に関連して記載されてきたが、本発明は開示された実施例に制限されるものではなく、当業者には明らかと思われる種々の変更例が実現可能であることは理解されよう。共通バス構造体723及びコンデンサ構造体1310はバックプレート並びにフェースプレート上に製造することもできる。従って本発明は以下の請求の範囲によってのみ限定される。
Claims (3)
- フェースプレート構造体、前記フェースプレート構造体に結合されるバックプレート構造体並びに前記フェースプレート構造体と前記バックプレート構造体との間に配置されるスペーサからなるフラットパネルディスプレイを用いて画素情報を表示する表示方法であって、
前記ディスプレイにおける電子放出素子が配置された領域が、
(a)前記スペーサに隣接する第1の領域と、
(b)前記スペーサに対して前記第1の領域と同じ側に位置しており、かつ前記第1の領域より前記スペーサから離れて位置する第2の領域であって、前記スペーサは前記第2の領域に配置された電子放出素子が電子を放出することによって帯電する、該第2の領域と、
(c)前記スペーサに対して前記第1の領域と同じ側に位置しており、かつ前記第2の領域より前記スペーサから離れて位置する第3の領域と
を含み、
前記画素情報を表示するフレーム期間中に行う、
(x)前記第3の領域に配置された電子放出素子をアドレスする第1の過程と、
(y)前記第1の過程の後に行う、前記第1の領域に配置された電子放出素子をアドレスする第2の過程と、
(z)前記第2の過程の後に行う、前記第2の領域に配置された電子放出素子をアドレスする第3の過程と
を有しており、
前記第3の領域には前記スペーサからの距離がそれぞれ異なる複数の電子放出素子が配置されており、
前記第3の領域に配置された電子放出素子をアドレスする前記第1の過程が、前記スペーサに近づく方向に隣接する電子放出素子を順にアドレスする過程を含むことを特徴とする表示方法。 - 前記ディスプレイにおける電子放出素子が配置された領域が、
(d)前記スペーサに隣接しており、かつ前記スペーサに対して前記第1の領域の反対側に位置する第4の領域を含み、
前記画素情報を表示するフレーム期間中で、前記第1の過程の後、かつ前記第3の過程の前に行う、前記第4の領域に配置された電子放出素子をアドレスする第4の過程をさらに有することを特徴とする請求項1に記載の方法。 - フェースプレート構造体、前記フェースプレート構造体に結合されるバックプレート構造体並びに前記フェースプレート構造体と前記バックプレート構造体との間に配置されるスペーサからなるフラットパネルディスプレイを用いて画素情報を表示する表示方法であって、
前記ディスプレイにおける電子放出素子が配置された領域が、
(a)前記スペーサに隣接する第1の領域と、
(b)前記スペーサに対して前記第1の領域と同じ側に位置しており、かつ前記第1の領域より前記スペーサから離れて位置する第2の領域であって、前記スペーサは前記第2の領域に配置された電子放出素子が電子を放出することによって帯電する、該第2の領域と、
(c)前記スペーサに対して前記第1の領域と同じ側に位置しており、かつ前記第2の領域より前記スペーサから離れて位置する第3の領域と
を含み、
前記画素情報を表示するフレーム期間中に行う、
(x)前記第3の領域に配置された電子放出素子をアドレスする第1の過程と、
(y)前記第1の過程の後に行う、前記第1の領域に配置された電子放出素子をアドレスする第2の過程と、
(z)前記第2の過程の後に行う、前記第2の領域に配置された電子放出素子をアドレスする第3の過程と
を有しており、
前記第2の領域には前記スペーサからの距離がそれぞれ異なる複数の電子放出素子が配置されており、
前記第2の領域に配置された電子放出素子をアドレスする前記第3の過程が、前記複数の電子放出素子を順次アドレスする過程を含むことを特徴とする表示方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US683,789 | 1996-07-18 | ||
US08/683,789 US5898266A (en) | 1996-07-18 | 1996-07-18 | Method for displaying frame of pixel information on flat panel display |
PCT/US1997/011917 WO1998003986A1 (en) | 1996-07-18 | 1997-07-17 | Spacer structures for a flat panel display and methods for operating same |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006298011A Division JP4461130B2 (ja) | 1996-07-18 | 2006-11-01 | スペーサを有するフラットパネルディスプレイ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002515133A JP2002515133A (ja) | 2002-05-21 |
JP3905925B2 true JP3905925B2 (ja) | 2007-04-18 |
Family
ID=24745458
Family Applications (3)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP50697898A Expired - Fee Related JP3905925B2 (ja) | 1996-07-18 | 1997-07-17 | フラットパネルディスプレイにおける画素情報の表示方法 |
JP2006298011A Expired - Fee Related JP4461130B2 (ja) | 1996-07-18 | 2006-11-01 | スペーサを有するフラットパネルディスプレイ |
JP2009195199A Expired - Fee Related JP4457174B2 (ja) | 1996-07-18 | 2009-08-26 | スペーサを有するフラットパネルディスプレイ |
Family Applications After (2)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006298011A Expired - Fee Related JP4461130B2 (ja) | 1996-07-18 | 2006-11-01 | スペーサを有するフラットパネルディスプレイ |
JP2009195199A Expired - Fee Related JP4457174B2 (ja) | 1996-07-18 | 2009-08-26 | スペーサを有するフラットパネルディスプレイ |
Country Status (6)
Country | Link |
---|---|
US (3) | US5898266A (ja) |
EP (3) | EP0968510B1 (ja) |
JP (3) | JP3905925B2 (ja) |
KR (1) | KR100401297B1 (ja) |
DE (3) | DE69739198D1 (ja) |
WO (1) | WO1998003986A1 (ja) |
Families Citing this family (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3187367B2 (ja) | 1997-03-31 | 2001-07-11 | キヤノン株式会社 | 電子装置及びそれを用いた画像形成装置 |
US5872424A (en) * | 1997-06-26 | 1999-02-16 | Candescent Technologies Corporation | High voltage compatible spacer coating |
WO1999034390A1 (en) * | 1997-12-29 | 1999-07-08 | Motorola Inc. | Field emission device having high capacitance spacer |
US6075323A (en) * | 1998-01-20 | 2000-06-13 | Motorola, Inc. | Method for reducing charge accumulation in a field emission display |
US6107731A (en) * | 1998-03-31 | 2000-08-22 | Candescent Technologies Corporation | Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode |
JP3689598B2 (ja) | 1998-09-21 | 2005-08-31 | キヤノン株式会社 | スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法 |
JP4115050B2 (ja) * | 1998-10-07 | 2008-07-09 | キヤノン株式会社 | 電子線装置およびスペーサの製造方法 |
US6392334B1 (en) * | 1998-10-13 | 2002-05-21 | Micron Technology, Inc. | Flat panel display including capacitor for alignment of baseplate and faceplate |
US7071907B1 (en) | 1999-05-07 | 2006-07-04 | Candescent Technologies Corporation | Display with active contrast enhancement |
US6366009B1 (en) | 1999-08-02 | 2002-04-02 | Motorola, Inc. | Method for fabricating a field emission display having a spacer with a passivation layer |
US6441559B1 (en) | 2000-04-28 | 2002-08-27 | Motorola, Inc. | Field emission display having an invisible spacer and method |
JP2002157959A (ja) | 2000-09-08 | 2002-05-31 | Canon Inc | スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法 |
US6935913B2 (en) * | 2000-10-27 | 2005-08-30 | Science Applications International Corporation | Method for on-line testing of a light emitting panel |
US7288014B1 (en) | 2000-10-27 | 2007-10-30 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6822626B2 (en) | 2000-10-27 | 2004-11-23 | Science Applications International Corporation | Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel |
US6796867B2 (en) * | 2000-10-27 | 2004-09-28 | Science Applications International Corporation | Use of printing and other technology for micro-component placement |
US6801001B2 (en) * | 2000-10-27 | 2004-10-05 | Science Applications International Corporation | Method and apparatus for addressing micro-components in a plasma display panel |
US6545422B1 (en) | 2000-10-27 | 2003-04-08 | Science Applications International Corporation | Socket for use with a micro-component in a light-emitting panel |
US6620012B1 (en) | 2000-10-27 | 2003-09-16 | Science Applications International Corporation | Method for testing a light-emitting panel and the components therein |
US6762566B1 (en) | 2000-10-27 | 2004-07-13 | Science Applications International Corporation | Micro-component for use in a light-emitting panel |
US6764367B2 (en) * | 2000-10-27 | 2004-07-20 | Science Applications International Corporation | Liquid manufacturing processes for panel layer fabrication |
US6612889B1 (en) * | 2000-10-27 | 2003-09-02 | Science Applications International Corporation | Method for making a light-emitting panel |
US6570335B1 (en) | 2000-10-27 | 2003-05-27 | Science Applications International Corporation | Method and system for energizing a micro-component in a light-emitting panel |
US6879097B2 (en) * | 2001-09-28 | 2005-04-12 | Candescent Technologies Corporation | Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration |
JP4211323B2 (ja) * | 2002-02-27 | 2009-01-21 | 株式会社日立製作所 | 画像表示装置およびその駆動方法 |
JP4133675B2 (ja) * | 2003-08-19 | 2008-08-13 | Tdk株式会社 | 平面パネルディスプレイ用スペーサ、平面パネルディスプレイ用スペーサの製造方法、及び、平面パネルディスプレイ |
TW200535901A (en) * | 2004-02-17 | 2005-11-01 | Tdk Corp | Method for producing spacer for flat panel display |
US20050189164A1 (en) * | 2004-02-26 | 2005-09-01 | Chang Chi L. | Speaker enclosure having outer flared tube |
JP2006106145A (ja) * | 2004-09-30 | 2006-04-20 | Toshiba Corp | 表示装置 |
US7262548B2 (en) * | 2004-12-15 | 2007-08-28 | Canon Kabushiki Kaisha | Image forming apparatus capable of suppressing a fluctuation in an incident position of an electron beam |
KR100698408B1 (ko) | 2005-07-29 | 2007-03-23 | 학교법인 포항공과대학교 | 스패이서 및 그의 제조방법 |
WO2011042963A1 (ja) * | 2009-10-07 | 2011-04-14 | キヤノン株式会社 | 画像表示装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5675212A (en) * | 1992-04-10 | 1997-10-07 | Candescent Technologies Corporation | Spacer structures for use in flat panel displays and methods for forming same |
US5614781A (en) * | 1992-04-10 | 1997-03-25 | Candescent Technologies Corporation | Structure and operation of high voltage supports |
DE3609967A1 (de) * | 1986-03-25 | 1987-10-01 | Standard Elektrik Lorenz Ag | Steuerscheibe fuer bildwiedergabevorrichtungen |
JP2590618B2 (ja) * | 1990-05-31 | 1997-03-12 | 松下電器産業株式会社 | 画像表示装置 |
US5424605A (en) * | 1992-04-10 | 1995-06-13 | Silicon Video Corporation | Self supporting flat video display |
US5532548A (en) * | 1992-04-10 | 1996-07-02 | Silicon Video Corporation | Field forming electrodes on high voltage spacers |
US5477105A (en) * | 1992-04-10 | 1995-12-19 | Silicon Video Corporation | Structure of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes |
JPH08507643A (ja) * | 1993-03-11 | 1996-08-13 | フェド.コーポレイション | エミッタ先端構造体及び該エミッタ先端構造体を備える電界放出装置並びにその製造方法 |
US5686790A (en) * | 1993-06-22 | 1997-11-11 | Candescent Technologies Corporation | Flat panel device with ceramic backplate |
US5528103A (en) * | 1994-01-31 | 1996-06-18 | Silicon Video Corporation | Field emitter with focusing ridges situated to sides of gate |
JP3251466B2 (ja) * | 1994-06-13 | 2002-01-28 | キヤノン株式会社 | 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置 |
EP0772884A4 (en) * | 1994-07-25 | 1997-12-10 | Fed Corp | SPACING ELEMENTS FOR FLAT DISPLAY DEVICE, AND MANUFACTURING METHOD |
US5578899A (en) * | 1994-11-21 | 1996-11-26 | Silicon Video Corporation | Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters |
US5650690A (en) * | 1994-11-21 | 1997-07-22 | Candescent Technologies, Inc. | Backplate of field emission device with self aligned focus structure and spacer wall locators |
US5859502A (en) * | 1996-07-17 | 1999-01-12 | Candescent Technologies Corporation | Spacer locator design for three-dimensional focusing structures in a flat panel display |
-
1996
- 1996-07-18 US US08/683,789 patent/US5898266A/en not_active Expired - Lifetime
-
1997
- 1997-07-17 EP EP97933337A patent/EP0968510B1/en not_active Expired - Lifetime
- 1997-07-17 EP EP07025233A patent/EP1933358B1/en not_active Expired - Lifetime
- 1997-07-17 JP JP50697898A patent/JP3905925B2/ja not_active Expired - Fee Related
- 1997-07-17 WO PCT/US1997/011917 patent/WO1998003986A1/en active IP Right Grant
- 1997-07-17 DE DE69739198T patent/DE69739198D1/de not_active Expired - Lifetime
- 1997-07-17 DE DE69739826T patent/DE69739826D1/de not_active Expired - Lifetime
- 1997-07-17 DE DE69740032T patent/DE69740032D1/de not_active Expired - Lifetime
- 1997-07-17 KR KR10-1999-7000276A patent/KR100401297B1/ko not_active IP Right Cessation
- 1997-07-17 EP EP06007519A patent/EP1696463B1/en not_active Expired - Lifetime
-
1998
- 1998-09-25 US US09/161,165 patent/US6064157A/en not_active Expired - Lifetime
- 1998-09-25 US US09/161,069 patent/US6002198A/en not_active Expired - Lifetime
-
2006
- 2006-11-01 JP JP2006298011A patent/JP4461130B2/ja not_active Expired - Fee Related
-
2009
- 2009-08-26 JP JP2009195199A patent/JP4457174B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
EP1696463A3 (en) | 2006-11-02 |
EP0968510A1 (en) | 2000-01-05 |
KR20000067877A (ko) | 2000-11-25 |
DE69739198D1 (de) | 2009-02-12 |
KR100401297B1 (ko) | 2003-10-11 |
EP1933358A2 (en) | 2008-06-18 |
JP2009277671A (ja) | 2009-11-26 |
JP4461130B2 (ja) | 2010-05-12 |
EP0968510A4 (en) | 2005-01-05 |
EP1696463A2 (en) | 2006-08-30 |
EP0968510B1 (en) | 2010-03-31 |
JP2007027147A (ja) | 2007-02-01 |
DE69739826D1 (de) | 2010-05-12 |
EP1933358B1 (en) | 2010-10-20 |
US5898266A (en) | 1999-04-27 |
WO1998003986A1 (en) | 1998-01-29 |
JP2002515133A (ja) | 2002-05-21 |
US6002198A (en) | 1999-12-14 |
US6064157A (en) | 2000-05-16 |
DE69740032D1 (de) | 2010-12-02 |
EP1933358A3 (en) | 2008-07-23 |
JP4457174B2 (ja) | 2010-04-28 |
EP1696463B1 (en) | 2008-12-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4461130B2 (ja) | スペーサを有するフラットパネルディスプレイ | |
EP1084503B1 (en) | Design and fabrication of flat-panel display having temperature-difference accommodating spacer system | |
KR101085422B1 (ko) | 화상표시장치 | |
US6218783B1 (en) | High voltage compatible spacer coating | |
JP2003532983A (ja) | 不可視スペーサを有する電界放出表示装置 | |
JP2008010399A5 (ja) | ||
JP3970223B2 (ja) | 画像形成装置 | |
US6255771B1 (en) | Flashover control structure for field emitter displays and method of making thereof | |
KR20060065555A (ko) | 화상 형성 장치 | |
US20080048552A1 (en) | Image display device | |
JP4457011B2 (ja) | スペーサを有するディスプレイ装置 | |
JP4944625B2 (ja) | 平面型画像表示装置及び平面型画像表示装置用スペーサ | |
KR100504789B1 (ko) | 에프이디 패널용 스페이서 및 그 제조방법 | |
JP2795184B2 (ja) | 表示装置 | |
JP2976136B2 (ja) | 電子線発生装置とその製造方法及び画像形成装置 | |
KR19990032988A (ko) | 전계방출소자 및 이를 이용한 화상표시소자 | |
JP2004079359A (ja) | 電子線装置およびそのスペーサ | |
KR20060128517A (ko) | 스페이서를 구비하는 전자방출 표시장치 및 이의 제조방법 | |
JP2010182697A (ja) | 画像表示装置 | |
KR20040069528A (ko) | 에프이디 패널의 스페이서 구조 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040707 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20051202 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20051228 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060905 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061101 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070109 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070115 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |