JP2003532983A - 不可視スペーサを有する電界放出表示装置 - Google Patents

不可視スペーサを有する電界放出表示装置

Info

Publication number
JP2003532983A
JP2003532983A JP2001581311A JP2001581311A JP2003532983A JP 2003532983 A JP2003532983 A JP 2003532983A JP 2001581311 A JP2001581311 A JP 2001581311A JP 2001581311 A JP2001581311 A JP 2001581311A JP 2003532983 A JP2003532983 A JP 2003532983A
Authority
JP
Japan
Prior art keywords
spacer
field emission
emission display
electron
period
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001581311A
Other languages
English (en)
Inventor
ケリー ヤマモト、ジョイス
シエ、チェンガン
ティ． トルヒーヨ、ヨハン
アドラー、ロバート
エイ． スミス、ペーター
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Motorola Solutions Inc
Original Assignee
Motorola Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Motorola Inc filed Critical Motorola Inc
Publication of JP2003532983A publication Critical patent/JP2003532983A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/24—Manufacture or joining of vessels, leading-in conductors or bases
    • H01J9/241—Manufacture or joining of vessels, leading-in conductors or bases the vessel being for a flat panel display
    • H01J9/242—Spacers between faceplate and backplate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J9/00—Apparatus or processes specially adapted for the manufacture, installation, removal, maintenance of electric discharge tubes, discharge lamps, or parts thereof; Recovery of material from discharge tubes or lamps
    • H01J9/02—Manufacture of electrodes or electrode systems
    • H01J9/18—Assembling together the component parts of electrode systems
    • H01J9/185—Assembling together the component parts of electrode systems of flat panel display devices, e.g. by using spacers
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 電界放出表示装置（１００）は、陰極組立部（１０２）と、陽極板（１０４）と、陰極組立部（１０２）と陽極板（１０４）との間に延在するスペーサ（１０８）とを有する。スペーサ（１０８）は、１００より小さい誘電率を有するスペーサ材料から構成される。放電期間は、正電荷（２２４）を中和し、また、電界放出表示装置（１００）を見る人に対してスペーサ（１０８）を不可視の状態にする。スペーサ（１０８）を不可視の状態にするために電界放出表示装置（１００）を動作させる方法は、陰極組立部（１０２）と、陽極板（１０４）と、１００より小さい誘電率を有するスペーサ材料から構成されるスペーサ（１０８）とを提供する段階及びスペーサ（１０８）上の正電荷（２２４）を中和する段階とによる。

Description

【発明の詳細な説明】
関連出願への参照 本題に関連する内容は、以下の係属中の米国特許出願に開示されている。すな
わち、（１）“電界放出表示装置における電荷蓄積の低減方法”（出願番号０９
／００９２３３、１９９８年１月２０日申請、同譲受人に譲渡）、（２）“電界
放出表示装置の寿命改善の方法”（出願番号０９／３６４９９３、１９９９年８
月２日申請、同譲受人に譲渡）、（３）“電界放出表示装置用改良型放電方式”
（弁理士訴訟記録番号ＦＤ９９０２６、この同日に申請、同譲受人に譲渡）に開
示されている。
【０００１】 発明の分野 本発明は、電界放出表示装置の分野に関し、特に、電界放出表示装置内のスペ
ーサの分野に関する。
【０００２】 発明の背景 この分野では、電界放出表示装置の陰極と陽極との間にスペーサ構造を用いる
ことが知られている。また、スペーサ構造は、陰極と陽極との間に隙間を保持す
る。また、スペーサ構造は、陰極と陽極との間の電位差に耐えなければならない
。
【０００３】 しかしながら、スペーサは、スペーサ付近において陽極側への電子の流れに悪
影響を及ぼすことがある。陰極から放出された電子には、スペーサ表面の静電気
帯電を起こし、スペーサ付近の電圧分布を所望の電圧分布から変えてしまうもの
がある。このようにスペーサ付近で電圧分布が変化すると、電子流に歪が発生す
ることがある。
【０００４】 電界放出表示装置において、このようにスペーサ近傍で電子流がひずむと、表
示装置によって形成される画像に歪が生じることがある。特に、この歪によって
、明るい領域又は暗い領域の何れかが各スペーサの在る位置の画像に生成され、
スペーサが“可視”状態になる。
【０００５】 従来技術によるスペーサの中には、スペーサ帯電に関する問題を解決しようと
するものが幾つか在る。例えば、この分野では、衝突する電子を伝導によって除
去するのに充分小さいシート抵抗でありながら、陽極から陰極への電流に起因す
る電力損失を許容レベルに保つ程充分大きいシート抵抗を有する面が備えられた
スペーサを設けることが知られている。この抵抗面は、所望の抵抗を有する膜で
スペーサをコーティングすることによって実現し得る。しかしながら、これらの
膜は、スペーサの取り扱い時に起こり得る機械的な損傷及び／又は変質の影響を
受け易い。また、膜の抵抗率を変化し得る化学的な変質の影響も受け易い。
【０００６】 更に、この分野では、スペーサ付近の電圧分布を制御するために、スペーサの
高さ方向に沿って、独立して制御される新たな電極を備えることが知られている
。しかしながら、この従来技術による方式には、更に、損傷に対して機械的な影
響を受け易いスペーサ電極を形成するための新たな処理ステップが含まれる。ま
た、この従来技術による方式では、スペーサ電極に電位を印加するための新たな
電圧源が用いられるため、これによって、表示装置は極めて複雑になり又コスト
が大きく上昇する。
【０００７】 従って、電子流の歪を低減し、また、過剰な電力損失を招かないスペーサを有
する電界放出表示装置の改善に対するニーズがある。 説明を簡単明瞭にするために、図面に示す要素は、必ずしも縮尺通りではない
ことを理解されたい。例えば、要素の中には、その寸法を相対的に誇張したもの
もある。
【０００８】 説明 本発明による実施形態は、スペーサを有する電界放出表示装置に関し、この場
合、スペーサ材料の誘電率は、スペーサ表面での電圧変化を制限するように選択
され、また、スペーサ放電期間に重なった時、電界放出表示装置を見る人に対し
てスペーサを不可視の状態に維持し得る。本発明による方法の実施形態には、陰
極組立部と、電子を受取るために配置された陽極板とを設ける段階が含まれる。
スペーサは、陰極組立部と陽極板との間に設けられる。電界放出表示装置は、充
電期間中、スペーサが正電荷を蓄積し、また、放電期間中、その正電荷を中和す
るように動作する。スペーサの誘電率は、スペーサ上への正電荷蓄積を制限する
ように選択される。本発明による実施形態には、電界放出表示装置を見る人に対
して、スペーサを不可視の状態にするのに充分な程度、スペーサに近接する電子
流の歪を低減するという利点がある。
【０００９】 本発明は、電界放出表示装置を含むマトリックスベースの表示装置が、通常、
一度に一本のラインを駆動することを利用している。例えば、電界放出表示装置
は、個々に駆動可能な画素アレイを画成する複数のゲート電極と複数の陰極導電
体とを含む。各ゲート電極は、一本の行を画成し、また、各陰極導電体は、一本
の縦方向の列を画成する。電界放出表示装置の動作には、一度に一本の行を駆動
する（すなわち、その行のゲートは全て正の状態で駆動される）段階が含まれる
が、その特定の行における所望の光分布に該当する電気信号は、その陰極導電体
に印加される。例えば、電界放出表示装置が２４０行含む場合、各行は、総時間
の２４０分の１の間だけアクティブな状態であり、残りの時間はイナクティブな
状態である。通常、アクティブ期間は、行の数とフレームレートに応じて、約３
０乃至約１００マイクロ秒の範囲である。イナクティブ期間は、１３，０００か
ら２０，０００マイクロ秒の間続く。
【００１０】 従来技術によるスペーサを用いると、上述した静電気帯電プロセスによって、
各行のアクティブ期間における最初の数マイクロ秒内において、スペーサ表面に
好ましくない電位分布が生成される。その残りのアクティブ期間中、電子流は歪
を受けたままであり、また、暗領域がそのスペーサの位置に現れる。
【００１１】 しかしながら、本発明によるスペーサの場合、好ましくない電位分布の成長は
、スペーサの容量に逆比例して減速される。本発明によれば、選択された誘電率
Ｋ（ここで、Ｋ＝ｅ／ｅ０（ｅ＝スペーサ材料の絶対誘電率、ｅ０＝真空の誘電
率であり、８．８５×１０−１２ファラッド／メートルに等しく、平行板コンデ
ンサの場合、Ｃを容量、ｔを極板間に在る材料の厚さ、Ａを極板との接触表面積
とすると、Ｋ＝Ｃｔ／ｅ０Ａ））のスペーサ材料を用いて、３０乃至１００マイ
クロ秒のアクティブ期間中、電子流歪の過剰な成長を防止するスペーサの容量が
選択される。与えられた行のアクティブ期間が終了すると、充電プロセスも終了
し、また、数千マイクロ秒の全フレーム時間が、蓄積された電荷を廃棄処理する
ために利用可能になる。
【００１２】 すこし視点を変えて表現すると、スペーサ材料の誘電率を選択することによっ
て、スペーサの表面上では、電圧増加の速さが制御され小さくなる。電圧増加の
速さが制御されると、スペーサに近接する電子エミッタの放出時間中、スペーサ
における電圧の累積変化が制限される。電圧増加が制御されると、電子流の歪が
低減される。本発明の１つの実施形態による電界放出表示装置は、電界放出表示
装置を見る人に対して不可視のスペーサを有する電界放出表示装置である。電子
流の歪を制御することによって、本発明による電界放出表示装置は、スペーサに
近接する蛍光体の所望通りの動作を維持する。
【００１３】 図１は、本発明による電界放出表示装置（ＦＥＤ）１００の断面図である。Ｆ
ＥＤ１００は、陽極板１０４に対向する陰極組立部１０２を有する。真空領域１
０６が、陰極組立部１０２と陽極板１０４との間に存在する。真空領域１０６内
の圧力は、約１０―６Ｔｏｒｒである。表面１０９を有するスペーサ１０８は、
陰極組立部１０２と陽極板１０４との間に延在する。スペーサ１０８は、陰極組
立部１０２と陽極板１０４との間の間隙を保持するために機械的な支持を提供す
る。スペーサ１０８には、スペーサ１０８に近接する電子流１３２の流れ歪を改
善するという特徴がある。本発明による本実施形態において、更に、スペーサ１
０８には、ＦＥＤ１００を見る人に対して、その動作中、スペーサ１０８を不可
視の状態にするという特徴がある。
【００１４】 陰極組立部１０２は、ガラス、シリコン等で作製し得る基板１１６を含む。モ
リブデン製の薄い層を含む陰極導体１１８が、基板１１６上に配置される。誘電
体層１２０は、陰極導体１１８上に形成される。誘電体層１２０は、例えば、二
酸化シリコンで作製し得る。誘電体層１２０は、複数のエミッタ井戸１２２を画
成し、ここには、複数の電子エミッタ１２４が各々１つづつ配置される。図１の
実施形態において、電子エミッタ１２４は、スピント（Ｓｐｉｎｄｔ）型突起を
含む。
【００１５】 しかしながら、本発明による装置は、スピント型突起の電子源に限定されない
。本発明による装置に用いる電子エミッタには、熱電子エミッタ、光電陰極電子
エミッタ、電界放出電子エミッタ等が含まれる。これらのタイプの電子エミッタ
は、当業者には既知である。例えば、他の有用なタイプの電界放出電子エミッタ
は、電子放出性炭素膜である。本発明は、スピント型突起電界放出電子エミッタ
以外の電子エミッタを有する陰極ルミネセンス表示装置によっても具現化し得る
ことを理解されたい。一般的に、陰極ルミネセンス表示装置は、充電期間を各ス
ペーサに対して定めるように、一度に一本づつ動作する。
【００１６】 更に、陰極組立部１０２には、電子エミッタ１２４を選択的に駆動するために
用いられる複数のゲート電極１２６が含まれる。 陽極板１０４には、透明基板１１０が含まれ、この透明基板１１０上には、イ
ンジウム錫酸化物製の薄い層を含み得る陽極１１２が配置される。複数の蛍光体
１１４は、陽極１１２上に配置される。蛍光体１１４は、電子エミッタ１２４に
対向する。
【００１７】 第１電圧源１３６は、陽極１１２と接地との間に接続される。第２電圧源１３
８は、複数のゲート電極１２６と接地との間に接続され、第３電圧源１４２は、
陰極導体１１８と接地との間に接続される。
【００１８】 スペーサ１０８は、陰極組立部１０２と陽極板１０４との間に延在する。スペ
ーサ１０８の一端は、蛍光体１１４で覆われていない表面で陽極板１０４と接触
し、一方、スペーサ１０８の他端は、エミッタ井戸１２２を画成しない部分で陰
極組立部１０２と接触する。図１は、単一のスペーサ１０８を例示するが、本発
明は、電界放出表示装置１００内において、任意の数のスペーサを網羅する。
【００１９】 本発明に基づき、スペーサ１０８は、スペーサ１０８に近接する電子流１３２
の軌跡の歪を低減するために選択される材料で構成される。本発明による実施形
態において、スペーサ材料は、電子流１３２の軌跡の歪が、ＦＥＤ１００を見る
人に対して、その動作中、スペーサ１０８を不可視の状態にするのに充分な程度
に制御されるように提供される。
【００２０】 図１の実施形態において、スペーサ導電体１３０は、スペーサ１０８と陽極板
１０４との間及びスペーサ１０８と陰極組立部１０２との間に設けられる。スペ
ーサ導電体１３０は、スペーサ１０８が陽極板１０４及び陰極組立部１０２と境
界をなす部位において、それらの領域におけるスペーサ１０８の表面１０９の微
細な粗さに起因する大きな電界の発生を回避するために設けられる。スペーサ導
電体１３０は、クロム、アルミニウム、金等、都合の良い導電性材料で作製され
る。他の実施形態において、陰極電荷導電体１３１は、スペーサ１０８と陰極組
立部１０２との間に設けられる。陰極電荷導電体１３１は、スペーサ１０８用に
陰極組立部１０２上に接続パッドとして設けられ、また、電気的な接地又は複数
のゲート電極１２６の１つに接続し得る。陰極電荷導電体１３１は、モリブデン
、アルミニウム等、都合の良い導電性材料で作製される。
【００２１】 次に、図１を参照して、本発明による電界放出表示装置の実施形態について説
明する。本発明を用いる装置は、この構成に限定されるものではないことを理解
されたい。この例示の構成は、３００ボルトを超え、好適には、約３０００乃至
５０００ボルトの範囲にある陰極組立部１０２と陽極板１０４との間の電位差で
ＦＥＤ１００を動作させるのに有用である。
【００２２】 図１の実施形態において、スペーサ１０８は、矩形の微小板であり、長さ（紙
面に向かう方向）約５ミリメートル、高さ（陰極組立部１０２と陽極板１０４と
の間に延在する）約１ミリメートル、厚さ約０．０７ミリメートルである。複数
のゲート電極１２６間の中心間距離は、約０．３ミリメートルである。
【００２３】 一般的に、スペーサ１０８のアスペクト比（厚さに対する高さの比）は、陰極
組立部１０２と陽極板１０４との間の電位差、隣接するゲート電極１２６間の離
間距離、及びスペーサの機械的強度によって決定される。スペーサ１０８の高さ
は、陰極組立部１０２と陽極板１０４との間の電弧を防止するのに充分なように
選択される。隣接するゲート電極１２６間の離間距離は、表示装置の所望の解像
度によって決定される。
【００２４】 スペーサ１０８の幾何形状は、上述した因子の影響を受けるが、スペーサ材料
の誘電率は、スペーサの所望の電荷電位特性を提供するために調整し得る。従っ
て、図１の実施形態において、スペーサ材料の誘電率は、スペーサ１０８におけ
る電位上昇を制御するために選択され、このため、スペーサ１０８の充電に起因
する電子流１３２の軌跡の歪は、何れもＦＥＤ１００を見る人にとって、視覚的
に識別不能である。
【００２５】 一般的に、スペーサ材料の適性は、幾つかの変数によって決定される。これら
の変数は、構造的な又電気的な要件の双方を網羅する。ＦＥＤ１００の構造的な
要素として、スペーサ材料は、陽極板１０４並びに陰極組立部１０２の双方から
離間すること及び必要な強度を備え、ヤング率、引張強度、密度等を含み、適切
な幾何形状のスペーサの組立てを可能にするのに適した機械的な特性を有しなけ
ればならない。電気的な特性には、スペーサ材料の誘電率、スペーサ材料の導電
率並びに表面電荷移動度、スペーサ材料の二次電子収率、及びスペーサ１０８の
幾何形状が含まれる。これらの変数の組み合わせを任意に操作して、誘電率が最
も大きな影響力を及ぼし得る状態で本発明による実施形態を実現し得る。
【００２６】 スペーサ材料には、適切なスペーサ材料の様々且つ広範囲な要件間の釣り合い
をとる重要な範囲の特性がある。高い構造的強度及び高い絶縁破壊強度の双方に
要求されるスペーサ材料の固有の特性は、短いボンドであり、結合電子が強く束
縛され、且つ電子分極結合が低いことである。誘電率が大きい場合、スペーサ材
料に必要な固有の特性は、構造的な強度や高絶縁破壊強度に対する上述の要件と
は全く対照的である。これらには、長いボンドであること、結合電子が弱く束縛
されていること、及び電子分極結合度が高いことが含まれる。
【００２７】 一般的に、誘電率が大きい材料ほど、固有の絶縁破壊強度は小さくなる。言い
換えると、電界放出表示装置においては、誘電率が大きくなるほど、スペーサ材
料に絶縁破壊が起こり、陰極組立部１０２と陽極板１０４との間に電弧が発生し
て、ＦＥＤ１００を動作不能にする可能性が大きくなる。従って、スペーサ材料
の誘電率が電界放出表示装置の用途に適するためには、スペーサ材料の誘電率に
上限があると考えられている。
【００２８】 本発明による実施形態において、スペーサ１０８は、１００より小さい誘電率
Ｋを有する。好適には、誘電率は、６０から１００未満の範囲にある。最も好適
には、誘電率は、８０から８５の間である。本発明による実施形態用の例示のス
ペーサ材料には、ニオブ酸塩材料、タンタル酸塩材料、チタン酸塩材料、ジルコ
ン酸塩材料等が含まれている。
【００２９】 実用的なチタン酸塩材料には、ＬｎＯ−ＴｉＯ２二元系内の成分が含まれてお
り、Ｌｎは、単一又は混合カチオン系のいずれかにおいて、例えば、（Ｓｒ，Ｃ
ａ）ＴｉＯ３において、ＩＩＡ族カチオン（例えば、マグネシウム、カルシウム
、ストロンチウム、バリウム）等を含み得る。言い換えると、Ｌｎは、少なくと
も１つのＩＩＡ族カチオンを含む。例示の希土類チタン酸塩材には、Ｒｅ２Ｏ３ −ＴｉＯ２二元系内の成分が含まれており、ここで、Ｒｅは、希土類３価のカチ
オン等（例えば、Ｌａ、Ｓｍ、Ｐｒ、Ｎｄ）である。例示のジルコン酸塩材には
、ＬｎＯ−ＺｒＯ２二元系内の成分が含まれており、ここで、Ｌｎは、ＩＩＡ族
カチオン（例えば、マグネシウム、カルシウム、ストロンチウム、バリウム）等
を含み得る。例示のタンタル酸塩材には、ＬｎＯ−ＢａＯ−Ｔａ２Ｏ５三元系の
成分が含まれており、ここで、Ｌｎは、Ｍｇ、Ｚｎ等を含み得る。例示のニオブ
酸塩材には、例えば、亜鉛ビスマスニオブ酸塩（Ｂｉ２（ＺｎＮｂ）Ｏ９）、ニ
ッケルビスマスニオブ酸塩（Ｂｉ２（ＮｉＮｂ）Ｏ９）等のＢｉ２Ｏ３−ＮｉＯ
−ＺｎＯ−Ｎｂ２Ｏ５系の成分が含まれている。
【００３０】 本発明による実施形態は、以下の三相のいずれか又はある割合を含み得るネオ
ジムバリウムチタン酸塩である。すなわち、第１相のＢａＮｄ２Ｔｉ５Ｏ１４、
第２相のＮｄＴｉＯ３、及び微量のＴｉＯ２が存在する第３相のＮｄ２Ｔｉ２Ｏ７ の内、いずれか又はそのある割合を含み得る。本発明による他の実施形態にお
いて、第１相は、ＢａＳｍ２Ｔｉ５Ｏ１４でもよい。次に、この混合物は、従来
のセラミック粉末処理手法を用いて処理され高濃度のセラミック体となり、次に
、このセラミック体からスペーサ１０８を製造する。例えば、高い圧力を加えた
状態での乾式プレス加工法、テープ鋳造法、ロール圧密成形法等、当業者には既
知の様々な方法を用いて、スペーサ１０８が製造される高濃度のセラミック体を
形成し得る。少量の不純物をスペーサ材料に添加して、焼締め補助剤として機能
させ得る。
【００３１】 上述したスペーサ材料は、例示のものであり、本発明は、選択された誘電率を
有する上述した以外のスペーサ材料によって具現化し得ることを理解されたい。
例えば、スペーサに衝突する電子の数が少ない（例えば、電子エミッタの寸法と
比較してスペーサの表面積が小さい）場合やスペーサとエミッタとの間の離間距
離が大きい低解像度の表示装置などの場合、選択されたスペーサ材料の誘電率は
、本発明の目的を実現するために小さくてよい。例えば、適切な材料には、サフ
ァイア、ガラス、アルミナ、窒化シリコン、窒化アルミニウム、炭化シリコン、
酸化ジルコニウム、ガラスセラミック材料、珪酸塩系材料等が含まれる。
【００３２】 電界放出表示装置１００の寿命を許容可能なものにするために、また、本発明
に基づきスペーサの不可視状態を維持するために、スペーサ材料の誘電率は、Ｆ
ＥＤ１００の動作温度範囲において出来るだけ一定に維持するのが望ましい。言
い換えると、スペーサ材料の誘電率は、誘電率の小さい温度係数（ＴＣＫ）を有
するのが望ましい。本発明による実施形態に基づき、スペーサ材料は、スペーサ
材料の誘電率の変動が、ＦＥＤ１００の動作温度範囲において２０％より小さい
ように選択される。誘電率の変動をこの範囲内に維持することによって、スペー
サの絶縁破壊が改善され、また、スペーサの不可視状態が維持される。
【００３３】 ＦＥＤ１００の動作周波数での誘電損を最小限に抑えるのが望ましい。誘電損
が小さいと、電気エネルギの熱への変換が最小限に抑えられ、これによって、ス
ペーサ材料の熱破壊が防止される。また、誘電損が小さいと、損失によって誘発
された温度変動による誘電率の変動が最小限に抑えられる。
【００３４】 例えば、本発明による実施形態において、誘電率８３、動作周波数約６０Ｈｚ
、動作温度範囲約３０乃至２００°Ｆである希土類チタン酸塩スペーサ材料のＦ
ＥＤの場合、スペーサの不可視状態を維持しつつ、±約１％の誘電率シフトが観
察される。
【００３５】 ＦＥＤ１００の動作中、電位を複数のゲート電極１２６、陰極導体１１８、及
び陽極１１２に印加して、電子エミッタ１２４において選択された電子放出を発
生させ、また、真空領域１０６を介して、その電子を蛍光体１１４側へ向ける。
蛍光体１１４は、その衝突電子により光を発する。通常、ＦＥＤ１００の複数の
ゲート電極１２６は、順次駆動される。各ゲート電極が駆動される際、電圧が陰
極導電体各々に印加される。各ゲート電極は、アクティブ期間又は“ライン時間
”と呼ばれる期間駆動される。ＦＥＤ１００内のゲート電極全体が、一フレーム
の間に駆動される。ＦＥＤ１００内の各ゲート電極を一回駆動するに要する時間
は、“フレーム時間”と称される。
【００３６】 フレーム時間の間、スペーサ１０８に近接する電子エミッタ１２４は、電子を
放出し、図１の矢印１３４で示すように、これらの電子の一部がスペーサ１０８
に衝突する。これらの衝突電子によって、スペーサ１０８の表面１０９並びにス
ペーサ１０８の周辺領域において、静電気の帯電と電位の変化が起こる。誘発さ
れた表面電荷は、電子エミッタ１２４からの電子軌跡の歪により不均一な場合が
ある。スペーサ材料の二次電子収率は、１より大きいため、スペーサ１０８の表
面１０９は、受取った各電子に対して１つの以上の電子を放出する。従って、プ
ラスの電荷がスペーサ１０８の表面１０９上に生じる。一般的に、ＦＥＤ１００
のフレーム時間の間、ある期間すなわち充電期間があり、この期間中に、スペー
サ１０８の表面１０９は、静電気により帯電され、また、ある期間すなわち静止
期間があるが、この期間は、充電期間を含まず、残りのフレーム時間に等しい。
【００３７】 スペーサ材料の誘電率は、スペーサ１０８の表面１０９における電位の変化率
を制御するために提供される。表面電位の変化率を制御すると、電子流１３２の
軌跡の歪が低減されて、蛍光体１１４の活性化が所望の状態に維持される。また
、表面電位の変化率を制御すると、スペーサ１０８における電荷蓄積の増分が低
減され、これによって、電荷消散要求基準が軽減される。具体的には、誘電率は
、充電期間中、スペーサ１０８の表面１０９における電位変化が、スペーサ１０
８に近接する電子流１３２の流れの望ましくない歪を防止するのに充分な程小さ
いように選択される。
【００３８】 このことは、スペーサ１０８の表面１０９における電圧変化率を以下の関係で
定めるように最小限に抑えることによって達成される。すなわち、
【００３９】
【数１】 ｄＶ／ｄｔ∝Γ（γ―１）ＩＰ／Ｋ ここで、ｄＶ／ｄｔ＝スペーサ表面における電圧変化率 ＩＰ＝スペーサに衝突する電子流 Ｋ＝誘電率 Γ＝電子エミッタとスペーサとの間の距離、スペーサの高さ等、パラメータ関連
の幾何形状係数 γ＝二次電子収率 誘電率が大きくなると、スペーサ表面における電圧変化率が小さくなるが、二
次電子収率が小さくなると、電圧変化率の同じ減少に対して誘電率が小さいスペ
ーサ材料を使用し得る。
【００４０】 スペーサ機能を決定するスペーサ材料の他の電気的な特性は、帯電イオンの導
電率と表面電荷移動度である。本発明の目的に添うスペーサ材料を実現するため
に、スペーサ材料の導電率と表面電荷移動度とを区別すること、及び電界放出表
示装置１００を見る人に対してスペーサ１０８を不可視の状態にすることは、重
要である。スペーサ材料の導電率は、体積寄与分と表面寄与分から構成される。
体積寄与分は、陽極電圧の影響を無くし又電力消費量を最小限に抑える。表面寄
与分は、次のように定義される。すなわち、σ＝（μ）＊（η）により定義され
るが、ここで、σ＝表面導電率（オームー１）、μ＝表面電荷移動度（ｃｍ２／
Ｖ＊秒）、及びη＝材料中において得られる自由電荷密度（Ｃ／ｃｍ２）である
。自由電荷キャリアの固有密度は、例えば、スペーサ材料などの絶縁材料では小
さいため、導電率は小さく、これによってスペーサ１０８が陰極組立部１０２と
陽極板１０４との間の高電圧の影響を受けない能力を付与する。
【００４１】 本発明による実施形態において、電子１３４は、スペーサ１０８に衝突し、二
次電子を生成し、スペーサ１０８の表面１０９上に正味の正電荷を誘発する。後
述する放電サイクルは、電子を放出し、スペーサ１０８の表面１０９上の正電荷
を中和する。この時、注入電荷として知られているが、電子衝突の下でのスペー
サ材料の電荷密度は、固有電荷密度より大きく、局部領域にある注入電荷の導電
率が高くなる。このことは、σＴ＝σＩ＋σＣとして表されるが、ここで、σＴ ＝総表面導電率、σＩ＝（μ）＊（ηＩ）、及びσＣ＝（μ）＊（ηＣ）であり
、ηＩは、固有表面電荷密度、及びηＣは、注入電荷密度である。従って、量（
μ）＊（ηＣ）は、注入電荷によって生成される新たな導電率である。非照射状
態において、ηＣ＝０であるため、σＣ＝０である。σＣがゼロでない時、σＣ ＞σＩである。
【００４２】 注入電荷が局所化された性質を持つことにより体積導電率が依然支配的である
ため、追加された導電率（σＣ＞０）は、陰極組立部１０２と陽極板１０４との
間における発弧や短絡を生成するのに充分ではない。放電サイクル後、スペーサ
材料の導電率が高くなると、新たな負電荷は何れもスペーサ１０８の表面１０９
から除去できる。一旦過剰電荷が消散されると、注入電荷による導電率は、ゼロ
に戻る。
【００４３】 上述した分析から、誘電率の選択値は、スペーサ１０８に衝突する電子流１３
２の値に依存することが分かる。一般的に、必要な誘電率は、衝突電子１３４が
増加するに伴い大きくなる。
【００４４】 スペーサ１０８に近接する複数のゲート電極１２６が駆動された後、与えられ
たフレーム時間中において、ＦＥＤ１００のゲート電極の残りが駆動される期間
があり、スペーサ１０８には、電子が衝突しない。この静止期間中、蓄積された
電荷は、様々な方法の１つによって放電し得る。
【００４５】 本発明による方法の実施形態を図２乃至５に示す。図２は、本発明による方法
の実施形態に基づく電界放出表示装置２００の断面図である。図２には、ＦＥＤ
１００の要素（図１）が含まれ、これらの要素は、“２”で始まる同一の参照番
号で示す。フレーム時間中、スペーサ２０８に近接する電子エミッタ２２４が電
子を放出すると、図２の矢印２３４で示すように、これらの電子の中にはスペー
サ２０８に衝突するものがある。これらの衝突電子は、静電気帯電を発生し、ま
た、上述したように、スペーサ２０８の表面２０９上の電位変動を起こす。従っ
て、スペーサ２０８の表面２０９上に正電荷２４４が生じる。表面電荷移動度が
限られているため、正電荷２４４は、後述するように放電されるまで、ほとんど
スペーサ２０８の表面２０９上に残留する。
【００４６】 図３は、本発明による方法の実施形態に基づく電界放出表示装置３００の断面
図である。図３は、ＦＥＤ２００の要素（図１）を含み、これらの要素は、“３
”で始まる同一の参照番号で示す。本発明による実施形態に基づき、図３は、放
電期間を設けることによって、スペーサ３０８の表面３０９上の正電荷３４４を
中和する方法を示す。放電期間の間、スペーサ３０８の表面３０９上に堆積した
正電荷３４４は、各フレーム時間中、電子エミッタ３２４の一部又は全てを起動
することによって実質的に中和し得る。このようにして、電子は、真空領域３０
６に放出され、スペーサ３０８の表面３０９上の正電荷３４４を実質的に中和す
るために利用可能な状態になる。この中和段階の間、陽極３１２の電位は、スペ
ーサ３０８の表面３０９上における電位より実質的に小さい値に低下し、電子は
、陽極３１２側ではなく、スペーサ３０８側に引き付けられる。中和段階の間、
電子を放出する電子エミッタ３２４の数と構成は、所望の中和を実行するように
選択される。例示の中和段階において、スペーサ３０８に近接する電子エミッタ
３２４の一部のみが起動される。他の例示の中和段階において、スペーサ３０８
に近接する電子エミッタ３２４が全て起動される。
【００４７】 好適な実施形態においては、フレーム時間の最後に放電期間が存在する。しか
しながら、他の適切なタイミング方式も用い得る。例えば、放電期間は、フレー
ム時間の最後以外の時間に存在し得る。他の例では、放電期間は、複数のフレー
ム時間が実行された後、存在してよい。
【００４８】 図４は、図２乃至３に示す本発明による実施形態に基づく電界放出表示装置を
動作するための方法を示すタイミング図４００である。タイミング図４００は、
スペーサ１０８にほぼ隣接する電子エミッタ１２４を表す。タイミング図４００
は、陽極電圧４１０、ゲート電極電圧４２０、及びスペーサ電圧グラフ４３０を
示す。スペーサ電圧グラフ４３０は、フレーム時間中のスペーサ３０８の表面３
０９上にある一点の電圧ＶＳＰＡＣＥＲを表す。
【００４９】 電界放出表示装置２００、３００の動作は、一連の段階の繰り返しによって特
徴付けられる。これらのサイクルの１つであるフレーム時間は、タイミング図４
００において時間ｔ０とｔ４との間に示す。本発明に基づき、各フレーム時間に
は、タイミング図４００によって時間ｔ０とｔ１との間に示す第１充電期間と、
タイミング図４００によって時間ｔ２とｔ３との間に示す放電期間とが含まれる
。第２フレーム時間の開始は、タイミング図４００において時間ｔ４で示す第２
充電期間の開始と一致し、この第２充電期間は、時間ｔ４とｔ５との間に示す。
【００５０】 第１充電期間中、スペーサ２０８の表面２０９は、正電荷２４４を蓄積するが
、このことは、スペーサ電圧グラフ４３０のタイミング図４００において時間ｔ０ とｔ１との間にＶＳＰＡＣＥＲの増加として示す。このことが起こるのは、ス
ペーサ２０８に近接配置された電子エミッタ２２４に対応する複数のゲート電極
２２６が駆動された時であり、このことは、ゲート電極電圧４２０において充電
期間パルス４４５ＶＧ１によって表す。放電期間中、電子流３３２は、スペーサ
３０８の表面３０９上の正電荷３４４を実質的に中和するが、このことは、スペ
ーサ電圧グラフ４３０において時間ｔ２とｔ３との間に示す。
【００５１】 図４に示すように、放電動作モードには、アクティブ期間値ＶＡから放電期間
値ＶＤＩＳへ陽極電圧４１０を低減する段階が含まれる。陽極電圧４１０が低減
された後、スペーサ３０８に近接する電子エミッタ３２４に対応する複数のゲー
ト電極３２６が駆動されるが、このことは、放電パルス４５０ＶＧ２によってゲ
ート電極電圧４２０において示す。このことによって、電子エミッタ３２４は、
電子流３３２を放出し、スペーサ３０８の表面３０９上の正電荷３４４を実質的
に中和する。ＶＧ２は、例えば、８０Ｖ、１００Ｖ等、複数の電子エミッタ３２
４から所望の放出流を得るために必要な任意の電圧でよい。ＶＧ２は、大きさ又
はパルス幅に関して、必ずしもＶＧ１に等しい必要はない。他の実施形態におい
て、ＶＧ２は、ＶＧ１に等しくない大きさ又はＶＧ１に等しくないパルス幅のい
ずれかを有する。更に他の実施形態においては、ＶＧ１に等しくない大きさとパ
ルス幅の双方を有する。本発明に基づき、スペーサ３０８の表面３０９の電圧変
化が、スペーサ３０８を不可視範囲４４０に維持するのに充分な程小さいように
、放電パルス４５０は、電子流３３２が正電荷３４４を実質的に中和するような
大きさとパルス幅を有する。
【００５２】 図４に示すように、本発明による方法は、スペーサ３０８の表面３０９上の電
圧変化を不可視範囲４４０に維持する。言い換えると、スペーサ３０８の表面３
０９上の電圧変化は充分小さいため、スペーサ３０８に近接する電子流３３２の
軌跡の歪が、電界放出表示装置３００を見る人に対してスペーサ３０８を不可視
の状態にするのに充分な程度に防止される。
【００５３】 図５は、本発明による方法の他の実施形態に基づく電界放出表示装置５００の
断面図である。図５は、ＦＥＤ３００の要素（図３）を含み、これらの要素は、
“５”で始まる同一の参照番号で示す。本発明による本実施形態は、第１充電期
間中、スペーサ５０８の表面５０９を正電荷３４４で充電し、その後、放電期間
中に正電荷３４４を放電することに関して、図２乃至３に示す段階を取り入れて
いる。しかしながら、図５に示す本発明による本実施形態において、負電荷５４
６が、正電荷３４４を中和するのに必要な量を超える過剰電子流３３２により、
放電期間の最後にスペーサ５０８の表面５０９上に堆積する。本発明による本実
施形態において、スペーサ材料は、矢印５４８で示すように、第２放電期間が始
まる前に、表面伝導により負電荷５４６が実質的に消散されるような電荷密度と
、対応する表面導電率とを有する。本発明による実施形態において、好適には、
スペーサ材料の表面導電率は、１０−９から１０−１２（オーム）−１である。
【００５４】 図６は、図２乃至３及び図５に示す本発明による他の実施形態に基づく電界放
出表示装置を動作するための方法を示すタイミング図６００である。図６は、図
４の要素を含み、これらの要素は、“６”で始まる同一の参照番号で示す。電界
放出表示装置２００、３００、５００の動作は、負電荷５４６が放電期間の最後
にスペーサ５０８の表面５０９上に堆積することを除き、図２乃至４を参照して
説明した実施形態と同様である。このことは、スペーサ電圧グラフ６３０に図示
したように過剰電子流３３２によるが、ここで、スペーサ５０８の表面５０９上
の電圧は、不可視領域６４０を下回る。スペーサ５０８の表面５０９上の負電荷
５４６が残留するならば、スペーサ５０８は、第２充電期間及びその後の充電期
間の間、ＦＥＤ５００を見る人に対して可視状態になり得る。過剰負電荷５４６
の蓄積を防止するために、放電期間パルス６４５（ＶＧ２）の大きさ及びパルス
幅（ｔ３−ｔ２）は小さくできる。しかしながら、本発明による本実施形態に基
づき、過剰負電荷５４６は、依然としてスペーサ５０８の表面５０９上に堆積し
得る。本発明による実施形態において、負電荷５４６は、第２充電期間の前に消
散されるが、この期間は、タイミング図６００において時間ｔ４からｔ５の間で
示す。従って、本発明の方法は、スペーサ５０８の表面５０９上の電圧変化を不
可視範囲６４０に維持する。言い換えると、スペーサ５０８の表面５０９上の電
圧変化は充分小さいため、スペーサ５０８に近接する電子流３３２の軌跡の歪が
、電界放出表示装置５００を見る人に対してスペーサ５０８を不可視の状態にす
るのに充分な程度に防止される。
【００５５】 スペーサの表面上に堆積した正電荷は、様々な方法を用いて放電し得る。放電
期間を備えるための従来技術による方法には、電子流が、電界放出表示装置の帯
電表面を中和するために、陽極電圧をほぼ接地電位に低減すなわち“プルダウン
”する段階が含まれる。例えば、２０００年２月２９日発行の米国特許第６，０
３１，３３６号、及び米国特許出願０９／００９，２３３（１９９８年１月２０
日申請、１９９９年３月３０日許可され、同譲受人に譲渡）は、放電期間中に、
陽極電圧を接地電位にプルダウンする方法に関するものであり、本明細書中にお
いて引用参照する。
【００５６】 図７は、本発明による方法の更に他の実施形態に基づく電界放出表示装置７０
０の断面図である。図７は、ＦＥＤ３００の要素（図３）を含み、これらの要素
は、“７”で始まる同一の参照番号で示す。ＦＥＤ７００は、出力部７５８が陽
極７１２の入力部７５４に接続された陽極プルダウン回路７５０を含む。陽極プ
ルダウン回路７５０の入力部７５６は、第１電圧源７３６に接続されている。更
に効率の良いＦＥＤ７００を提供し、スペーサ電荷の中和用放電期間及び不可視
性を提供するために、局部陽極プルダウン回路７５２が、ＦＥＤ７００に含まれ
る。局部陽極プルダウン回路の出力部７６０は、陽極７１２の入力部７５４に接
続される。
【００５７】 図８は、本発明による更に他の実施形態に基づく電界放出表示装置を動作する
ための方法を示すタイミング図８００である。図８は、図６の要素を含み、これ
らの要素は、“８”で始まる同一の参照番号で示す。陽極プルダウン回路７５０
は、引用した参考文献に示す通りに動作するが、局部陽極プルダウン回路７５２
の動作により、陽極電圧は、アクティブ期間値ＶＡから接地電位を超える放電値
ＶＤＩＳに低下する。陽極電圧８１０の放電値は、例えば、接地電位を超えた１
００乃至４００ボルトの範囲であり得る。本発明による実施形態において、スペ
ーサの誘電率が８０乃至８５の範囲にあり、また上述したようなスペーサ７０８
の幾何形状、放電電圧ＶＤＩＳが接地電位を超えた２００乃至３００ボルトの範
囲にあることは、スペーサ７０８の表面７０９上の電圧を不可視領域６４０内に
維持するために有用であることが分かる。言い換えると、スペーサ７０８の表面
７０９上の電圧変化は充分小さいため、スペーサ７０８に近接する電子流７３２
の軌跡の歪が、電界放出表示装置７００を見る人に対してスペーサ７０８を不可
視の状態にするのに充分な程度に防止される。
【００５８】 図９は、本発明による方法の更に他の実施形態に基づく電界放出表示装置９０
０の断面図である。図９は、ＦＥＤ７００の要素（図７）を含み、これらの要素
は、“９”で始まる同一の参照番号で示す。図９は、第４電圧源９６４と、局部
陽極プルダウン回路９５２の出力部９６０に直列に接続されたダイオード９６２
とを備える局部陽極プルダウン回路９５２の実施形態を含む。局部陽極プルダウ
ン回路９５２の出力部９６０は、陽極９１２の入力部９５４に接続される。第４
電圧源９６４の値は、放電電圧ＶＤＩＳの所望の値と一致するように選択される
。
【００５９】 動作中、図９のＦＥＤ９００は、陽極プルダウン回路９５０を用いて、放電期
間中、陽極電圧８１０をプルダウンする。しかしながら、局部陽極プルダウン回
路９５２の動作により、陽極電圧８１０は、接地電位を超えた値に維持される。
陽極電圧８１０が第４電圧源９６４の値に到達すると、局部陽極プルダウン回路
９５２の動作により、陽極電圧８１０は、放電期間中、接地電位を超えた放電電
圧ＶＤＩＳの所望の値に維持される。陽極電圧８１０をアクティブ期間値ＶＡと
接地電位との間で繰返さないことによって、更に電力効率の良いＦＥＤ９００が
提供される。
【００６０】 陽極プルダウン回路並びに放電回路及び図７乃至９に示す方法は、例示だけの
ものであり、本発明は、例示した実施形態に限定されるものではない。本発明は
、他の放電回路及び方法、例えば、米国特許出願、表題“電界放出表示装置用改
良型放電方式”（この同日に申請、同譲受人に譲渡）を利用することによって、
具現化し得ることを理解されたい。
【００６１】 以上まとめると、本発明の実施形態は、スペーサを有する電界放出表示装置で
あって、スペーサ放電期間において、電界放出表示装置を見る人に対してスペー
サを不可視の状態に維持するように選択された誘電率のスペーサ材料から構成さ
れたスペーサを有する電界放出表示装置に関する。本発明の方法には、スペーサ
放電期間で電界放出表示装置を動作すると、電界放出表示装置を見る人に対して
スペーサが不可視の状態に維持されるように選択された誘電率のスペーサ材料製
のスペーサを電界放出表示装置に設ける段階が含まれる。本発明による実施形態
には、スペーサの存在により電子流歪を改善し、電界放出表示装置を見る人に対
してスペーサを不可視の状態にするという利点がある。本発明の具体的な例を示
し説明したが、当業者は新たな修正や改善点を見出されるであろう。従って、本
発明は、例示した特定の形態に限定されず、また、添付の請求項において、本発
明の精神と範囲から逸脱しない全ての変更を網羅することを意図するものである
と理解されたい。
【図面の簡単な説明】
【図１】 本発明による実施形態に基づく電界放出表示装置の断面図。
【図２】 本発明による方法の実施形態に基づく電界放出表示装置の断面図
。
【図３】 本発明による方法の実施形態に基づく電界放出表示装置の断面図
。
【図４】 図２乃至３に示す本発明による実施形態に基づく電界放出表示装
置を動作するための方法を示すタイミング図。
【図５】 本発明による他の実施形態に基づく電界放出表示装置の断面図。
【図６】 図２乃至３及び図５に示す本発明による他の実施形態に基づく電
界放出表示装置を動作するための方法を示すタイミング図。
【図７】 本発明による更に他の実施形態に基づく電界放出表示装置の断面
図。
【図８】 本発明による更に他の実施形態に基づく電界放出表示装置を動作
するための方法を示すタイミング図。
【図９】 本発明による更にもう１つの実施形態に基づく電界放出表示装置
の断面図。
───────────────────────────────────────────────────── フロントページの続き (81)指定国 ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ， ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，Ｉ Ｔ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ，ＴＲ)，ＯＡ(ＢＦ ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ， ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，Ｇ Ｍ，ＫＥ，ＬＳ，ＭＷ，ＭＺ，ＳＤ，ＳＬ，ＳＺ，ＴＺ ，ＵＧ，ＺＷ)，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ， ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＥ，ＡＧ，ＡＬ，ＡＭ， ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，Ｂ Ｚ，ＣＡ，ＣＨ，ＣＮ，ＣＲ，ＣＵ，ＣＺ，ＤＥ，ＤＫ ，ＤＭ，ＤＺ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＤ，ＧＥ， ＧＨ，ＧＭ，ＨＲ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，Ｊ Ｐ，ＫＥ，ＫＧ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ ，ＬＴ，ＬＵ，ＬＶ，ＭＡ，ＭＤ，ＭＧ，ＭＫ，ＭＮ， ＭＷ，ＭＸ，ＭＺ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，Ｒ Ｕ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ ，ＴＲ，ＴＴ，ＴＺ，ＵＡ，ＵＧ，ＵＺ，ＶＮ，ＹＵ， ＺＡ，ＺＷ (72)発明者 シエ、チェンガン アメリカ合衆国 85045 アリゾナ州 フ ェニックス ダブリュ．カセドラル ロッ ク 1736 (72)発明者 トルヒーヨ、ヨハン ティ． アメリカ合衆国 85202 アリゾナ州 メ サ エス．エル マリノ 2320 (72)発明者 アドラー、ロバート アメリカ合衆国 60062 イリノイ州 ノ ースブルック リッジ ロード 1380 (72)発明者 スミス、ぺーター エイ． アメリカ合衆国 85248 アリゾナ州 チ ャンドラー ダブリュ．ラーク ドライブ 1416 Ｆターム(参考） 5C032 AA07 CC05 CC10 CD04 5C036 EE04 EF01 EF06 EG02 EG31 EG50 EH06 EH08 5C080 AA18 BB05 DD01 DD26 FF07 JJ02 JJ04 JJ06

Claims (5)

    【特許請求の範囲】
  1. 【請求項１】 電子流を放出するようになっている複数の電子エミッタを有
    する陰極組立部と、 前記複数の電子エミッタから放出された前記電子流を受取るために配置された
    陽極板と、 前記陰極組立部と前記陽極板との間に延在し、表面を有し、１００より小さい
    誘電率を有するスペーサ材料から構成され、第１充電期間とこれに対応する放電
    期間とから構成されるスペーサであって、前記第１充電期間は、前記スペーサの
    前記表面上に正電荷を蓄積することによって特徴付けられ、前記放電期間は、前
    記電子流が前記スペーサの前記表面上の前記正電荷を実質的に中和することによ
    って特徴付けられ、これにより、前記スペーサの前記表面上の電圧変化が充分小
    さいため、前記スペーサに近接する前記電子流の軌跡の歪が、前記電界放出表示
    装置を見る人に対して前記スペーサを不可視の状態にするのに充分な程度に防止
    される前記スペーサと、 を備えることを特徴とする電界放出表示装置。
  2. 【請求項２】 請求項１に記載の電界放出表示装置であって、 前記放電期間は、前記スペーサの前記表面上に負電荷を蓄積することによって
    特徴付けられることを特徴とする電界放出表示装置。
  3. 【請求項３】 請求項２に記載の電界放出表示装置であって、 前記スペーサ材料は、表面導電率と、それに対応する第２充電期間とを有し、
    前記表面導電率は、前記スペーサ上の前記負電荷が、前記第２充電期間の前に実
    質的に消散されるようなものであることを特徴とする電界放出表示装置。
  4. 【請求項４】 電界放出表示装置を見る人に対してスペーサを不可視の状態
    にするための方法であって、 電子流を放出するようになっている複数の電子エミッタを有する陰極組立部を
    提供する段階と、 前記複数の電子エミッタから放出された前記電子流を受取るために配置された
    陽極板を提供する段階と、 前記陰極組立部と前記陽極板との間に延在し、表面を有するスペーサを提供す
    る段階であって、前記スペーサは、１００より小さい誘電率を有するスペーサ材
    料から構成される前記段階と、 前記スペーサが、第１充電期間と、これに対応する放電期間とを有するように
    、前記電界放出表示装置を動作させる段階であって、前記第１充電期間は、前記
    スペーサの前記表面上に正電荷を蓄積することによって特徴付けられ、前記放電
    期間は、前記電子流が前記スペーサの前記表面上の前記正電荷を実質的に中和す
    ることによって特徴付けられ、これにより、前記スペーサの前記表面上の電圧変
    化が充分小さいため、前記スペーサに近接する前記電子流の軌跡の歪が、前記電
    界放出表示装置を見る人に対して前記スペーサを不可視の状態にするのに充分な
    程度に防止される前記段階と、 を備えることを特徴とする方法。
  5. 【請求項５】 電界放出表示装置のスペーサ上の電圧変化を制御するための
    方法であって、 電子流を放出するようになっている複数の電子エミッタを有する陰極組立部を
    提供する段階と、 蛍光体を有する陽極板を提供する段階であって、前記蛍光体は、前記複数の電
    子エミッタから放出された前記電子流を受取るために配置される前記段階と、 前記陰極組立部と前記陽極板との間に延在し、表面を有するスペーサを提供す
    る段階であって、前記スペーサは、１００より小さい誘電率を有するスペーサ材
    料から構成される前記段階と、 前記スペーサが、第１充電期間と、これに対応する放電期間とを有するように
    、前記電界放出表示装置を動作させる段階であって、前記第１充電期間は、前記
    スペーサの前記表面上に正電荷を蓄積することによって特徴付けられ、前記放電
    期間は、前記電子流が前記スペーサの前記表面上の前記正電荷を実質的に中和す
    ることによって特徴付けられ、これにより、前記スペーサの前記表面上の電圧変
    化が充分小さいため、前記スペーサに近接する前記電子流の軌跡の歪が、前記電
    界放出表示装置を見る人に対して前記スペーサを不可視の状態にするのに充分な
    程度に防止される前記段階と、 を備えることを特徴とする方法。
JP2001581311A 2000-04-28 2001-03-19 不可視スペーサを有する電界放出表示装置 Withdrawn JP2003532983A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/560,971 US6441559B1 (en) 2000-04-28 2000-04-28 Field emission display having an invisible spacer and method
US09/560,971 2000-04-28
PCT/US2001/008764 WO2001084587A2 (en) 2000-04-28 2001-03-19 Field emission display having an invisible spacer thereof

Publications (1)

Publication Number Publication Date
JP2003532983A true JP2003532983A (ja) 2003-11-05

Family

ID=24240124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001581311A Withdrawn JP2003532983A (ja) 2000-04-28 2001-03-19 不可視スペーサを有する電界放出表示装置

Country Status (6)

Country Link
US (1) US6441559B1 (ja)
EP (1) EP1279156A2 (ja)
JP (1) JP2003532983A (ja)
KR (1) KR100812111B1 (ja)
AU (1) AU2001250879A1 (ja)
WO (1) WO2001084587A2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005317534A (ja) * 2004-04-29 2005-11-10 Samsung Sdi Co Ltd 電子放出表示装置
JP2007534138A (ja) * 2003-07-22 2007-11-22 イエダ リサーチ アンド ディベロプメント カンパニー リミテッド 電子放出装置

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002211975A (ja) * 2001-01-10 2002-07-31 Murata Mfg Co Ltd 非還元性誘電体セラミック、セラミック電子部品および積層セラミックコンデンサ
US7005807B1 (en) * 2002-05-30 2006-02-28 Cdream Corporation Negative voltage driving of a carbon nanotube field emissive display
US6838814B2 (en) * 2002-07-12 2005-01-04 Hon Hai Precision Ind. Co., Ltd Field emission display device
JP2004119296A (ja) * 2002-09-27 2004-04-15 Toshiba Corp 画像表示装置、画像表示装置に用いるスペーサの製造方法、およびこの製造方法により製造されたスペーサを備えた画像表示装置
US20050156507A1 (en) 2002-09-27 2005-07-21 Shigeo Takenaka Image display device, method of manufacturing a spacer for use in the image display device, and image display device having spacers manufactured by the method
KR100486501B1 (ko) * 2002-10-16 2005-04-29 엘지전자 주식회사 전계방출 디스플레이의 고전압 인가 장치 및 방법
KR100480040B1 (ko) * 2003-04-18 2005-03-31 엘지전자 주식회사 전계방출 소자의 스페이서 방전 장치 및 방법
US6720569B1 (en) * 2003-05-13 2004-04-13 Motorola, Inc. Electro-optical device including a field emission array and photoconductive layer
JP2005070349A (ja) * 2003-08-22 2005-03-17 Ngk Insulators Ltd ディスプレイ及びその駆動方法
US7545365B2 (en) 2004-04-14 2009-06-09 Tyco Electronics Corporation Acoustic touch sensor
KR20060037883A (ko) * 2004-10-29 2006-05-03 삼성에스디아이 주식회사 전자방출 표시장치용 스페이서 및 이를 채용한 전자방출표시장치
KR20060059617A (ko) * 2004-11-29 2006-06-02 삼성에스디아이 주식회사 스페이서를 구비하는 평판 표시장치 및 평판표시장치의스페이서를 고정하는 방법
JP2006164679A (ja) * 2004-12-06 2006-06-22 Hitachi Ltd 画像表示装置
JP2006244745A (ja) * 2005-03-01 2006-09-14 Hitachi Ltd 表示パネル
KR100913132B1 (ko) 2007-12-17 2009-08-19 한국전자통신연구원 전계 방출형 백라이트 유닛과 이에 이용되는 캐소드 구조물및 이의 제조 방법
KR101088106B1 (ko) * 2008-12-02 2011-11-30 한국전자통신연구원 전계 방출 장치
KR101138423B1 (ko) * 2009-03-30 2012-04-26 한국전자통신연구원 전계방출장치 및 그의 구동 방법

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614781A (en) 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
US5675212A (en) 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
US5532548A (en) 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
US5742117A (en) 1992-04-10 1998-04-21 Candescent Technologies Corporation Metallized high voltage spacers
US5424605A (en) 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
JPH08507643A (ja) 1993-03-11 1996-08-13 フェド．コーポレイション エミッタ先端構造体及び該エミッタ先端構造体を備える電界放出装置並びにその製造方法
US5650690A (en) 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators
US5726529A (en) 1996-05-28 1998-03-10 Motorola Spacer for a field emission display
US5834891A (en) * 1996-06-18 1998-11-10 Ppg Industries, Inc. Spacers, spacer units, image display panels and methods for making and using the same
US5898266A (en) 1996-07-18 1999-04-27 Candescent Technologies Corporation Method for displaying frame of pixel information on flat panel display
US5717287A (en) 1996-08-02 1998-02-10 Motorola Spacers for a flat panel display and method
US20010051209A1 (en) 1996-10-11 2001-12-13 Richard Silberglitt Suppresion of voltage breakdown and field emission from surfaces
WO1999034390A1 (en) 1997-12-29 1999-07-08 Motorola Inc. Field emission device having high capacitance spacer
US5990613A (en) * 1998-01-20 1999-11-23 Motorola, Inc. Field emission device having a non-coated spacer
US6075323A (en) * 1998-01-20 2000-06-13 Motorola, Inc. Method for reducing charge accumulation in a field emission display
US5990614A (en) 1998-02-27 1999-11-23 Candescent Technologies Corporation Flat-panel display having temperature-difference accommodating spacer system
US6031336A (en) 1998-06-17 2000-02-29 Motorola, Inc. Field emission display and method for the operation thereof
US6246177B1 (en) * 2000-04-28 2001-06-12 Motorola, Inc. Partial discharge method for operating a field emission display

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007534138A (ja) * 2003-07-22 2007-11-22 イエダ リサーチ アンド ディベロプメント カンパニー リミテッド 電子放出装置
KR101182492B1 (ko) 2003-07-22 2012-09-12 에레즈 할라미 전자 방출 소자
JP2005317534A (ja) * 2004-04-29 2005-11-10 Samsung Sdi Co Ltd 電子放出表示装置

Also Published As

Publication number Publication date
KR20020089575A (ko) 2002-11-29
WO2001084587A3 (en) 2002-02-14
WO2001084587A2 (en) 2001-11-08
EP1279156A2 (en) 2003-01-29
AU2001250879A1 (en) 2001-11-12
US6441559B1 (en) 2002-08-27
KR100812111B1 (ko) 2008-03-12

Similar Documents

Publication Publication Date Title
JP2003532983A (ja) 不可視スペーサを有する電界放出表示装置
US6414442B1 (en) Field emission display device with conductive layer disposed between light emitting layer and cathode
US7218058B2 (en) Cold cathode type flat panel display
JP4191701B2 (ja) 電界放出ディスプレイ
JP4457174B2 (ja) スペーサを有するフラットパネルディスプレイ
US7723909B2 (en) Electron emitter formed of a dielectric material characterized by having high mechanical quality factor
US6614169B2 (en) Display device using thin film cathode and its process
US6215243B1 (en) Radioactive cathode emitter for use in field emission display devices
WO2005051045A1 (ja) 発光素子
EP1050063B1 (en) Reducing charge accumulation in field emission display
US6255771B1 (en) Flashover control structure for field emitter displays and method of making thereof
US7276462B2 (en) Dielectric composition and dielectric film element
US5593562A (en) Method for improving flat panel display anode plate phosphor efficiency
JP2003532980A (ja) 電界放出表示装置の局部放電
US20070188088A1 (en) Image display apparatus
WO1999034390A1 (en) Field emission device having high capacitance spacer
EP1637508A2 (en) Dielectric composition and dielectric film element
JP2003109487A (ja) 電子励起発光体および画像表示装置
WO2001011645A2 (en) Cathodoluminescent flat panel displays with charge removal electrodes

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080117

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20091215

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091218