KR101085422B1 - 화상표시장치 - Google Patents

화상표시장치 Download PDF

Info

Publication number
KR101085422B1
KR101085422B1 KR1020087031880A KR20087031880A KR101085422B1 KR 101085422 B1 KR101085422 B1 KR 101085422B1 KR 1020087031880 A KR1020087031880 A KR 1020087031880A KR 20087031880 A KR20087031880 A KR 20087031880A KR 101085422 B1 KR101085422 B1 KR 101085422B1
Authority
KR
South Korea
Prior art keywords
spacer
substrate
concave
electron
image display
Prior art date
Application number
KR1020087031880A
Other languages
English (en)
Other versions
KR20090023421A (ko
Inventor
타로 히로이케
아키라 하야마
타케시 노다
히데아키 미츠타케
Original Assignee
캐논 가부시끼가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 캐논 가부시끼가이샤 filed Critical 캐논 가부시끼가이샤
Publication of KR20090023421A publication Critical patent/KR20090023421A/ko
Application granted granted Critical
Publication of KR101085422B1 publication Critical patent/KR101085422B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/02—Main electrodes
    • H01J1/30—Cold cathodes, e.g. field-emissive cathode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/86—Vessels; Containers; Vacuum locks
    • H01J29/864—Spacers between faceplate and backplate of flat panel cathode ray tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H01J31/125—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection
    • H01J31/127—Flat display tubes provided with control means permitting the electron beam to reach selected parts of the screen, e.g. digital selection using large area or array sources, i.e. essentially a source for each pixel group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/863—Spacing members characterised by the form or structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/863—Spacing members characterised by the form or structure
    • H01J2329/8635—Spacing members characterised by the form or structure having a corrugated lateral surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/866—Adhesives

Landscapes

  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)

Abstract

본 발명은 스페이서(103) 표면에 생기는 정부(正負)의 대전 분포를 제어함으로써 실효적인 대전량을 제로로 하여, 스페이서(103) 자체의 도전성이나, 재료의 특성에 의존하지 않고 대전이 전자 궤도에 미치는 영향을 큰폭으로 저감할 수 있는 스페이서(103)를 사용한 화상표시장치를 제공한다. 본 발명은 주표면에 요철구조 (106)가 형성되고, 해당 요철구조(106)의 볼록부에 있어서의 정대전과 오목부에 있어서의 부대전을 서로 상쇄할 수 있는 요철구조(106)를 가진 스페이서(103)를 사용한 화상표시장치이다.

Description

화상표시장치{IMAGE DISPLAY DEVICE}
본 발명은, 복수의 전자방출소자를 포함하는 전자원을 가지는 제1기판, 전자를 가속하기 위한 가속전극을 가지고, 상기 제1기판과 대향 배치된 제2기판, 및 상기 제1기판과 상기 제2기판 사이에 배치된 스페이서를 가지는 화상표시장치에 관한 것이다.
종래, 전자방출소자의 이용 형태로서는, 화상표시장치를 들 수 있다. 예를 들면, 냉음극 전자방출소자를 다수 형성한 전자원기판과 전자방출소자로부터 방출된 전자를 가속하는 어노드 전극 및 발광 부재로서의 형광체를 구비한 대향기판을 평행하게 대향시켜서, 진공으로 배기한 평면형의 전자선 표시패널이 알려져 있다. 또한, 이후에는, 전자원기판은 리어플레이트라고 칭하며, 어노드 전극 및 발광부재로서의 형광체를 구비한 대향기판은 페이스플레이트라고 칭한다. 또, 진공배기한 전자선 표시패널 내에는, 내대기압 구조로서 스페이서가 배치된다.
일본국 특개 2000-311632호 공보(미국 특허번호 6809469호에 대응)에는, 스페이서에 있어서의 2차 전자방출특성의 각도 의존증배계수를 규정해서, 전자의 입사각도나 분포에 따라서 요철구조를 변경하는 것이 기재되어 있다. 그 일례로서 랜덤한 요철을 가지는 스페이서에 관한 기재가 있다.
일본국 특개 2003-223858호 공보(미국 특허번호 6963159호에 대응)에는, 스페이서 표면에 스트라이프 형상의 요철을 형성해서, 스페이서의 표면 영역마다 홈의 깊이 또는 홈의 피치를 변경하는 것이 기재되어 있다. 또, 스페이서의 기판형성 시에 가열연신법을 사용하는 것도 표시되어 있다.
일본국 특개 2003-223857호 공보에는, 스페이서 표면에 형성된 요철형상에 있어서의 대전상태에 대해서, 표면이 전자원 측을 향해 있는 면이 부로 대전되고, 표면이 전자선 조사부재측을 향하고 있는 면 또는 전자원과 전자선 조사부재를 연결하는 법선을 따른 면이 정으로 대전되는 것이 기재되어 있다.
그러나, 우리는 종래의 스페이서 구조를 사용한 표시장치에 있어서 전자방출소자로부터 방출된 전자빔의 페이스플레이트 상에서의 도달위치가 구동신호에 따라(휘도 신호의 크기에 따라) 변화하는 경우가 있다는 새로운 과제를 발견했다. 이 과제를 가지고 있는 표시장치에 있어서는, 구동신호의 변화에 수반하여 휘점의 위치가 변화하고, 그 결과 표시화상의 품위를 저하시키게 되므로, 그것을 해결해야할 필요가 있다. 본 발명은 이 새로운 과제를 해결할 수 있는 신규 화상표시장치를 제공하는 것을 목적으로 한다.
즉, 본 발명의 제1은,
복수의 전자방출소자을 포함하는 전자원을 가지는 제1기판;
상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되고, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서;
를 가지는 화상표시장치로서, 상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 제1기판으로부터 상기 제2기판까지의 방향에 있어서의 상기 요철구조의 오목부의 길이를 A, 볼록부의 길이를 B, 요철비를 A/B, 상기 오목부의 2차 전자방출계수를 δA, 상기 볼록부의 2차 전자방출계수를 δB, 상기 오목부에 입사한 전자가 상기 오목부에 트랩되는 확률을 α, 상기 요철구조의 깊이를 d, 상기 화상표시장치의 동작 중의 상기 제1기판과 상기 제2기판 사이의 전계 강도를 E로 했을 때에, 이하의 관계식
(식1)
Figure 112008090174272-pct00001
(식2)
Figure 112008090174272-pct00002
(식 3)
Figure 112008090174272-pct00003
을 만족시키는 것을 특징으로 하는 화상표시장치를 제공한다.
또, 본 발명의 제2는,
복수의 전자방출소자로 구성되는 전자원을 포함하는 제1기판;
상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되어, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서를 가지는 화상표시장치로서, 상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 제1기판으로부터 상기 제2기판까지의 방향에 있어서의 상기 요철구조의 오목부의 길이를 A, 볼록부의 길이를 B라 할때, 요철비 A/B가 상기 제1기판측으로부터 상기 제2기판측을 향해 서서히 커지는 것을 특징으로 하는 화상표시장치를 제공한다.
또, 본 발명의 제3은,
복수의 전자방출소자을 포함하는 전자원를 가지는 제1기판;
상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되어, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서
를 가지는 화상표시장치로서,
상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 요철구조는, 경사면의 최대 경사각도가 서로 다르고, 상기 제1기판측의 영역에 있어서 형성된 요철형상의 최대 경사각도가 상기 제2기판측의 영역에 있어서 형성된 요철형상의 최대 경사각도보다 큰 복수의 요철형상을 포함하는 것을 특징으로 하는 화상표시장치를 제공한다.
또, 본 발명의 제 4는,
복수의 전자방출소자을 포함하는 전자원를 가지는 제1기판;
상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되어, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서
를 가지는 화상표시장치로서,
상기 스페이서는 요철구조를 가지고, 그 주표면에 복수의 요철형상이 주기적으로 형성되고, 상기 제2기판측에 있어서 상기 요철형상의 주기가, 제1기판측에 있어서 상기 요철형상의 주기보다 긴 것을 특징으로 하는 화상표시장치를 제공한다.
또, 본 발명의 제5은,
복수의 전자방출소자를 포함하는 전자원를 가지는 제1기판;
상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
상기 제1기판과 상기 제2기판 사이에 배치되어, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서
를 가지는 화상표시장치로서,
상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 요철구조는 깊이가 서로 다른 복수의 요철형상을 가지고, 상기 제1기판측의 영역에서 형성된 요철형상의 깊이가 상기 제2기판측의 영역에서 형성된 요철형상의 깊이보다 깊은 것을 특징으로 하는 화상표시장치를 제공한다.
본 발명의 다른 특징은 첨부도면을 참조한 다음의 전형적인 실시형태의 설명으로부터 명백해질 것이다.
[발명을 실행하기 위한 최량의 형태]
본 발명은 화상형성장치 등의 전자선장치에 관한 것으로, 특히, 복수의 전자방출소자가 평면형상의 기판에 배치되어 있는 전자원을 사용한 평판형 화상표시장치에 적합하게 사용될 수 있다. 각 발명의 특정의 형태를 설명하기 전에, 각 발명의 특징을 이하 간략히 설명한다.
우선, 상기 제1발명에 의하면, 스페이서 표면에 조사되는 전자의 입사에너지 및 입사각도를 고려해서, 스페이서 표면의 영역마다의 2차 전자방출계수에 따라서 요철비(오목부와 볼록부의 길이의 비)를 규정범위 내로 제어한다. 이 결과, 요철 일주기 내에 발생되는 정대전량과 부대전량이 대략 동일한 양이 되어서, 이들이 인접한 전자궤도에 미치는 영향을 작게 할 수 있다. 따라서, 구동신호의 변화에 따라 스페이서 표면의 입사전자량이 변동하는 경우에도, 스페이서 표면의 대전량은 요철 일주기 내에 거의 0이 되기 때문에, 구동신호의 변화에 관계없이 전자빔 궤도가 안정된다.
이것은, 이하와 같은 요인에 의하는 것으로 우리는 생각하고 있다. 스페이서의 2차 전자방출계수는 리어플레이트로부터 페이스플레이트를 향해서 동작전압에 따른 분포를 가지고 있다. 또, 그 분포 상태는 스페이서에 입사하는 전자의 스페이서에의 입사각도에 따라서도 변경되는 값을 나타낸다. 그 일례를 도 11에 나타낸다. 이때문에, 종래 기술과 같은 스페이서 표면에 균일한 요철을 형성하거나 또는 랜덤한 요철을 형성하는 구조에서는, 스페이서의 표면에 대전량의 분포가 생기게 된다. 이러한 2차 전자방출계수의 분포에 의거한 스페이서 표면의 대전량의 분포의 영향은, 구동신호의 변화가 작은 경우에는 거의 눈에 띄지 않는다. 그러나 구동신호의 변화가 커짐에 따라, 2차 전자방출계수의 분포에 의거한 스페이서의 영역마다의 대전량의 차이가 현저하게 나타나고, 그 결과 전자빔의 궤도의 변화가 커져서 휘점의 위치오프셋이 육안으로 확인되는 정도로 발생된다. 이와 같이 스페이서의 2차 전자방출계수는 스페이서의 부분(영역)마다 다른 값을 나타내기 때문에, 부분(영역)마다 스페이서의 특성을 제어할 필요가 있다. 특히, 스페이서의 리어플레이트에 근접하는 부분(영역)은 전자원으로부터 방출된 전자의 궤도에 주는 영향이 크기 때문에, 대전 상태를 정밀하게 제어할 필요가 있다. 이러한 이유 때문에, 스페이서의 2차 전자방출계수는 스페이서의 각 영역마다 제어할 필요가 있고, 특히, 리어플레이트 근방의 영역을 중점적으로 제어할 필요가 있다. 그래서, 우리는 종전의 기술과 같은 스페이서 표면에 균일한 요철을 형성하거나 또는 랜덤한 요철을 형성하지 않고, 2차 전자방출계수의 분포를 고려해서 요철에 적극적인 분포를 갖게 한다고 하는 발상에 이르렀다.
또, 제2발명에 의하면, 스페이서 표면의 대전을 효과적으로 억제하면서, 전자원으로부터의 전자빔의 궤도에의 영향을 효과적으로 억제할 수 있다. 따라서, 본 발명에서는 스페이서에 입사한 전자의 에너지 의존을 고려하고 있으므로, 스페이서 전체에 걸쳐서 2차 전자방출계수를 억제할 수 있다. 환언하면, 스페이서의 2차 전자방출계수의 분포를 작게 억제할 수 있다. 따라서, 구동신호의 변화에 의거한 입사 전자량의 변화가 발생하는 경우에도, 스페이서 표면의 대전량의 변화를 억제할 수 있다. 이 결과, 구동신호의 변화에 따라 전자빔의 궤도가 변화하는 것을 억제 할 수 있다. 상세하게 설명하면, 일반적인 재료로 구성된 스페이서의 2차 전자방출계수는, 제1기판으로부터 제2기판에 걸쳐 변화하고 있고, 제1기판측으로부터 제2기판측을 향해서 서서히 커진다. 그리고 제2기판의 어노드에 인가되는 전압의 크기에 따라서는, 2차 전자방출계수가 단시간에 감소하기 시작한다. 여기서 전자원으로부터 방출된 직후의 전자는 운동에너지가 작고, 경미한 전계변화의 영향을 받기 쉽지만, 어노드 근방에 도달한 전자는 큰 운동 에너지를 가지기 때문에, 전계변화의 영향을 쉽게 받지 못한다. 따라서, 리어플레이트 근방의 대전량을 실효적으로 제로로 형성함으로써, 전자궤도에의 영향이 큰 리어플레이트 근방의 전계 왜곡을 저감해서 적합한 작용을 얻을 수 있다. 또, 2차 전자방출계수의 변화에 따라서, 오목부의 길이(A)와 볼록부의 길이(B)의 비를 점차 크게 함으로써, 스페이서 전체의 대전을 효과적으로 억제하고 전자빔 궤도의 변화를 억제한다.
또, 제3발명에 의하면, 스페이서 표면에 입사한 전자의 입사각도 분포를 고려하여 요철의 최대 경사각도를 제어함으로써, 스페이서 표면의 전체에 걸쳐서 2차 전자방출계수를 억제할 수 있다. 환언하면, 스페이서의 2차 전자방출계수의 분포를 작게 억제할 수 있다. 따라서, 구동신호의 변화에 의거하여 입사한 전자량의 변화가 발생하는 경우에도, 스페이서 표면의 대전량의 변화를 억제할 수 있다. 그 결과, 구동신호의 변화에 따라 전자빔의 궤도가 변화하는 것을 억제할 수 있다. 상세하게 설명하면, 스페이서 표면에 입사하는 전자의 충돌각도가 제1기판측에 있어서 크고(얕은 각도로 입사함), 제2기판측에 있어서 작으므로, 요철의 경사를 그 분포에 따라 형성함으로써, 평균적인 충돌 각도를 보다 작게 할 수 있다. 따라서, 스페이서 표면의 대전 억제를 보다 효과적으로 한다.
또, 제4발명에 의하면, 스페이서 표면의 대전의 영향을 보다 효과적으로 저감할 수 있다. 스페이서의 표면에 요철을 형성함으로써, 요철형상의 부분마다 정(正)및 부(負)의 양쪽 부호의 대전이 생긴다. 정부(正負) 대전 간의 거리가 작으면, 서로의 영향이 상쇄되어서 전계에의 영향을 억제할 수 있다. 제1기판측 부근을 비상하는 전자의 에너지가 작기(가속되어 있지 않기) 때문에, 이 영역에서 대전의 영향을 상쇄하는 효과를 높이기 위해서, 보다 짧은 주기로 요철을 형성하는 편이 바람직하다. 또, 제1기판측에 단주기의 요철을 배치함으로써 제1기판 부근의 전자궤도에의 영향을 감소시킬 뿐만 아니라, 제2기판측을 장주기로 형성함으로써, 스페이서 부근의 전자궤도가 제2기판에 근접해서 스페이서로 향하는 전자궤도가 된다. 이에 의해, 전자빔의 거동을 필요에 따라 제어하는 것이 가능해진다.
또, 제5발명에 의하면, 스페이서 표면의 대전을 효과적으로 억제하면서, 전자원으로부터의 전자빔의 궤도에의 영향을 효과적으로 억제할 수 있다. 즉, 본 발명에서는 스페이서에 입사한 전자의 에너지 의존을 고려하고 있으므로, 스페이서 전체에 걸쳐서 2차 전자방출계수를 억제할 수 있다. 환언하면, 스페이서의 2차 전자방출계수의 분포를 작게 억제할 수 있다. 따라서, 구동신호의 변화에 의거하여 입사한 전자의 양의 변화가 발생하는 경우에도, 스페이서 표면의 대전량의 변화를 억제할 수 있다. 그 결과, 구동신호의 변화에 따라 전자빔의 궤도가 변화하는 것을 억제 할 수 있다. 상세하게 설명하면, 2차 전자방출계수가 1을 초과하는 영역이 되기 쉬운 전자원기판 부근의 요철구조의 홈의 깊이를 깊게 함으로써, 2차 전자가 감금되는 효과를 향상시켜, 이 영역의 2차 전자방출계수를 1에 근접시킨다. 한편, 2차 전자방출계수가 1보다 작아지기 쉬운 어노드 부근의 요철구조의 홈의 깊이를 얕게 함으로써, 이 영역의 2차 전자방출계수를 1에 근접시킨다. 보다 상세히 설명하면, 요철형상에는 부분마다 정부 양 부호의 대전이 발생된다. 정부의 대전량이 동일할 때, 대전의 전자궤도에 대한 영향은 상쇄된다. 제1기판측과 제2기판측을 비교했을 경우, 제1기판측이 전자 충돌시의 2차 전자방출계수가 크고, 정대전이 발생하기 쉽다. 요철형상의 깊이를 깊게 하면, 부대전에 대해서 전자의 감금효과가 한층 더 향상되어서, 정대전을 상쇄하는 효과가 높아져서 전자궤도에의 영향을 억제할 수 있다. 따라서, 대전을 억제하는 동시에, 대전의 영향을 효과적으로 상쇄할 수 있다.
본 발명은 화상형성장치 등의 전자선장치에 관한 것으로, 특히, 복수의 전자방출소자가 평면형상의 기판에 배치되어 있는 전자원을 사용한 평판형 화상표시장치에 적합하게 사용될 수 있다.
이하에, 본 발명의 화상표시장치 및 그것을 사용한 스페이서의 구성에 대해서 도면을 참조하면서 설명한다.
(제1실시형태)
도 1은 본 발명에 의거해서 제작한 화상표시장치의 일 실시형태의 단면을 나타내는 개략도이다.
도 1에서, 제1기판(이후에는 리어플레이트로 칭함)(101)에는 복수의 전자방출소자(112)가 배치되어 있고, 복수의 행방향배선(113)과 복수의 열방향 배선(도시하지 않음)에 의해서, 매트릭스형상으로 배선되어 있다.
전자방출소자(112)는 전계 방출형이나 표면전도형 등의 냉음극 전자방출소자이면 되고, 특히 표면전도형 전자방출소자는 구조가 단순하고, 제조도 용이하므로, 대면적에 걸쳐서 다수의 소자를 형성하는 것이 용이하게 실시할 수 있는 점에서 적합하다.
제2기판(이후, 페이스플레이트로 칭함)(102)에는, 형광체층(118) 및 메탈백(119) 및 흑색체(118b)가 형성되어 있다. 메탈 백(119)은 도시되지 않은 전원으로부터 고전압이 인가됨으로써 전자원(111)으로부터 방출된 전자를 제2기판(102)측을 향하여 가속하기 위한 가속전극으로서 작용한다. 가속된 전자는 형광체층(118)과 충돌해서, 형광체층(118)을 발광킴으로써 소망한 화상이 형성된다.
리어플레이트(101)와 페이스플레이트(102) 사이의 공간은 기밀용기(130)(전체적으로는 도시하지 않음)를 형성하고, 그 내부는 진공으로 유지되고 있다. 그 때문에, 대기압에 의한 기밀용기(130)의 파괴를 방지하고 리어플레이트(101)와 페이스플레이트(102) 사이의 간극을 일정하게 유지하기 위해서, 필요한 수의 스페이서(103)가 설치되어 있다. 스페이서(103)는 전자선장치에 인가되는 대기압을 지지하기 위한 충분한 기계적 강도, 및 전자선장치의 제조공정에서 가해지는 열에 대한 내열성이 필요하다. 이에 더하여, 리어플레이트(101)와 페이스플레이트(102) 사이에 인가되는 고전압에 견딜 수 있는 절연성이 필요하고, 재질로서는, 예를 들면, 유리 또는 세라믹스 등의 재료를 적합하게 사용할 수 있다. 또, 스페이서(103)는 일반적으로 평판이나 기둥 등의 여러가지 형태를 취할 수 있다.
요철구조(106)는 리어플레이트(101)와 페이스플레이트(102) 사이에 노출되는 스페이서(103)의 주표면(104)에 형성되어 있다. 여기서, 요철구조(106)는 오목부, 볼록부, 또는 리어플레이트(101) 및 페이스플레이트(102)와 대략 평행한 방향으로 형성된 이들의 조합으로 이루어져 있다. 이 요철구조(106)는 스페이서(103) 전체에 걸쳐서 군일할 필요는 없고, 장소에 따라서 변하는 구조이어도 된다.
요철구조(106)는 도 6A 및 도 6B에 도시된 바와 같이, 오목부(602)와 볼록부(603)로 분류되어 있다. 여기서, 오목부(602)란 기준표면(평면)(601)보다 패인 부분이며, 볼록부(603)란 반대로, 기준표면(601)보다 높은 부분이다. 기준표면 (601)은 요철깊이의 90%의 위치에서 나타내지는 면이다. 또, 요철구조(106)의 깊이(604)는 볼록부(603)와 오목부(602)의 높이의 차이로 나타내진다.
여기서, 오목부(602)의 길이를 A, 볼록부(603)의 길이를 B로 했을 때에, A/B에 의해 규정된 요철비가 다음의 관계식을 만족하도록 요철구조(106)가 형성되어 있는 것이 적합하다.
(식4)
Figure 112008090174272-pct00004
단, a는 오목부(602)에 입사한 전자가 오목부(602) 내에 감금되는 확률이며, 0 내지 1의 범위의 값을 가진다. 화상표시장치의 동작중에 리어플레이트 및 페이스플레이트 간에 인가되는 전계 강도 E(V/m), 오목부(602)의 길이 A에 의해 다음과 같이 구할 수 있다.
(식5)
Figure 112008090174272-pct00005
또한, 방출되는 2차 전자의 평균 초기에너지는 5eV로 하고 있다. 여기서, α는 오목부(602)에 안정적으로 부대전을 형성하기 위해 0.7 이상의 값인 것이 바람직하다.이때, 요철구조(106)의 깊이 d는, 다음 식 이상인 것이 필요하다.
(식6)
Figure 112008090174272-pct00006
또한, 상기 식6은 오목부에서 부대전을 발생시키기 위한 필요 조건이다. 또, δA 및 δB는 각각, 오목부(602) 및 볼록부(603)에 있어서의 2차 전자방출계수이다.
또한, δA 는 이하와 같다.
(식7)
Figure 112008090174272-pct00007
2차 전자방출계수는 입사하는 전자의 에너지 및 충돌시의 각도에 의해 변화하기 때문에, 리어플레이트로부터 페이스플레이트에 걸쳐 여러 가지 값을 취할 수 있다. 요철구조에 대해서도, 2차 전자방출계수의 변화에 따라서 리어플레이트로부터 페이스플레이트로 향해서 각 위치에서 다른 요철비A/B를 취하는 것이 바람직하다.
여기서 본 발명의 특징 부분인 상기의 구성의 스페이서의 작용에 대해 설명한다.
화상표시장치를 구동하면, 페이스플레이트 표면에서 배면 산란된 전자가 스페이서 표면에 충돌한다. 충돌한 전자는 스페이서 표면에서 2차 전자를 발생시킴으로써, 충돌 개소에 대전 전하를 생성한다. 표면에 요철이 형성되어 있는 경우, 요철의 형상에 따라 도 7에 도시된 바와 같이 대전 상태가 형성된다. 즉, 페이스플레이트를 향한 면, 또는 리어플레이트와 페이스플레이트가 접속된 법선을 따른 면(볼록부의 정상면)이 정으로 대전하지만, 반면에 리어플레이트를 향한 면은 부로 대전한다. 환언하면, 요철구조의 오목부에 전자가 감금됨으로써, 오목부 내에 부대전이 형성된다
하나의 요철 구조 내에서 생기는 정대전 전하량과 부대전 전하량이 평형을 이루면, 각각의 대전 전하에 의한 영향은 서로 상쇄되어, 스페이서 근방의 전계에 주는 영향을 억제하므로, 스페이서의 근방을 비상하는 전자의 궤도에 주는 영향을 억제할 수 있다. 요철구조의 일주기 내에서 발생되는 정대전 전하량과 부대전 전하량이 평형을 이루기 위해서는, 볼록부에 발생되는 정대전량과 오목부에 발생되는 부대전량이 동일한 것이 필요하다.
일반적으로, 볼록부에 발생되는 정대전량 qconvex는 이하와 같이 계산할 수 있다.
(식8)
Figure 112008090174272-pct00008
또, 오목부에 발생되는 부대전량 qconcave는 이하와 같이 계산할 수 있다.
(식9)
Figure 112008090174272-pct00009
여기서 qconcave는 부의 값이 되는 것이 필요하기 때문에, δA는 이하와 같이 될 필요가 있다.
(식10)
Figure 112008090174272-pct00010
α는 오목부 내에 입사한 전자가 그 오목부 내에 감금되는 확률이며, δA 및 δB는 각각 오목부 및 볼록부에 입사한 전자에 의한 2차 전자방출계수이다. 또 NA 및 NB는 오목부 및 볼록부에 입사하는 전자의 수이다.
1개의 요철구조 내에서 정부의 대전량이 평형을 이루기 위해는, qconvex 와 qconcave 의 합계가 제로가 되면 된다. 즉, 이하의 식이 바로 성립하면 된다.
(식11)
Figure 112008090174272-pct00011
이 식을 변형하면, 이하의 관계식을 얻는다.
(식12)
Figure 112008090174272-pct00012
NA/NB는 오목부와 볼록부에 입사하는 전자수의 비이며, 이것은 오목부의 길이와 볼록부의 길이의 비인 A/B와 동일하다. 즉, 이하의 식
(식13)
Figure 112008090174272-pct00013
이 같이 만족되면, 그 요철구조 내에서 동일한 양의 정전하와 부전하가 발생되며, 따라서 부근의 전계에 대한 대전의 영향은 상쇄될 수 있다. 실제로는, 완전하게 정부 대전이 평형을 이룰 필요는 없고, 필요한 작용을 얻을 수 있는 범위에서 요철비 A/B를 결정하면 된다.
요철비 A/B가 상기 식의 값으로부터 벗어날 경우, 즉 1개의 요철구조 내에 부전하가 정전하에 비해 많이 존재하는 경우나, 반대로 정전하가 부전하에 비해 많이 존재하는 경우에는, 스페이서 부근의 전기장이 왜곡되어, 부근을 비상하는 전자의 궤도에 영향을 줄 수 있다. 부전하가 많이 존재하는 경우에는, 도 8A에 도시된 바와 같이, 스페이서 부근에 스페이서로부터 전자궤도를 거리를 두고 유지하는 전계가 형성된다. 반대로, 정전하가 많은 경우에는, 도 8B에 도시된 바와 같이 스페이서 부근에 스페이서를 향해서 전자궤도를 접근시키는 전계가 형성된다. 부전하와 정전하의 밸런스가 무너지는 만큼 근방의 전계의 혼란은 커지고, 어느 정도 이상으로 전계의 혼란이 커지면, 근방의 빔 궤도의 어긋남이, 화상의 혼란으로서 인식할 수 있는 정도로까지 심해진다.
관능평가 등에 의한 발명자등의 검토에 의하면, 일반적인 거리에서 화상을 보았을 경우, 정규의 위치로부터 2%이상 빔 위치가 어긋나면, 인간의 눈에 화상의 혼란으로서 인식되는 것을 알았다. 즉, 인간의 눈에 화상의 혼란으로서 인식되는 빔 어긋남량이 2%의 빔어긋남량과 동일한 한계치가 있다는 것이 밝혀졌다. 발명자 등은 부대전량과 정대전량의 차이에 대한 스페이서 부근의 전자궤도의 위치 오프셋의 양에 대해서 상세한 검토를 실시했다. 그 결과, 도 9의 그래프 (a), (b), 및 (c)에 도시된 바와 같이 부대전량과 정대전량의 차이가 50%를 초과하지 않는 범위에 있어서, 전자빔의 위치오프셋이 2% 이내가 되어, 소망한 효과를 얻을 수 있는 것을 찾아냈다.
또한, 정전하가 부전하에 비해 50%이상 커졌을 경우, 스페이서로 향하는 전기장 강도가 강해지므로, 스페이서 표면에서 2차 전자가 충돌을 반복하면서 증대하는, 이른바 2차 전자눈사태가 발생하는 위험성이 높아진다. 2차 전자 눈사태는 2차 전자방출계수에 의존해서 지수함수적으로 증가하므로, 스페이서 표면의 대전도 급격하게 진전한다. 이때문에, 리어플레이트 부근의 전계강도가 증가해서, 방전이 발생할 가능성이 급격하게 증가한다. 이것으로부터도 부대전량과 정대전량의 차이가 50%를 초과하지 않는 것이 바람직하다.
또, 근방의 빔 궤도까지의 거리가 짧은은 경우나, 2차 전자방출계수나 유전율 등에 의해 발생되는 대전량이 큰 경우 등은, 이하의 식에서 나타나는 것보다 바람직한 범위로 요철을 제어함으로써 그 영향을 작게 할 수 있다.
(식14)
Figure 112008090174272-pct00014
또, 일반적인 화상표시장치의 구동시의 인가 전계강도를 1mm 당 3kV정도이고, 오목부의 크기(개구 크기)가 5㎛ 정도인 경우에, 오목부의 깊이가 3㎛이상이면 충분히 적합한 효과를 얻을 수 있다. 이러한 조건하에 있어서의 바람직한 스페이서의 요철구조로서는, 요철구조의 깊이가 3㎛이상 20㎛이하, 오목부의 길이 A 및 볼록부의 길이 B가 r/10 이하이고, 요철비 A/B가 1 이상 30 이하이다. 여기서, r은 스페이서의 주표면과 가장 가까운 전자방출소자 간의 거리를 의미한다. 이 경우, 스페이서 표면의 대전을 효과적으로 억제할 수 있다.
또, 요철구조의 깊이 d가 이하의 식
(식15)
Figure 112008090174272-pct00015
의 값 이상이면, 요철 내에 감금될 확률 α이 요철구조의 단면 형상이나 표면의 재료에 의존하지 않지만 최대치에서 안정화하기 때문에, 보다 매우 적합한 작용을 얻을 수 있다.
2차 전자방출계수 δ는 일반적으로 입사 에너지 및 입사각도에 따라 변화한다. 2차 전자방출계수의 입사 에너지 의존 특성은, 도 11에 도시된 바와 같이, 일반적으로 피크를 가진 산 형상의 특성을 나타낸다. 많은 재료의 경우, 2차 전자방출계수 δ의 피크치는 1을 초과하고, δ = 1을 만족하는 입사 에너지를 2개 가지고 있다. 이 두 개의 크로스포인트 에너지 간의 입사 에너지에 있어서는 2차 전자방출계수가 정(正)이 되고, 충돌 개소에 정전하가 발생한다. 두 개의 크로스포인트 에너지 중 작은 쪽을 제1크로스포인트 에너지 E1, 큰 쪽을 제2크로스포인트 E2라고 칭한다.
2차 전자방출계수의 측정에는, 범용의 주사형 전자현미경(SEM)의 장치에 전자 전류 전류계를 갖춘 것을 사용한다. 1차 전자전류에 대해서는 패러데이 컵을 사용한다. 2차 전자 전류량은 검출기로서 컬렉터(MCP 등을 사용할 수 있음)를 구비한 것을 사용하여 고정한다. 또, 이것은 시료부를 통과하는 시료전류, 1차 전자전류, 및 2차 전자전류의 연속법칙의 관계를 사용해서 시료전류와 1차 전자전류로부터 구해도 된다.
2차 전자방출계수는, 일반적으로, 입사 에너지에 따라서 변화하기 때문에, 복수의 입사에너지 조건하에서 측정을 실시한다. 또한, 2차 전자방출계수는, 일반적으로, 입사에너지 이외에도 입사각도에 따라서 변화할 수도 있기 때문에, 동일한 입사에너지 조건하에서, 입사각도를 0° 및 0° 이외의 각도를 형성해서 측정을 실시한다. 이와 같이 얻어진 입사에너지의 의존성 및 입사각도 의존성에 대해서, 일본국 특개 2000-311632호 공보에 기재되어 있는 일반식(0) 및 (1)을 사용해서 최소 자승법에 의한 피팅(fitting)을 실시한다. 이에 의해, 각종의 재료에 대한 2차 전자방출계수 δ의 에너지 및 각도에 대한 의존성을 결정할 수 있다. 본 발명에 있어서는, 2차 전자방출계수를 입사 에너지가 500eV에서 3000eV의 범위에서 입사각도가 0°, 20°, 40°, 60° 및 80°일 때의 2차 전자방출계수를 각각 측정해서, 상기 피팅을 실시하고 있다. 오목부 및 볼록부의 2차 전자방출계수 δA 및 δB를 측정하기 위해서는, 측정시의 빔 스폿을 오목부의 길이 A 및 볼록부의 길이 B 이하로 하고, 오목부 및 볼록부에 조사하는 것이 필요하다. 또는, 후술하는 바와 같이, 계산에 의해 오목부 및 볼록부의 2차 전자방출계수를 구해도 된다. 측정시의 진공도는 10-7Torr(1.3 × 10-5Pa) 이하로 하고, 실온(20℃)에서 측정한다.
이와 같이 얻어진 2차 전자방출계수를 사용하여, 화상표시장치의 구동조건하에 있어서의 스페이서 표면의 2차 전자방출계수δ의 분포를 구할 수 있다. 예를 들면, 스페이서에 충돌하는 전자의 궤도를 몬테카를로 시뮬레이션을 행함으로써, 스페이서 표면에 있어서의 2차 전자방출계수의 분포를 수치적으로 계산할 수 있다. 이때 요철 구조를 가지는 스페이서 표면의 모델을 사용하여 계산함으로써, 오목부 및 볼록부에 있어서의 2차 전자방출계수를 구할 수 있다. 이와 같이 얻어진 2차 전자방출계수의 분포로부터, 실효적으로 대전을 제로로 하기 위한 요철비 A/B의 분포도 구할 수 있다.
발명자등의 수치 시뮬레이션에 따라, 일반적으로, 스페이서 표면에 있어서의 대전을 실효적으로 제로로 하기 위한 요철비 A/B의 분포는, 도 12에 도시된 바와 같이, 리어플레이트측으로부터 페이스플레이트측으로 향하여 커진다. 그리고, 극대치가 된 후, 다시 작아지는 분포가 되는 것을 알 수 있었다. 이것은, 도 11에 도시된 바와 같이, 2차 전자방출계수의 분포가 피크를 가지는 산 형상의 분포가 되는 것에 대응하고 있다. 따라서, 스페이서 표면의 요철 구조에 있어서의 요철비A/B는 리어플레이트측으로부터 페이스플레이트측을 향해 서서히 커지고, 극대치가 된 후에, 다시 작아지도록 배치되어 있는 것이 바람직하다.
여기서, 스페이서 표면의 요철 형상은 반드시 상기 분포를 취하지 않는 경우에도, 스페이서 표면의 일부에 본 발명에 따른 요철구조가 형성되어 있는 한, 본 발명의 효과를 발휘할 수 있다. 즉 상술한 바와 같이, 오목부와 볼록부의 길이의 비 A/B가 상술의 관계를 만족시키고 있는 장소에 있어서는, 대전의 영향이 실효적으로 상쇄된다. 일반적으로, 전자선을 사용한 화상표시장치에 있어서는, 전자원으로부터 방출된 직후의 전자는 운동 에너지가 작고, 경미한 전계 변화의 영향을 받기 쉽지만, 어노드 근방에 도달한 전자는 큰 운동 에너지를 가지기 때문에, 전계 변화의 영향을 받기 어렵다. 따라서, 리어플레이트 부근의 대전량을 실효적으로 제로로 형성함으로써, 전자궤도에 영향이 큰 리어플레이트 부근의 전계왜곡을 저감함으로써, 적합한 작용을 얻을 수 있다. 이때문에, 리어플레이트측의 일부 영역에 있어서, 요철비 A/B가 본 발명의 관계에 따르고, 페이스플레이트측을 향해서 서서히 커지는 요철구조가 형성되어 있는 것이 필요하다(구체적인 예에 대해서는, 후술되는 도 18 참조).
또, 상술한 바와 같이, A/B의 값은 부대전량과 정대전량의 차이가 50%을 초과하지 않는 범위에 있어서, 소망한 효과를 얻을 수 있다. 이것은 도 12에서 사선으로 해칭한 영역 내에서 요철비를 형성하면 소망한 효과를 얻을 수 있다고 하는 것을 의미한다.
본 발명에 있어서의 요철 구조의 단면 형상은 도 4A 내지 도 4D에 도시된 바와 같이 대략 사다리꼴 형상(4A), 삼각형 형상(4B), 주발형상(4C), 및 직사각형 형상(4D) 등 여러 가지 형상을 가질 수 있다. 1종류뿐만이 아니라, 복수의 종류의 단면형상을 가지는 요철을 혼재해서 사용해도 된다. 특히, 2차 전자방출계수가 큰 재료의 경우, 전자의 입사각도 분포를 고려해서 요철구조의 단면형상을 결정함으로써, 보다 적합한 작용을 얻을 수 있다.
또한, 상기와 같이 스페이서의 표면이 다양한 요철형상을 가지는 경우의 오목부 길이 A 및 볼록부 길이 B에 대해서 도 23을 참조하면서 설명한다. 즉, 스페이서의 표면의 여러 가지 요철형상을 가지는 경우에는, 각 오목부에 대해 기준면을 산출함으로써, 각 오목부 길이를 개별적으로 산출하고, 그 산출결과에 의거하여 각 볼록부의 길이를 개별적으로 산출한다. 도 23은 이러한 프로세스의 일례이다. 즉, 도 23에 도시된 바와 같이, 요철(1)의 깊이는 요철(2)의 깊이와 다르다. 그러나, 이러한 경우에도, 도 7을 참조하여 상기 설명한 바와 같이, 제1기판의 법선과 평행한 선이 관련된 오목부의 저부로부터 깊이 90%의 위치의 각 오목부에 연장되어 있고, 상기 연장된 선이 오목부 내벽과 교차하는 교점 간의 거리(길이)로 오목부의 길이 A를 규정한다. 이러한 계산을 각 오목부마다 행함으로서 각 오목부에 대한 길이 A를 산출한다. 또, 각 오목부에 있어서, 제2기판(페이스플레이트)에 대면하는 오목부의 면과 기준면 간의 교점을 관련된 오목부의 개시점으로 설정한다. 그리고, 인접한 오목부(오목부1 및 오목부2)의 개시점 간의 거리(길이)로부터 제2기판(리어플레이트)에 가까운 쪽의 오목부(오목부1)의 길이 A를 감산하여 얻어진 값이, 인접한 오목부 사이의 볼록부(볼록부1)의 길이 B이다. 또한, 제1기판측에 위치하는 오목부와 해당 오목부에 근접해 있고, 해당 오목부보다 제2기판측에 위치된 볼록부에 의해 1개의 요철구조를 형성하고, 인접한 오목부 간의 거리(인접한 오목부의 개시점 간의 거리)가 요철구조의 1주기가 된다.
또, 요철 구조는, 예를 들면 판 형상의 스페이서의 긴 방향에 평행한 오목부가 연속적으로 형성되어 있는 형상뿐만 아니라, 예를 들면, 도 14A, 도 14B, 및 도 14C에 도시된 바와 같이, 스페이서의 표면에 복수의 오목부가 불연속적으로 형성되어 있는 형상이어도 된다. 도 14A 내지 도 14C는 판 형상 스페이서의 주표면을 표면으로부터 본 개략도이며, (1401)은 오목부를 나타내고, (1402)는 볼록부(오목부가 아닌 부분)를 나타낸다. 도 14에 있어서, 오목부(1401)는 모두 직사각형 형상의 개구부를 가지고 있지만, 개구 형상은 직사각형 형상에 한정되는 것은 아니고, 예를 들면, 원 형상이나 불규칙한 형상이어도 된다. 요약하면, 요철구조가 형성되어 있는 위치에 있어서, 오목부와 볼록부(오목부가 아닌 부분)의 면적비가 상기 관계를 만족시키는 것이 필요하다.
또한, 불연속적으로 형성된 오목부 및 볼록부의 면적은 다음과 같이 정의한다. 즉, 도 24에 도시된 바와 같이, 우선 스페이서의 주표면에 한 변의 길이가 "a"인 정방형의 영역을 생각한다. 이 정방영역에 포함되는 오목부의 깊이(즉, 포함되는 오목부가 하나만 있는 경우의 해당 오목부의 최대 깊이, 및 복수의 오목부가 포함되는 경우의 각 오목부의 최대 깊이의 평균치)에 대해서, 오목부의 저부로부터 오목부 깊이의 90%의 깊이의 위치에서 나타내지는 표면(또는 평면)을 기준면으로서 설정하고, 이 기준면보다 깊은 부분을 오목부로서 설정하고, 이 기준면보다 얕은 부분을 볼록부로서 정의한다. 오목부 및 볼록부의 면적은 상기와 같이 정의된 오목부 및 볼록부의 각각의 면적이다. 오목부의 면적과 볼록부의 면적을 합하면 a2을 얻는다. 여기서 정방 영역의 사이즈는 다음과 같이 결정한다. 즉, 부근의 전자 궤도에 대한 스페이서 표면에 있어서의 대전의 영향을 작게 하기 위해서는, 스페이서 표면에 있어서의 정대전과 부대전의 간격을 작게 하는 것이 바람직하다. 발명자등은 이 정대전과 부대전의 간격이 최적인 범위를 다음과 같이 결정하였다. 우선, 수치 시뮬레이션에서 다양한 간격으로 정부 대전이 발생한 경우의 전자빔의 변위량을 구해서 모의적인 화상데이터를 생성하였다. 다음에 CCIR 권고 500-5로 추천되어 있는 주관 평가법에 의거해서 상기 생성된 모의 화상데이터에 의한 화상을 평가하였다. 그 결과, 도 25에 도시된 바와 같은 관계를 얻었다. 여기서, 도 25의 횡축은, 스페이서 표면과 전자방출소자 간의 거리를 r이라 하면, 정부 대전의 간격이 r의 몇분의 1인지를 나타내고 있다. 예를 들면, 10이면 정부 대전의 간격이 r/10인 것을 나타낸다. 또, 도 25의 종축은 상기 주관평가를 나타내고, 즉, 화질이 신경 쓰이는 사람의 비율(5단계 평가 중 평점 2 이하)을 나타낸다. 평가의 결과로서, 정부 대전의 간격은 적어도 r/3 이하이고, 보다 바람직하게는 r/10 이하인 것이 바람직하다. 따라서, 상기의 정방 영역의 사이즈는 한 변의 길이 a가 r/3 이하, 보다 바람직하게는 r/10 이하로 설정하는 것이 필요하다.
또, 상술한 바와 같이, 스페이서 표면에 형성된 요철구조에 있어서는, 그 내부에서 정부 양 부호의 전하가 생성되어 양자의 영향이 서로 상쇄되어, 부근의 전계에 주는 영향을 저감할 수 있다. 그러나, 스페이서의 근방에서는, 즉 정부 대전의 간격과 비교해서, 스페이서에 근접한 영역에 있어서는, 정부의 대전의 영향이 상쇄되지 않고, 전자궤도에 영향을 미치는 정도의 전계의 변화가 생기는 범위가 존재한다. 그 범위는 대략 정부 대전의 간격 정도이며, 정부 대전의 간격이 넓을수록(요철의 주기가 길 수록), 더 넓은 범위에 대전의 영향이 미친다. 따라서, 스페이서의 주표면과 해당 스페이서로부터 가장 가까운 위치에 있는 전자방출소자와의 거리를 r로 했을 때, 정부 대전의 간격, 즉 상기 요철구조의 길이 A ＋ B가 r이하인 것이 바람직하다.
이어서, 상술한 본 발명의 스페이서의 제조방법에 대해서 설명한다.
스페이서 표면에의 요철형상의 가공방법으로서는, 상술의 요철형상을 형성 가능한 수법 중에서 자유롭게 선택할 수 있다. 기계적 절삭법, 연마 등의 물리적인 방법이나, 포토리소그래피, 에칭법 등의 화학적인 방법의 외, 가열 등의 수단에 의해 형상변화가능한 재료를 사용해서 형성하는 방법 등 각종의 제조방법이 적용가능하다. 이들 중에서, 가열에 의해 형상변형가능한 재료인 유리 등의 모재에, 기계가공 또는 금형 등에 의해 요철형상을 형성해서, 연화점 부근 또는 그 이상의 가열하에서 연신함으로써, 스페이서를 형성하는 가열 연신법이 양산성이 뛰어난 점에서 특히 적합하다.
요철형상을 가지는 모재를 가열 연신법으로 가공하는 경우, 모재의 형상에 따라서는, 연신 후의 부재에 불필요한 휨 등이 발생할 수도 있다. 이것은 모재의 각 부분에 있어서, 평균적인 표면적이나 체적이 서로 다르기 때문에 장소마다 열용량의 차이가 발생하여 결과적으로 가열속도나 냉각속도에 차이가 발생하기 때문이다. 본 실시의 형태에 있어서는, 도 10A 및 도 10B에 도시된 바와 같이, 모재의 주단면내의 길이방향(도 10A의 높이방향) 또는 횡방향(도 10B의 깊이방향)의 중심축에 의해 2영역으로 분할되고, 이들의 체적 또는 표면적 또는 양자 모두가 대체로 동일하다. 이러한 모재 형상으로 함으로써, 가열 연신 공정에 있어서 그 주단면 내의 한 방향을 따른 온도분포가 모재, 또는 스페이서, 또는 그 중간상태에 있어서 대체로 대칭인 분포가 되므로, 불필요한 휨의 발생을 억제할 수 있다.
이어서, 본 발명의 스페이서를 사용한 전자선장치인 화상표시장치의 제조방법에 대해서 간략하게 설명한다. 본 발명을 적용한 화상표시장치의 제작에 있어서, 일본국 특개 2000-311633호 공보에 의해 개시된 것과 같은 구성, 및 제조방법을 사용했다.
도 5는 본 발명에 의거해서 제작된 스페이서를 사용한 화상표시장치의 일 실시형태에 있어서의 사시도이며, 내부 구조를 나타내기 위해서 패널의 일부를 절개해서 도시한다.
도면에서, 참조번호(101)은 리어플레이트를 나타내고, 참조번호(105)는 측벽을 나타내며, 참조번호(102)는 페이스플레이트를 나타내고, 이들에 의해 표시패널의 내부를 진공으로 유지하기 위한 기밀용기를 형성하고 있다.
참조번호(103)은 본 발명에 의거해서 제작된 스페이서를 나타내고, 리어플레이트(101)와 페이스플레이트(102) 간의 간극을 규정할 뿐만 아니라, 진공 배기된 기밀용기 내외의 기압차에 의한 기밀용기의 파손을 방지하는 목적으로, 이들의 필요한 수가 패널 내부에 배치되어 있다. 참조번호(107)는 스페이서를 소망한 위치에 고정하기 위해서 사용하는 블록을 나타낸다.
리어플레이트(101)에는 냉음극소자(112)가 N × M개 형성되어 있다. (N, M는 2 이상의 정의 정수이며, 목적으로 하는 표시 화소수에 따라 적절하게 설정된다. 예를 들어, 고품위 텔레비젼의 표시를 목적으로 한 표시장치에 있어서는, N = 3000, M = 1000이상의 수를 설정하는 것이 바람직하다.) 상기 N × M개의 냉음극소자는 M개의 행방향배선(113)과 N개의 열방향배선(114)에 의해 단순 매트릭스 배선되어 있다.
본 발명의 화상표시장치에 사용되는 전자원은, 냉음극소자를 단순 매트릭스배선한 전자원이면, 냉음극소자의 재료, 형상 또는 제법에 제한은 없다. 따라서, 예를 들면, 표면전도형 방출소자나 FE형 냉음극소자를 사용할 수 있다. 이들 중에서도 표면전도형 전자방출소자는 구조가 단순하고, 제조가 용이하므로, 대면적에 걸쳐 다수의 소자를 용이하게 형성할 수 있다는 점에서 바람직하다.
페이스플레이트(102)의 아래쪽 면에는 형광체막(118)이 형성되어 있다. 본 실시예는 칼라 표시장치이므로, 형광체막(118)의 부분에는 CRT의 분야에서 사용되는, 적, 청, 록의 3원색의 형광체가 개별적으로 도포되어 있다. 각 색의 형광체는 스트라이프 형상으로 분리되어 도포되어 있고, 형광체의 스트라이프의 사이에는, 흑색체가 형성되어 있다("R", "G", 및 "B"가 형광체인 도 21 참조).
또, 형광체막(118)의 리어플레이트측의 면에는, CRT의 분야에서는 공지의 메탈 백(119)이 형성되어 있다. 이 메탈 백(119)은 형광체(118)가 방출하는 광의 사용 효율의 향상이나, 이온 등의 충격으로부터 형광체(118)를 보호하기 위해, 또한 전자방출소자로부터 방출된 전자를 가속하기 위한 가속 전압을 인가하기 위한 전극으로서 사용된다.
또한, 전자원이나 페이스플레이트, 및 이들을 포함한 표시패널의 구성이나 제조법에 관한 자세한 것은, 상기의 일본국 특개 2000-311633호 공보에 기재되어 있는 바와 마찬가지이므로, 여기에서는 그 설명을 생략한다.
(제2실시형태)
다음에 본 발명의 제2실시형태에 대해서 설명한다.
도 2는 제2실시형태에 있어서의 화상표시장치의 단면도이다. 도면 중의 참조 부호는 도 1과 공통이다. 본 제2실시형태에 있어서는, 스페이서(103)의 표면에 고저항막(105)이 형성되어 있는 점이 제1실시형태와 다르다. 그 외의 부분에 대해서는 제1실시형태와 동일하므로, 여기서의 설명은 생략하고, 본 실시형태의 특징인 스페이서에 관해서 그 구성과 작용을 설명한다.
스페이서(103)의 표면에 형성한 고저항막(105)은 스페이서 연면의 전위를 규정할 뿐만 아니라 대전전하를 제거하기 위해서 형성된다. 고저항막은 상기의 작용을 실현하기 위해서 필요한 정도의 시트 저항값을 가져야 한다. 통상, 고저항막(105)의 시트 저항값으로서는, 1014 Ω/□ 이하인 것이 바람직하고, 한층 더 충분한 효과를 얻기 위해서는 1012Ω/□ 이하인 것이 바람직하다. 한편, 저항이 너무 낮은 경우, 스페이서에 있어서의 소비전력이 증가한다고 하는 문제가 생긴다. 따라서, 시트 저항은 107 Ω/□ 이상이 바람직하다.
이러한 고저항막(105)의 재료로서는, 예를 들면, 금속산화물을 사용할 수 있다. 또, 금속산화물 중에서도, 크롬, 니켈, 및 동의 산화물이 바람직한 재료이다. 그 이유는, 이들 산화물은 2차 전자방출효율이 비교적 작고, 따라서 전자방출소자(112)로부터 방출된 전자가 스페이서(103)와 충돌되는 경우에 있어서도, 발생되는 대전량이 작기 때문이다. 금속 산화물 이외에도 탄소는 2차 전자방출효율이 작아서 바람직한 재료이다. 특히, 비정질 카본은 고저항이기 때문에, 스페이서 저항을 소망한 값으로 제어하기 쉽다.
또한, 고저항막(105)의 다른 재료로서, 알루미늄과 천이금속합금의 질화물은 천이금속의 조성을 조정함으로써, 양전도체로부터 절연체까지 넓은 범위에서 저항값을 제어할 수 있으므로 적합한 재료이다. 천이금속원소로서는 Ti, Cr, Ta 등을 들 수 있다.
또, 게르마늄과 천이 금속과의 질화 화합물도, 마찬가지로 조성의 조정에 의해 양호한 대전완화 특성을 가지고 있으므로, 고저항막(105)의 재료로서 적합하게 사용할 수 있다. 천이금속원소로서는, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zr, Nb, Mo, Hf, Ta, W 등을 들 수 있다. 이들 천이금속은 단독으로, 또는 2종류 이상의 천이금속을 조합해서 사용하는 것이 가능하다.
이들 고저항막은 그 종류에 따라 스퍼터, 전자빔증착, 이온도금, 이온어시스트 증착법, CVD법, 플라스마 CVD 등의 박막형성 유닛에 의해 스페이서(103)의 표면에 형성할 수 있다.
또, 스페이서(103)는 리어플레이트(101) 상의 행방향배선(113) 및 페이스플레이트(102) 상의 가속전극인 메탈 백(119)에 접촉되어 있다. 상기 접촉부에 있어서, 고저항막(105)은 행방향배선(113) 및 메탈백(119)과 전기적으로 접속되어 있다. 또한, 본 실시예에서는 스페이서(103)는 행방향배선(113)과 접촉하고 있지만, 별도로 접촉용의 전극을 리어플레이트에 형성해서 그것에 접촉하게 하여도 된다.
또, 리어플레이트와 페이스플레이트의 접촉면에, 전기적 접속을 확실히 취하기 위한 저저항막을 형성해도 된다. 저저항막으로서, 고저항막에 비해 충분히 낮은 저항값을 가지는 재료를 선택해도 된다. Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등의 금속, 또는 그 합금, 및 Pd, Ag, Au, RuO2, Ag·PdO 등의 금속이나 금속 산화물과 유리 등으로 구성되는 인쇄 도체를 사용할 수 있다. 또는, SnO2 등의 반도체성 재료로구성되는 미립자를 Sb 등의 불순물로 도핑한 도전성 미립자를 무기 또는 유기 바인더에 분산시킨 도전성 미립자 분산막이나, In2O3-SnO2 등의 투명 도체 및 폴리 실리콘 등의 반도체 재료 등으로부터 적절하게 선택된다.
또한, 도 18은 스페이서의 형상으로서 A/B가 페이스플레이트를 향해서 서서히 커지는 경우를 나타낸다.
(제3실시형태)
다음에 본 발명의 제3실시형태에 대해 설명한다.
제3실시형태에서, 스페이서(103)가 경미한 도전성을 가지는 기재로 형성되는 점에서 제1실시형태와 다르다. 그 외의 부분은 제1실시형태와 동일하므로, 여기서의 설명은 생략하고, 본 실시형태의 특징인 스페이서에 관해서, 그 구성과 작용을 설명한다.
스페이서기재에의 도전성의 부여는, 스페이서 표면의 전위를 규정하면서, 발생된 대전전하를 효과적으로 제거하기 위해 행해진다. 기재에 도전성을 부여함으로써, 예를 들면, 표면에 고저항막을 형성하여 동일한 효과를 얻는 경우와 비교해서, 막의 형성을 위한 진공 프로세스 등이 불필요하게 되므로, 스페이서 및 화상표시장치의 제조코스트를 저하시킬 수 있다.
그러나, 스페이서기재의 저항이 낮아지면, 스페이서부의 소비전력의 증가에 부가하여 전류가 흐르는 것에 의한 발열 등에 의해, 스페이서의 특성이 손상될 수 도 있다.
이러한 점의 견지에서, 상기의 바람직한 작용을 얻기 위해 스페이서의 기재로서는, 체적 저항율이 105Ωcm 이상인 것이 바람직하다. 한층 더 바람직하게는, 체적저항율이 108Ωcm 이상인 것이 바람직하다.
도전성의 기재로서는, 유리 등의 절연성의 기재에 금속 산화물 등 도전성의 입자를 혼합시킨 재료를 적합하게 사용할 수 있다.
다음에, 상술한 도전성기재의 제작방법에 대해서 설명한다.
우선, 절연성의 기재와 도체 입자의 분말을 각각 준비한다. 분말제작 유닛은 특히 한정되지 않지만, 그라인더나 레이저식 또는 유도 가열식 입자제조기 등의 물리적 방법, 또는 에어로졸 분무법이나 열분해법 등의 화학적 방법을 적절하게 사용할 수 있다. 상기 얻어진 미분쇄분말은 소망한 입경이 되도록 체, 건식분급기, 습식분급기 등에 의해 분급을 행한다.
다음에, 여러 가지의 조성 농도비에 맞추어 보정을 행한 상기 절연성의 기재와 도체 입자의 분말을 혼합한다. 예를 들면, 유리와 금 입자의 분말을 혼합한다.혼합 수단은 특히 한정되지 않지만, 볼 밀 등으로 혼합을 행하면 된다. 도전성 입자의 변질을 방지하기 위해, 혼합은 질소 가스나 Ar가스 등의 비산화성 분위기중에서 행하는 것이 바람직하다. 혼합 후, 필요한 입경에 따라서, 체, 건식분급기, 습식분급기 등에 의해 분급한다.
다음에, 이 혼합 분말을, 질소 가스나 Ar가스 등의 불활성 가스분위기 중 또는 진공 중에서 프리베이킹한다. 또, 수소 등의 환원 분위기 중에서 프리베이킹해도 충분하다. 바람직하게는, 800 내지 1500℃ 로 가열하고, 프리베이킹해서 고형물을 얻는다.
다음에, 이와 같이 형성된 고형물을 분쇄한다. 분쇄 유닛은 특히 한정되지 않지만, 볼 밀 등으로 하면 된다. 분쇄는 질소 가스나 Ar가스 등의 비산화성 분위기 중에서 행한다. 분쇄 후, 필요한 입경에 따라서, 체, 건식분급기, 습식분급기 등에 의해 분급한다.
마지막으로, 분쇄에 의해 얻어진 혼합분말을 질소 가스나 Ar가스 등의 불활성 가스 분위기 중 또는 진공 중에서 가압 소성함으로써, 소결물체를 얻는다. 수소 등의 환원가스 분위기 중에서 가압 소성하여도 된다. 가압소성에는, 핫 프레스법을 사용하는 것이 적합하다. 소정의 판두께 및 형상이 되도록 성형해서, 바람직하게는 1 내지 2MPa의 압력하에 있어서 800 내지 1500℃로 가열한다고 하는 주 소성의 공정을 거쳐 도전성부재로 형성한다.
이와 같이, 얻어진 도전성부재를 소정의 형상으로 적절하게 절삭가공해서, 이들을 표면에 요철을 가지는 본 발명에 있어서의 화상표시장치의 스페이서로 형성한다.
얻어진 스페이서에 대해서는, 제2실시형태와 마찬가지로, 리어플레이트 및 페이스플레이트와의 접촉면에, 전기적 접속을 취하기 위한 저저항막을 형성해도 된다. 저저항막으로서, 기재에 비해 충분히 낮은 저항값을 가지는 재료를 선택하면 된다. Ni, Cr, Au, Mo, W, Pt, Ti, Al, Cu, Pd 등의 금속, 또는 그 합금, 및 Pd, Ag, Au, RuO2, Ag-PdO 등의 금속이나 금속 산화물과 유리 등으로 구성되는 인쇄 도체를 사용할 수 있다. 또는 SnO2 등의 반도체성 재료로 구성되는 미립자를 Sb 등의 불순물로 도핑하여 형성된 도전성 미립자를 무기 또는 유기 바인더에 분산시킨 도전성 미립자 분산막을 사용할 수 있다. 또는 In2O3-SnO2 등의 투명도체 및 폴리 실리콘등의 반도체 재료 등으로부터 선택된다.
(제4실시형태)
도 15는 본 발명에 의거해서 제조된 화상표시장치의 실시형태의 단면을 나타내는 개략도이다. 요철이 형성된 요철범위(104)는 리어플레이트와 페이스플레이트 사이에 노출된 스페이서(103)의 주표면에 형성되어 있다. 여기서 요철은 리어플레이트와 페이스플레이트와 대략 평행한 방향으로 형성된 오목홈 또는 볼록홈, 또는 그 들의 조합으로 형성된다. 본 실시형태에 있어서는, 리어플레이트측에 형성된 요철형상의 최대경사각이 페이스플레이트(102)측에 형성된 요철형상의 최대경사각보다 커지는 이러한 구성이 형성된다. 여기서, 최대경사각도란, 도 19에 도시된 바와 같이, 리어플레이트와 페이스플레이트를 연결하는 연직방향과 요철부가 이루는 최대 각도이다. 환언하면, 최대경사각도란, 스페이서 기판의 접선과 제1기판 또는 제2기판의 법선 사이에 이루는 각도의 최대값이며, 스페이서 기판의 접선은 스페이서의 제1기판을 향한 면의 접선을 말한다. 또, 요철구조(106) 중, 제1기판측의 영역이란, 스페이서의 높이의 절반의 위치보다 제1기판측의 영역을 의미한다. 즉, 스페이서의 요철 구조의, 제1기판측의 영역과 제2기판측의 영역 사이의 경계는 스페이서의 높이의 1/2의 부분에 상당한다. 또한, 스페이서의 높이의 1/2의 부분은 단순히 영역 간의 경계를 의미하며, 반드시 스페이서의 높이의 1/2의 위치에 최대경사각의 변화하는 부분이 위치할 필요는 없다. 또한, 최대경사각이 서서히 변화하는 구성에 있어서는, 스페이서의 높이의 1/2의 위치에서의 경계에 의거하여 제1기판측의 영역과 제2기판측의 영역의 각각에 대해서 최대 경사각의 평균을 산출해서, 각 영역의 평균치의 크기가 상기 관계를 만족시키면 된다. 스페이서의 연면의 전위를 규정할 뿐만 아니라 대전전하를 제거하기 위해서 스페이서(103)의 표면에 형성된 고저항막(105)을 형성하여도 된다. 여기서, 본 발명의 특징 부분인, 상기의 구성의 스페이서의 작용에 대해서 설명한다.
전자선장치를 구동하면, 페이스플레이트 표면에서 배면 산란된 전자가 스페이서 표면에 충돌한다. 충돌된 전자는, 스페이서 표면에서 2차 전자를 발생시킴으로써, 충돌 개소에 대전이 생긴다. 표면에 요철이 형성되고 있는 경우, 요철의 형상에 따라 도 7에 도시된 바와 같이 대전상태가 형성된다. 즉 페이스플레이트를 향한 면, 또는 리어플레이트와 페이스플레이트를 연결하는 법선에 따른 면(오목부의 저면 또는 볼록부의 정상면)이 정으로 대전하지만, 반면에, 리어플레이트를 향한 면은 부로 대전한다. 이것은, 리어플레이트를 향한 면에 전자가 충돌함으로써 발생된 2차 전자가 재충돌을 반복하는 과정에서 흡수되기 때문이며, 바꾸어 말하면 요철의 오목부에 전자가 감금되기 때문이다.
여기서 하나의 요철형상 내에서 발생되는 정대전량과 부대전량이 균형을 이루면, 그 영향은 서로 상쇄되고, 따라서 스페이서 근방의 전계 및 그곳을 비상하는 전자의 궤도에 주는 영향을 억제할 수 있다.
본 발명자등은 스페이서 표면의 대전 진행에 관한 상세한 수치 시뮬레이션 및 실험적인 수법에 의한 검토를 실시해서 스페이서 표면의 대전 전하의 분포에 관해서 다음의 것을 찾아냈다.
즉, 스페이서의 표면에 일정한 조건을 만족시키는 요철이 형성되고 있는 경우, 부대전은 스페이서 표면에 입사하는 전자의 분포와 거의 같은 분포를 가지고 발생된다. 반면에, 정대전은 스페이서 표면의 포텐셜이나 각 위치에서의 입사각도에 의해 설정되는 2차 전자방출계수의 변화와 거의 같은 분포를 가지고 발생된다.이것은, 페이스플레이트에 의해 반사된 전자의 충돌로 인해 정대전이 발생한 후, 발생된 2차 전자가 리어플레이트의 면과 충돌하고 요철에 감금됨으로써, 리어플레이트와 대향하는 면에 부대전이 생기기 때문이다.
그래서, 페이스플레이트와 대향하는 면에 발생되는 정대전의 양을 제어함으로써 요철 내부에서 정부 대전량을 적절한 밸런스로 유지해서, 대전 상태에서도 부근의 전계에 영향이 없는 스페이서를 실현할 수 있다.
1회 충돌당 대전량은 2차 전자방출계수로 결정된다. 2차 전자방출계수는, 도 11에 도시된 바와 같이, 입사하는 전자의 에너지와 입사각도에 의해 변화되어, 특히, 입사각도가 커지는 만큼 2차 전자방출계수는 커진다. 즉 발생되는 정대전이 증가한다. 다음에, 입사하는 전자에 대해서 그 입사각도가 작아지도록 표면을 형성하면, 발생되는 정대전량을 제어할 수 있다.
스페이서 표면에 입사하는 전자는 대략 포물선의 궤도에서 비상해서, 스페이서에 충돌한다. 그 궤도는 크게 나누어 도 20에 도시된 2 종류로 분류된다. 첫째는 도 20에 (a)로 나타낸 바와 같이 스페이서와 충돌 전에, 포물선의 변곡점을 통과하는 궤도이며, 이러한 궤도에서 충돌하는 전자는, 스페이서에 대해서 페이스플레이트를 향한 진행성분을 가지고 충돌한다. 한편, 도 20에 (b)로 나타낸 바와 같이, 스페이서와 충돌 전에 포물선의 변곡점을 통과하지 않고 충돌하는 전자도 존재하고, 이러한 전자는 스페이서에 대해서 리어플레이트를 향한 진행성분을 가지고 충돌한다. 이들 중, 페이스플레이트와 대향하는 면과 충돌하는 전자는, 도 20에 (b)로 도시된 바와 같은 궤도를 가지고 충돌하는 전자이다. 이러한 전자가 스페이서에 대해서 입사하는 각도는, 스페이서로부터 근방의 전자방출소자까지의 거리에도 의존하지만, 그 대부분이 리어플레이트 또는 페이스플레이트와 평행한 선에 대해서 대략 20°내지 90°의 범위에 있다. 또한, 리어플레이트측에 이들이 근접한 만큼 입사각도가 크고, 페이스플레이트측에 이들이 근접한 만큼 입사각도가 작아지도록 분포하고 있다.
따라서 스페이서 표면의 요철부의 최대경사각도는 상기 설명된 범위에서 설정되면 되고, 리어플레이트측에 근접하는 만큼 큰 경사각도를 가진 요철이 되도록 스페이서가 배치됨으로써, 상기의 작용을 실현할 수 있다. 또, 리어플레이트측으로부터 페이스플레이트측을 향하여 최대경사각이 서서히 변화하는 것으로 충분하게 된다. 이때 스페이서 표면에 입사하는 전자의 입사각도 분포를 고려하여 최대경사각도를 변화시키면, 보다 적합한 작용을 얻을 수 있어서, 바람직하다.
요철의 단면 형상은, 도 도 4A 내지 도 4D에 도시된 바와 같이, 대략 사다리꼴(4A), 삼각형(4B), 주발형상(4C), 및 직사각형(4D) 등의 여러가지 형상을 가질 수 있으므로, 1종류뿐만이 아니라 복수의 종류의 단면 형상을 가지는 요철을 혼재해 사용해도 된다. 또한, 사다리꼴이나 삼각형 등과 같이 1개의 오목부 또는 볼록부에서 경사면의 각도가 일정한 경우(즉, 측면이 평면인 경우), 최대경사각도와 경사 각도는 같아서, 최대경사각도는 경사각도를 의미한다.
(제5실시형태)
다음에 본 발명의 제5실시형태에 대해서 설명한다.
도 16은 제5실시형태의 화상형성장치의 단면 개략도이다. 도면 중의 부호는 도 1의 부호와 동일하다. 본 제5실시형태에 있어서는, 스페이서(103)의 구성이 제4실시형태와 다르고, 그 외의 부분은 제4실시형태와 동일하므로, 여기서의 설명은 생략하고, 본 실시형태의 특징인, 스페이서(103)의 구성과 작용을 설명한다.
본 실시형태에 있어서의 스페이서(103)에 대해서는, 요철이 그 주표면에 형성되고, 그 주기는 리어플레이트측과 비교해서 페이스플레이트측으로 길어진다. 또한, 주기가 서서히 변화하는 경우에는, 상술의 제4실시형태와 같이, 스페이서의 높이의 1/2 위치의 경계에 의거하여 제1기판측의 영역과 제2기판측의 영역의 각각에 대해서 주기의 평균을 산출하고, 상기 주기의 평균크기가 상기 관계를 만족시키면 된다. 상술한 바와 같이, 요철이 형성된 스페이서의 표면은 전자선장치의 구동에 수반해서 대전되고, 특히 요철의 내부에 있어서 정부의 대전 전하가 생성된다. 이때문에, 정부 대전량의 균형에 의해 상호영향이 상쇄되므로, 부근의 전계 및 그 곳을 비상하는 전자궤도에 주는 영향을 저감할 수 있다.
그러나, 스페이서의 부근에서는, 정부의 대전의 영향이 상쇄되지 않고 전자 궤도에 영향을 미치는 정도의 전계의 변화가 발생되는 범위가 존재한다. 그 범위는 대략 정부 대전의 간격, 즉 요철의 주기의 3배 이내이며, 보다 확실하게는 10배 이내이며, 정부 대전의 간격이 넓을수록(요철의 주기가 길수록), 더 넓은 범위에 대전의 영향이 미친다.
여기서, 리어플레이트 근방의 전자는 전자방출소자로부터 막 방출되어, 충분한 운동 에너지를 가지지 않고 있으므로, 전계의 경미한 변화에 의해서도 민감하게 영향을 받기 쉽다. 반면에, 페이스플레이트측의 전자는 운동 에너지가 높기 때문에, 전계의 혼란에 의한 영향을 받기 어려워진다. 따라서, 정부대전의 간격이 작은것이 바람직하고, 환언하면, 리어플레이트측에 접근한 만큼 요철의 주기가 작아진다. 상기 주기는 스페이서로부터 가장 가까운 전자방출소자까지의 거리의 1/3 이하, 보다 바람직하게는 1/10 이하이면, 리어플레이트 부근의 전자궤도에 대해서도, 대전의 영향을 충분히 억제할 수 있다.
(제6실시형태)
본 발명의 제6실시형태에서는, 도 17에 도시된 바와 같이, 스페이서(103)의 주표면(104)에 형성된 요철영역의 리어플레이트측에 형성된 요철의 깊이가 페이스플레이트(102)측에 형성된 요철의 깊이에 비해 깊다. 또한, 서서히 요철 깊이가 변경되는 경우에 있어서는, 상술한 제4실시형태와 같이, 스페이서의 높이의 1/2의 위치에서의 경계에 의거하여, 제1기판측의 영역과 제2기판측의 영역의 각각에 대해서 요철 깊이의 평균을 산출하고, 주기의 평균치의 크기가 상기 관계를 만족시키면 된다.
상술한 바와 같이, 스페이서 표면에 요철이 형성되어 있는 경우, 입사한 전자가 요철 내부에 감금됨으로써, 요철 내부에 정부의 대전이 발생하여 양자의 영향이 상쇄되므로, 부근의 전계에 주는 영향을 저감시킬 수 있다. 이 전자의 감금효과는 요철 깊이에 의존하므로, 요철 깊이가 깊은 만큼 전자감금효과를 크게얻을 수 있다.
리어플레이트 근방에는, 전자방출소자로부터 방출된 직후의, 낮은 운동 에너지를 가진 전자가 비상하고 있기 때문에, 요철 내부에서의 정부 대전의 밸런스가 전자궤도에 주는 영향이 크다.
도 11에 도시된 바와 같이, 스페이서 표면의 대전을 결정하는 2차 전자방출계수는 전자 충돌시의 에너지에 의존하고, 저에너지 측에 그 피크를 가진다. 따라서, 리어플레이트측에서 정대전이 발생하기 쉽다. 리어플레이트측에 정대전이 발생하면, 스페이서 부근의 전자는 스페이서를 향해 이들의 궤도가 편향되어 한층 더 스페이서의 부근을 비상하게 되므로, 스페이서 표면의 대전 등의 영향을 보다 받기 쉬워진다.
따라서, 리어플레이트 부근에서의 부대전을 보다 확실히 생성하기 위해서, 리어플레이트 부근의 요철 깊이를 깊게 하면, 리어플레이트 부근에서의 전자궤도에의 영향을 억제할 수 있다. 충돌한 전자를 감금하기 위해서는, 요철 깊이가 4 ㎛이상의 깊이인 것이 적합하다. 한편, 일정 이상의 깊이에 있어서, 대전의 양이 포화된다. 이것은 입사하는 전자의 수 이상에서는 부대전이 발생하지 않기 때문이다. 따라서, 요철 깊이는 20㎛ 이내가 적합하다. 또, 상술의 제5실시형태와 마찬가지로, 요철의 주기는 스페이서로부터 가장 근접한 전자방출소자까지의 거리의 1/3, 보다 바람직하게는 1/10이면, 리어플레이트 부근의 전자궤도에 대해서도 대전의 영향을 충분히 억제할 수 있다.
도 1은 본 발명의 제1실시형태를 설명하는 전자선장치의 단면도;
도 2는 본 발명의 제2실시형태를 설명하는 전자선장치의 단면도;
도 3은 본 발명의 제1실시예에 있어서의 스페이서 표면의 요철비의 분포를 설명하는 그래프;
도 4A, 도 4B, 도 4C, 및 도 4D는 본 발명의 실시형태로서 채용될 수 있는 요철형상의 예를 나타내는 개략도;
도 5는 본 발명의 실시형태인 전자선장치의 구조를 나타내는 일부를 절개한사시도;
도 6A 및 도 6B는 요철구조를 설명하는 설명도;
도 7은 요철 내부의 대전 상태를 나타내는 설명도;
도 8A 및 도 8B는 스페이서 표면의 대전의 밸런스가 무너졌을 경우의 스페이서 근방의 전계의 모습을 설명하는 설명도;
도 9는 본 발명의 실시형태로서 채용할 수 있는 요철형상의 예를 설명하는 개략도;
도 10A 및 도 10B는 가열 연신시에 불필요한 곡면상태가 발생되지 않는 모재 형상에 관한 설명도;
도 11은 일반적인 절연재의 2차 전자방출계수의 입사에너지 및 입사각도에 대한 의존성을 설명하는 모식도이다.
도 12는 일반적인 재질로 이루어진 스페이서 기재에 있어서의 리어플레이트로부터 페이스플레이트까지의 요철비의 적합한 분포의 범위에 관한 설명도;
도 13은 스페이서 기판의 제작에 사용되는 가열연신장치의 개략도;
도 14A, 도 14B, 및 도 14C는 스페이서의 표면에, 복수의 오목부가 불연속적으로 형성되고 있는 경우의 형상의 예를 나타내는 도면;
도 15는 본 발명의 제4실시형태를 나타내는 화상표시장치의 단면도;
도 16은 본 발명의 제5실시형태를 나타내는 화상표시장치의 단면도;
도 17은 본 발명의 제6실시형태를 나타내는 화상표시장치의 단면도;
도 18은 본 발명의 제1실시형태의 다른 예를 나타내는 단면도;
도 19는 요철의 최대경사각의 정의를 설명하는 설명도;
도 20은 스페이서에 충돌하는 전자궤도의 모습을 나타내는 개략도;
도 21은 페이스플레이트에 형성된 형광체막의 배열의 일례를 설명하는 개략도;
도 22는 본 발명의 실시예5에 있어서의 요철의 최대 경사각도를 나타내는 그래프;
도 23은 다른 요철구조를 설명하는 도면;
도 24는 스페이서 표면에 복수의 오목부가 불연속적으로 형성되고 있는 경우의 면적비를 설명하는 도면;
도 25는 대전의 간격과 화질의 열화의 관계를 나타내는 그래프.
이하, 구체적인 실시예를 들어 본 발명을 상세하게 설명한다.
(실시예1)
본 실시예는 도 1에 도시된 구성을 가진 화상표시장치의 일 례이다.
본 실시예에서 사용되는 스페이서를 다음과 같이 제작했다.
기재로서는 유리(아사히글라스사 제품 PD200)를 폭 49.23mm × 길이 300mm × 두께 6.15mm의 판형상으로 가공하고, 그 중 49.23mm × 300mm의 면에 기계가공에 의해 대략 직사각형의 단면을 가지는 홈을 형성했다. 홈의 폭 A는 다음과 같이 결정했다. 우선, 요철 구조를 갖지 않는 평탄한 표면을 가지고, PD200으로 형성되는 스페이서를 준비하고, 이것에 표시장치의 실제 구동시의 전압으로 가속한 전자를 조사해서, 기준이 되는 2차 전자방출계수의 분포를 얻는다.
이와 같이 얻어진, 평활한 표면을 가지는 스페이서 표면에서의 2차 전자방출계수δ의 분포를 도 3의 그래프(a)에 나타낸다. 여기서, 요철 스페이서의 볼록부의 2차 전자방출계수(δB)는 도 3의 그래프(a)의 2차 전자방출계수δ와 거의 같은 값이 된다. 다음에, 이 2차 전자방출계수(δ)의 이 분포를 사용하여 볼록부(길이 B의 부분)의 대전량이 (식8)로 부터의 계산으로 구해진다.
(식8)
Figure 112008090174272-pct00016
이 값에 의거하여 볼록부의 대전량과 동등의 대전량을 오목부(길이 A의 부분)에 발 생시키기 위해 필요한 오목부의 길이(A)를 산출하고, 도 3의 그래프(b)는 계산된 요철비A/B의 분포이다.
도 3의 그래프(b)에 있어서, 참조번호(3001)는 요철 구조에 있어서의 실효적인 대전량이 제로가 되는 요철비를 나타내고, 참조번호(3002)는 부대전이 정대전보다 50% 만큼 증가되는 요철비를 나타낸다. 또, 참조번호(3003)는 정대전이 부대전보다 50% 만큼 증가되는 요철비를 나타낸다.
여기서부터 도 3의 그래프(c)에 도시된 바와 같이 요철비의 분포를 결정했다. 그 때, 홈 사이의 절삭되지 않은 부분(볼록부)의 폭(B)이 0.15mm가 되고, 상술한 관계에 의거해서 오목부의 폭(A)을 결정했다. 상기 홈의 깊이는 모든 홈에 대해서 0.3mm로 형성했다. 한쪽의 단부(1)에서 거리 6.7 mm 내지 11.5mm, 폭 4.8mm의 영역에는, A/B = 13, 즉 A = 1.95mm가 되도록 요철 구조를 가공했다. 또, 다른 쪽의 단부(이것은 단부(2)로 함)로부터 거리 8.1mm의 영역은 A/B = 1, 즉 A = 0.15mm로 요철 구조를 가공했다. 이 이외의 중간의 영역은 도 3의 그래프(c)에 나타내는 프로파일에 따라서 서서히 A/B가 변화하도록 가공했다.
도 13에 도시된 바와 같은 장치를 사용하여, 다음의 조건에서 이 모재의 가열연신을 행함으로써 스페이서 기판을 제작했다.
도 13에서, 참조번호(204)는 메카니컬 척을 나타내고, 참조번호(205)는 인수 롤러를 나타내며, 참조번호(203)는 히터를 나타낸다.
모재(201)를 고정한 메카니컬 척을 2.5mm/min의 속도로 강하시킴으로써, 모재(201)를 히터(203)에 보내고, 히터(203)에 의해 790℃로 가열했다. 이 가열을 실 시하면서, 히터(203)의 하부에 배치된 인수롤러(205)에 의해 2700mm/min의 속도로 인수함으로써 연신을 실시하여 모재와 대략 유사한 단면 형상을 가지는 스페이서 기판을 얻었다. 이때, 스페이서 기판에 불필요한 휨 상태 등은 보이지 않았다.
상기 얻어진 스페이서 기판은 폭 1.6mm, 두께 0.2mm이며, 길이는 800mm가 되도록 커터(206)를 사용하여 절단했다. 상기 얻어진 스페이서의 1.6 × 800mm의 주표면에는, 단부(1)에서 0.22mm 이상 0.38mm 까지의 폭 0.16mm의 영역에 홈의 폭 55㎛, A/B = 13의 대략 직사각형의 단면을 가지는 요철 구조가 형성되었다. 또, 단부(2)에서 0.27mm의 영역에는 홈의 폭이 5㎛ 및 A/B = 1의 대략 직사각형의 단면을 가지는 요철 구조가 형성되었다. 또, 그 이외의 영역에도 서서히 이들의 홈의 폭이 변화하면서 직사각형 형상의 홈이 각각 형성되었다 (도 3의 그래프(c) 참조). 모든 요철구조에서의 홈의 깊이는 10㎛였다. 이와 같이 얻어진 스페이서의 요철구조의 오목부에 있어서의 전자의 감금확률 α은 도 3의 그래프(d)에 도시된 바와 같이 스페이서의 전체에 걸쳐서 0.8 이상이 된다. 또한, 도 3의 그래프 (e) 및 (f)는 각각 δA 및 δB의 실측치이다.
이어서, 상기 얻어진 스페이서를 세정한 후, 별도로 준비한 리어플레이트(101) 상에 고정했다. 스페이서(103)는 단부(1)가 리어플레이트(101)측에서 행방향배선(113) 상에 접촉하도록 배치하고, 긴 방향의 단부에 있어서 위치 고정용의 블록(도 1에는 도시하지 않음)에 의해 고정했다. 행방향배선의 간극은 600㎛이다.
스페이서(103)를 고정하기 위한 블록은 스페이서(103)와 마찬가지로 유리 (PD200)를 절삭하여 제작했다. 상기 블록은 4mm × 5mm × 두께 1mm의 직방체 형상을 가지고, 그 측면에는 스페이서(103)의 긴 방향 단부를 삽입할 수 있도록, 210-㎛-폭의 홈을 형성했다. 스페이서(103) 및 블록은, 패널 내에 설치할 때에, 스페이서(103)가 페이스플레이트(102)나 전자원기판(101)에 대해서 비스듬하게 경사지지 않도록 조정한 후에, 세라믹계의 접착제에 의해 서로 고정했다.
이 후, 별도 제작된 페이스플레이트(102) 및 측벽(115)과 함께, 외위기를 형성해서, 진공배기 및 전자원의 형성을 행하였다. 이 후에, 밀봉을 실시함으로써, 스페이서(103)는 외위기의 외부로부터 가해지는 대기압에 의해, 패널 내의 소정의 위치에 완전하게 고정되었다.
도 5에 도시된 바와 같이 이상의 표시패널을 사용한 화상표시장치에 있어서, 각 냉음극소자(표면전도형 방출소자)(112)에 용기외 단자(Dx1) 내지 (Dxm) 및 (Dy1) 내지 (Dyn)로부터, 주사신호 및 변조신호를 신호발생유닛(도시하지 않음)에 의해 각각 인가했다. 이에 의해, 전자를 방출시켰다. 메탈 백(119)에 고압단자(Hv)를 통해서 고압을 인가함으로써, 방출된 전자빔을 가속하고, 형광체막(118)에 전자를 충돌시켜서 각 색형광을 여기 발광시킴으로써 화상을 표시했다. 또한, 고압 단자(Hv)에의 인가 전압 Va는 13kV로 설정하고, 각 배선(113), (114) 간의 인가전압(Vf)은 18V로 설정했다. 또, 소자를 구동하는 펄스폭은 0.5 내지 20㎲로 설정하고, 구동주파수는 60Hz로 설정했다. 또한, 리어플레이트와 페이스플레이트 사이의 간극은 스페이서의 폭과 같은 1.6mm이다.
화상표시장치를 구동한 상태에서, 스페이서(103)에 가장 근접하는 전자방출 소자(이하, 최근접소자라고 함)(112)로부터의 방출된 전자에 의한 발광 스폿의 위치를, 각 구동 펄스폭마다 상세하게 관측하면, 구동 펄스폭에 의한 발광 스폿의 위치의 변화는 4㎛였다. 이것은 행방향배선의 간극에 대해서 0.16%이며, 빔 스폿의 위치 오프셋은 인식하지 못하지만 매우 양호한 화상을 표시할 수 있었다.
(비교예1-1)
비교예1-1로서, 모든 요철구조에 있어서 A/B가 1인 스페이서를 실시예1과 동일한 방법으로 제작했다. 이때 홈의 폭은 15㎛였다.
제작된 스페이서를 사용해 실시예1과 동일한 방법으로 화상표시장치를 제작하고, 실시예1과 마찬가지로 구동펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서에 가까워지는 방향으로 대략 30㎛ 만큼 변위하는 모습이 관측되었다. 이것은 행방향배선 간극의 5%에 상당한다. 스페이서에 접근하는 방향으로 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측으로 접근하는것을 알 수 있다. 구동을 더 계속하면, 스페이서연면에서 방전이 발생했다. 따라서, 비교예1-1의 스페이서는 화상표시장치의 스페이서로서 적합하게 사용할 수 없다.
(비교예1-2)
비교예1-2로서, 모든 요철구조에 있어서 A/B가 13이 되는 스페이서를 실시예1과 동일한 방법으로 제작했다. 본 비교예1-2에 있어서, 모든 요철구조의 홈의 폭의 길이는 65㎛였다.
제작된 스페이서를 사용하여 실시예1과 같은 방법으로 화상표시장치를 제작해서, 실시예1과 마찬가지로 구동펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서로부터 분리되는 방향으로 대략 20㎛ 만큼 변위하는 모습이 관측되었다. 스페이서로부터 분리되는 방향으로 스폿이 변위되고 있으므로, 스페이서 표면의 대전이 부대전 측으로 접근하는 것으로 판명된다. 본 비교예에 있어서의 스폿의 변위량은 행방향배선 간극의 3%에 상당하는 양이며, 발광 스폿의 변위량이 인식될수 있으므로, 이것을 화상표시장치로서는 적합하게 사용할 수 없다.
(비교예1-3)
비교예1-3으로서, 모든 요철구조에 있어서 실시예1과 동일한 요철비 A/B의 분포를 가지면서, 모든 요철구조의 깊이가 4-㎛인 스페이서를 실시예1과 같은 방법으로 제작했다.
제작된 스페이서를 사용하여 실시예1과 같은 방법으로 화상표시장치를 제작해서, 실시예1과 마찬가지로 구동펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가, 스페이서에 접근하는 방향으로 대략 25㎛ 만큼 변위하는 모습이 관측되었다. 스페이서에 접근하는 방향으로 스폿이 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측에 접근하는 것이 판명된다.이것은 오목부에 감금되는 전자의 비율이 감소한 것과 대응한다. 본 비교예에 있어 서의 스폿의 변위량은 행방향배선 간극의 4%에 상당하는 양이며, 발광 스폿의 변위량이 인식될 수 있으므로, 이것을 화상표시장치로서는 적합하게 사용할 수 없다.
(실시예2)
본 실시예에서는, 절연성의 기재의 표면에 고저항막(자세한 것은 후술함)을 형성한 스페이서를 제작하고, 그것을 사용해서 화상표시장치를 제작했다.
본 실시예에서 사용한 스페이서는 다음과 같이 제작했다.
우선, 기재로서는 유리(아사히글라스사 제품 PD200)를 폭 49.23mm × 길이300mm × 두께 6.15mm의 판형상으로 가공하고, 그 중 49.23mm × 300mm의 면에 절삭에 의해 대략 사다리꼴 형상의 단면형상을 가지는 홈을 가공했다. 홈의 폭 A는, 별도로 측정된 고저항막의 2차 전자방출계수를 사용해서 계산한 스페이서 표면에서의 2차 전자방출계수의 분포에 의거하여 다음과 같이 결정했다.
도 9의 그래프(a)는 측정한 2차 전자방출계수를 사용해서 구한 스페이서 표면에서의 2차 전자방출계수(δ)의 분포를 나타낸다. 도 9의 그래프(b)는 이 2차 전자방출계수(δ)의 분포로부터 계산한 요철비A/B의 분포를 나타낸다. 도 9의 그래프(b)에 있어서, 참조번호(3001)은 요철 구조에 있어서의 실효적인 대전량이 제로가 되는 요철비A/B를 나타내며, 참조번호(3002)는 부대전이 정대전보다 50%많아지는 요철비A/B를 나타낸다. 또, 참조번호(3003)는 정대전이 부대전보다 50% 많아지는 요철비A/B를 나타낸다.
여기로부터 도 9의 그래프(c)에서 나타내는 요철비A/B의 분포를 결정했다.이때 홈들 사이의 절삭되어 있지 않는 부분(볼록부)의 길이 B를 0.15 mm로 형성하고, 상술한 관계에 의거해서 홈의 폭 A를 결정했다. 홈의 깊이는 모든 홈에 대해서 0.3mm로 형성했다. 스페이서의 한쪽의 단부(1)에서의 거리가 14.4mm 내지 21.6mm이고 폭이 7.2mm인 영역에서는, A/B = 11, 즉 A = 1.65mm가 되도록 요철구조를 형성하였다. 또, 다른 쪽의 단부(단부(2)로 형성함)로부터 거리 6.7mm의 영역에서는, A/B = 1, 즉 0.15mm가 되도록 홈의 폭(A)을 가공하였다. 이외의 중간의 영역에서는, 도 9의 그래프(c)에 나타내는 프로파일에 따라서 서서히 A/B가 변화하도록 가공했다.
이 모재를, 도 13에 도시된 바와 같은 장치를 사용하여 이하의 조건으로 가열 연신함으로써 스페이서 기판을 제작했다.
도 13에 있어서, 참조번호(204)는 메카니컬 척을 나타내고, 참조번호(205)는 인수롤러를 나타내며, 참조번호(203)는 히터를 나타낸다.
모재(201)를 고정한 메카니컬 척을 2.5mm/min의 속도로 강하시킴으로써, 모재(201)를 히터(203)로 보내고, 히터(203)에 의해 790℃로 가열했다. 히터에 의해이 가열을 실시하면서, 히터(203)의 하부에 배치된 인수롤러(205)에 의해 2700 mm/min의 속도로 인수하면서 연신을 행함으로써, 모재와 대략 유사한 단면형상을 가지는 스페이서 기판을 얻었다. 이때 스페이서 기판에 불필요한 휨 등은 보이지 않았다.
상기 얻어진 스페이서 기판은 폭 1.6mm, 두께 0.2mm이며, 길이는 800mm가 되도록 커터(206)를 사용해서 절단했다.
상기 얻어진 스페이서의 1.6 × 800mm의 주표면에는, 단부(1)에서 0.48mm이 상 0.72mm 이하의 폭 0.24mm을 가진 영역에는, 홈의 폭 55㎛, A/B = 11의 대략 사다리꼴 형상의 단면을 가지는 요철 구조가 형성되었다. 단부(2)에서 0.22mm의 영역에는, 홈의 폭 5㎛, A/B = 1의 대략 사다리꼴 형상의 단면을 가지는 요철 구조가 형성되었다. 그 이외의 영역에도 서서히 이들의 홈의 폭이 변화하면서 사다리꼴 형상의 홈이 각각 형성되었다. 모든 요철구조에서의 홈의 깊이는 15㎛였다. 형상에 대해서는, 도 10A 및 도 10B를 참조한다.
다음에, 이와 같이 제작한 스페이서 기판을 세정하고, 청정화한 스페이서 기판 위에, 고저항막으로서 W와 Ge의 질화막을 진공막형성법에 의해 형성했다.
본 실시예에서 사용된 W와 Ge의 질화막은 스퍼터링 장치를 사용해서 아르곤과 질소의 혼합 분위기 중에서, W와 Ge의 타겟을 동시에 스퍼터링함으로써 막을 형성했다. 막형성시에는 스퍼터링의 조건을 변경함으로써, 고저항막의 저항값을 제어했다. 또한, 고저항막의 저항값은 W와 Ge의 타겟에의 투입전력 및 스퍼터링시간의 조정에 의해, W의 첨가량을 조정함으로써 얻어졌다. 상기 얻어진 고저항막은 두께가 대략 200nm이며, 시트 저항값은 3 × 1011Ω / □이었다.
이어서, 상기 얻어진 스페이서를 별도로 준비한 리어플레이트(101) 상에 고정했다. 여기서 고저항막(105)이 형성된 스페이서(103)는, 단부(1)측이 리어플레이트(101) 측에 위치하도록 배치하고, 리어플레이트(101)측에서 행방향배선(113) 상에 배치해서, 긴 방향의 단부에 있어서의 위치고정용의 블록(도 1에는 도시하지 않음)에 의해 고정했다.
스페이서(103)를 고정하기 위한 블록은, 스페이서(103)와 마찬가지로, 유리(PD200)를 절삭가공하여 제작했다. 블록은 폭 4mm × 5mm × 두께 1mm의 직방체형상을 하고 있고, 그 측면에는 스페이서(103)의 긴 방향 단부를 삽입할 수 있도록, 210-㎛-폭의 홈을 형성했다. 스페이서(103) 및 블록은, 패널 내에 설치할 때에, 스페이서(103)가 페이스플레이트(102)나 전자원기판(101)에 대해서, 비스듬하게 경사지지 않도록 조정한 후, 세라믹계의 접착제에 의해 서로 고정했다.
이 후, 별도로 제작한 페이스플레이트(102) 및 측벽(115)과 함께, 외위기를 형성해서, 배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서(103)는 외위기의 외부로부터 가해지는 대기압에 의해 패널 내의 소정의 위치에 완전하게 고정되었다.
상기의 도 5에 도시된 바와 같이 표시패널을 사용한 화상표시장치에 있어서, 각 냉음극소자(표면전도형 방출소자)(112)에는, 용기외 단자(Dx1) 내지 (Dxm), 및 (Dy1) 내지 (Dyn)를 통해서 주사신호 및 변조신호를 도시하지 않은 신호발생유닛에 의해 각각 인가했다. 이에 의해, 전자를 방출시켰다. 메탈 백(119)에는 고압단자(Hv)를 통해서 고압을 인가함으로써 방출된 전자빔을 가속해서, 형광체막(118)에 전자를 충돌시켜, 각 색형광을 여기 발광시킴으로써 화상을 표시했다. 또한, 고압단자(Hv)에의 인가전압(Va)은 13kV로 설정하고, 각 배선(113) 및 (114) 간의 인가전압(Vf)은 18V로 설정했다. 또, 소자를 구동하는 펄스폭은 0.5 내지 20㎲로 설정하고, 구동 주파수는 60Hz였다.
화상표시장치를 구동한 상태에서, 스페이서(103)의 최근접에 있는 전자방출 소자(112)로부터 방출된 전자에 의한 발광 스폿의 위치를 구동 펄스폭마다 상세하게 관측한 결과, 구동 펄스폭에 의한 발광스폿의 위치의 변화는 2㎛였다. 이것은 행방향배선의 간극에 대해서 0.1%이하이며, 빔 스폿의 위치오프셋은 인식하지 못하지만, 양호한 화상을 표시할 수 있다는 것이 확인되었다.
(비교예2-1)
비교예2-1으로서, 모든 요철구조에 있어서 A/B가 1인 스페이서를 실시예2와 마찬가지의 방법으로 제작했다. 이때 홈의 폭은 모든 홈에 대해서 15㎛로 형성했다.
상기 제작된 스페이서를 사용해서 실시예2와 마찬가지의 방법으로 화상표시장치를 제작하고, 실시예2와 마찬가지로 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서에 접근하는 방향으로 약 20㎛ 만큼 변위하는 모습이 관측되었다. 이것은 행방향배선 간극의 3%에 상당한다. 스페이서에 접근하는 방향으로 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측으로 접근하고 있는 것을 알 수 있다. 더 구동을 계속하면, 스페이서 연면에서 방전이 발생했다. 따라서, 비교예2-1의 스페이서는 화상표시장치의 스페이서로서 적합하게 사용할 수 없는 것이 확인되었다.
(비교예2-2)
비교예2-2로서, 모든 요철구조에 있어서, A/B가 11이 되는 스페이서를 실시예2과 마찬가지의 방법으로 제작했다. 본 비교예2-2에 있어서, 모든 요철구조의 홈 의 폭은 55㎛이다.
상기 제작된 스페이서를 사용해서 실시예2와 마찬가지 방법으로 화상표시장치를 제작하고, 실시예2와 마찬가지로 구동 펄스폭마다의, 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서로부터 멀어지는 방향으로 약 20㎛ 만큼 변위하는 모습이 관측되었다. 스페이서로부터 멀어지는 방향으로 스폿이 변위하고 있으므로, 스페이서 표면의 대전이 부대전 측으로 접근하는 것을 알 수 있다. 본 비교예에 있어서의 스폿의 변위량은 행방향배선 간극의 3%에 상당하는 양이며, 발광 스폿의 변위량이 인식되므로, 화상표시장치로서는 적합하게 사용하지 못하는 것이 확인되었다.
(비교예2-3)
비교예2-3으로서, 모든 요철구조에 있어서, 실시예2와 마찬가지로 요철비 A/B의 분포를 가질 뿐만 아니라, 모든 요철구조의 깊이가 6-㎛인 스페이서를 실시예2과 마찬가지의 방법으로 제작했다.
상기 제작된 스페이서를 사용해서 실시예1와 마찬가지의 방법으로 화상표시장치를 제작하고, 실시예2와 마찬가지로, 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서에 접근하는 방향으로 약 15㎛ 만큼 변위하는 모습이 관측되었다. 스페이서에 접근하는 방향으로 스폿이 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측으로 접근하는 것 을 알 수 있다. 이것은 오목부에 갇히는 전자의 비율이 감소한 것과 대응한다. 본 비교예에 있어서의 스폿의 변위량은 행방향배선 간극의 2.5%에 상당하는 양이며, 발광 스폿의 변위량이 인식되므로, 이것은 화상표시장치로서는 적합하게 사용할 수 없는 것이 확인되었다.
(실시예3)
본 실시예에 있어서는, 도전성의 기재의 표면에 기계가공에 의해 요철구조를 형성한 스페이서를 제작하고, 그것을 사용해서 화상표시장치를 제작했다.
본 실시예에 사용한 스페이서를 다음과 같이 제작했다.
도체 입자의 분말로서 0.5nm 내지 50㎛의 범위에 있는 소정의 입자크기를 가지는 금입자, 및 절연성의 기재로서 금입자의 입자크기에 따라 50㎛ 이하의 소정의 입자크기를 가지는 유리분말을 준비했다. 금입자의 기재 전체에 차지하는 체적율이 50vol% 이하가 되도록 혼합 조정하고, 800 내지 1500℃에서 소성하여 도전성부재를 제작했다.
이 도전성부재를 진공 중에 설치하고 소정의 전계(0.01 내지 1000V/mm)를 인가해서 체적저항을 측정했다. 저항 측정시에 200℃에서 가열-냉각을 행함으로써 저항온도 특성도 함께 측정했다.
TEM(투과형 전자현미경) 및 SEM(주사형 전자현미경)를 사용해서 도전성부재중에 분산된 금입자의 평균입경을 구했다. 그 결과, 금의 입자의 크기가 0.5nm 내지 50㎛의 범위이며, 금입자의 기재 전체에 차지하는 체적율이 50vol% 이하이며, 체적저항율 p = 1 × 105Ωm 이상인 도전성부재를 얻었다.
이 도전성부재를 폭 1.6mm, 두께 0.2mm이며, 길이는 100mm의 얇은 판형상으로 절단하여 가공했다.
그 다음에, 1.6mm × 100mm의 면에 기계가공에 의해 대략 직사각형 형상의 단면형상을 가지는 홈을 가공했다. 홈의 폭은 별도로 측정해 둔 도전성 기재의 2차 전자방출계수를 사용해서 계산한 스페이서 표면에서의 2차 전자방출계수의 분포에 의거해서 결정했다. 이때 홈들 사이의 절삭되지 않는 부분(볼록부)의 폭(B)을 10㎛로 형성하고, 상술한 관계에 의거해서 상기 홈의 폭(A)을 결정했다. 상기 홈의 깊이는 모든 홈에 대해서 10㎛로 형성했다. 홈의 폭으로서, 스페이서의 한쪽의 단부(이것을 단부(1)로 함)로부터 거리 0.4mm 내지 0.8mm이고, 폭 0.4mm인 영역에는, A/B = 8, 즉 A = 80㎛가 되도록 형성했다. 또, 다른쪽 단부(이것을 단부(2)로 함)로부터 거리 0.1mm의 영역은, A/B = 1, 즉 홈의 폭(A)이 10㎛가 되도록 가공했다. 이외의 중간의 영역은 서서히 A/B가 변화하도록 가공했다.
이어서, 별도로 제작된 리어플레이트에 대해, 스페이서 기판의 요철깊이가 깊은 쪽으로 리어플레이트 상의 행방향배선과 접촉하도록 배치해서 고정했다. 이때, 도전성의 유리 프릿을 사용하여, 행방향배선과 전기적으로 접속했다.
또한, 별도로 제작해 둔 페이스플레이트(102) 및 측벽(115)과 함께 외위기를 형성하고, 진공 배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해, 패널 내의 소정의 위치에 완전하게 고정되어, 화상표시장치가 제작되었다.
상기와 같이 완성한 화상표시장치에 있어서, 각 냉음극소자(표면전도형 방출소자)(112)에는, 용기외 단자(Dx1) 내지 (Dxm), 및 (Dy1) 내지 (Dyn)를 통해서 주사신호 및 변조신호를 도시하지 않은 신호발생유닛에 의해 각각 인가함으로써 전자를 방출시켰다. 메탈 백(119)에는, 고압 단자(Hv)를 통해서 고압을 인가함으로써, 방출된 전자빔을 가속해서, 형광체막(118)에 전자를 충돌시켜, 각 색형광을 여기발광시킴으로써 화상을 표시했다. 또한, 고압단자(Hv)에의 인가전압(Va)은 13kV로 설정하고, 각 배선(113) 및 (114) 사이의 인가전압(Vf)은 18V로 설정했다. 또, 소자를 구동하는 펄스폭은 0.5 내지 20㎲로 설정하였고, 구동 주파수는 60Hz였다.
화상표시장치를 구동한 상태에서, 스페이서(103)의 최근접에 있는 전자방출소자(112)로부터 방출된 전자에 의한 발광 스폿의 위치를 구동 펄스폭마다 상세하게 관측한 결과, 구동 펄스폭에 의한 발광 스폿의 위치의 변화는 2㎛였다. 이것은 행방향배선의 간극에 대해서 0.1% 이하이며, 빔 스폿의 위치 오프셋은 인식되지 않지만, 양호한 화상을 표시할 수 있다는 것이 확인되었다.
(비교예3-1)
비교예3-1로서, 모든 요철구조에 있어서 A/B가 1인 스페이서를 실시예3과 마찬가지의 방법으로 제작했다. 이때 홈의 폭은 모든 홈에 대해서 10㎛로 형성했다.
상기 제작된 스페이서를 사용해서 실시예3과 마찬가지의 방법으로 화상표시장치를 제작하고, 실시예3과 마찬가지로 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서에 접근하는 방향으로 약 20㎛ 만큼 변위하는 모습이 관측되었다. 이것은 행방향배선 간극의 3%에 상당한다. 스폿이 스페이서에 접근하는 방향으로 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측으로 접근하고 있는 것을 알 수 있다. 비교예3-1의 스페이서는 화상표시장치의 스페이서로서 적합하게 사용할 수 없는 것을 확인할 수 있었다.
(비교예3-2)
비교예3-2로서, 모든 요철구조에 있어서 A/B가 8이 되는 스페이서를 실시예3과 마찬가지의 방법으로 제작했다. 본 비교예3-2에 있어서, 모든 요철구조의 홈의 폭은 55㎛이다.
상기 제작된 스페이서를 사용해서 실시예3과 마찬가지의 방법으로 화상표시장치를 제작하고, 실시예3과 마찬가지로 구동 펄스폭 마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서로부터 멀어지는 방향으로 약 18㎛ 만큼 변위하는 모습이 관측되었다. 스페이서로부터 멀어지는 방향으로 스폿이 변위하고 있으므로, 스페이서 표면의 대전이 부대전 측으로접근하고 있는 것을 알 수 있다. 본 비교예에 있어서의 스폿의 변위량은 행방향배선 간극의 3%에 상당하는 양이며, 발광 스폿의 변위량이 인식되기 때문에, 화상표시장치로서는 적합하게 사용하지 못하는 것이 확인되었다.
(비교예3-3)
비교예3-3으로서, 모든 요철구조에 있어서, 실시예3과 마찬가지로 요철비 A/B의 분포를 가질 뿐만 아니라, 모든 요철구조의 깊이가 4-㎛인 스페이서를 실시예3과 마찬가지의 방법으로 제작했다.
상기 제작된 스페이서를 사용해서 실시예3과 마찬가지의 방법으로 화상표시장치를 제작하고, 실시예3과 마찬가지로, 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 스페이서에 접근하는 방향으로 약 25㎛ 만큼 변위하는 모습이 관측되었다. 스페이서에 접근하는 방향으로 스폿이 변위하고 있으므로, 스페이서 표면의 대전이 정대전 측으로 접근하고 있는 것을 알 수 있다. 이것은 오목부에 감금된 전자의 비율이 감소한 것과 대응한다. 본 비교예에 있어서의 스폿의 변위량은 행방향배선 간극의 4%에 상당하는 양이며, 발광 스폿의 변위량이 화상의 혼란으로서 인식되기 때문에, 화상표시장치로서는 적합하게 사용하지 못하는 것이 확인되었다.
(실시예4 : 각도분포)
본 실시예는, 도 15에 도시된 구성을 가진 전자선장치의 예이다.
본 실시예에서 사용되는 스페이서를 다음과 같이 제작했다. 모재로서, 유리(아사히 유리사제 PD200)를 폭(도 5에 있어서의 Z방향에 해당) 49.23mm × 길이( 도 5에 있어서의 X방향에 해당) 300 mm × 두께(도 5에 있어서의 Y방향에 해당) 6.15mm의 판형상으로 가공했다. 그 중의 49.23mm × 300mm의 면에 기계가공에 의해 대략 사다리꼴 형상의 단면 형상을 가지는 홈의 52라인을 가공했다. 사다리꼴 형상의 홈의 경사각도는 한쪽의 단부측의 폭 15mm의 영역에 있어서 30°였고, 나머지의 영역에 있어서 70°였다. 도 13에 도시된 장치를 사용하여, 이 모재를 이하의 조건으로 가열 연신함으로써 스페이서 기재를 제작했다. 도 13에 있어서, 참조번호(204)는 메카니컬 척을 나타내고, 참조번호(205)는 인수롤러를 나타내며, 참조번호(203)은 히터를 나타낸다. 모재(201)를 고정한 메카니컬 척을 2.5mm/min의 속도로 강하시킴으로써, 모재(201)를 히터(203)로 보낸다. 이어서, 히터(203)에 의해 790℃로 가열하면서, 히터(203)의 하부에 배치된 인수롤러(205)로 2700mm/min의 속도로 모재를 인수하여 가열 연신을 행함으로써, 모재의 형상과 대략 유사한 형상의 단면형상을 가지는 스페이서기재를 얻었다. 이때 스페이서 기재에 불필요한 휨 등은 보이지 않았다. 상기 얻어진 스페이서기재는 폭 1.6mm, 두께 0.2mm이며, 길이는 800mm가 되도록 커터(206)를 사용하여 절단했다. 상기 얻어진 스페이서의 1.6 × 800mm의 주표면에는, 깊이 10㎛, 주기 30㎛의 대략 사다리꼴 형상의 요철이 형성되어 있고, 이들의 최대경사각도는 한쪽의 단부측의 480㎛의 영역에 있어서 25°, 나머지 영역에 있어서 65°였다.
다음에, 이와 같이 제작한 스페이서기재를 세정하고, 청정화한 스페이서기재 위에, 고저항막으로서 W와 Ge의 질화막을 진공막형상법에 의해 형성했다.
본 실시예에서 사용된 W와 Ge의 질화막은, 스퍼터링 장치를 사용해서 아르곤과 질소의 혼합 분위기 중에서, W와 Ge의 타겟을 동시에 스퍼터링함으로써 형성되였다. 막형성시에는 스퍼터링의 조건을 변경함으로써 고저항막의 저항값을 제어했다. 또한, 고저항막의 저항값은 W와 Ge의 타겟에의 투입전력 및 스퍼터링 시간의 제어에 의해, W의 첨가량을 조정함으로써 얻어졌다. 상기 얻어진 고저항막은 두께가 대략 200nm이며, 시트 저항값은 3 × 1011 Ω / □이었다.
이어서, 상기 얻어진 스페이서를 별도로 준비한 리어플레이트(101) 상에 고정했다. 도 15 및 도 5에 도시된 바와 같이, 고저항막(105)을 형성한 스페이서(103)는 요철의 최대 경사각도가 큰 영역이 리어플레이트(101) 측에 위치하도록 배치된 다음, 리어플레이트(101)측에서 행방향배선(113) 상에 배치했다. 이 스페이서(103)를 긴 방향의 단부에 있어서 위치고정용의 블록(도 15에는 도시하지 않음)에 의해 고정했다. 스페이서(103)를 고정하기 위한 블록은 스페이서(103)와 마찬가지로 유리(PD200)를 절삭 가공하여 제작했다. 블록은 폭 4mm × 5mm× 두께 1mm의 직방체형상을 가지고, 그 측면에는 스페이서(103)의 긴 방향단부를 삽입할 수 있도록, 210-㎛-폭의 홈을 형성했다. 스페이서(103) 및 블록은, 패널 내에 설치할 때에, 스페이서(103)가 페이스플레이트(102)나 전자원기판(101)에 대해서, 경사지지 않도록 조정을 실시한 후에, 세라믹계의 접착제에 의해 서로 고정했다.
이 후, 별도로 제작된 페이스플레이트(102) 및 측벽(115)과 함께, 외위기를 형성하고, 진공배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해, 패널 내의 소정의 위치에 완전하게 고정되었다.
이와 같이 완성된, 도 5에 도시된 바와 같은 표시패널을 사용한 화상표시장치에 있어서, 각 전자방출소자(112)에, 용기외 단자(Dx1) 내지 (Dxm) 및 (Dy1) 내 지 (Dyn)를 통해서 주사신호 및 변조신호를 도시하지 않은 신호발생유닛으로부터 각각 인가한다. 이에 의해, 전자를 방출시킨다. 한편, 메탈 백(119)에 고압단자 (Hv)를 통해서 고압을 인가함으로써 방출된 전자빔을 가속해서 형광체막(118)에 전자를 충돌시키고, 각 색형광을 여기발광시킴으로써 화상을 표시했다. 또한, 고압 단자(Hv)의 인가전압(Va)은 5kV 내지 13kV의 범위로 설정하고, 각 배선(113) 및 (114) 간의 인가전압(Vf)은 18V로 설정했다. 또, 소자를 구동하는 펄스폭은 0.5㎲ 이상 20㎲ 이하로 설정하였고, 구동 주파수는 60Hz이었다.
화상표시장치를 구동한 상태에서, 스페이서(103)의 최근접에 있는 전자방출소자(112)로부터 방출된 전자에 의한 발광 스폿의 위치를 구동 펄스폭마다 상세하게 관측한 결과, 구동 펄스폭에 의한 발광 스폿의 위치의 변화는 10㎛ 이하였다.
한편, 변형예로서 모든 요철 형상에 있어서 최대 경사각도가 동일한 스페이서를 마찬가지의 방법으로 제작하고, 실시예와 마찬가지로 구동 펄스폭 마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 약 28㎛ 만큼 변위하는 모습이 관측되므로, 구동중의 대전의 영향을 억제한다고 하는 본 발명의 유효성 및 우위성을 확인할 수 있었다.
(실시예5)
본 실시예에 있어서는, 리어플레이트측으로부터 페이스플레이트측을 향하여 서서히 측면의 최대 경사각도가 변화하는 요철범위를 가지는 스페이서를 배치한 화상표시장치를 제작했다. 상기 제작된 스페이서기재의 주표면에는 30°내지 80° 범 위에서 최대 경사각도가 서서히 변화하는 요철범위를 형성했다. 개개의 요철의 최대 경사각도는 스페이서 표면의 각 위치에서 입사하는 전자의 입사각도가 대략 0°(거의 수직으로 입사)가 되도록 결정되었고, 대체로 도 22에 도시된 것과 거의 동일한 분포를 가진다. 또한, 도면에서, 횡축의 홈 번호는 스페이서의 횡방향(폭에 해당)의 한쪽의 단부로부터 카운트한 홈의 번호이며, 1에서 52(본 실시예에서는 홈의 수는 52개)까지 플롯되어 있다. 요철의 단면 형상은 대략 사다리꼴 형상이다. 요철의 깊이는 10㎛이며, 주기는 30㎛였다. 스페이서는 실시예4와 마찬가지로 유리(PD200)의 모재에 절삭가공에 의해 요철을 형성한 후에, 가열연신 공정을 행함으로써 제작했다. 상기 얻어진 스페이서기재의 사이즈는 1.6mm × 800mm × 0.2mm였다. 또한, 본 실시예에 있어서도, 연신 후의 기재에 불필요한 휨 등이 발생하지 않고, 안정된 스페이서기재를 형성할 수 있었다.
상기 얻어진 스페이서기재는 세정 후, 고저항막의 막을 형성한 후에, 최대 경사각도가 80°인 측이 리어플레이트측이 되도록 배치하고, 리어플레이트 상에 고정했다. 또한 본 실시예에 있어서, 스페이서 이외의 구성은 실시예1과 마찬가지이다.
상기 제작된 화상표시장치를 사용하여, 실시예4와 마찬가지의 평가를 실시하면, 실시예4와 마찬가지로 최근접의 발광 스폿의 위치의 구동 펄스폭에 의한 변위는 5㎛ 이하이며, 실시예4의 경우와 비교하면, 대전에 의한 영향의 억제 효과가 향상했다.
(실시예6)
본 실시예에 있어서, 도 16에 도시된 바와 같이, 요철의 주기가 리어플레이트측과 비교해서 페이스플레이트측에서 길어지고 있는 스페이서를 사용한 화상표시장치를 제작했다.
실시예4와 마찬가지로 가열 연신법을 사용해서 제작한 스페이서기재의 크기는 1.6mm × 800mm × 0.2mm였다. 본 실시예에 있어서도, 연신 후의 기재에 불필요한 휨 등이 발생하지 않고, 안정된 스페이서기재를 형성할 수 있었다.
스페이서기재의 주표면에 형성된 요철의 단면 형상은 주발형상이며, 깊이는 10㎛이고, 최대 경사각도는 60°이며, 주기는 주표면의 횡방향(리어플레이트와 페이스플레이트의 대향 방향(폭))의 50%의 영역에서 30㎛이고, 나머지의 50%의 영역에서 50㎛였다.
상기 얻어진 스페이서는 세정 후, 고저항막의 막을 형성한 후에, 요철 주기가 30㎛인 측이 리어플레이트와 접촉하는 측이 되도록 배치하고, 얼라인먼트를 해서 별도로 준비된 리어플레이트 상에 고정했다. 본 실시예에 있어서 사용한 리어플레이트에는, 전자방출소자가 450㎛의 피치로 형성되어 있고, 스페이서의 최근접의 전자방출소자까지의 거리는 125㎛가 된다.
또, 별도로 제작된 페이스플레이트(102) 및 측벽(115)과 함께 외위기를 형성하고, 진공배기 및 전자원의 형성을 행하였다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해 패널 내의 소정의 위치에 완전하게 고정되어, 화상표시장치를 제작했다.
상기 제작된 화상표시장치를 사용하여 실시예4와 마찬가지의 평가를 실시하 면, 최근접의 발광 스폿의 위치의 구동 펄스폭에 의한 변위는 4㎛였다.
한편, 변형예로서 50㎛ 주기를 가진 모든 요철형상을 형성한 스페이서를 마찬가지의 방법으로 제작하고, 실시예와 마찬가지로 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 약 15㎛ 만큼 변위하는 모습이 관측되므로, 구동 중의 대전의 영향을 억제한다고 하는, 본 발명의 유효성 및 우위성을 확인할 수 있었다.
(실시예7)
본 실시예에 있어서는, 요철의 주기가 리어플레이트측으로부터 페이스플레이트측을 향하여 서서히 길어지고 있는 스페이서를 사용한 화상표시장치를 제작했다.
실시예6과 마찬가지로 가열 연신법을 사용하여, 표면에 단면이 주발형상의 요철을 가지는 스페이서기재를 제작했다. 얻어진 스페이서기재의 크기는 1.6mm × 800mm × 0.2mm였다.
형성된 요철의 깊이는 10㎛이고, 최대 경사각도는 60°내지 65°이고, 그 주기는 20㎛로부터 50㎛ 까지 일주기마다 0.7㎛ 씩 길어지도록 형성했다. 요철은 총계 44개 형성되었다. 또한, 본 실시예에 있어서도, 연신 후의 스페이서기재에 불필요한 휨 등이 발생하지 않고, 안정된 스페이서기재를 형성할 수 있었다.
상기 얻어진 스페이서를 세정한 후, 고저항막의 형성을 행한 이후에, 요철의 주기가 짧은 쪽이 리어플레이트와 접촉하는 쪽이 되도록 배치하고, 얼라인먼트를 행해서 별도로 준비된 리어플레이트 상에 고정했다. 본 실시예에 있어서도 리어플 레이트에는 전자방출소자가 450㎛의 피치로 형성되어 있고, 최근접의 전자방출소자까지의 거리는 125㎛였다.
여기서, 별도로 제작된 페이스플레이트(102) 및 측벽(115)과 함께, 외위기를 형성하고, 진공배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해 패널내의 소정의 위치에 완전하게 고정되어, 화상표시장치를 얻을 수 있었다. 상기 제작된 화상표시장치를 사용하여 실시예6과 마찬가지의 평가를 실시하면, 최근접의 발광 스폿의 위치의 구동 펄스폭에 의한 변위는 3㎛이며, 실시예4와 비교해서 대전 억제 효과가 향상하고 있는 것을 확인했다. 또한, 상술의 실시예4 또는 실시예5와 본 실시예 또는 실시예6을 조합한 구성도 가능하고, 본 실시예와 마찬가지의 효과를 얻을 수 있다.
(실시예8)
본 실시예에 있어서는, 도 17에 도시된 바와 같이, 요철의 깊이가 페이스플레이트측과 비교하여, 리어플레이트측이 더 깊어지는 스페이서를 사용한 화상표시장치를 제작했다.
본 실시예에 사용한 스페이서로서는, 알루미나를 절삭가공함으로써 그 표면에 요철을 형성했다. 상기 얻어진 스페이서기재의 크기는 1.8mm × 100mm × 두께 0.2mm이며, 표면에는 절삭에 의해 50㎛의 주기로 직사각형 형상의 요철을 형성했다. 요철 깊이는 한쪽의 단부로부터 1/3의 영역은 12㎛이고, 나머지의 영역에서는 5㎛이었다.
상기 가공한 스페이서에 대해서, 실시예1과 마찬가지의 고저항막을 형성했 다. 이때, 직사각형의 요철부에 있어서 저항분포가 발생하지 않도록 스페이서기재의 긴 방향의 축을 중심으로 기재를 회전시키면서 고저항막을 형성했다. 상기 얻어진 고저항막의 시트 저항값은 1 × 1012Ω / □였다.
이어서, 별도로 제작된 리어플레이트에 대해 스페이서기재의 요철 깊이가 깊은 쪽으로 리어플레이트와 접촉하도록 배치해서 고정했다.
또한, 별도로 제작된 페이스플레이트(102) 및 측벽(106)과 함께, 외위기를 형성하고, 진공배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해 패널 내의 소정의 위치에 완전하게 고정되어, 화상표시장치를 얻을 수 있었다.
상기 제작된 화상표시장치를 사용하여 실시예4와 마찬가지의 평가를 실시하면, 최근접의 발광 스폿의 위치의 구동 펄스폭에 의한 변위는 4㎛였다.
한편, 변형예로서 모든 요철에 있어서 깊이를 5㎛로 형성한 스페이서를 마찬가지의 방법으로 제작하고, 실시예와 마찬가지로 구동펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 약 20㎛ 만큼 변위하는 모습이 관측되므로, 구동중의 대전의 영향을 억제한다고 하는 본 발명의 유효성 및 우위성을 확인할 수 있었다. 또한, 본 실시예에 있어서, 홈의 깊이가 페이스플레이트로부터 리어플레이트를 향해서 점차로 깊어지는 구성을 채용해도 되고, 이 경우에도 본 실시예와 마찬가지의 효과를 얻을 수 있다.
(실시예9)
본 실시예에서 사용한 스페이서를 도 18에 나타낸다.
본 실시예에 있어서는, 알루미나기재를 절삭 가공함으로써, 스페이서의 폭의 방향으로 볼록부의 정상면의 면적이 서서히 변화하도록 요철형상을 형성했다. 상기 제작된 스페이서기재의 크기는 1.8mm × 100mm × 두께 0.2mm이며, 요철 깊이는 8㎛이고, 요철의 주기는 50㎛였다. 요철의 단면형상은 대략 사다리꼴 형상이며, 최대 경사 각도는 60°이고, 볼록부의 정상면의 폭은 20 내지 5㎛로 형성해서, 리어플레이트로부터 페이스플레이트까지의 방향으로 홈(오목부)의 길이는 20㎛로 일정하게 설정했다.
가공한 스페이서에는 실시예4와 마찬가지로 고저항막을 형성한 후에, 리어플레이트 상에 고정했다. 이때, 정상면의 폭(리어플레이트로부터의 페이스플레이트까지의 방향에 있어서의 볼록부의 길이)이 넓은 쪽(긴 쪽)이 리어플레이트측이 되도록 배치했다.
또한, 별도로 제작된 페이스플레이트(102) 및 측벽(106)과 함께, 외위기를 형성하고, 진공배기 및 전자원의 형성을 실시했다. 이 후 밀봉을 행함으로써, 스페이서는 외위기의 외부로부터 가해지는 대기압에 의해 패널 내의 소정의 위치에 완전하게 고정되어, 화상표시장치를 제작했다.
상기 제작된 화상표시장치를 사용하여 실시예4와 마찬가지의 평가를 실시하면, 최근접의 발광 스폿의 위치의 구동 펄스폭에 의한 변위는 4㎛였다.
한편, 변형예로서 20㎛로 일정하게 설정된 리어플레이트로부터 페이스플레이트까지의 방향에 있어서 정상면의 길이(리어플레이트로부터 페이스플레이트까지의 방향에 있어서의 볼록부의 길이)를 형성한 스페이서를 마찬가지의 방법으로 제작했다. 이것을 사용하여, 실시예와 마찬가지로 구동 펄스폭마다의 스페이서 최근접의 전자방출소자로부터 방출된 전자에 의한 발광 스폿의 위치를 상세하게 관찰했다. 그 결과, 구동 펄스폭이 넓어짐에 따라서, 발광 스폿의 위치가 약 18㎛ 만큼 변위하는 모습이 관측되고 있으므로, 구동중의 대전의 영향을 억제한다고 하는 본 발명의 유효성 및 우위성을 확인할 수 있었다.
본 발명을 전형적인 실시예를 참조하면서 설명하였지만, 본 발명은 상기 개시된 전형적인 실시예로 한정되지 않는 것으로 이해되어야 한다. 이하 특허 청구범위는 이러한 모든 변경과 등가의 구성 및 기능을 망라하도록 최광의로 해석되어야 한다.
본 출원은 전체로서 참조하여 본 명세서에 포함된, 2006년 5월 31에 출원된 일본국 특허출원 제 2006-151451호, 2006년 5월 31에 출원된 일본국 특허출원 제 2006-151452호, 및 2007년 5월 10에 출원된 일본국 특허출원 제 2007-125150호의 권리를 주장한다.

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 복수의 전자방출소자를 포함하는 전자원을 가지는 제1기판;
    상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에 배치되어 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서를 가지는 화상표시장치로서,
    상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 제1기판으로부터 상기 제2기판까지의 방향에 있어서의 상기 요철구조의 오목부의 길이를 A, 볼록부의 길이를 B라 할때, 요철비 A/B가 상기 제1기판측으로부터 상기 제2기판측을 향해 서서히 커지는 것을 특징으로 하는 화상표시장치.
  5. 제4항에 있어서,
    상기 요철비 A/B가 상기 제1기판측으로부터 상기 제2기판측을 향해서 서서히 커져, 최대치가 된 후에, 다시 작아지는 것을 특징으로 하는 화상표시장치.
  6. 제5항에 있어서,
    상기 스페이서의 주표면과 해당 주표면과 가장 가까운 상기 전자방출소자 사이의 거리를 r로 했을 때, 상기 요철구조의 깊이가 3㎛ 이상 20㎛ 이하이고, 상기 오목부의 길이 A 및 상기 볼록부의 길이 B가 r/10 이하이며, 상기 요철비 A/B가 1 이상 30 이하인 것을 특징으로 하는 화상표시장치.
  7. 복수의 전자방출소자를 포함하는 전자원을 가지는 제1기판;
    상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에 배치되고, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서;
    를 가지는 화상표시장치로서,
    상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 제1기판으로부터 상기 제2기판까지의 방향에 있어서의 상기 요철구조의 오목부의 길이를 A, 볼록부의 길이를 B, 요철비를 A/B, 상기 오목부의 2차 전자방출계수를 δA, 상기 볼록부의 2차 전자방출계수를 δB, 상기 오목부에 입사한 전자가 상기 오목부에 트랩되는 확률을 α, 상기 요철구조의 깊이를 d, 상기 화상표시장치의 동작 중의 상기 제1기판과 상기 제2기판 사이의 전계 강도를 E로 했을 때에, 이하의 관계식
    (식1)
    Figure 112011010641806-pct00047
    (식2)
    Figure 112011010641806-pct00048
    (식3)
    Figure 112011010641806-pct00049
    을 만족시키며,
    상기 스페이서의 주표면과 상기 스페이서로부터 가장 가까운 위치에 있는 상기 전자원 간의 거리를 r로 했을 때, 상기 요철구조의 길이 A+ B가 r 이하인 것을 특징으로 하는 화상표시장치.
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 복수의 전자방출소자를 포함하는 전자원을 가지는 제1기판;
    상기 전자원으로부터 방출된 전자를 가속하는 가속전극을 가지고, 상기 제1기판과 대향해서 배치되어 있는 제2기판; 및
    상기 제1기판과 상기 제2기판 사이에 배치되어, 상기 제1기판과 상기 제2기판의 간극을 규정하는 스페이서
    를 가지는 화상표시장치로서,
    상기 스페이서는 그 주표면에 요철구조를 가지고, 상기 요철구조는 깊이가 서로 다른 복수의 요철형상을 가지고, 상기 제1기판측의 영역에서 형성된 요철형상의 깊이가 상기 제2기판측의 영역에서 형성된 요철형상의 깊이보다 깊은 것을 특징으로 하는 화상표시장치.
  17. 삭제
  18. 제16항에 있어서,
    상기 요철형상의 깊이가 4㎛ 이상 20㎛ 이하인 것을 특징으로 하는 화상표시장치.
  19. 삭제
KR1020087031880A 2006-05-31 2007-05-25 화상표시장치 KR101085422B1 (ko)

Applications Claiming Priority (7)

Application Number Priority Date Filing Date Title
JPJP-P-2006-151452 2006-05-31
JPJP-P-2006-151451 2006-05-31
JP2006151451 2006-05-31
JP2006151452 2006-05-31
JP2007125150A JP2008010399A (ja) 2006-05-31 2007-05-10 画像表示装置
JPJP-P-2007-125150 2007-05-10
PCT/JP2007/061142 WO2007139203A1 (en) 2006-05-31 2007-05-25 Image display device

Publications (2)

Publication Number Publication Date
KR20090023421A KR20090023421A (ko) 2009-03-04
KR101085422B1 true KR101085422B1 (ko) 2011-11-21

Family

ID=38323901

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020087031880A KR101085422B1 (ko) 2006-05-31 2007-05-25 화상표시장치

Country Status (6)

Country Link
US (1) US20090072695A1 (ko)
EP (1) EP2030217A1 (ko)
JP (1) JP2008010399A (ko)
KR (1) KR101085422B1 (ko)
CN (2) CN101958217A (ko)
WO (1) WO2007139203A1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070044579A (ko) * 2005-10-25 2007-04-30 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
KR20070046666A (ko) 2005-10-31 2007-05-03 삼성에스디아이 주식회사 스페이서 및 이를 구비한 전자 방출 표시 디바이스
JP2009277356A (ja) * 2008-05-12 2009-11-26 Canon Inc 支持体の製造方法
JP5590830B2 (ja) * 2008-08-11 2014-09-17 キヤノン株式会社 発光体基板及びこれを用いた画像表示装置
JP2010244960A (ja) * 2009-04-09 2010-10-28 Canon Inc 電子線装置及び画像表示装置
JP2011028977A (ja) * 2009-07-24 2011-02-10 Canon Inc 画像表示装置
JP2011048979A (ja) * 2009-08-26 2011-03-10 Canon Inc 画像表示装置
JP2011071099A (ja) * 2009-08-26 2011-04-07 Canon Inc 表示装置
FR3104890B1 (fr) * 2019-12-12 2022-06-24 Valeo Siemens Eautomotive France Sas Module d’isolation électrique pour équipement électrique haute tension

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223856A (ja) * 2002-01-30 2003-08-08 Canon Inc 電子線装置およびスペーサ
JP2003223858A (ja) * 2002-01-30 2003-08-08 Canon Inc 電子線装置およびスペーサ

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
ATE191296T1 (de) * 1993-12-22 2000-04-15 Canon Kk Bilderzeugungsgerät
WO1996018204A1 (en) * 1994-12-05 1996-06-13 Color Planar Displays, Inc. Support structure for flat panel displays
EP1115137A1 (en) * 1996-12-26 2001-07-11 Canon Kabushiki Kaisha A spacer and an image-forming apparatus, and a manufacturing method thereof
JPH1116521A (ja) * 1997-04-28 1999-01-22 Canon Inc 電子装置及びそれを用いた画像形成装置
JP3073491B2 (ja) * 1998-06-24 2000-08-07 キヤノン株式会社 電子線装置とこれを用いた画像形成装置及び電子線装置で用いる部材の製造方法
DE69943339D1 (de) * 1998-09-08 2011-05-19 Canon Kk Elektronenstrahlgerät, verfahren zur herstellung eines ladungsunterdrückenden elements für die verwendung im genannten gerät und bilderzeugungsvorrichtung
JP4115051B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置
JP4115050B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置およびスペーサの製造方法
KR100472888B1 (ko) * 1999-01-19 2005-03-08 캐논 가부시끼가이샤 화상 형성 장치의 제조 방법
KR100396304B1 (ko) * 1999-02-24 2003-09-03 캐논 가부시끼가이샤 전자선 장치 및 화상 형성 장치
JP3507392B2 (ja) * 1999-02-25 2004-03-15 キヤノン株式会社 電子線装置
DE60042722D1 (de) * 1999-03-02 2009-09-24 Canon Kk Elektronenstrahl-emittiervorrichtung und bilderzeugungsvorrichtung
EP1081739B1 (en) * 1999-03-05 2010-06-02 Canon Kabushiki Kaisha Image forming device
WO2000060568A1 (fr) * 1999-04-05 2000-10-12 Canon Kabushiki Kaisha Source d'électrons et dispositif de formation d'images
JP2003223857A (ja) * 2002-01-31 2003-08-08 Canon Inc 電子線装置および画像形成装置
JP2003317652A (ja) * 2002-04-25 2003-11-07 Nippon Sheet Glass Co Ltd 電子線励起ディスプレイ用ガラススペーサ
JP3564120B2 (ja) * 2002-10-30 2004-09-08 キヤノン株式会社 表示装置の容器及び電子線装置の各製造方法
US7138758B2 (en) * 2003-05-15 2006-11-21 Canon Kabushiki Kaisha Image forming apparatus having a high-resistance coated spacer in electrical contact with wirings components at predetermined intervals
EP1484782A3 (en) * 2003-06-06 2009-04-22 Canon Kabushiki Kaisha Electron beam apparatus, and method for manufacturing a spacer used for the same
JP4262190B2 (ja) * 2003-12-26 2009-05-13 キヤノン株式会社 抵抗膜の成膜方法及び該成膜方法を用いて形成された画像表示装置とテレビジョン装置
JP2006019247A (ja) * 2004-06-01 2006-01-19 Canon Inc 画像表示装置
US7449827B2 (en) * 2004-12-09 2008-11-11 Canon Kabushiki Kaisha Spacer structure for image forming apparatus
JP2008097861A (ja) * 2006-10-06 2008-04-24 Canon Inc 画像表示装置
US7626324B2 (en) * 2006-12-27 2009-12-01 Canon Kabushiki Kaisha Image display apparatus

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003223856A (ja) * 2002-01-30 2003-08-08 Canon Inc 電子線装置およびスペーサ
JP2003223858A (ja) * 2002-01-30 2003-08-08 Canon Inc 電子線装置およびスペーサ

Also Published As

Publication number Publication date
KR20090023421A (ko) 2009-03-04
WO2007139203A1 (en) 2007-12-06
WO2007139203A8 (en) 2008-10-30
US20090072695A1 (en) 2009-03-19
CN101454862A (zh) 2009-06-10
CN101454862B (zh) 2010-09-01
JP2008010399A (ja) 2008-01-17
EP2030217A1 (en) 2009-03-04
CN101958217A (zh) 2011-01-26

Similar Documents

Publication Publication Date Title
KR101085422B1 (ko) 화상표시장치
US7537503B2 (en) Electron beam apparatus, and method for manufacturing a spacer used for the same
US7449828B2 (en) Image forming apparatus provided with resistive-coated spacers contacting protruding sections of wiring elements
JP2008010399A5 (ko)
KR100367248B1 (ko) 전자빔 장치용 스페이서의 제조 방법 및 전자빔 장치의제조 방법
CN1499563A (zh) 容器及电子束装置的制造方法
JP3970223B2 (ja) 画像形成装置
JP4481891B2 (ja) 画像表示装置
US7839071B2 (en) Vacuum container and method for manufacturing the same, and image display apparatus and method for manufacturing the same
JP2010182697A (ja) 画像表示装置
JP4944625B2 (ja) 平面型画像表示装置及び平面型画像表示装置用スペーサ
JP4773812B2 (ja) スペーサの製造方法
JP2004079359A (ja) 電子線装置およびそのスペーサ
KR100504789B1 (ko) 에프이디 패널용 스페이서 및 그 제조방법
JP2003223857A (ja) 電子線装置および画像形成装置
JP3762414B2 (ja) 電子線装置
JP2008234983A (ja) 平面型画像表示装置とその製造方法及びスペーサ
JP2008159549A (ja) 画像表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee