JP2002515133A - フラットパネルディスプレイのためのスペーサ構造体及びそれを操作するための方法 - Google Patents

Abstract

(57)【要約】 フラットパネルディスプレイ内のスペーサ壁上に蓄積される電荷を低減する方法及び構造体が提供される。１つの実施例では、電子放出素子を活性化する順序を変更して、電子放出素子がスペーサ（５０１、５０２、５０３）を不要なレベルにまで帯電させる前に、スペーサに隣接する電子放出素子が活性化されるようにする。別の実施例では、スペーサの表面上に配置されるフェース電極（５０１ａ、５０２ａ、５０３ａ）が、共通バス（５０４）に接続され、それにより任意の特定のスペーサ上に蓄積される電荷を分配する。さらに共通バス（５０４）がフラットパネルディスプレイのアクティブ領域の内側或いは外側の何れかに配置されるコンデンサ（１０１０）に接続され、それによりスペーサの充電時定数を増加させる。コンデンサはグランド或いは高電圧源（１０１１）に接続されることができる。別の実施例では、スペーサの充電時定数は、酸化アルミニウム、酸化クロム並びに酸化チタンを分散させるようにして高誘電率を有する材料からスペーサを形成することにより増加する。その材料においては酸化チタンはスペーサ材料の約４％からなる。

Description

【発明の詳細な説明】 フラットパネルディスプレイのためのスペーサ構造体及びそれを操作するための 方法発明の分野 本発明は、フラットパネルディスプレイのフェースプレート構造体とバックプ レート構造体との間に配置されるスペーサに関連する。また本発明は、これらの スペーサに関連してフラットパネルディスプレイを操作するための方法に関連す る。発明の背景 フラット形陰極線管（ＣＲＴ）ディスプレイは、従来の偏向ビーム式(deflect ed-beam)ＣＲＴディスプレイに対して大きなアスペクト比(例えば１０：１、或 いはそれ以上)を示し、電子が光放出材料に衝当するのに応じて画像を表示する ディスプレイを備える。アスペクト比は、ディスプレイ厚に対するディスプレイ 表面の対角線長さとして定義される。光放出材料に衝当させる電子は、フィール ドエミッタカソード或いは熱陰極のような種々のデバイスにより発生させること ができる。本明細書では、フラットパネルＣＲＴディスプレイは、フラットパネ ルディスプレイと呼ばれる。 典型的には従来のフラットパネルディスプレイはフェースプレート構造体とバ ックプレート構造体とを備えており、フェースプレート構造体とバックプレート 構造体は、その周囲に壁を設けることにより結合される。そこで形成される結合 壁は通常、真空圧で保持される。真空圧下でフラットパネルディスプレイが陥没 しないようにするために、典型的には複数の電気的抵抗性のスペーサが、フラッ トパネルの中央に位置する アクティブ領域において、フェースプレート構造体とバックプレート構造体との 間に配置される。 フェースプレート構造体は、絶縁性フェースプレート（典型的にはガラス）及 び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光 放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアク ティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバ ックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造 体は、選択的に励起されて電子を解放する複数の電子放出素子（例えばフィール ドエミッタ）を備える。光放出構造体は、電子放出構造体に対して相対的に高い 正の電圧（例えば５ｋＶ）に保持される。その結果、電子放出素子により解放さ れる電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレー トの外側表面（視認用表面）において、観察者により視認される光を放出するよ うになる。 第１図は、フラットパネルディスプレイ１００の視認用表面の模式図である。 フラットパネルディスプレイ１００のフェースプレート構造体２０は、画素行１ −１０のように光放出素子からなる複数の行（すなわち画素行）内に配列される 光放出構造体を備える。フラットパネルディスプレイ１００は典型的には数百の 画素行を備えており、各行が数百の画素を含んでいる。スペーサ１０１−１０４ は、画素行１−１０と並列にディスプレイ１００の間に水平に延在する。画素行 １−１０及びスペーサ１０１−１０４は、例示するのを目的としているため、第 １図においてはかなり拡大されている。 フラットパネルディスプレイ１００の電子放出構造体は、フェースプレート構 造体２０の画素行に対応する電子放出素子の行内に配列される。所与の一行内に ある全ての電子放出素子は同時に活性化される（すなわ ち電子放出される）。電子放出素子の行は順次活性化される。従って、画素行１ に対応する電子放出素子の行が最初に活性化され、その後画素行２−１０に対応 する電子放出素子の行が順次活性化される。電子放出順序は、矢印１１０により 示される方向に継続される。 第２図は、第１図の線２−２に沿った見たフラットパネルディスプレイ１００ の断面図である。第２図はフェースプレート２１及び光放出構造体２２を備える フェースプレート構造体２０、バックプレート３１及び電子放出構造体３２を備 えるバックプレート構造体３０並びにスペーサ１０１を備える。光放出構造体２ ２は画素行１−１０を備え、電子放出構造体３２は、対応する電子放出素子１ａ −１０ａの行を備える。 上記のように、電子放出素子１ａ−１０ａの行は、対応する画素行１−１０に おいて順次電子放出する。電子放出素子１ａ−１０ａから放出される電子が画素 行１−１０の光放出材料に衝当する時、電子の散乱が生ずる。画素行６−９に対 して示されるように、散乱した電子はスペーサ１０１に衝当するようになる。ス ペーサ１０１に衝当する散乱した電子のエネルギーは、スペーサ１０１から電子 を解放するだけの十分に大きなエネルギーであり、それによりスペーサ１０１の 表面が正に帯電するようになる。スペーサ１０１に近接した電子放出素子の行が 順次活性化されるに従って、スペーサ１０１は急速に帯電する。 スペーサ１０１に隣接して配置される電子放出素子（例えば電子放出素子１０ ａ）の行が活性化される時、スペーサ１０１に蓄積される正の電荷は十分に大き くなり、スペーサ１０１に向かって放出された電子を偏向するようになる。その 結果、スペーサ１０１に隣接する画素行（例えば画素行１０）は、対応する電子 放出素子の行から放出される電子の一部しか受信できず、それによりこれらの画 素行は暗く見えるようになる。放出された電子が僅かに偏向するだけでも、スペ ーサ１０１に隣接 して視認可能な画素歪みが生じる。すなわち電子放出素子１０ａから放出される 電子は偏向され、画素行１０内の中心からずれた位置において画素行１０に衝当 するため、画素行１０において歪みが生ずるようになる。これらの理由により、 スペーサ１０１に隣接して歪んだ（例えば暗い或いは明るい）画素線が視認され ることがある。 従来のスペーサは、スペーサ表面上に蓄積される電荷を放出するような電気的 抵抗性の被覆を備えていた。しかしながら、そのような抵抗性の被覆は、その被 覆自体により、スペーサ表面の帯電状態を許容可能なレベルまでに低減させるに は不十分である。 従ってフラットパネルディスプレイ１００の動作中に、スペーサ表面の帯電状 態を許容可能なレベルにまで低減させる方法並びにまた構造体が望まれよう。概要 従って、本発明の１つの実施例は、フラットパネルディスプレイを３つのディ スプレイ領域に論理的に分割する過程を含む。この３つの領域は、スペーサに隣 接して配置されるスペーサ隣接領域、（２）スペーサ隣接領域に隣接して配置さ れるスペーサ帯電領域、並びに（３）スペーサ帯電領域に隣接して配置されるス ペーサ中性領域である。スペーサ帯電領域は、活性化時に、不要に高いレベルに まで隣接スペーサを帯電させるフラットパネルディスプレイの領域を含む。スペ ーサ中性領域は、活性化時に、スペーサを著しく帯電させないフラットパネルデ ィスプレイの領域である。スペーサ隣接領域の活性化時に、スペーサが帯電する のを防ぐために、スペーサ隣接領域は、スペーサ帯電領域に先行して活性化され る。典型的な動作の流れは、スペーサ中性領域を活性化する過程と、スペーサ隣 接領域を活性化する過程と、その後にスペーサ帯電領 域を活性化する過程とを含む。スペーサ隣接領域の活性化時には、スペーサは極 端には帯電しないため、スペーサ隣接領域は適当に（すなわち、著しい電子の偏 向がなく）動作し、スペーサに隣接する暗線は見られない。 別の実施例では、スペーサは高誘電率を有する材料からなり、それによりスペ ーサの充電時定数を増加させ、スペーサ上に電荷が急激に蓄積されるのを防ぐ。 ある特定の実施例では、スペーサは酸化アルミニウム内に分散される酸化チタン 或いは酸化クロムからなる。酸化チタンの濃度は約４％に調整される。酸化チタ ンの割合を約４％に調整することにより、スペーサ材料の誘電率は最大になると いう利点がある。酸化クロム及び酸化アルミニるウムの濃度は、例えば、それぞ れ６４％及び３２％である。 別の実施例では、フェース電極が各スペーサの外側表面上に配置され、共通バ ス構造体がフェース電極に接触する。共通バス構造体により、全てのスペーサの 中の任意の特定のスペーサ上に蓄積される電荷が分配されるという利点がある。 １つの変形例では、共通バス構造体は、光放出構造体に隣接して、フラットパネ ルディスプレイのフェースプレート上に配置される絶縁性ストリップ、並びに絶 縁性ストリップ上に配置される導電性バス層により形成される。導電性バス層は 各フェース電極に接続される。 別の実施例では、コンデンサが共通バス構造体に結合され、それによりスペー サの充電時定数を増加させる。コンデンサは、フラットパネルディスプレイの内 側或いは外側に物理的に配置することができる。さらにコンデンサは高電圧源或 いはグランド電圧源に接続されることができる。 コンデンサは、フェースプレートと共通バス構造体の絶縁性ストリッ プとの間に導電性プレートを設けることによりフラットパネルディスプレイの内 部に形成されることができる。導電性プレートと導電性バス層はコンデンサのプ レートを形成し、絶縁性ストリップはコンデンサの誘電体を形成する。導電性プ レートは、フェースプレート構造体の光放出構造体を介して高電圧源に接続され るようになる。 さらに別の実施例では、フラットパネルディスプレイは、複数の平行な画素行 と、画素行に垂直に延在する複数のスペーサとを備える。各スペーサは、スペー サの長さに沿って過大な電荷を分配するフェース電極を備え、それにより電荷が スペーサ上に蓄積されるのを防ぐ。 本発明は、図面と共に取り上げられる以下の詳細な説明において、さらに十分 に理解されるであろう。図面の簡単な説明 第１図は、従来のフラットパネルディスプレイの視認用表面の模式図である。 第２図は、第１図の線２−２に沿って見たフラットパネルディスプレイの断面 図である。 第３図は、本発明の１つの実施例に従ったフラットパネルディスプレイの視認 用表面の一部の模式図である。 第４図は、第３図の線４−４に沿って見た第３図のフラットパネルディスプレ イの断面図である。 第５図は、本発明の別の実施例に従って共通スペーサバスを有するフラットパ ネルディスプレイの模式図である。 第６図は、本発明のいくつかの実施例において用いられるスペーサの等角図で ある。 第７図は、共通スペーサバスを有するフラットパネルディスプレイの 上側表面の模式図である。 第８図は、第７図の線８−８に沿って見た第７図のフラットパネルディスプレ イの断面図である。 第９図は、第７図の線９−９に沿って見た第７図のフラットパネルディスプレ イの断面図である。 第１０図は、本発明の別の実施例に従った共通スペーサバスに結合される内部 コンデンサを有するフラットパネルディスプレイの模式図である。 第１１図は、共通スペーサバスに結合される外部コンデンサを有するフラット パネルディスプレイの上側表面の模式図である。 第１２図は、第１１図の線１２−１２に沿って見た第１１図のフラットパネル ディスプレイの断面図である。 第１３図は、本発明のさらに別の実施例に従った共通スペーサバスに結合され る内部コンデンサを有するフラットパネルディスプレイの模式図である。 第１４図は、共通スペーサバスに結合される内部コンデンサを有するフラット パネルディスプレイの上側表面の模式図である。 第１５図は、第１４図の線１５−１５に沿って見た第１４図のフラットパネル ディスプレイの断面図である。 第１６図は、第１４図の線１６−１６に沿って見た第１４図のフラットパネル ディスプレイの断面図である。 第１７図は、本発明の別の実施例に従った、画素行と並列に配置されるスペー サを有するフラットパネルディスプレイの上側表面の模式図である。 第１８図は、第１７図のフラットパネルディスプレイにおいて用いることがで きるスペーサの等角図である。発明の詳細な説明 以下の説明において、以下の定義が用いられる。本明細書では、用語「電気的 絶縁性」或いは、「誘電性」は全般的に、１０¹²Ω・cmをより高い抵抗率を有す る材料に適用される。用語「電気的非絶縁性」は１０¹²Ω・cmより低い抵抗率を 有する材料を示す。電気的非絶縁性材料は、（ａ）抵抗率が１Ω・cmより低い電 気的導電性材料と、（ｂ）抵抗率が１〜１０¹²Ω・cmの範囲内にある電気的抵抗 性材料とに区別される。これらの区分は低電界時に限定される。 電気的導電性材料（或いは電気導体）の例としては、金属、金属半導体化合物 、並びに金属半導体共晶体がある。また電気的導電性材料は中程度或いは高レベ ルにドープされた（ｎ型或いはｐ型）半導体を含む。電気的抵抗性材料は真性及 び軽くドープされた（ｎ型或いはｐ型）半導体を含む。電気的抵抗性材料のさら に別の例は、サーメット（金属粒子を埋め込まれたセラミック）並びに他のその ような金属絶縁体複合材である。また電気的抵抗性材料は、導電性セラミック及 び導電性充填材入りガラス（filled glass）を含む。第１実施例 第３図は、本発明の１つの実施例に従ったフラットパネルディスプレイ３００ の視認用表面の一部を示す。第４図は、第３図の線４−４に沿って見たフラット パネルディスプレイ３００の断面図である。フラットパネルディスプレイ３００ の図示される部分は、フェースプレート構造体３２０、バックプレート構造体３ ３０並びにスペーサ３５１及び３５２を備える。フェースプレート構造体３２０ は、電気的絶縁性ガラスフェースプレート３２１及び光放出構造体３２２を備え る従来の構造体で ある。またバックプレート構造体３３０も従来通りの構造体であり、電気的絶縁 性バックプレート３３１及び電子放出構造体３３２を備える。フェースプレート 構造体３２０及びバックプレート構造体３３０は、出願人を同じくする１９９３ 年６月２２日出願のCurtin等による「Flat Panel display with Ceramic Backpl ate」というタイトルの米国特許出願第０８／０８１，９１３号、及び１９９５ 年３月１６日公開のＰＣＴ国際公開公報 ＷＯ９５／０７５４３に詳細に記載さ れており、それらの全体を参照して本明細書の一部としている。 １つの変形例では、各スペーサ３５１及び３５２は遷移金属酸化物を含むセラ ミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペ ーサ３５１及び３５２は、外側表面上に形成される電気的抵抗性の外皮を備える 電気的絶縁性のコア材から形成されてもよい。スペーサ３５１および３５２は、 出願人を同じくする同時係属の１９９５年３月３１日出願のSchmid等による「Sp acer Structure for Use in Flat Panel Displays and Methods for Forming Sa me」というタイトルの米国特許出願第０８／４１４，４０８号並びに１９９５年 ７月２０日出願のSpindt等による「Structure and Operation of High Voltage Supports」というタイトルの米国特許出願第０８／５０５，８４１号に詳細に記 載されており、その全体を参照して本明細書の一部としている。 フラットパネルディスプレイ３００の図示される部分は、１１個のディスプレ イ領域３０１−３１１に論理的に分割される。各ディスプレイ領域３０１−３１ １は、光放出構造体３２２の対応する光放出領域３０１ａ−３１１ａ並びに電子 放出構造体３３２の対応する電子放出領域３０１ｂ−３１１ｂを備える。各光放 出領域３０１ａ−３１１ａは、スペーサ３５１及び３５２に並列に延在する１つ 或いはそれ以上の光放出素子の行（すなわち画素行）を備える。同様に、各電子 放出領域３０１ｂ −３１１ｂは、１つ或いはそれ以上の電子放出素子の行を備える。各光放出領域 ３０１ａ−３１１ａは、対応する電子放出領域３０１ｂ−３１１ｂを有する。 記載される実施例では、フラットパネルディスプレイ３００の画素は、１２． ５ミル（約０．３２ｍｍ）のピッチ（間隔）を有するが、他のピッチでも可能で あり、それは本発明の範囲内にあるものと考えられる。スペーサ３５１及び３５ ２は、３７５ミル（約９．５３ｍｍ）の横方向間隔を有し、互いに並列して延在 する。従って、３０個の画素行がスペーサ３５１とスペーサ３５２との間に存在 する。フラットパネルディスプレイ３００の他のスペーサ（図示せず）も同様に 配列される。フラットパネルディスプレイ３００は、例えば４８０画素行を備え ることができる。スペーサ３５１及び３５２は約２．２５ミル（約０．０６ｍｍ ）の厚さＴと、約５０ミル（約１．２７ｍｍ）の高さＨとを有する。その結果、 フェースプレート構造体３２０とバックプレート構造体３３０との間の間隔は約 ５０ミル（約１．２７ｍｍ）である。約５ｋＶの電位差が、電子放出構造体３３ ２と光放出構造体３２２との間で保持される。 ディスプレイ領域３０３及び３０４はスペーサ３５１に隣接して配置され、デ ィスプレイ領域３０８及び３０９はスペーサ３５２に隣接して配置される。従っ てディスプレイ領域３０３、３０４、３０８並びに３０９は、これ以降スペーサ 隣接領域と呼ばれる。電子放出素子の行が矢印３４０の方向に順次活性化される ものと仮定する場合に、スペーサ隣接領域３０３、３０４、３０８並びに３０９ は、スペーサ３５１及び３５２に電荷が蓄積される結果として、電子放出素子に 対応する行から許容可能な数の放出された電子を受信し損なうと考えられる画素 行を含むように選択される。また、スペーサ隣接領域３０３、３０４、３０８並 びに３０９は、電子放出素子の行が矢印３４０の方向に順次活性化され るものと仮定する場合に、スペーサ３５１及び３５２に電荷が蓄積される結果と して、画素歪みが生じる量にまで偏向される電子を受信するようになる画素行を 含むように選択される。 記載される実施例では、各スペーサ隣接領域３０３、３０４、３０８並びに３ ０９は、スペーサ３５１−３５２に隣接して配置される１つ或いは２つの画素行 を備える。例えば、各スペーサ隣接領域３０３、３０４、３０８並びに３０９が ２つの画素行を備える場合には、光放出領域３０３ａ、３０４ａ、３０８ａ並び に３０９ａは、それぞれ２行の光放出素子を備え、対応する電子放出領域３０３ ｂ、３０４ｂ、３０８ｂ並びに３０９ｂは、それぞれ対応する２行の電子放出素 子を備える。 電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂが活性化されると き、対応する光放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａから散乱 する電子によるスペーサ３５１及び３５２の帯電は、著しくはない。これは、光 放出領域３０３ａ、３０４ａ、３０８ａ並びに３０９ａから散乱する電子が、ス ペーサ３５１及び３５２の最上部に比較的近接した（すなわち光放出構造体３２ ２付近の）スペーサ３５１及び３５２に衝当するようになるためである。この結 果、これらの電子により導入される電荷は光放出構造体３２２に容易に排出され る。 ディスプレイ領域３０２、３０５、３０７並びに３１０は、それぞれスペーサ 隣接領域３０３、３０４、３０８並びに３０９に隣接して配置される。ディスプ レイ領域３０２、３０５、３０７並びに３１０は、そ対応する電子放出素子の行 により順次電子放出される時、スペーサ３５１及び３５２を不要に高いレベルに まで帯電させる電子の散乱をもたらす画素行を備えるように選択される。領域３ ０２、３０５、３０７並びに３１０は、以降スペーサ帯電領域と呼ばれる。スペ ーサ帯電領域３０２、３０５、３０７、並びに３１０は、対応する光放出領域３ ０２ａ、 ３０５ａ、３０７ａ及び３１０ａ、並びに対応する電子放出領域３０２ｂ、３０ ５ｂ、３０７ｂ並びに３１０ｂを備える。記載される実施例では、各スペーサ帯 電領域３０２、３０５、３０７並びに３１０は、対応するスペーサ隣接領域３０ ３、３０４、３０８並びに３０９に隣接して配置される３つから５つの画素行を 備える。例えば、各スペーサ隣接領域３０３、３０４、３０８並びに３０９が５ つの画素行を備える場合、光放出領域３０２ａ、３０５ａ、３０７ａ並びに３１ ０ａは、それぞれ５つの光放出素子の行を備え、また対応する電子放出領域３０ ２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂは、それぞれ５つの対応する電子放出 素子の行を備えるであろう。 ある特定の実施例では、スペーサ帯電領域３０２、３０５、３０７、並びに３ １０に含まれる画素行は、光放出構造体３２２と電子放出構造体３３２との間の 距離の約５．５〜１．５倍の範囲内にある距離だけスペーサ３５１及び３５２か ら離隔配置された画素行である。 ディスプレイ領域３０１はスペーサ帯電領域３０２に隣接して配置され、ディ スプレイ領域３０６はスペーサ帯電領域３０５と３０７との間に配置され、ディ スプレイ領域３１１はスペーサ帯電領域３１０に隣接して配置される。ディスプ レイ領域３０１、３０６並びに３１１は、対応する電子放出素子の行により電子 放出されるとき、スペーサ３５１及び３５２を著しく帯電させるような電子を散 乱しない画素行を備えるように選択される。すなわち、ディスプレイ領域３０１ 、３０６並びに３１１内の画素行が電子放出するとき、対応する光放出領域３０ １ａ、３０６ａ並びに３１１ａから散乱する電子は、スペーサ３５１及び３５２ に到達できないか、或いはこれらのスペーサに到達してもスペーサ３５１及び３ ５２を著しく帯電させることはない。領域３０１、３０６並びに３１１は、以降 スペーサ中性領域と呼ばれる。 記載される実施例では、各スペーサ中性領域３０１、３０６並びに３１１は約 ５〜７画素行分だけスペーサ３５１及び３５２から横方向に隔離される。従って 、各スペーサ中性領域３０１、３０６、並びに３１１は、対応するスペーサ帯電 領域３０２、３０５、３０７並びに３１０に隣接して配置される１６〜２２個の 画素行を備える。各スペーサ中性領域３０１、３０６並びに３１１が１６画素行 を備える場合、光放出領域３０１ａ、３０６ａ並びに３１１ａはそれぞれ１６個 の光放出素子の行を備え、さらに対応する電子放出領域３０１ｂ、３０６ｂ並び に３１１ｂが、それぞれ１６個の対応する電子放出素子の行を備えるであろう。 ある特定の実施例では、スペーサ中性領域３０１、３０６並びに３１１内に含 まれる画素行は、光放出構造体３２２と電子放出構造体３３２との間の距離の１ ．５倍より大きい距離だけスペーサ３５１及び３５２から離隔して配置される画 素行である。 本発明の１つの実施例に従って、電子放出領域３０１ｂ−３１１ｂは以下に記 載される順序に活性化される。各電子放出領域３０１ｂ−３１１ｂの内部におい て、電子放出素子の行は矢印３４０（第３図）により示される方向に順次活性化 される。活性化の順序は、フラットパネルデイスプレイ３００の行アドレシング システム（row addressing system）により制御される。 まず、電子放出領域３０１ｂの電子放出素子は、スペーサ中性領域３０１にお いて順次活性化される。上記のように、電子放出領域３０１ｂの活性化では、ス ペーサ３５１は極端には帯電しない。次に、電子放出領域３０３ｂ及び３０４ｂ の電子放出素予が、スペーサ隣接領域３０３及び３０４内において順次活性化さ れる。スペーサ３５１は、電子放出領域３０３ｂ及び３０４ｂが活性化された時 点では極端には帯電していないため、領域３０３ｂ及び３０４ｂから放出される 電子は、著しく偏 向されることなく対応する光放出領域３０３ａ及び３０４ｂに達する。特定の実 施例では、電子放出領域３０３ｂは、電子放出領域３０４ｂに先行して活性化さ れる。 次に、電子放出領域３０２ｂ及び３０５ｂの電子放出素子がスペーサ帯電領域 ３０２及び３０５において順次活性化される。特定の実施例では、電子放出領域 ３０２ｂは、電子放出領域３０５ｂに先行して活性化される。電子放出領域３０ ２ｂ及び３０５ｂの活性化による電荷がスペーサ３５１上に蓄積されるようにな るが、この電荷は、その後スペーサ隣接領域３０３及び３０４の電子放出領域３ ０３ｂ及び３０４ｂが順次活性化される時点までには散逸される。例えば、フラ ットパネルディスプレイ３００が７０Ｈｚのリフレッシュ周波数を有するものと 仮定すると、スペーサ３５１が、電子放出領域３０３ｂ及び３０４ｂが順次活性 化される時点までに放電するために、約１４．３ｍｓｅｃの時間がかかる。 その後電子放出領域３０６ｂの電子放出素子が、スペーサ中性領域３０６にお いて順次活性化される。上記のように、電子放出領域３０６ｂの活性化では、ス ペーサ３５１或いは３５２は極端には帯電しない。次に、電子放出領域３０８ｂ 及び３０９ｂの電子放出素子が、スペーサ隣接領域３０８及び３０９において順 次活性化される。スペーサ３５２は、電子放出領域３０８ｂ及び３０９ｂが活性 化された時点では極端には帯電していないため、これらの領域３０８ｂ及び３０ ９ｂから放出される電子は、著しく偏向されることなく、対応する光放出領域３ ０８ａ及び３０９ｂに達する。 次に、電子放出領域３０７ｂ及び３０８ｂの電子放出素子が、スペーサ帯電領 域３０７及び３１０において順次活性化される。再び、電子放出領域３０７ｂ及 び３１０ｂの活性化に応じてスペーサ３５１上に蓄積 された電荷は、その後電子放出領域３０８ｂ及び３０９ｂが順次活性化される時 点までに散逸される。その後電子放出領域３１１ｂの電子放出素子がスペーサ中 性領域３１１において順次活性化される。 フラットパネルディスプレイ３００の他の電子放出領域（図示せず）の活性化 が、電子放出領域３０１ｂ−３１１ｂに対して記載されるのと同様に継続される 。結果として、活性化の順序はスペーサ中性領域３０１の電子放出領域３０１ｂ に戻り、上記した順序が繰り返される。再び、スペーサ隣接領域３０３−３０４ 及び３０８−３０９の電子放出領域３０３ｂ−３０４ｂ及び３０８ｂ−３０９ｂ が、二度目に活性化される時点までに、スペーサ３５１及び３５２上の電荷は、 十分な時間をかけて散逸される。 電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂから放出される電 子は、概ね偏向されることなく対応する光放出領域３０３ａ、３０４ａ、３０８ ａ並びに３０９ａに配向されるため、フェースプレート３２１の視認用表面にお いて表示される画像は、スペーサ３５１及び３５２に隣接する暗線を示すことは ないという利点がある。 電子放出領域３０１ｂ−３１１ｂは、他の方法において電子放出することもで き、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域３０３、３ ０４、３０８並びに３０９の電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに ３０９ｂは、スペーサ帯電領域３０２、３０５、３０７並びに３１０の電子放出 領域３０２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂの活性化の直後に活性化され てはならない。第２実施例 本発明の別の実施例に従って、スペーサ３５１及び３５２は、比較的高い誘電 率になるように製造される。高誘電率は、１００ε₀より大き いものとして定義され、ここではε₀は８．８５×１０^-12Ｆ／ｍに等しい。さら に高誘電率は、４００ε₀〜８００ε₀の範囲内にあるものとして定義される。ス ペーサの誘電率が大きい結果として、スペーサ３５１及び３５２に対する充電時 定数は増加し、それによりこれらのスペーサが急速に帯電するのを防ぐ。スペー サ３５１及び３５２に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣 接領域３０３、３０４、３０８並びに３０９の電子放出領域３０３ｂ、３０４ｂ 、３０８ｂ並びに３０９ｂにより放出される電子の偏向は最小化される。この実 施例の１つの変形例に従って、フラットパネルディスプレイ３００の電子放出素 子の行が、第１実施例に関連して上記したような方法において活性化される。別 法では、フラットパネルディスプレイ３００の電子放出素子の行は順次活性化し てもよい。 本実施例の１つの変形例に従って、大きな誘電率のスペーサは、酸化チタン（ ＴｉＯ₂）、酸化アルミニウム（ＡｌＯ₂）並びに酸化クロム（Ｃｒ₂Ｏ₃）を含み 、以下の表１に示される割合において製造される。 酸化チタンを約４％の割合に保持することにより、スペーサの誘電率は比較的 高いレベルに保持される。上記の表１に示される組成物を有するスペーサは、以 降「４／３２／６４」スペーサと呼ばれる。４／３２／６４スペーサは、１２０ ０〜１５００Ｈｚの周波数で約７００ε₀〜７５０ε₀の誘電率を示す。それと比 較すると、１．６％のみの酸化チタ ン、３４．４％の酸化アルミニウム並びに６４．０％の酸化クロムからなる組成 物を有するスペーサは、１００Ｈｚでおよそ１０ε₀乃至１１ε₀の誘電率を示す 。従って、約４％の酸化チタンの割合を調整することにより、スペーサ３５１及 び３５２の誘電率は著しく増加する。 さらに、４／３２／６４スペーサは、フラットパネルディスプレイ環境におい て好都合であると考えられる他の特性を示すという利点がある。より詳細には、 ４／３２／６４スペーサは、およそ７×１０⁸Ω／□の比較的高い電気抵抗を示 す。従って、酸化チタンの割合を約４％に保持することにより、スペーサは許容 可能な範囲の電気抵抗に保持される。さらに４／３２／６４スペーサは、１ｋＶ 〜４ｋＶの範囲内にある電圧において１〜２．２の範囲内にある２次放出比を示 す。 本発明の１つの変形例では、４／３２／６４スペーサは、従来のボールミルに おいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成され るスラリーから製造される。そのようなスラリーの配合が表２に示される。 他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を 補助するように選択される改質剤を含む。二酸化シリコン、酸 化マグネシウム並びに酸化カルシウムのような化合物が改質剤として用いられる 場合がある。 従来の方法において、ミルドスラリーを用いて、６０−１２０μｍの厚さを有 するテープが注型される。１つの変形例では、このテープは、幅１０ｃｍ×長さ １５ｃｍの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッ タ（setter）に装填され、そのウエハが所望の抵抗率を示すまで空気並びに／ま た還元雰囲気において焼成される。 詳細には、ウエハは２４℃の典型的な露点を有する水素雰囲気を用いて冷界周 期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される（すなわ ち除去される）必要がある場合には、水素雰囲気の露点はより高くされ（約５０ ℃）、ウエハを損傷することなく有機組成物を容易に除去できるようにする。ウ エハの有機性組成物が熱分解された後、露点はより高い露点（５０℃）からより 低い露点（２４℃）に移されるであろう。熱分解は典型的には６００℃の温度で 完了する。典型的には、ウエハは１５００℃のピーク温度で１〜２時間焼成され る。セラミック組成物の特性は詳細な焼成プロファイルにより調整される。開始 時の原材料により、またスペーサにおいて要求される強度、抵抗率並びに二次電 子放出の厳密な組み合わせにより、実際のピーク温度は１４５０℃と１７５０℃ との間にあり、焼成プロファイルは、１時間から５時間の間、このピーク温度を 保持する。その後ウエハは取り出され、検査され、スペーサ３５１及び３５２と して用いられるストリップに切り分けられる。１つの変形例では、これらのスト リップは厚さ約２．２５ミル（約０．０６ｍｍ）、長さ２インチ（約５．１ｃｍ ）並びに高さ５０ミル（約１．２７ｍｍ）を有する。 酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するの に加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整 することにより制御することもできる。酸化クロムの割合を増加することにより 、スペーサの導電率は増加するようになる。しかしながら、酸化クロムの割合を 増加することにより、スペーサ材料に要求される焼結温度も増加する。また電気 抵抗率は、焼成中の炉内の酸素（ＰＯ₂）の分圧を制御することにより、或いは Ｈ₂とＯ₂との比を変更して炉内の露点を変化させることによっても調整すること ができる。第３実施例 第５図は、本発明の別の実施例に従ったフラットパネルディスプレイ５００の 模式図である。本実施例は上記の第２の実施例と組み合わせて、或いは第２の実 施例とは個別に用いることができる。フラットパネルディスプレイ５００では、 スペーサ５０１−５０３のような複数のスペーサが、フェースプレート構造体５ １０とバックプレート構造体５１１との間に接続される。さらに各スペーサ５０ １−５０３は、共通バス５０４に接続される対応するフェース電極５０１ａ−５ ０３ａを備える。各フェース電極５０１ａ−５０３ａは、フェースプレート構造 体５１０とバックプレート構造体５１１との間の位置において対応するスペーサ ５０１−５０３の外側表面上に配置される。共通バス５０４は、スペーサ５０１ −５０３の抵抗とコンデンサとを効率的に結合する。また共通バス５０４は全て のスペーサ５０１−５０３の中で電荷を分配する。例えば、スペーサ５０１に隣 接するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス５ ０４によりスペーサ５０１、５０２、並びに５０３の中に分配されるであろう。 これはスペーサ５０１上に蓄積される電荷を減少させるという利点をもたらす（ 共通バス５０４がない場合にスペーサ５０１上に蓄積される電荷と比較した場合 ）。スペーサ５０２及び５０３上に蓄積された電荷はこの時点では増加する（共 通 バス５０４がない場合にスペーサ５０２及び５０３上に蓄積される電荷と比較し た場合）が、スペーサ５０２及び５０３に対応するスペーサ隣接領域が、ある時 間が経過まで活性化されないため、そのように電荷が増加するのは許容可能であ る。 第６図は、本実施例に用いることができるスペーサ６０１の等角図である。ス ペーサ６０１は、スペーサ本体６０２、フェース電極６０３−６０４並びにエッ ジ電極６０６ａ、６０６ｂ並びに６０７を備える。１つの実施例では、スペーサ 本体６０２は第２の実施例において記載された４／３２／６４スペーサ材料から なる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックの ような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶 縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極 ６０３及び６０４、並びにエッジ電極６０６ａ、６０６ｂ並びに６０７は、アル ミニウム或いは銅のような導電性材料からなる。フェース電極６０３及びエッジ 電極６０６ａ、６０６ｂ並びに６０７の製作は、出願人を同じくする同時係属の 米国特許出願第０８／４１４，４０８号に詳細に記載される。 フェース電極６０３及び６０４、並びにエッジ電極６０６ａ、６０６ｂ並びに ６０７は、スペーサ６０１に沿って電圧分布を調整する。スペーサ６０１は約２ ．２５ミル（約０．０６ｍｍ）の厚さＴを有し、その値は５０ミル（約１．２７ ｍｍ）のその高さＨと比較して相対的に小さいため、フェース電極６０３及び６ ０４は、スペーサ６０１に渡る電圧分布を調整するためにスペーサ本体６０２を １つの表面上にのみ必要とされる。 間隙６０５がエッジ電極６０６ａと６０６ｂとの間に存在する。間隙６０５の 寸法は、エッジ電極６０６ａがエッジ電極６０６ｂから電気的 に絶縁されるように選択される。ある特定の実施例では、間隙６０５は約５０ミ ル（約１．２７ｍｍ）の幅Ｗを有する。以下により詳細に記載するように、エッ ジ電極６０６ａはフラットパネルディスプレイの光放出構造体への電気的接続を もたらし、エッジ電極６０６ｂはフェース電極６０３と共通バスとの間の電気的 接続をもたらし、さらにエッジ電極６０７はフラットパネルディスプレイの電子 放出構造体への電気的接続をもたらす。 第７図は、フラットパネルディスプレイ７００の上側表面の模式図である。第 ８図は、第７図の線８−８に沿って見たフラットパネルディスプレイ７００の断 面図である。第９図は、第７図の線９−９に沿って見たフラットパネルディスプ レイ７００の断面図である。フラットパネルディスプレイ７００は、スペーサ７ ０１−７０７、フェースプレート構造体７２０、バックプレート構造体７３０、 共通バス構造体７２３並びに側壁構造体７２４を備える。フェースプレート構造 体７２０は、絶縁性フェースプレート７２１及び光放出構造体７２２を備える。 バックプレート構造体７３０は、バックプレート７３１及び電子放出構造体７３ ２を備える。 記載される実施例では、各スペーサ７０１−７０７はスペーサ６０１（第６図 ）と同一である。第７図に示されるように、スペーサ７０１−７０７は、フラッ トパネルディスプレイ７００の画素行と並列に光放出構造体７２２間に水平に延 在する。光放出構造体７２２は、フラットパネルディスプレイ７００の視認用表 面を画定する。共通バス構造体７２３はこの視認用表面から横方向に隔離される 。側壁構造体７２４は、光放出構造体７２２及び共通バス構造体７２３を横方向 に包囲する。 第８図に示されるように、側壁構造体７２４は、フェースプレート構造体７２ ０とバックプレート構造体７３０との間に延在する。フェース プレート構造体７２０の光放出構造体７２２は、光放出材料７２２ａ、マトリッ クス部７２２ｂ並びに導電性層７２２ｃを備える。導電性層７２２ｃは、側壁構 造体７２４の外側境界の外側に延在し、電源７４０に接続される。共通バス構造 体７２３は、絶縁性ストリップ７２３ａ及び導電性バス層７２３ｂを備える。１ つの実施例では、絶縁性ストリップ７２３ａはマトリックス部７２２ｂと同時に 形成され、それにより絶縁性ストリップ７２３ａとマトリックス部７２２ｂの厚 さが概ね同じになることを確保する。ある特定の変形例では、絶縁性ストリップ ７２３ａ及びマトリックス部７２２ｂはポリイミド樹脂から形成され、約２ミル （約０．０５ｍｍ）の厚さＴを有する。さらに絶縁性ストリップ７２３ａは約５ ０〜１００ミル（約１．２７〜２．５４ｍｍ）の幅Ｗを有する。また導電性層７ ２２ｃ及び７２３ｂも同時に形成されるてもよい。導電性層７２２ｃ及び７２３ ｂの厚さは、絶縁性ストリップ７２３ａ及びマトリックス部７２２ｂの厚さに比 べて無視できる。絶縁性ストリップ７２３ａ及びマトリックス部７２２ｂが概ね 同じ厚さを有するため、導電性層７２２ｃ及び７２３ｂはフェースプレート７２ １から同じ距離に配置され、それにより導電性層７２２ｃ及び７２３ｂとスペー サ７０１−７０７との間の接触を容易にする。 さらに、第８図を参照すると、スペーサ７０７は、本体７５７、エッジ電極７ ６７ａ、７６７ｂ並びに７６８、フェース電極７７７及び７７８、並びに間隙７ ５５を備える。光放出構造体７２２の導電性層７２２ｃがエッジ電極７６７ａに 接触し、共通バス構造体７２３の導電性バス層７２３ｂがエッジ電極７６７ｂに 接触し、さらにバックプレート７３０の電子放出構造体７３２のエッジ電極７６ ８に接触するように、スペーサ７０７はフェースプレート構造体７２０とバック プレート構造体７３０との間に接続される。間隙７５５はエッジ電極７６７ａと ７６７ｂ とを電気的に絶縁する。フェース電極７７７は、図示されるように、エッジ電極 ７６７ｂに電気的に接続される。各残りのスペーサ７０１−７０６はスペーサ７ ０７と同様に接続される。第８図では示されていないが、スペーサ７０７の上側 部分はフェースプレート構造体７２０上のスペーサ支持構造体と係合することが できるということは理解されよう。そのようなスペーサ支持構造体は、図を明瞭 に示すために図示されていない。しかしながら、そのようなスペーサ支持構造体 は、出願人を同じくする同時係属の１９９４年１月３１日出願の米国特許出願第 ０８，１８８，８５５号並びに１９９４年１１月２１日出願の米国特許出願第０ ８／３４３，０７４号に詳細に記載されており、全体を参照して本明細書の一部 としている。 第９図に示されるように、各スペーサ７０１−７０６はスペーサ７０７に対し て上記したのと同様に対応するエッジ電極７６１−７６６と接触する対応するフ ェース電極７７１−７７６を備える。各エッジ電極７６１−７６６は、スペーサ ７０７と同様に導電性バス層７２３ｂと接触する。その結果、導電性バス層７２ ３ｂはフェース電極７７１−７７７と接触する共通バスを実現する。１つの変形 例では、導電性バス構造体７２３は、約８インチ（約２０ｃｍ）の長さＬを有す る。 電子放出構造体７２３の電子放出素子の行が、矢印７８０により示される方向 に電子放出する場合には、スペーサ７０１は、スペーサ７０１−７０７の中で、 電荷が蓄積される条件が生じる最初のスペーサである。しかしながら、導電性バ ス層７２３ｂを介してフェース電極７７１−７７７に共通に接続されており、ス ペーサ７０１の有効キャパシタンスは増加するため、スペーサ７０１への急速な 電荷の蓄積は防止される。スペーサ７０２−７０７上に蓄積される電荷も、フェ ース電極７７１−７７７を導電性バス層７２３ｂに共通に接続することにより同 様に低減さ れる。第４実施例 第１０図は、本発明の別の実施例に従ったフラットパネルディスプレイ１００ ０の模式図である。第３実施例と同様に、本実施例は上記の第１及び第２実施例 と組み合わせて、或いは上記の実施例とは個別に用いることができる。第１０図 に示されるフラットパネルディスプレイ１０００は第５図に示されるフラットパ ネルディスプレイ５００と同様であるため、第５図と第１０図における同様の素 子は同じ参照番号が付されている。さらに第１０図は、共通バス５０４とグラン ド１０１１との間に接続される外部コンデンサ１０１０を備える。コンデンサ１ ０１０はスペーサ５０１−５０３の有効キャパシタンスを増加させ、それにより スペーサ５０１−５０３に関する充電時定数をさらに増加し、これらのスペーサ が急速に帯電するのを防ぐ。 第１１図は、本発明の実施例に従ったフラットパネルディスプレイ１１００の 上側表面の模式図である。第１２図は、第１１図の線１２−１２に沿って見たフ ラットパネルディスプレイ１１００の断面図である。フラットパネルディスプレ イ１１００はフラットパネルディスプレイ７００（第７図−第９図）と同様であ るため、フラットパネルディスプレイ７００及び１１００における同様の構成要 素は、同じ参照番号が付されている。上記したフラットパネルディスプレイ７０ ０の構成要素に比べて、フラットパネルディスプレイ１１００はさらに、共通バ ス構造体７２３の導電性バス層７２３ｂと接触する共通バス延長部材１１０１を 備える。１つの変形例では、共通バス延長部材１１０１及び導電性バス層７２３ ｂは一体をなす構成要素として製造される（第１２図参照）。バス延長部材１１ ０１は、側壁構造体７２４の外側境界の外側にまでフ ェースプレート７２１に沿って延在する。外部コンデンサ１０１０は、側壁構造 体７２４の外側境界の外側の点においてバス延長部材１１０１に接続される。こ のようにして、フェース電極７７１−７７７は外部コンデンサ１１０１に接続さ れる。これはスペーサ７０１−７０７のキャパシタンスを増加させ、これらのス ペーサ上に電荷が急速に蓄積されるのを防ぐ。第５実施例 第１３図は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ １３００の模式図である。第３及び第４実施例と同様に、本実施例は、上記の第 １及び第２実施例と組み合わせて、或いは上記の実施例とは個別に用いることが できる。フラットパネルディスプレイ１３００はフラットパネルディスプレイ５ ００（第５図）と同様であるため、第５図及び第１３図における同様の構成要素 は同じ参照番号が付される。さらに第１３図は、共通バス５０４と電圧源１３１ １との間に接続されるコンデンサ１３１０を備える。コンデンサ１３１０はスペ ーサ５０１−５０３の有効キャパシタンスを増加させ、それによりスペーサ５０ １−５０３に対する充電時定数を増加させ、これらのスペーサが急速に帯電する のを防ぐ。 第１４図は、本発明の実施例に従ったフラットパネルディスプレイ１４００の 上側表面の模式図である。第１５図は、第１４図の線１５−１５に沿って見た断 面図であり、第１６図は、第１４図の線１６−１６に沿って見た断面図である。 フラットパネルディスプレイ１４００はフラットパネルディスプレイ７００（第 ７図−第９図）と同様であるため、同様の構成要素は同じ参照番号が付される。 フラットパネルディスプレイ１４００は、フェースプレート７２１の 内側表面上に形成されるコンデンサ構造体１３１０を備える。第１４図に示され るように、コンデンサ構造体１３１０は、共通バス構造体７２３（第７図）の位 置と同様の位置においてディスプレイ１４００の視認用表面の外側に配置される 。 第１５図及び第１６図に示されるように、コンデンサ構造体１３１０は、第１ の導電性プレート１３０１、誘電性層１３０２並びに第２の導電性プレート１３ ０３を備える。図示される実施例では、第１の導電性プレート１３０１は、光放 出構造体７２２の導電性層７２２ｃと一体をなす。すなわち第１の導電性プレー ト１３０１及び導電性層７２０ｃは、導電性材料の連続層を形成するために同時 に堆積する。誘電性層１３０２は、例えば約２ミル（約０．０５ｍｍ）の厚さＴ 、約５０〜１００ミル（約１．２７〜２．５４ｍｍ）の幅Ｗ並びに約８インチ（ 約２０ｃｍ）の長さＬを有するポリイミド樹脂の層である。第２の導電性プレー ト１３０３は誘電性層１３０２の下側表面上に堆積する。プレート１３０１、１ ３０３並びにに誘電性層１３０２を組み合わせた厚さは、マトリックス７２２ｂ と、光放出構造体７２２の導電性層７２２ｃを組み合わせた厚さに等しくなるよ うに選択される。その結果、半導体構造体１３１０及び光放出構造体７２２の両 方が、スペーサ７０１−７０７との良好な電気的コンタクトを形成する。 第１及び第２の導電性プレート１３０１及び１３０３並びに誘電性層１３０２ はコンデンサを形成する。このコンデンサの第１の導電性プレート１３０１は光 放出構造体７２２の導電性層７２２ｃ（第１５図）を介して電圧源１３１１に接 続される。このコンデンサの第２の導電性プレート１３０３は、フェース電極７ ７１−７７７に接続され、フェース電極７７１−７７７が第２の導電性プレート １３０３から並列に延在するようにする。コンデンサ構造体１３１０のキャパシ タンスは、厚さ(Ｔ)、 断面積（Ｌ×Ｗ）並びに誘電性層１３０２の誘電率により決定される。これらの パラメータを変更して、所望のキャパシタンスを有するコンデンサ構造体１３１ ０を形成することができる。記載される実施例では、コンデンサ構造体１３１０ は約３〜６ｎＦの範囲にあるキャパシタンスを有する。 本発明の別の変形例では、第１の導電性プレート１３０１は、光放出構造体７ ２２の導電性層７２２ｃに接続されない。その代わりに、第１の導電性プレート １３０１が側壁構造体７２４（例えば第１１図の延長部材１１０１を参照）の外 側境界の外側に引き出され、グランド電圧源に接続される。第６実施例 第１７図は、本発明の別の実施例に従ったフラットパネルディスプレイ１７０ ０の上側表面の模式図である。フラットパネルディスプレイ１７００は、画素行 と（並列にではなく）垂直に配置される複数のスペーサ１７０１−１７０５を備 える。破線１７１０はこれらの画素行の１つを表す。フラットパネルディスプレ イ１７００の画素行が活性化されるに従って、各スペーサ１７０１−１７０５が 活性化された画素行に隣接する位置において帯電する。例えば、画素行１７１０ が活性化される時、スペーサ１７０１−１７０５は位置１７０１ａ−１７０５ａ において帯電するようになる。 第１８図はスペーサ１７０１の等角図である。スペーサ１７０２−１７０５は スペーサ１７０１と同一である。スペーサ１７０１はスペーサ本体１７１１、エ ッジ電極１７１２−１７１３並びにフェース電極１７１４を備える。スペーサ１ ７０１の種々の構成要素は、第６図に関連して上記したスペーサ６０１の構成要 素と概ね同一である。フェース電極 １７１４はスペーサ１７０１の高さの概ね中間位置に配置され、スペーサ本体７ １１の長さに沿って、エッジ電極１７１２及び１７１３と概ね並列に延在する。 位置１７０１ａのようなスペーサ１７０１に沿ったある特定の位置が過大な電荷 に曝される時、この電荷は、フェース電極１７１４により、矢印１７２１及び１ ７２２により示されるようなスペーサ１７０１の長さに沿って分配（及び散逸） されるようになる。従って、活性化された画素行に隣接する位置においてスペー サ１７０１−１７０５に沿って過大な電荷が蓄積されることはない。 本発明は幾つかの実施例に関連して記載されてきたが、本発明は開示された実 施例に制限されるものではなく、当業者には明らかと思われる種々の変更例が実 現可能であることは理解されよう。共通バス構造体７２３及びコンデンサ構造体 １３１０はバックプレート並びにフェースプレート上に製造することもできる。 従って本発明は以下の請求の範囲によってのみ限定される。

【手続補正書】特許法第１８４条の８第１項 【提出日】平成１０年２月１８日（１９９８．２．１８） 【補正内容】 アクティブ領域において、フェースプレート構造体とバックプレート構造体との 間に配置される。 フェースプレート構造体は、絶縁性フェースプレート（典型的にはガラス）及 び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光 放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアク ティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバ ックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造 体は、選択的に励起されて電子を解放する複数の電子放出素子（例えばフィール ドエミッタ）を備える。光放出構造体は、電子放出構造体に対して相対的に高い 正の電圧（例えば５ｋＶ）に保持される。その結果、電子放出素子により解放さ れる電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレー トの外側表面（視認用表面）において、観察者により視認される光を放出するよ うになる。 第１図は、フラットパネルディスプレイ１００の視認用表面の模式図である。 フラットパネルディスプレイ１００のフェースプレート構造体２０は、画素行１ −１０のように光放出素子からなる複数の行（すなわち画素行）内に配列される 光放出構造体を備える。フラットパネルディスプレイ１００は典型的には数百の 画素行を備えており、各行が数百の画素を含んでいる。スペーサ１０１−１０４ は、画素行１−１０と並列にディスプレイ１００の間に水平に延在する。画素行 １−１０及びスペーサ１０１−１０４は、例示するのを目的としているため、第 １図においてはかなり拡大されている。 フラットパネルディスプレイ１００の電子放出構造体は、フェースプレート構 造体２０の画素行に対応する電子放出素子の行内に配列される。所与の一行内に ある全ての電子放出素子は同時に活性化される(すなわ ち電子放出される)。電子放出素子の行が全般に活性化されるように記載されて いる場合であっても、電子放出素子の活性化される行において、暗くすべき画像 に対応する任意の電子放出素子は、当然ではあるが実際には活性化されない。こ の考えに基づいて、電子放出素子の行（或いは画素行）の活性化は、より正確に は、その行が情報の表示に関連するように選択されることを意味する。電子放出 素子の行は順次活性化される。従って、画素行１に対応する電子放出素子の行が 最初に活性化され、その後画素行２−１０に対応する電子放出素子の行が順次活 性化される。電子放出順序は、矢印１１０により示される方向に継続される。 第２図は、第１図の線２−２に沿った見たフラットパネルディスプレイ１００ の断面図である。第２図はフェースプレート２１及び光放出構造体２２を備える フェースプレート構造体２０、バックプレート３１及び電子放出構造体３２を備 えるバックプレート構造体３０並びにスペーサ１０１を備える。光放出構造体２ ２は画素行１−１０を備え、電子放出構造体３２は、対応する電子放出素子１ａ −１０ａの行を備える。 上記のように、電子放出素子１ａ−１０ａの行は、対応する画素行１−１０に おいて順次電子放出する。電子放出素子１ａ−１０ａから放出される電子が画素 行１−１０の光放出材料に衝当する時、電子の散乱が生ずる。画素行６−９に対 して示されるように、散乱した電子はスペーサ１０１に衝当するようになる。ス ペーサ１０１に衝当する散乱した電子のエネルギーは、スペーサ１０１から電子 を解放するだけの十分に大きなエネルギーであり、それによりスペーサ１０１の 表面が正に帯電するようになる。スペーサ１０１に近接した電子放出素子の行が 順次活性化されるに従って、スペーサ１０１は急速に帯電する。 スペーサ１０１に隣接して配置される電子放出素子（例えば電子放出素子１０ ａ）の行が活性化される時、スペーサ１０１に蓄積される正の って見たフラットパネルディスプレイ３００の断面図である。フラットパネルデ ィスプレイ３００の図示される部分は、フェースプレート構造体３２０、バック プレート構造体３３０並びにスペーサ３５１及び３５２を備える。フェースプレ ート構造体３２０は、電気的絶縁性ガラスフェースプレート３２１及び光放出構 造体３２２を備える従来の構造体である。またバックプレート構造体３３０も従 来通りの構造体であり、電気的絶縁性バックプレート３３１及び電子放出構造体 ３３２を備える。フェースプレート構造体３２０及びバックプレート構造体３３ ０は、出願人を同じくする１９９３年６月２２日出願のCurtin等による「Flat P anel display with Ceramic Backplate」というタイトルの米国特許出願第０８ ／０８１，９１３号、及び１９９５年３月１６日公開のＰＣＴ国際公開公報ＷＯ ９５／０７５４３に詳細に記載されており、それらの全体を参照して本明細書の 一部としている。 １つの変形例では、各スペーサ３５１及び３５２は遷移金属酸化物を含むセラ ミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペ ーサ３５１及び３５２は、外側表面上に形成される電気的抵抗性の外皮を備える 電気的絶縁性のコア材から形成されてもよい。スペーサ３５１および３５２は、 Schmid等による１９９６年３月２９日出願のＰＣＴ国際特許出願ＰＣＴ／ＵＳ９ ６／０３６４９並びに１９９５年７月２０日出願のSpindt等による米国特許出願 第０８／５０５，８４１号、現在米国特許第５，６１４，７８１号に記載されて いる。Spindt等による特許は、Fahlen等による１９９４年２月１日出願のＰＣＴ 国際特許出願ＰＣＴ／ＵＳ９４／００６０２の一部を構成する。Schmid等による 特許及びFahlen等の特許に含まれる範囲内におけるSpidt等による特許は、その 全体を参照して本明細書の一部としている。 フラットパネルディスプレイ３００の図示される部分は、１１個のデ ィスプレイ領域３０１−３１１に論理的に分割される。各ディスプレイ領域３０ １−３１１は、光放出構造体３２２の対応する光放出領域３０１ａ−３１１ａ並 びに電子放出構造体３３２の対応する電子放出領域３０１ｂ−３１１ｂを備える 。各光放出領域３０１ａ−３１１ａは、スペーサ３５１及び３５２に並列に延在 する１つ或いはそれ以上の光放出素子の行（すなわち画素行）を備える。同様に 、各電子放出領域３０１ｂ−３１１ｂは、１つ或いはそれ以上の電子放出素子の 行を備える。各光放出領域３０１ａ−３１１ａは、対応する電子放出領域３０１ ｂ−３１１ｂを有する。 記載される実施例では、フラットパネルディスプレイ３００の画素は、１２． ５ミル（約０．３２ｍｍ）のピッチ（間隔）を有するが、他のピッチでも可能で あり、それは本発明の範囲内にあるものと考えられる。スペーサ３５１及び３５ ２は、３７５ミル（約９．５３ｍｍ）の横方向間隔を有し、互いに並列して延在 する。従って、３０個の画素行がスペーサ３５１とスペーサ３５２との間に存在 する。フラットパネルディスプレイ３００の他のスペーサ（図示せず）も同様に 配列される。フラットパネルディスプレイ３００は、例えば４８０画素行を備え ることができる。スペーサ３５１及び３５２は約２．２５ミル（約０．０６ｍｍ ）の厚さＴと、約５０ミル（約１．２７ｍｍ）の高さＨとを有する。その結果、 フェースプレート構造体３２０とバックプレート構造体３３０との間の間隔は約 ５０ミル（約１．２７ｍｍ）である。約５ｋＶの電位差が、電子放出構造体３３ ２と光放出構造体３２２との間で保持される。 ディスプレイ領域３０３及び３０４はスペーサ３５１に隣接して配置され、デ ィスプレイ領域３０８及び３０９はスペーサ３５２に隣接して配置される。従っ てディスプレイ領域３０３、３０４、３０８並びに３０９は、これ以降スペーサ 隣接領域と呼ばれる。電子放出素子の行が矢 ０１において順次活性化される。上記のように、電子放出領域３０１ｂの活性化 では、スペーサ３５１は極端には帯電しない。次に、電子放出領域３０３ｂ及び ３０４ｂの電子放出素子が、スペーサ隣接領域３０３及び３０４内において順次 活性化される。スペーサ３５１は、電子放出領域３０３ｂ及び３０４ｂが活性化 された時点では極端には帯電していないため、領域３０３ｂ及び３０４ｂから放 出される電子は、スペーサ３５１が帯電することにより生じる著しい偏向を受け ずに、対応する光放出領域３０３ａ及び３０４ｂに達する。特定の実施例では、 電子放出領域３０３ｂは、電子放出領域３０４ｂに先行して活性化される。 次に、電子放出領域３０２ｂ及び３０５ｂの電子放出素子がスペーサ帯電領域 ３０２及び３０５において順次活性化される。特定の実施例では、電子放出領域 ３０２ｂは、電子放出領域３０５ｂに先行して活性化される。電子放出領域３０ ２ｂ及び３０５ｂの活性化による電荷がスペーサ３５１上に蓄積されるようにな るが、この電荷は、その後スペーサ隣接領域３０３及び３０４の電子放出領域３ ０３ｂ及び３０４ｂが順次活性化される時点までには散逸される。例えば、フラ ットパネルディスプレイ３００が７０Ｈｚのリフレッシュ周波数を有するものと 仮定すると、スペーサ３５１が、電子放出領域３０３ｂ及び３０４ｂが順次活性 化される時点までに放電するために、約１４．３ｍｓｅｃの時間がかかる。 その後電子放出領域３０６ｂの電子放出素子が、スペーサ中性領域３０６にお いて順次活性化される。上記のように、電子放出領域３０６ｂの活性化では、ス ペーサ３５１或いは３５２は極端には帯電しない。次に、電子放出領域３０８ｂ 及び３０９ｂの電子放出素子が、スペーサ隣接領域３０８及び３０９において順 次活性化される。スペーサ３５２は、 電子放出領域３０８ｂ及び３０９ｂが活性化された時点では極端には帯電してい ないため、これらの領域３０８ｂ及び３０９ｂから放出される電子は、スペーサ ３５２が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域 ３０８ａ及び３０９ｂに達する。 次に、電子放出領域３０７ｂ及び３０８ｂの電子放出素子が、スペーサ帯電領 域３０７及び３１０において順次活性化される。再び、電子放出領域３０７ｂ及 び３１０ｂの活性化に応じてスペーサ３５１上に蓄積された電荷は、その後電子 放出領域３０８ｂ及び３０９ｂが順次活性化される時点までに散逸される。その 後電子放出領域３１１ｂの電子放出素子がスペーサ中性領域３１１において順次 活性化される。 フラットパネルディスプレイ３００の他の電子放出領域（図示せず）の活性化 が、電子放出領域３０１ｂ−３１１ｂに対して記載されるのと同様に継続される 。結果として、活性化の順序はスペーサ中性領域３０１の電子放出領域３０１ｂ に戻り、上記した順序が繰り返される。再び、スペーサ隣接領域３０３−３０４ 及び３０８−３０９の電子放出領域３０３ｂ−３０４ｂ及び３０８ｂ−３０９ｂ が、二度目に活性化される時点までに、スペーサ３５１及び３５２上の電荷は、 十分な時間をかけて散逸される。 電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに３０９ｂから放出される電 子は、概ね偏向されることなく対応する光放出領域３０３ａ、３０４ａ、３０８ ａ並びに３０９ａに配向されるため、フェースプレート３２１の視認用表面にお いて表示される画像は、スペーサ３５１及び３５２に隣接する暗線を示すことは ないという利点がある。 電子放出領域３０１ｂ−３１１ｂは、他の方法において電子放出することもで き、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域３０３、３ ０４、３０８並びに３０９の電子放出領域３０３ｂ、 ３０４ｂ、３０８ｂ並びに３０９ｂは、スペーサ帯電領域３０２、３０５、３０ ７並びに３１０の電子放出領域３０２ｂ、３０５ｂ、３０７ｂ並びに３１０ｂの 活性化の直後に活性化されてはならない。第２実施例 本発明の別の実施例に従って、スペーサ３５１及び３５２は、比較的高い誘電 率になるように製造される。高誘電率は、１００ε₀より大きいものとして定義 され、ここではε₀は８．８５×１０^-12Ｆ／ｍに等しい。さらに高誘電率は、４ ００ε₀〜８００ε₀の範囲内にあるものとして定義される。スペーサの誘電率が 大きい結果として、スペーサ３５１及び３５２に対する充電時定数は増加し、そ れによりこれらのスペーサが急速に帯電するのを防ぐ。スペーサ３５１及び３５ ２に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣接領域３０３、３ ０４、３０８並びに３０９の電子放出領域３０３ｂ、３０４ｂ、３０８ｂ並びに ３０９ｂにより放出される電子の偏向は最小化される。この実施例の１つの変形 例に従って、フラットパネルディスプレイ３００の電子放出素子の行が、第１実 施例に関連して上記したような方法において活性化される。別法では、フラット パネルディスプレイ３００の電子放出素子の行は順次活性化してもよい。 本実施例の１つの変形例に従って、大きな誘電率のスペーサは、酸化チタン( ＴｉＯ₂)、酸化アルミニウム(Ａｌ₂Ｏ₃)並びに酸化クロム(Ｃｒ₂Ｏ₃)を含み、以 下の表１に示される割合において製造される。 酸化チタンを約４％の割合に保持することにより、スペーサの誘電率は比較的 高いレベルに保持される。上記の表１に示される組成物を有するスペーサは、以 降「４／３２／６４」スペーサと呼ばれる。４／３２／６４スペーサは、１２０ ０〜１５００Ｈｚの周波数で約７００ε₀〜７５０ε₀の誘電率を示す。それと比 較すると、１．６％のみの酸化チタン、３４．４％の酸化アルミニウム並びに６ ４．０％の酸化クロムからなる組成物を有するスペーサは、１００Ｈｚでおよそ １０ε₀乃至１１ε₀の誘電率を示す。従って、約４％の酸化チタンの割合を調整 することにより、スペーサ３５１及び３５２の誘電率は著しく増加する。 さらに、４／３２／６４スペーサは、フラットパネルディスプレイ環境におい て好都合であると考えられる他の特性を示すという利点がある。より詳細には、 ４／３２／６４スペーサは、およそ７×１０⁸Ω／□の比較的高いシート抵抗を 示す。従って、酸化チタンの割合を約４％に保持することにより、スペーサは許 容可能な範囲の電気抵抗に保持される。さらに４／３２／６４スペーサは、１ｋ Ｖ〜４ｋＶの範囲内にある電圧において１〜２．２の範囲内にある２次放出比を 示す。 本発明の１つの変形例では、４／３２／６４スペーサは、従来のボールミルに おいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成され るスラリーから製造される。そのようなスラリーの配合が表２に示される。 他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を 補助するように選択される改質剤を含む。二酸化シリコン、酸化マグネシウム並 びに酸化カルシウムのような化合物が改質剤として用いられる場合がある。 従来の方法において、ミルドスラリーを用いて、６０−１２０μｍの厚さを有 するテープが注型される。１つの変形例では、このテープは、幅１０ｃｍ×長さ １５ｃｍの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッ タ（setter）に装填され、そのウエハが所望の抵抗率を示すまで空気並びに／ま た還元雰囲気において焼成される。 詳細には、ウエハは２４℃の典型的な露点を有する水素雰囲気を用いて冷界周 期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される（すなわ ち熱の作用により除去される）必要がある場合には、水素雰囲気の露点はより高 くされ(約５０℃)、ウエハを損傷することなく有機組成物を容易に除去できるよ うにする。ウエハの有機性組成物が熱分解された後、露点はより高い露点（５０ ℃）からより低い露点（２４℃）に移されるであろう。熱分解は典型的には６０ ０℃の温度で完了する。典型的には、ウエハは１５００℃のピーク温度で１〜２ 時間焼成される。セラミック組成物の特性は詳細な焼成プロファイルにより調整 される。開始時の原材料により、またスペーサにおいて要求される強度、 抵抗率並びに二次電子放出の厳密な組み合わせにより、実際のピーク温度は１４ ５０℃と１７５０℃との間にあり、焼成プロファイルは、１時間から５時間の間 、このピーク温度を保持する。その後ウエハは取り出され、検査され、スペーサ ３５１及び３５２として用いられるストリップに切り分けられる。１つの変形例 では、これらのストリップは厚さ約２．２５ミル（約０．０６ｍｍ）、長さ２イ ンチ（約５．１ｃｍ）並びに高さ５０ミル（約１．２７ｍｍ）を有する。 酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するの に加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整することにより制 御することもできる。酸化クロムの割合を増加することにより、スペーサの導電 率は増加するようになる。しかしながら、酸化クロムの割合を増加することによ り、スペーサ材料に要求される焼結温度も増加する。また電気抵抗率は、焼成中 の炉内の酸素の分圧を制御することにより、或いはＨ₂とＯ₂との比を変更して炉 内の露点を変化させることによっても調整することができる。第３実施例 第５図は、本発明の別の実施例に従ったフラットパネルディスプレイ５００の 模式図である。本実施例は上記の第２の実施例と組み合わせて、或いは第２の実 施例とは個別に用いることができる。フラットパネルディスプレイ５００では、 スペーサ５０１−５０３のような複数のスペーサが、フェースプレート構造体５ １０とバックプレート構造体５１１との間に接続される。さらに各スペーサ５０ １−５０３は、共通バス５０４に接続される対応するフェース電極５０１ａ−５ ０３ａを備える。各フェース電極５０１ａ−５０３ａは、フェースプレート構造 体５１０とバックプレート構造体５１１との間の位置において対応するスペーサ ５ ０１−５０３の外側表面上に配置される。共通バス５０４は、スペーサ５０１− ５０３の抵抗とコンデンサとを効率的に結合する。また共通バス５０４は全ての スペーサ５０１−５０３の中で電荷を分配する。例えば、スペーサ５０１に隣接 するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス５０ ４によりスペーサ５０１、５０２、並びに５０３の中に分配されるであろう。こ れはスペーサ５０１上に蓄積される電荷を減少させるという利点をもたらす(共 通バス５０４がない場合にスペーサ５０１上に蓄積される電荷と比較した場合) 。スペーサ５０２及び５０３上に蓄積された電荷はこの時点では増加する（共通 バス５０４がない場合にスペーサ５０２及び５０３上に蓄積される電荷と比較し た場合）が、スペーサ５０２及び５０３に対応するスペーサ隣接領域が、ある時 間が経過まで活性化されないため、そのように電荷が増加するのは許容可能であ る。 第６図は、本実施例に用いることができるスペーサ６０１の等角図である。ス ペーサ６０１は、スペーサ本体６０２、フェース電極６０３−６０４並びにエッ ジ電極６０６ａ、６０６ｂ並びに６０７を備える。１つの実施例では、スペーサ 本体６０２は第２の実施例において記載された４／３２／６４スペーサ材料から なる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックの ような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶 縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極 ６０３及び６０４、並びにエッジ電極６０６ａ、６０６ｂ並びに６０７は、アル ミニウム或いは銅のような導電性材料からなる。フェース電極６０３及びエッジ 電極６０６ａ、６０６ｂ並びに６０７の製作は、上述したSchmid等によるＰＣＴ 国際特許出願ＰＣＴ／ＵＳ９６／０３６４０に詳細に記載される。 ７０７との間の接触を容易にする。 さらに、第８図を参照すると、スペーサ７０７は、本体７５７、エッジ電極７ ６７ａ、７６７ｂ並びに７６８、フェース電極７７７及び７７８、並びに間隙７ ５５を備える。光放出構造体７２２の導電性層７２２ｃがエッジ電極７６７ａに 接触し、共通バス構造体７２３の導電性バス層７２３ｂがエッジ電極７６７ｂに 接触し、さらにバックプレート７３０の電子放出構造体７３２のエッジ電極７６ ８に接触するように、スペーサ７０７はフェースプレート構造体７２０とバック プレート構造体７３０との間に接続される。間隙７５５はエッジ電極７６７ａと ７６７ｂとを電気的に絶縁する。フェース電極７７７は、図示されるように、エ ッジ電極７６７ｂに電気的に接続される。各残りのスペーサ７０１−７０６はス ペーサ７０７と同様に接続される。第８図では示されていないが、スペーサ７０ ７の上側部分はフェースプレート構造体７２０上のスペーサ支持構造体と係合す ることができるということは理解されよう。そのようなスペーサ支持構造体は、 図を明瞭に示すために図示されていない。しかしながら、そのようなスペーサ支 持構造体は、Schmidによる１９９５年１月３０日出願のＰＣＴ国際特許出願ＰＣ Ｔ／ＵＳ９５／００５５５並びにHavenによる１９９４年１１月２１日出願の米 国特許出願第０８／３４３，０７４号、現在米国特許第５，６５０，６９０号に 詳細に記載されており、全体を参照して本明細書の一部としている。 第９図に示されるように、各スペーサ７０１−７０６はスペーサ７０７に対し て上記したのと同様に対応するエッジ電極７６１−７６６と接触する対応するフ ェース電極７７１−７７６を備える。各エッジ電極７６１−７６６は、スペーサ ７０７と同様に導電性バス層７２３ｂと接触する。その結果、導電性バス層７２ ３ｂはフェース電極７７１−７７７と接触する共通バスを実現する。１つの変形 例では、導電性バス構造体 フラットパネルディスプレイ１１００はフラットパネルディスプレイ７００（第 ７図−第９図）と同様であるため、フラットパネルディスプレイ７００及び１１ ００における同様の構成要素は、同じ参照番号が付されている。上記したフラッ トパネルディスプレイ７００の構成要素に比べて、フラットパネルディスプレイ １１００はさらに、共通バス構造体７２３の導電性バス層７２３ｂと接触する共 通バス延長部材１１０１を備える。１つの変形例では、共通バス延長部材１１０ １及び導電性バス層７２３ｂは一体をなす構成要素として製造される(第１２図) 。バス延長部材１１０１は、側壁構造体７２４の外側境界の外側にまでフェース プレート７２１に沿って延在する。外部コンデンサ１０１０は、側壁構造体７２ ４の外側境界の外側の点においてバス延長部材１１０１に接続される。このよう にして、フェース電極７７１−７７７は外部コンデンサ１１０１に接続される。 これはスペーサ７０１−７０７のキャパシタンスを増加させ、これらのスペーサ 上に電荷が急速に蓄積されるのを防ぐ。第５実施例 第１３図は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ １３００の模式図である。第３及び第４実施例と同様に、本実施例は、上記の第 １及び第２実施例と組み合わせて、或いは上記の実施例とは個別に用いることが できる。フラットパネルディスプレイ１３００はフラットパネルディスプレイ５ ００（第５図）と同様であるため、第５図及び第１３図における同様の構成要素 は同じ参照番号が付される。さらに第１３図は、共通バス５０４と電圧源１３１ １との間に接続されるコンデンサ１３１０を備える。コンデンサ１３１０はスペ ーサ５０１−５０３の有効キャパシタンスを増加させ、それによりスペーサ５０ １請求の範囲 １．フェースプレート構造体、前記フェースプレート構造体に結合されるバック プレート構造体並びに前記フェースプレート構造体と前記バックプレート構造体 との間に配置されるスペーサからなるフラットパネルディスプレイ上に画素情報 を表示するための方法であって、前記ディスプレイが、（ａ）前記スペーサに隣 接し、かつ前記スペーサのそれぞれ反対側に位置する一対のスペーサ隣接領域と 、（ｂ）前記スペーサ隣接領域に隣接し、かつ前記スペーサ隣接領域よりスペー サから離れて配置される一対のスペーサ帯電領域とに分割され、また前記スペー サが、活性化時に前記スペーサ帯電領域により帯電することを特徴とし、 前記画素情報のフレーム中に、前記スペーサ隣接領域を活性化する過程と、 その後前記画素情報のフレーム中に、前記スペーサ帯電領域を活性化する過程 とを有することを特徴とする方法。 ２．前記ディスプレイが、前記スペーサ帯電領域の１つに隣接し、かつ前記スペ ーサ帯電領域の１つよりスペーサから離れて配置されるスペーサ中性領域にさら に分割され、前記スペーサが、活性化時に前記スペーサ中性領域により著しくは 帯電されず、また前記方法が、前記スペーサ隣接領域を活性化する過程に先行し て、前記画素情報のフレーム中に前記スペーサ中性領域を活性化する過程をさら に有することを特徴とする請求項１に記載の方法。 ３．前記ディスプレイが、前記スペーサ帯電領域の他の領域に隣接し、かつ前記 スペーサ帯電領域の他の領域より前記スペーサから離れて配置されるそれ以上の スペーサ中性領域にさらに分割され、前記スペーサは、活性化時に前記それ以上 のスペーサ中性領域により著しくは帯電されず、また前記方法がさらに、前記ス ペーサ帯電領域を活性化する過程に後続 して、前記画素情報のフレーム中に前記それ以上のスペーサ中性領域を活性化す る過程を有することを特徴とする請求項２に記載の方法。 ４．フェースプレートと、前記フェースプレートの上側をなす光放出構造体とを 有するフェースプレート構造体と、 バックプレートと、前記バックプレートの上側をなす電子放出構造体とを有し 、前記フェースプレート構造体に結合されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 それぞれがスペーサ本体と、前記スペーサ本体のフェース側表面上に配置される フェース電極とを有する複数のスペーサと、 前記フェース電極を電気的に接続する共通バス構造体とを有することを特徴と するフラットパネルディスプレイ。 ５．各スペーサが、前記スペーサのスペーサ本体のエッジ側表面上に配置され、 かつ前記スペーサのフェース電極と接触するエッジ電極をさらに有することを特 徴とする請求項４に記載のフラットパネルディスプレイ。 ６．前記共通バス構造体が、前記フェースプレート上に配置され、かつ前記フェ ース電極に接続される電気的導電性バス層を備えることを特徴とする請求項４に 記載のフラットパネルディスプレイ。 ７．前記各スペーサが、 前記スペーサのスペーサ本体の第１の端部上に配置され、前記光放出構造体と 接触する第１のエッジ電極と、 前記スペーサのスペーサ本体の前記第１の端部上に配置され、前記第１のエッ ジ電極から離隔して配置され、さらに前記共通バス構造体と接触する第２のエッ ジ電極をさらに備えることを特徴とする請求項４に記載のフラットパネルディス プレイ。 ８．前記共通バス構造体に電気的に結合されるコンデンサをさらに備えることを 特徴とする請求項４に記載のフラットパネルディスプレイ。 ９．前記フェースプレート構造体と前記バックプレート構造体との間に延在する 側壁構造体をさらに有し、前記側壁構造体が、前記光放出構造体、前記電子放出 構造体並びに前記共通バス構造体を概ね横方向に包囲し、また前記コンデンサが 前記側壁構造体の外側に配置されることを特徴とする請求項８に記載のフラット パネルディスプレイ。 １０．前記コンデンサが、前記共通バス構造体と基準電圧源との間に結合される ことを特徴とする請求項８に記載のフラットパネルディスプレイ。 １１．前記基準電圧源が、グランド電位、或いは高電圧の何れかから選択される ことを特徴とする請求項９に記載のフラットパネルディスプレイ。 １２．前記共通バス構造体が、前記フェースプレート上に配置され、かつ前記フ ェース電極に接続される電気的導電性バス層からなることを特徴とする請求項８ に記載のフラットパネルディスプレイ。 １３．前記コンデンサが、 前記導電性バス層と、 前記フェースプレートと前記導電性バス層との間に配置される誘電性ストリッ プと、 前記フェースプレートと前記誘電性ストリップとの間に配置され、かつ基準高 圧源に接続される第２の電気的導電性層とを有することを特徴とする請求項１２ に記載のフラットパネルディスプレイ。 １４．前記第２の導電性層が前記フェースプレート内の溝に配置されることを特 徴とする請求項１３に記載のフラットパネルディスプレイ。 １５．フェースプレートと、前記フェースプレートの上側をなし、かつ 複数の概ね並列な画素行内に配列される光放出構造体とを有するフェースプレー ト構造体と、 前記フェースプレート構造体に接続され、バックプレート及び前記バックプレ ートの上側をなす電子放出構造体とを有するバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 前記画素行に概ね垂直に延在し、それぞれがスペーサ本体及び前記スペーサ本体 のフェース側表面の上側をなすフェース電極とを有する複数のスペーサ材料とを 有し、 各画素行内の前記光放出素子が、概ね同時に、しかもそれぞれすぐ横に隣接す る画素行内の光放出素子とは異なる時間で活性化されることを特徴とするフラッ トパネルディスプレイ。 １６．フェースプレート構造体と、 前記フェースプレート構造体に接続されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される スペーサとを有し、前記スペーサが、酸素並びに前記酸素と結合し、かつ前記ス ペーサ内に分散されるアルミニウム、クロム並びにチタンからなり、また前記ス ペーサ内の前記チタンが、重量比でスペーサの約４％の酸化チタンに相当するこ とを特徴とするフラットパネルディスプレイ。 １７．前記スペーサ内の前記アルミニウムが重量比で前記スペーサの約３２％の 酸化アルミニウムに相当し、 前記スペーサ内の前記クロムが重量比で前記スペーサの約６４％の酸化クロム に相当することを特徴とする請求項１６に記載のフラットパネルディスプレイ。 １８．フェースプレート構造体と、 前記フェースプレート構造体に接続されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される スペーサとを有し、前記スペーサが１００ε₀より大きい誘電率を有する材料か らなることを特徴とするフラットパネルディスプレイ。 １９．前記誘電率が４００ε₀〜８００ε₀であることを特徴とする請求項１８に 記載のフラットパネルディスプレイ。 ２０．前記誘電率が７００ε₀〜７５０ε₀であることを特徴とする請求項１８に 記載のフラットパネルディスプレイ。

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｈ０１Ｊ 31/12 Ｈ０１Ｊ 31/12 Ｂ (72)発明者 モリス、デイビッド・エル アメリカ合衆国カリフォルニア州95132・ サンノゼ・エルグランデコート 3644 (72)発明者 シュミッド、アンソニー・ピー アメリカ合衆国カリフォルニア州92075・ ソラナビーチ・キャニオンドライブ 461 (72)発明者 サン、ユー・ナン アメリカ合衆国カリフォルニア州94086・ サニーベイル・アルパインテラス 9964 【要約の続き】 ４％からなる。

Claims (1)

1. 【特許請求の範囲】 １．フェースプレート構造体、バックプレート構造体並びに前記フェースプレー ト構造体と前記バックプレート構造体との間に配置されるスペーサとを有するフ ラットパネルディスプレイ上に画素情報のフレームを表示するための方法であっ て、 前記スペーサの何れかの側において前記スペーサと隣接する前記フラットパネ ルディスプレイの一対のスペーサ隣接領域を選択する過程と、 前記スペーサ隣接領域に隣接し、活性化時に前記スペーサを帯電させる前記フ ラットパネルディスプレイの一対のスペーサ帯電領域を選択する過程と、 前記スペーサ隣接領域を活性化する過程と、 前記画素情報のフレームを表示するために前記スペーサ帯電領域を活性化する 過程とを有することを特徴とする方法。 ２．前記スペーサ帯電領域に隣接し、活性化時に前記スペーサを帯電させない前 記フラットパネルディスプレイのスペーサ中性領域を画定する過程と、 前記スペーサ隣接領域を活性化する過程に先行して、前記スペーサ中性領域を 活性化する過程とをさらに有することを特徴とする請求項１に記載の方法。 ３．前記スペーサ帯電領域に隣接し、活性化時に前記スペーサを帯電させない前 記フラットパネルディスプレイのスペーサ中性領域を画定する過程と、 前記スペーサ帯電領域を活性化する過程の終了後に、前記スペーサ中性領域を 活性化する過程とをさらに有することを特徴とする請求項１に記載の方法。 ４．絶縁性フェースプレートと光放出構造体とを有するフェースプレー ト構造体と、 絶縁性バックプレートと電子放出構造体とを有するバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 それぞれが前記スペーサのフェース側表面上に配置されるフェース電極を有する 複数のスペーサと、 前記フェース電極を接続する共通バス構造体とを有することを特徴とするフラ ットパネルディスプレイ。 ５．各スペーサがさらに前記スペーサのエッジ側表面上に配置されるエッジ電極 を備え、前記スペーサの前記フェース電極が前記スペーサの前記エッジ電極に接 触することを特徴とする請求項４に記載のフラットパネルディスプレイ。 ６．前記共通バス構造体が、 前記光放出構造体に隣接する前記フェースプレート上に配置される絶縁性スト リップと、 前記絶縁性ストリップ上に配置され、前記フェース電極に接続される導電性バ ス層とを有することを特徴とする請求項４に記載のフラットパネルディスプレイ 。 ７．各スペーサが、前記スペーサの第１の端部に配置される第１のエッジ電極と 、前記スペーサの前記第１の端部に配置される第２のエッジ電極とを備え、前記 第１のエッジ電極及び前記第２のエッジ電極が間隙により隔離され、前記第１の エッジ電極が前記光放出構造体と接触し、また前記第２のエッジ電極が前記共通 バス構造体と接触し、また前記第２の端部電極が前記共通バス構造体と接触する ようになることを特徴とする請求項４に記載のフラットパネルディスプレイ。 ８．前記共通バス構造体に接続されるコンデンサをさらに有することを 特徴とする請求項４に記載のフラットパネルディスプレイ。 ９．前記フェースプレート構造体と前記バックプレート構造体との間に延在する 側壁構造体をさらに有し、前記側壁構造体が前記光放出構造体、前記電子放出構 造体並びに前記共通バス構造体を概ね横方向に包囲し、前記コンデンサが前記側 壁構造体の外側境界の外側に配置されることを特徴とする請求項８に記載のフラ ットパネルディスプレイ。 １０．前記コンデンサが前記共通バス構造体とグランド電圧源との間に接続され ることを特徴とする請求項８に記載のフラットパネルディスプレイ。 １１．前記コンデンサが前記共通バス構造体と高電圧源との間に接続されること を特徴とする請求項８に記載のフラットパネルディスプレイ。 １２．前記バス構造体が、 前記光放出構造体に隣接する前記フェースプレート上に配置される誘電性スト リップと、 前記絶縁性ストリップ上に配置され、前記フェース電極に接続される導電性バ ス層とを有することを特徴する請求項８に記載のフラットパネルディスプレイ。 １３．前記コンデンサが前記導電性バス層、前記誘電性ストリップ並びに前記フ ェースプレートと前記誘電性ストリップとの間に配置される第２の導電性層とを 備え、前記の第２の導電性層が前記光放出構造体を介して高電圧源に接続される ことを特徴とする請求項１２に記載のフラットパネルディスプレイ。 １４．前記第２の導電性層が前記フェースプレート内の溝に配置されることを特 徴とする請求項１３に記載のフラットパネルディスプレイ。 １５．絶縁性フェースプレートと、複数の平行な画素行内に配列される光放出構 造体とを有するフェースプレート構造体と、 絶縁性バックプレートと、電子放出構造体とを有するバックプレート構造体と 、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される 複数のスペーサとを有し、各スペーサが前記画素行に垂直に配置され、また各ス ペーサが前記スペーサのフェース側表面上に配置されるフェース電極を有するこ とを特徴とするフラットパネルディスプレイ。 １６．フラットパネルディスプレイのためのスペーサ材料であって、 酸化アルミニウムと、 前記酸化アルミニウム内に分散される酸化クロムと、 前記酸化アルミニウム内に分散される酸化チタンとを有し、前記スペーサ材料 が約４％の酸化チタンからなることを特徴とするスペーサ材料。 １７．前記スペーサ材料が、約３２％の酸化アルミニウムと、約６４％の酸化ク ロムとを有することを特徴する請求項１６に記載のスペーサ材料。 １８．１００ε₀より大きい誘電率を有する材料からなることを特徴とするフラ ットパネルディスプレイのためのスペーサ。 １９．前記スペーサが４００ε₀〜８００ε₀の範囲内にある誘電率を有する材料 からなることを特徴とする請求項１８に記載のスペーサ。 ２０．前記スペーサが７００ε₀〜７５０ε₀の範囲にある誘電率を有する材料か らなることを特徴とする請求項１８に記載のスペーサ。