JP2002515133A - フラットパネルディスプレイのためのスペーサ構造体及びそれを操作するための方法 - Google Patents

フラットパネルディスプレイのためのスペーサ構造体及びそれを操作するための方法

Info

Publication number
JP2002515133A
JP2002515133A JP50697898A JP50697898A JP2002515133A JP 2002515133 A JP2002515133 A JP 2002515133A JP 50697898 A JP50697898 A JP 50697898A JP 50697898 A JP50697898 A JP 50697898A JP 2002515133 A JP2002515133 A JP 2002515133A
Authority
JP
Japan
Prior art keywords
spacer
flat panel
panel display
electron
spacers
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP50697898A
Other languages
English (en)
Other versions
JP3905925B2 (ja
Inventor
スピント、クリストファー・ジェイ
モリス、デイビッド・エル
シュミッド、アンソニー・ピー
サン、ユー・ナン
Original Assignee
キャンデセント・インテレクチュアル・プロパティ・サービシーズ・インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by キャンデセント・インテレクチュアル・プロパティ・サービシーズ・インコーポレイテッド filed Critical キャンデセント・インテレクチュアル・プロパティ・サービシーズ・インコーポレイテッド
Publication of JP2002515133A publication Critical patent/JP2002515133A/ja
Application granted granted Critical
Publication of JP3905925B2 publication Critical patent/JP3905925B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00Cathode ray tubes; Electron beam tubes
    • H01J31/08Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123Flat display tubes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/54Screens on or from which an image or pattern is formed, picked-up, converted, or stored; Luminescent coatings on vessels
    • H01J1/62Luminescent screens; Selection of materials for luminescent coatings on vessels
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/864Spacing members characterised by the material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/8645Spacing members with coatings on the lateral surfaces thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01JELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00Electron emission display panels, e.g. field emission display panels
    • H01J2329/86Vessels
    • H01J2329/8625Spacing members
    • H01J2329/865Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655Conductive or resistive layers

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

(57)【要約】 フラットパネルディスプレイ内のスペーサ壁上に蓄積される電荷を低減する方法及び構造体が提供される。1つの実施例では、電子放出素子を活性化する順序を変更して、電子放出素子がスペーサ(501、502、503)を不要なレベルにまで帯電させる前に、スペーサに隣接する電子放出素子が活性化されるようにする。別の実施例では、スペーサの表面上に配置されるフェース電極(501a、502a、503a)が、共通バス(504)に接続され、それにより任意の特定のスペーサ上に蓄積される電荷を分配する。さらに共通バス(504)がフラットパネルディスプレイのアクティブ領域の内側或いは外側の何れかに配置されるコンデンサ(1010)に接続され、それによりスペーサの充電時定数を増加させる。コンデンサはグランド或いは高電圧源(1011)に接続されることができる。別の実施例では、スペーサの充電時定数は、酸化アルミニウム、酸化クロム並びに酸化チタンを分散させるようにして高誘電率を有する材料からスペーサを形成することにより増加する。その材料においては酸化チタンはスペーサ材料の約4%からなる。

Description

【発明の詳細な説明】 フラットパネルディスプレイのためのスペーサ構造体及びそれを操作するための 方法発明の分野 本発明は、フラットパネルディスプレイのフェースプレート構造体とバックプ レート構造体との間に配置されるスペーサに関連する。また本発明は、これらの スペーサに関連してフラットパネルディスプレイを操作するための方法に関連す る。発明の背景 フラット形陰極線管(CRT)ディスプレイは、従来の偏向ビーム式(deflect ed-beam)CRTディスプレイに対して大きなアスペクト比(例えば10:1、或 いはそれ以上)を示し、電子が光放出材料に衝当するのに応じて画像を表示する ディスプレイを備える。アスペクト比は、ディスプレイ厚に対するディスプレイ 表面の対角線長さとして定義される。光放出材料に衝当させる電子は、フィール ドエミッタカソード或いは熱陰極のような種々のデバイスにより発生させること ができる。本明細書では、フラットパネルCRTディスプレイは、フラットパネ ルディスプレイと呼ばれる。 典型的には従来のフラットパネルディスプレイはフェースプレート構造体とバ ックプレート構造体とを備えており、フェースプレート構造体とバックプレート 構造体は、その周囲に壁を設けることにより結合される。そこで形成される結合 壁は通常、真空圧で保持される。真空圧下でフラットパネルディスプレイが陥没 しないようにするために、典型的には複数の電気的抵抗性のスペーサが、フラッ トパネルの中央に位置する アクティブ領域において、フェースプレート構造体とバックプレート構造体との 間に配置される。 フェースプレート構造体は、絶縁性フェースプレート(典型的にはガラス)及 び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光 放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアク ティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバ ックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造 体は、選択的に励起されて電子を解放する複数の電子放出素子(例えばフィール ドエミッタ)を備える。光放出構造体は、電子放出構造体に対して相対的に高い 正の電圧(例えば5kV)に保持される。その結果、電子放出素子により解放さ れる電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレー トの外側表面(視認用表面)において、観察者により視認される光を放出するよ うになる。 第1図は、フラットパネルディスプレイ100の視認用表面の模式図である。 フラットパネルディスプレイ100のフェースプレート構造体20は、画素行1 −10のように光放出素子からなる複数の行(すなわち画素行)内に配列される 光放出構造体を備える。フラットパネルディスプレイ100は典型的には数百の 画素行を備えており、各行が数百の画素を含んでいる。スペーサ101−104 は、画素行1−10と並列にディスプレイ100の間に水平に延在する。画素行 1−10及びスペーサ101−104は、例示するのを目的としているため、第 1図においてはかなり拡大されている。 フラットパネルディスプレイ100の電子放出構造体は、フェースプレート構 造体20の画素行に対応する電子放出素子の行内に配列される。所与の一行内に ある全ての電子放出素子は同時に活性化される(すなわ ち電子放出される)。電子放出素子の行は順次活性化される。従って、画素行1 に対応する電子放出素子の行が最初に活性化され、その後画素行2−10に対応 する電子放出素子の行が順次活性化される。電子放出順序は、矢印110により 示される方向に継続される。 第2図は、第1図の線2−2に沿った見たフラットパネルディスプレイ100 の断面図である。第2図はフェースプレート21及び光放出構造体22を備える フェースプレート構造体20、バックプレート31及び電子放出構造体32を備 えるバックプレート構造体30並びにスペーサ101を備える。光放出構造体2 2は画素行1−10を備え、電子放出構造体32は、対応する電子放出素子1a −10aの行を備える。 上記のように、電子放出素子1a−10aの行は、対応する画素行1−10に おいて順次電子放出する。電子放出素子1a−10aから放出される電子が画素 行1−10の光放出材料に衝当する時、電子の散乱が生ずる。画素行6−9に対 して示されるように、散乱した電子はスペーサ101に衝当するようになる。ス ペーサ101に衝当する散乱した電子のエネルギーは、スペーサ101から電子 を解放するだけの十分に大きなエネルギーであり、それによりスペーサ101の 表面が正に帯電するようになる。スペーサ101に近接した電子放出素子の行が 順次活性化されるに従って、スペーサ101は急速に帯電する。 スペーサ101に隣接して配置される電子放出素子(例えば電子放出素子10 a)の行が活性化される時、スペーサ101に蓄積される正の電荷は十分に大き くなり、スペーサ101に向かって放出された電子を偏向するようになる。その 結果、スペーサ101に隣接する画素行(例えば画素行10)は、対応する電子 放出素子の行から放出される電子の一部しか受信できず、それによりこれらの画 素行は暗く見えるようになる。放出された電子が僅かに偏向するだけでも、スペ ーサ101に隣接 して視認可能な画素歪みが生じる。すなわち電子放出素子10aから放出される 電子は偏向され、画素行10内の中心からずれた位置において画素行10に衝当 するため、画素行10において歪みが生ずるようになる。これらの理由により、 スペーサ101に隣接して歪んだ(例えば暗い或いは明るい)画素線が視認され ることがある。 従来のスペーサは、スペーサ表面上に蓄積される電荷を放出するような電気的 抵抗性の被覆を備えていた。しかしながら、そのような抵抗性の被覆は、その被 覆自体により、スペーサ表面の帯電状態を許容可能なレベルまでに低減させるに は不十分である。 従ってフラットパネルディスプレイ100の動作中に、スペーサ表面の帯電状 態を許容可能なレベルにまで低減させる方法並びにまた構造体が望まれよう。概要 従って、本発明の1つの実施例は、フラットパネルディスプレイを3つのディ スプレイ領域に論理的に分割する過程を含む。この3つの領域は、スペーサに隣 接して配置されるスペーサ隣接領域、(2)スペーサ隣接領域に隣接して配置さ れるスペーサ帯電領域、並びに(3)スペーサ帯電領域に隣接して配置されるス ペーサ中性領域である。スペーサ帯電領域は、活性化時に、不要に高いレベルに まで隣接スペーサを帯電させるフラットパネルディスプレイの領域を含む。スペ ーサ中性領域は、活性化時に、スペーサを著しく帯電させないフラットパネルデ ィスプレイの領域である。スペーサ隣接領域の活性化時に、スペーサが帯電する のを防ぐために、スペーサ隣接領域は、スペーサ帯電領域に先行して活性化され る。典型的な動作の流れは、スペーサ中性領域を活性化する過程と、スペーサ隣 接領域を活性化する過程と、その後にスペーサ帯電領 域を活性化する過程とを含む。スペーサ隣接領域の活性化時には、スペーサは極 端には帯電しないため、スペーサ隣接領域は適当に(すなわち、著しい電子の偏 向がなく)動作し、スペーサに隣接する暗線は見られない。 別の実施例では、スペーサは高誘電率を有する材料からなり、それによりスペ ーサの充電時定数を増加させ、スペーサ上に電荷が急激に蓄積されるのを防ぐ。 ある特定の実施例では、スペーサは酸化アルミニウム内に分散される酸化チタン 或いは酸化クロムからなる。酸化チタンの濃度は約4%に調整される。酸化チタ ンの割合を約4%に調整することにより、スペーサ材料の誘電率は最大になると いう利点がある。酸化クロム及び酸化アルミニるウムの濃度は、例えば、それぞ れ64%及び32%である。 別の実施例では、フェース電極が各スペーサの外側表面上に配置され、共通バ ス構造体がフェース電極に接触する。共通バス構造体により、全てのスペーサの 中の任意の特定のスペーサ上に蓄積される電荷が分配されるという利点がある。 1つの変形例では、共通バス構造体は、光放出構造体に隣接して、フラットパネ ルディスプレイのフェースプレート上に配置される絶縁性ストリップ、並びに絶 縁性ストリップ上に配置される導電性バス層により形成される。導電性バス層は 各フェース電極に接続される。 別の実施例では、コンデンサが共通バス構造体に結合され、それによりスペー サの充電時定数を増加させる。コンデンサは、フラットパネルディスプレイの内 側或いは外側に物理的に配置することができる。さらにコンデンサは高電圧源或 いはグランド電圧源に接続されることができる。 コンデンサは、フェースプレートと共通バス構造体の絶縁性ストリッ プとの間に導電性プレートを設けることによりフラットパネルディスプレイの内 部に形成されることができる。導電性プレートと導電性バス層はコンデンサのプ レートを形成し、絶縁性ストリップはコンデンサの誘電体を形成する。導電性プ レートは、フェースプレート構造体の光放出構造体を介して高電圧源に接続され るようになる。 さらに別の実施例では、フラットパネルディスプレイは、複数の平行な画素行 と、画素行に垂直に延在する複数のスペーサとを備える。各スペーサは、スペー サの長さに沿って過大な電荷を分配するフェース電極を備え、それにより電荷が スペーサ上に蓄積されるのを防ぐ。 本発明は、図面と共に取り上げられる以下の詳細な説明において、さらに十分 に理解されるであろう。図面の簡単な説明 第1図は、従来のフラットパネルディスプレイの視認用表面の模式図である。 第2図は、第1図の線2−2に沿って見たフラットパネルディスプレイの断面 図である。 第3図は、本発明の1つの実施例に従ったフラットパネルディスプレイの視認 用表面の一部の模式図である。 第4図は、第3図の線4−4に沿って見た第3図のフラットパネルディスプレ イの断面図である。 第5図は、本発明の別の実施例に従って共通スペーサバスを有するフラットパ ネルディスプレイの模式図である。 第6図は、本発明のいくつかの実施例において用いられるスペーサの等角図で ある。 第7図は、共通スペーサバスを有するフラットパネルディスプレイの 上側表面の模式図である。 第8図は、第7図の線8−8に沿って見た第7図のフラットパネルディスプレ イの断面図である。 第9図は、第7図の線9−9に沿って見た第7図のフラットパネルディスプレ イの断面図である。 第10図は、本発明の別の実施例に従った共通スペーサバスに結合される内部 コンデンサを有するフラットパネルディスプレイの模式図である。 第11図は、共通スペーサバスに結合される外部コンデンサを有するフラット パネルディスプレイの上側表面の模式図である。 第12図は、第11図の線12−12に沿って見た第11図のフラットパネル ディスプレイの断面図である。 第13図は、本発明のさらに別の実施例に従った共通スペーサバスに結合され る内部コンデンサを有するフラットパネルディスプレイの模式図である。 第14図は、共通スペーサバスに結合される内部コンデンサを有するフラット パネルディスプレイの上側表面の模式図である。 第15図は、第14図の線15−15に沿って見た第14図のフラットパネル ディスプレイの断面図である。 第16図は、第14図の線16−16に沿って見た第14図のフラットパネル ディスプレイの断面図である。 第17図は、本発明の別の実施例に従った、画素行と並列に配置されるスペー サを有するフラットパネルディスプレイの上側表面の模式図である。 第18図は、第17図のフラットパネルディスプレイにおいて用いることがで きるスペーサの等角図である。発明の詳細な説明 以下の説明において、以下の定義が用いられる。本明細書では、用語「電気的 絶縁性」或いは、「誘電性」は全般的に、1012Ω・cmをより高い抵抗率を有す る材料に適用される。用語「電気的非絶縁性」は1012Ω・cmより低い抵抗率を 有する材料を示す。電気的非絶縁性材料は、(a)抵抗率が1Ω・cmより低い電 気的導電性材料と、(b)抵抗率が1〜1012Ω・cmの範囲内にある電気的抵抗 性材料とに区別される。これらの区分は低電界時に限定される。 電気的導電性材料(或いは電気導体)の例としては、金属、金属半導体化合物 、並びに金属半導体共晶体がある。また電気的導電性材料は中程度或いは高レベ ルにドープされた(n型或いはp型)半導体を含む。電気的抵抗性材料は真性及 び軽くドープされた(n型或いはp型)半導体を含む。電気的抵抗性材料のさら に別の例は、サーメット(金属粒子を埋め込まれたセラミック)並びに他のその ような金属絶縁体複合材である。また電気的抵抗性材料は、導電性セラミック及 び導電性充填材入りガラス(filled glass)を含む。第1実施例 第3図は、本発明の1つの実施例に従ったフラットパネルディスプレイ300 の視認用表面の一部を示す。第4図は、第3図の線4−4に沿って見たフラット パネルディスプレイ300の断面図である。フラットパネルディスプレイ300 の図示される部分は、フェースプレート構造体320、バックプレート構造体3 30並びにスペーサ351及び352を備える。フェースプレート構造体320 は、電気的絶縁性ガラスフェースプレート321及び光放出構造体322を備え る従来の構造体で ある。またバックプレート構造体330も従来通りの構造体であり、電気的絶縁 性バックプレート331及び電子放出構造体332を備える。フェースプレート 構造体320及びバックプレート構造体330は、出願人を同じくする1993 年6月22日出願のCurtin等による「Flat Panel display with Ceramic Backpl ate」というタイトルの米国特許出願第08/081,913号、及び1995 年3月16日公開のPCT国際公開公報 WO95/07543に詳細に記載さ れており、それらの全体を参照して本明細書の一部としている。 1つの変形例では、各スペーサ351及び352は遷移金属酸化物を含むセラ ミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペ ーサ351及び352は、外側表面上に形成される電気的抵抗性の外皮を備える 電気的絶縁性のコア材から形成されてもよい。スペーサ351および352は、 出願人を同じくする同時係属の1995年3月31日出願のSchmid等による「Sp acer Structure for Use in Flat Panel Displays and Methods for Forming Sa me」というタイトルの米国特許出願第08/414,408号並びに1995年 7月20日出願のSpindt等による「Structure and Operation of High Voltage Supports」というタイトルの米国特許出願第08/505,841号に詳細に記 載されており、その全体を参照して本明細書の一部としている。 フラットパネルディスプレイ300の図示される部分は、11個のディスプレ イ領域301−311に論理的に分割される。各ディスプレイ領域301−31 1は、光放出構造体322の対応する光放出領域301a−311a並びに電子 放出構造体332の対応する電子放出領域301b−311bを備える。各光放 出領域301a−311aは、スペーサ351及び352に並列に延在する1つ 或いはそれ以上の光放出素子の行(すなわち画素行)を備える。同様に、各電子 放出領域301b −311bは、1つ或いはそれ以上の電子放出素子の行を備える。各光放出領域 301a−311aは、対応する電子放出領域301b−311bを有する。 記載される実施例では、フラットパネルディスプレイ300の画素は、12. 5ミル(約0.32mm)のピッチ(間隔)を有するが、他のピッチでも可能で あり、それは本発明の範囲内にあるものと考えられる。スペーサ351及び35 2は、375ミル(約9.53mm)の横方向間隔を有し、互いに並列して延在 する。従って、30個の画素行がスペーサ351とスペーサ352との間に存在 する。フラットパネルディスプレイ300の他のスペーサ(図示せず)も同様に 配列される。フラットパネルディスプレイ300は、例えば480画素行を備え ることができる。スペーサ351及び352は約2.25ミル(約0.06mm )の厚さTと、約50ミル(約1.27mm)の高さHとを有する。その結果、 フェースプレート構造体320とバックプレート構造体330との間の間隔は約 50ミル(約1.27mm)である。約5kVの電位差が、電子放出構造体33 2と光放出構造体322との間で保持される。 ディスプレイ領域303及び304はスペーサ351に隣接して配置され、デ ィスプレイ領域308及び309はスペーサ352に隣接して配置される。従っ てディスプレイ領域303、304、308並びに309は、これ以降スペーサ 隣接領域と呼ばれる。電子放出素子の行が矢印340の方向に順次活性化される ものと仮定する場合に、スペーサ隣接領域303、304、308並びに309 は、スペーサ351及び352に電荷が蓄積される結果として、電子放出素子に 対応する行から許容可能な数の放出された電子を受信し損なうと考えられる画素 行を含むように選択される。また、スペーサ隣接領域303、304、308並 びに309は、電子放出素子の行が矢印340の方向に順次活性化され るものと仮定する場合に、スペーサ351及び352に電荷が蓄積される結果と して、画素歪みが生じる量にまで偏向される電子を受信するようになる画素行を 含むように選択される。 記載される実施例では、各スペーサ隣接領域303、304、308並びに3 09は、スペーサ351−352に隣接して配置される1つ或いは2つの画素行 を備える。例えば、各スペーサ隣接領域303、304、308並びに309が 2つの画素行を備える場合には、光放出領域303a、304a、308a並び に309aは、それぞれ2行の光放出素子を備え、対応する電子放出領域303 b、304b、308b並びに309bは、それぞれ対応する2行の電子放出素 子を備える。 電子放出領域303b、304b、308b並びに309bが活性化されると き、対応する光放出領域303a、304a、308a並びに309aから散乱 する電子によるスペーサ351及び352の帯電は、著しくはない。これは、光 放出領域303a、304a、308a並びに309aから散乱する電子が、ス ペーサ351及び352の最上部に比較的近接した(すなわち光放出構造体32 2付近の)スペーサ351及び352に衝当するようになるためである。この結 果、これらの電子により導入される電荷は光放出構造体322に容易に排出され る。 ディスプレイ領域302、305、307並びに310は、それぞれスペーサ 隣接領域303、304、308並びに309に隣接して配置される。ディスプ レイ領域302、305、307並びに310は、そ対応する電子放出素子の行 により順次電子放出される時、スペーサ351及び352を不要に高いレベルに まで帯電させる電子の散乱をもたらす画素行を備えるように選択される。領域3 02、305、307並びに310は、以降スペーサ帯電領域と呼ばれる。スペ ーサ帯電領域302、305、307、並びに310は、対応する光放出領域3 02a、 305a、307a及び310a、並びに対応する電子放出領域302b、30 5b、307b並びに310bを備える。記載される実施例では、各スペーサ帯 電領域302、305、307並びに310は、対応するスペーサ隣接領域30 3、304、308並びに309に隣接して配置される3つから5つの画素行を 備える。例えば、各スペーサ隣接領域303、304、308並びに309が5 つの画素行を備える場合、光放出領域302a、305a、307a並びに31 0aは、それぞれ5つの光放出素子の行を備え、また対応する電子放出領域30 2b、305b、307b並びに310bは、それぞれ5つの対応する電子放出 素子の行を備えるであろう。 ある特定の実施例では、スペーサ帯電領域302、305、307、並びに3 10に含まれる画素行は、光放出構造体322と電子放出構造体332との間の 距離の約5.5〜1.5倍の範囲内にある距離だけスペーサ351及び352か ら離隔配置された画素行である。 ディスプレイ領域301はスペーサ帯電領域302に隣接して配置され、ディ スプレイ領域306はスペーサ帯電領域305と307との間に配置され、ディ スプレイ領域311はスペーサ帯電領域310に隣接して配置される。ディスプ レイ領域301、306並びに311は、対応する電子放出素子の行により電子 放出されるとき、スペーサ351及び352を著しく帯電させるような電子を散 乱しない画素行を備えるように選択される。すなわち、ディスプレイ領域301 、306並びに311内の画素行が電子放出するとき、対応する光放出領域30 1a、306a並びに311aから散乱する電子は、スペーサ351及び352 に到達できないか、或いはこれらのスペーサに到達してもスペーサ351及び3 52を著しく帯電させることはない。領域301、306並びに311は、以降 スペーサ中性領域と呼ばれる。 記載される実施例では、各スペーサ中性領域301、306並びに311は約 5〜7画素行分だけスペーサ351及び352から横方向に隔離される。従って 、各スペーサ中性領域301、306、並びに311は、対応するスペーサ帯電 領域302、305、307並びに310に隣接して配置される16〜22個の 画素行を備える。各スペーサ中性領域301、306並びに311が16画素行 を備える場合、光放出領域301a、306a並びに311aはそれぞれ16個 の光放出素子の行を備え、さらに対応する電子放出領域301b、306b並び に311bが、それぞれ16個の対応する電子放出素子の行を備えるであろう。 ある特定の実施例では、スペーサ中性領域301、306並びに311内に含 まれる画素行は、光放出構造体322と電子放出構造体332との間の距離の1 .5倍より大きい距離だけスペーサ351及び352から離隔して配置される画 素行である。 本発明の1つの実施例に従って、電子放出領域301b−311bは以下に記 載される順序に活性化される。各電子放出領域301b−311bの内部におい て、電子放出素子の行は矢印340(第3図)により示される方向に順次活性化 される。活性化の順序は、フラットパネルデイスプレイ300の行アドレシング システム(row addressing system)により制御される。 まず、電子放出領域301bの電子放出素子は、スペーサ中性領域301にお いて順次活性化される。上記のように、電子放出領域301bの活性化では、ス ペーサ351は極端には帯電しない。次に、電子放出領域303b及び304b の電子放出素予が、スペーサ隣接領域303及び304内において順次活性化さ れる。スペーサ351は、電子放出領域303b及び304bが活性化された時 点では極端には帯電していないため、領域303b及び304bから放出される 電子は、著しく偏 向されることなく対応する光放出領域303a及び304bに達する。特定の実 施例では、電子放出領域303bは、電子放出領域304bに先行して活性化さ れる。 次に、電子放出領域302b及び305bの電子放出素子がスペーサ帯電領域 302及び305において順次活性化される。特定の実施例では、電子放出領域 302bは、電子放出領域305bに先行して活性化される。電子放出領域30 2b及び305bの活性化による電荷がスペーサ351上に蓄積されるようにな るが、この電荷は、その後スペーサ隣接領域303及び304の電子放出領域3 03b及び304bが順次活性化される時点までには散逸される。例えば、フラ ットパネルディスプレイ300が70Hzのリフレッシュ周波数を有するものと 仮定すると、スペーサ351が、電子放出領域303b及び304bが順次活性 化される時点までに放電するために、約14.3msecの時間がかかる。 その後電子放出領域306bの電子放出素子が、スペーサ中性領域306にお いて順次活性化される。上記のように、電子放出領域306bの活性化では、ス ペーサ351或いは352は極端には帯電しない。次に、電子放出領域308b 及び309bの電子放出素子が、スペーサ隣接領域308及び309において順 次活性化される。スペーサ352は、電子放出領域308b及び309bが活性 化された時点では極端には帯電していないため、これらの領域308b及び30 9bから放出される電子は、著しく偏向されることなく、対応する光放出領域3 08a及び309bに達する。 次に、電子放出領域307b及び308bの電子放出素子が、スペーサ帯電領 域307及び310において順次活性化される。再び、電子放出領域307b及 び310bの活性化に応じてスペーサ351上に蓄積 された電荷は、その後電子放出領域308b及び309bが順次活性化される時 点までに散逸される。その後電子放出領域311bの電子放出素子がスペーサ中 性領域311において順次活性化される。 フラットパネルディスプレイ300の他の電子放出領域(図示せず)の活性化 が、電子放出領域301b−311bに対して記載されるのと同様に継続される 。結果として、活性化の順序はスペーサ中性領域301の電子放出領域301b に戻り、上記した順序が繰り返される。再び、スペーサ隣接領域303−304 及び308−309の電子放出領域303b−304b及び308b−309b が、二度目に活性化される時点までに、スペーサ351及び352上の電荷は、 十分な時間をかけて散逸される。 電子放出領域303b、304b、308b並びに309bから放出される電 子は、概ね偏向されることなく対応する光放出領域303a、304a、308 a並びに309aに配向されるため、フェースプレート321の視認用表面にお いて表示される画像は、スペーサ351及び352に隣接する暗線を示すことは ないという利点がある。 電子放出領域301b−311bは、他の方法において電子放出することもで き、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域303、3 04、308並びに309の電子放出領域303b、304b、308b並びに 309bは、スペーサ帯電領域302、305、307並びに310の電子放出 領域302b、305b、307b並びに310bの活性化の直後に活性化され てはならない。第2実施例 本発明の別の実施例に従って、スペーサ351及び352は、比較的高い誘電 率になるように製造される。高誘電率は、100ε0より大き いものとして定義され、ここではε0は8.85×10-12F/mに等しい。さら に高誘電率は、400ε0〜800ε0の範囲内にあるものとして定義される。ス ペーサの誘電率が大きい結果として、スペーサ351及び352に対する充電時 定数は増加し、それによりこれらのスペーサが急速に帯電するのを防ぐ。スペー サ351及び352に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣 接領域303、304、308並びに309の電子放出領域303b、304b 、308b並びに309bにより放出される電子の偏向は最小化される。この実 施例の1つの変形例に従って、フラットパネルディスプレイ300の電子放出素 子の行が、第1実施例に関連して上記したような方法において活性化される。別 法では、フラットパネルディスプレイ300の電子放出素子の行は順次活性化し てもよい。 本実施例の1つの変形例に従って、大きな誘電率のスペーサは、酸化チタン( TiO2)、酸化アルミニウム(AlO2)並びに酸化クロム(Cr23)を含み 、以下の表1に示される割合において製造される。 酸化チタンを約4%の割合に保持することにより、スペーサの誘電率は比較的 高いレベルに保持される。上記の表1に示される組成物を有するスペーサは、以 降「4/32/64」スペーサと呼ばれる。4/32/64スペーサは、120 0〜1500Hzの周波数で約700ε0〜750ε0の誘電率を示す。それと比 較すると、1.6%のみの酸化チタ ン、34.4%の酸化アルミニウム並びに64.0%の酸化クロムからなる組成 物を有するスペーサは、100Hzでおよそ10ε0乃至11ε0の誘電率を示す 。従って、約4%の酸化チタンの割合を調整することにより、スペーサ351及 び352の誘電率は著しく増加する。 さらに、4/32/64スペーサは、フラットパネルディスプレイ環境におい て好都合であると考えられる他の特性を示すという利点がある。より詳細には、 4/32/64スペーサは、およそ7×108Ω/□の比較的高い電気抵抗を示 す。従って、酸化チタンの割合を約4%に保持することにより、スペーサは許容 可能な範囲の電気抵抗に保持される。さらに4/32/64スペーサは、1kV 〜4kVの範囲内にある電圧において1〜2.2の範囲内にある2次放出比を示 す。 本発明の1つの変形例では、4/32/64スペーサは、従来のボールミルに おいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成され るスラリーから製造される。そのようなスラリーの配合が表2に示される。 他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を 補助するように選択される改質剤を含む。二酸化シリコン、酸 化マグネシウム並びに酸化カルシウムのような化合物が改質剤として用いられる 場合がある。 従来の方法において、ミルドスラリーを用いて、60−120μmの厚さを有 するテープが注型される。1つの変形例では、このテープは、幅10cm×長さ 15cmの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッ タ(setter)に装填され、そのウエハが所望の抵抗率を示すまで空気並びに/ま た還元雰囲気において焼成される。 詳細には、ウエハは24℃の典型的な露点を有する水素雰囲気を用いて冷界周 期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される(すなわ ち除去される)必要がある場合には、水素雰囲気の露点はより高くされ(約50 ℃)、ウエハを損傷することなく有機組成物を容易に除去できるようにする。ウ エハの有機性組成物が熱分解された後、露点はより高い露点(50℃)からより 低い露点(24℃)に移されるであろう。熱分解は典型的には600℃の温度で 完了する。典型的には、ウエハは1500℃のピーク温度で1〜2時間焼成され る。セラミック組成物の特性は詳細な焼成プロファイルにより調整される。開始 時の原材料により、またスペーサにおいて要求される強度、抵抗率並びに二次電 子放出の厳密な組み合わせにより、実際のピーク温度は1450℃と1750℃ との間にあり、焼成プロファイルは、1時間から5時間の間、このピーク温度を 保持する。その後ウエハは取り出され、検査され、スペーサ351及び352と して用いられるストリップに切り分けられる。1つの変形例では、これらのスト リップは厚さ約2.25ミル(約0.06mm)、長さ2インチ(約5.1cm )並びに高さ50ミル(約1.27mm)を有する。 酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するの に加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整 することにより制御することもできる。酸化クロムの割合を増加することにより 、スペーサの導電率は増加するようになる。しかしながら、酸化クロムの割合を 増加することにより、スペーサ材料に要求される焼結温度も増加する。また電気 抵抗率は、焼成中の炉内の酸素(PO2)の分圧を制御することにより、或いは H2とO2との比を変更して炉内の露点を変化させることによっても調整すること ができる。第3実施例 第5図は、本発明の別の実施例に従ったフラットパネルディスプレイ500の 模式図である。本実施例は上記の第2の実施例と組み合わせて、或いは第2の実 施例とは個別に用いることができる。フラットパネルディスプレイ500では、 スペーサ501−503のような複数のスペーサが、フェースプレート構造体5 10とバックプレート構造体511との間に接続される。さらに各スペーサ50 1−503は、共通バス504に接続される対応するフェース電極501a−5 03aを備える。各フェース電極501a−503aは、フェースプレート構造 体510とバックプレート構造体511との間の位置において対応するスペーサ 501−503の外側表面上に配置される。共通バス504は、スペーサ501 −503の抵抗とコンデンサとを効率的に結合する。また共通バス504は全て のスペーサ501−503の中で電荷を分配する。例えば、スペーサ501に隣 接するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス5 04によりスペーサ501、502、並びに503の中に分配されるであろう。 これはスペーサ501上に蓄積される電荷を減少させるという利点をもたらす( 共通バス504がない場合にスペーサ501上に蓄積される電荷と比較した場合 )。スペーサ502及び503上に蓄積された電荷はこの時点では増加する(共 通 バス504がない場合にスペーサ502及び503上に蓄積される電荷と比較し た場合)が、スペーサ502及び503に対応するスペーサ隣接領域が、ある時 間が経過まで活性化されないため、そのように電荷が増加するのは許容可能であ る。 第6図は、本実施例に用いることができるスペーサ601の等角図である。ス ペーサ601は、スペーサ本体602、フェース電極603−604並びにエッ ジ電極606a、606b並びに607を備える。1つの実施例では、スペーサ 本体602は第2の実施例において記載された4/32/64スペーサ材料から なる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックの ような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶 縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極 603及び604、並びにエッジ電極606a、606b並びに607は、アル ミニウム或いは銅のような導電性材料からなる。フェース電極603及びエッジ 電極606a、606b並びに607の製作は、出願人を同じくする同時係属の 米国特許出願第08/414,408号に詳細に記載される。 フェース電極603及び604、並びにエッジ電極606a、606b並びに 607は、スペーサ601に沿って電圧分布を調整する。スペーサ601は約2 .25ミル(約0.06mm)の厚さTを有し、その値は50ミル(約1.27 mm)のその高さHと比較して相対的に小さいため、フェース電極603及び6 04は、スペーサ601に渡る電圧分布を調整するためにスペーサ本体602を 1つの表面上にのみ必要とされる。 間隙605がエッジ電極606aと606bとの間に存在する。間隙605の 寸法は、エッジ電極606aがエッジ電極606bから電気的 に絶縁されるように選択される。ある特定の実施例では、間隙605は約50ミ ル(約1.27mm)の幅Wを有する。以下により詳細に記載するように、エッ ジ電極606aはフラットパネルディスプレイの光放出構造体への電気的接続を もたらし、エッジ電極606bはフェース電極603と共通バスとの間の電気的 接続をもたらし、さらにエッジ電極607はフラットパネルディスプレイの電子 放出構造体への電気的接続をもたらす。 第7図は、フラットパネルディスプレイ700の上側表面の模式図である。第 8図は、第7図の線8−8に沿って見たフラットパネルディスプレイ700の断 面図である。第9図は、第7図の線9−9に沿って見たフラットパネルディスプ レイ700の断面図である。フラットパネルディスプレイ700は、スペーサ7 01−707、フェースプレート構造体720、バックプレート構造体730、 共通バス構造体723並びに側壁構造体724を備える。フェースプレート構造 体720は、絶縁性フェースプレート721及び光放出構造体722を備える。 バックプレート構造体730は、バックプレート731及び電子放出構造体73 2を備える。 記載される実施例では、各スペーサ701−707はスペーサ601(第6図 )と同一である。第7図に示されるように、スペーサ701−707は、フラッ トパネルディスプレイ700の画素行と並列に光放出構造体722間に水平に延 在する。光放出構造体722は、フラットパネルディスプレイ700の視認用表 面を画定する。共通バス構造体723はこの視認用表面から横方向に隔離される 。側壁構造体724は、光放出構造体722及び共通バス構造体723を横方向 に包囲する。 第8図に示されるように、側壁構造体724は、フェースプレート構造体72 0とバックプレート構造体730との間に延在する。フェース プレート構造体720の光放出構造体722は、光放出材料722a、マトリッ クス部722b並びに導電性層722cを備える。導電性層722cは、側壁構 造体724の外側境界の外側に延在し、電源740に接続される。共通バス構造 体723は、絶縁性ストリップ723a及び導電性バス層723bを備える。1 つの実施例では、絶縁性ストリップ723aはマトリックス部722bと同時に 形成され、それにより絶縁性ストリップ723aとマトリックス部722bの厚 さが概ね同じになることを確保する。ある特定の変形例では、絶縁性ストリップ 723a及びマトリックス部722bはポリイミド樹脂から形成され、約2ミル (約0.05mm)の厚さTを有する。さらに絶縁性ストリップ723aは約5 0〜100ミル(約1.27〜2.54mm)の幅Wを有する。また導電性層7 22c及び723bも同時に形成されるてもよい。導電性層722c及び723 bの厚さは、絶縁性ストリップ723a及びマトリックス部722bの厚さに比 べて無視できる。絶縁性ストリップ723a及びマトリックス部722bが概ね 同じ厚さを有するため、導電性層722c及び723bはフェースプレート72 1から同じ距離に配置され、それにより導電性層722c及び723bとスペー サ701−707との間の接触を容易にする。 さらに、第8図を参照すると、スペーサ707は、本体757、エッジ電極7 67a、767b並びに768、フェース電極777及び778、並びに間隙7 55を備える。光放出構造体722の導電性層722cがエッジ電極767aに 接触し、共通バス構造体723の導電性バス層723bがエッジ電極767bに 接触し、さらにバックプレート730の電子放出構造体732のエッジ電極76 8に接触するように、スペーサ707はフェースプレート構造体720とバック プレート構造体730との間に接続される。間隙755はエッジ電極767aと 767b とを電気的に絶縁する。フェース電極777は、図示されるように、エッジ電極 767bに電気的に接続される。各残りのスペーサ701−706はスペーサ7 07と同様に接続される。第8図では示されていないが、スペーサ707の上側 部分はフェースプレート構造体720上のスペーサ支持構造体と係合することが できるということは理解されよう。そのようなスペーサ支持構造体は、図を明瞭 に示すために図示されていない。しかしながら、そのようなスペーサ支持構造体 は、出願人を同じくする同時係属の1994年1月31日出願の米国特許出願第 08,188,855号並びに1994年11月21日出願の米国特許出願第0 8/343,074号に詳細に記載されており、全体を参照して本明細書の一部 としている。 第9図に示されるように、各スペーサ701−706はスペーサ707に対し て上記したのと同様に対応するエッジ電極761−766と接触する対応するフ ェース電極771−776を備える。各エッジ電極761−766は、スペーサ 707と同様に導電性バス層723bと接触する。その結果、導電性バス層72 3bはフェース電極771−777と接触する共通バスを実現する。1つの変形 例では、導電性バス構造体723は、約8インチ(約20cm)の長さLを有す る。 電子放出構造体723の電子放出素子の行が、矢印780により示される方向 に電子放出する場合には、スペーサ701は、スペーサ701−707の中で、 電荷が蓄積される条件が生じる最初のスペーサである。しかしながら、導電性バ ス層723bを介してフェース電極771−777に共通に接続されており、ス ペーサ701の有効キャパシタンスは増加するため、スペーサ701への急速な 電荷の蓄積は防止される。スペーサ702−707上に蓄積される電荷も、フェ ース電極771−777を導電性バス層723bに共通に接続することにより同 様に低減さ れる。第4実施例 第10図は、本発明の別の実施例に従ったフラットパネルディスプレイ100 0の模式図である。第3実施例と同様に、本実施例は上記の第1及び第2実施例 と組み合わせて、或いは上記の実施例とは個別に用いることができる。第10図 に示されるフラットパネルディスプレイ1000は第5図に示されるフラットパ ネルディスプレイ500と同様であるため、第5図と第10図における同様の素 子は同じ参照番号が付されている。さらに第10図は、共通バス504とグラン ド1011との間に接続される外部コンデンサ1010を備える。コンデンサ1 010はスペーサ501−503の有効キャパシタンスを増加させ、それにより スペーサ501−503に関する充電時定数をさらに増加し、これらのスペーサ が急速に帯電するのを防ぐ。 第11図は、本発明の実施例に従ったフラットパネルディスプレイ1100の 上側表面の模式図である。第12図は、第11図の線12−12に沿って見たフ ラットパネルディスプレイ1100の断面図である。フラットパネルディスプレ イ1100はフラットパネルディスプレイ700(第7図−第9図)と同様であ るため、フラットパネルディスプレイ700及び1100における同様の構成要 素は、同じ参照番号が付されている。上記したフラットパネルディスプレイ70 0の構成要素に比べて、フラットパネルディスプレイ1100はさらに、共通バ ス構造体723の導電性バス層723bと接触する共通バス延長部材1101を 備える。1つの変形例では、共通バス延長部材1101及び導電性バス層723 bは一体をなす構成要素として製造される(第12図参照)。バス延長部材11 01は、側壁構造体724の外側境界の外側にまでフ ェースプレート721に沿って延在する。外部コンデンサ1010は、側壁構造 体724の外側境界の外側の点においてバス延長部材1101に接続される。こ のようにして、フェース電極771−777は外部コンデンサ1101に接続さ れる。これはスペーサ701−707のキャパシタンスを増加させ、これらのス ペーサ上に電荷が急速に蓄積されるのを防ぐ。第5実施例 第13図は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ 1300の模式図である。第3及び第4実施例と同様に、本実施例は、上記の第 1及び第2実施例と組み合わせて、或いは上記の実施例とは個別に用いることが できる。フラットパネルディスプレイ1300はフラットパネルディスプレイ5 00(第5図)と同様であるため、第5図及び第13図における同様の構成要素 は同じ参照番号が付される。さらに第13図は、共通バス504と電圧源131 1との間に接続されるコンデンサ1310を備える。コンデンサ1310はスペ ーサ501−503の有効キャパシタンスを増加させ、それによりスペーサ50 1−503に対する充電時定数を増加させ、これらのスペーサが急速に帯電する のを防ぐ。 第14図は、本発明の実施例に従ったフラットパネルディスプレイ1400の 上側表面の模式図である。第15図は、第14図の線15−15に沿って見た断 面図であり、第16図は、第14図の線16−16に沿って見た断面図である。 フラットパネルディスプレイ1400はフラットパネルディスプレイ700(第 7図−第9図)と同様であるため、同様の構成要素は同じ参照番号が付される。 フラットパネルディスプレイ1400は、フェースプレート721の 内側表面上に形成されるコンデンサ構造体1310を備える。第14図に示され るように、コンデンサ構造体1310は、共通バス構造体723(第7図)の位 置と同様の位置においてディスプレイ1400の視認用表面の外側に配置される 。 第15図及び第16図に示されるように、コンデンサ構造体1310は、第1 の導電性プレート1301、誘電性層1302並びに第2の導電性プレート13 03を備える。図示される実施例では、第1の導電性プレート1301は、光放 出構造体722の導電性層722cと一体をなす。すなわち第1の導電性プレー ト1301及び導電性層720cは、導電性材料の連続層を形成するために同時 に堆積する。誘電性層1302は、例えば約2ミル(約0.05mm)の厚さT 、約50〜100ミル(約1.27〜2.54mm)の幅W並びに約8インチ( 約20cm)の長さLを有するポリイミド樹脂の層である。第2の導電性プレー ト1303は誘電性層1302の下側表面上に堆積する。プレート1301、1 303並びにに誘電性層1302を組み合わせた厚さは、マトリックス722b と、光放出構造体722の導電性層722cを組み合わせた厚さに等しくなるよ うに選択される。その結果、半導体構造体1310及び光放出構造体722の両 方が、スペーサ701−707との良好な電気的コンタクトを形成する。 第1及び第2の導電性プレート1301及び1303並びに誘電性層1302 はコンデンサを形成する。このコンデンサの第1の導電性プレート1301は光 放出構造体722の導電性層722c(第15図)を介して電圧源1311に接 続される。このコンデンサの第2の導電性プレート1303は、フェース電極7 71−777に接続され、フェース電極771−777が第2の導電性プレート 1303から並列に延在するようにする。コンデンサ構造体1310のキャパシ タンスは、厚さ(T)、 断面積(L×W)並びに誘電性層1302の誘電率により決定される。これらの パラメータを変更して、所望のキャパシタンスを有するコンデンサ構造体131 0を形成することができる。記載される実施例では、コンデンサ構造体1310 は約3〜6nFの範囲にあるキャパシタンスを有する。 本発明の別の変形例では、第1の導電性プレート1301は、光放出構造体7 22の導電性層722cに接続されない。その代わりに、第1の導電性プレート 1301が側壁構造体724(例えば第11図の延長部材1101を参照)の外 側境界の外側に引き出され、グランド電圧源に接続される。第6実施例 第17図は、本発明の別の実施例に従ったフラットパネルディスプレイ170 0の上側表面の模式図である。フラットパネルディスプレイ1700は、画素行 と(並列にではなく)垂直に配置される複数のスペーサ1701−1705を備 える。破線1710はこれらの画素行の1つを表す。フラットパネルディスプレ イ1700の画素行が活性化されるに従って、各スペーサ1701−1705が 活性化された画素行に隣接する位置において帯電する。例えば、画素行1710 が活性化される時、スペーサ1701−1705は位置1701a−1705a において帯電するようになる。 第18図はスペーサ1701の等角図である。スペーサ1702−1705は スペーサ1701と同一である。スペーサ1701はスペーサ本体1711、エ ッジ電極1712−1713並びにフェース電極1714を備える。スペーサ1 701の種々の構成要素は、第6図に関連して上記したスペーサ601の構成要 素と概ね同一である。フェース電極 1714はスペーサ1701の高さの概ね中間位置に配置され、スペーサ本体7 11の長さに沿って、エッジ電極1712及び1713と概ね並列に延在する。 位置1701aのようなスペーサ1701に沿ったある特定の位置が過大な電荷 に曝される時、この電荷は、フェース電極1714により、矢印1721及び1 722により示されるようなスペーサ1701の長さに沿って分配(及び散逸) されるようになる。従って、活性化された画素行に隣接する位置においてスペー サ1701−1705に沿って過大な電荷が蓄積されることはない。 本発明は幾つかの実施例に関連して記載されてきたが、本発明は開示された実 施例に制限されるものではなく、当業者には明らかと思われる種々の変更例が実 現可能であることは理解されよう。共通バス構造体723及びコンデンサ構造体 1310はバックプレート並びにフェースプレート上に製造することもできる。 従って本発明は以下の請求の範囲によってのみ限定される。
【手続補正書】特許法第184条の8第1項 【提出日】平成10年2月18日(1998.2.18) 【補正内容】 アクティブ領域において、フェースプレート構造体とバックプレート構造体との 間に配置される。 フェースプレート構造体は、絶縁性フェースプレート(典型的にはガラス)及 び絶縁性フェースプレートの内側表面上に形成される光放出構造体を備える。光 放出構造体は光放出材料、すなわち燐光体を備え、それらがディスプレイのアク ティブ領域を画定する。バックプレート構造体は、絶縁性バックプレート及びバ ックプレートの内側表面上に配置される電子放出構造体を備える。電子放出構造 体は、選択的に励起されて電子を解放する複数の電子放出素子(例えばフィール ドエミッタ)を備える。光放出構造体は、電子放出構造体に対して相対的に高い 正の電圧(例えば5kV)に保持される。その結果、電子放出素子により解放さ れる電子は光放出構造体の燐光体に向かって加速され、燐光体はフェースプレー トの外側表面(視認用表面)において、観察者により視認される光を放出するよ うになる。 第1図は、フラットパネルディスプレイ100の視認用表面の模式図である。 フラットパネルディスプレイ100のフェースプレート構造体20は、画素行1 −10のように光放出素子からなる複数の行(すなわち画素行)内に配列される 光放出構造体を備える。フラットパネルディスプレイ100は典型的には数百の 画素行を備えており、各行が数百の画素を含んでいる。スペーサ101−104 は、画素行1−10と並列にディスプレイ100の間に水平に延在する。画素行 1−10及びスペーサ101−104は、例示するのを目的としているため、第 1図においてはかなり拡大されている。 フラットパネルディスプレイ100の電子放出構造体は、フェースプレート構 造体20の画素行に対応する電子放出素子の行内に配列される。所与の一行内に ある全ての電子放出素子は同時に活性化される(すなわ ち電子放出される)。電子放出素子の行が全般に活性化されるように記載されて いる場合であっても、電子放出素子の活性化される行において、暗くすべき画像 に対応する任意の電子放出素子は、当然ではあるが実際には活性化されない。こ の考えに基づいて、電子放出素子の行(或いは画素行)の活性化は、より正確に は、その行が情報の表示に関連するように選択されることを意味する。電子放出 素子の行は順次活性化される。従って、画素行1に対応する電子放出素子の行が 最初に活性化され、その後画素行2−10に対応する電子放出素子の行が順次活 性化される。電子放出順序は、矢印110により示される方向に継続される。 第2図は、第1図の線2−2に沿った見たフラットパネルディスプレイ100 の断面図である。第2図はフェースプレート21及び光放出構造体22を備える フェースプレート構造体20、バックプレート31及び電子放出構造体32を備 えるバックプレート構造体30並びにスペーサ101を備える。光放出構造体2 2は画素行1−10を備え、電子放出構造体32は、対応する電子放出素子1a −10aの行を備える。 上記のように、電子放出素子1a−10aの行は、対応する画素行1−10に おいて順次電子放出する。電子放出素子1a−10aから放出される電子が画素 行1−10の光放出材料に衝当する時、電子の散乱が生ずる。画素行6−9に対 して示されるように、散乱した電子はスペーサ101に衝当するようになる。ス ペーサ101に衝当する散乱した電子のエネルギーは、スペーサ101から電子 を解放するだけの十分に大きなエネルギーであり、それによりスペーサ101の 表面が正に帯電するようになる。スペーサ101に近接した電子放出素子の行が 順次活性化されるに従って、スペーサ101は急速に帯電する。 スペーサ101に隣接して配置される電子放出素子(例えば電子放出素子10 a)の行が活性化される時、スペーサ101に蓄積される正の って見たフラットパネルディスプレイ300の断面図である。フラットパネルデ ィスプレイ300の図示される部分は、フェースプレート構造体320、バック プレート構造体330並びにスペーサ351及び352を備える。フェースプレ ート構造体320は、電気的絶縁性ガラスフェースプレート321及び光放出構 造体322を備える従来の構造体である。またバックプレート構造体330も従 来通りの構造体であり、電気的絶縁性バックプレート331及び電子放出構造体 332を備える。フェースプレート構造体320及びバックプレート構造体33 0は、出願人を同じくする1993年6月22日出願のCurtin等による「Flat P anel display with Ceramic Backplate」というタイトルの米国特許出願第08 /081,913号、及び1995年3月16日公開のPCT国際公開公報WO 95/07543に詳細に記載されており、それらの全体を参照して本明細書の 一部としている。 1つの変形例では、各スペーサ351及び352は遷移金属酸化物を含むセラ ミックのような均一な電気的抵抗性の材料の固体片から形成される。また各スペ ーサ351及び352は、外側表面上に形成される電気的抵抗性の外皮を備える 電気的絶縁性のコア材から形成されてもよい。スペーサ351および352は、 Schmid等による1996年3月29日出願のPCT国際特許出願PCT/US9 6/03649並びに1995年7月20日出願のSpindt等による米国特許出願 第08/505,841号、現在米国特許第5,614,781号に記載されて いる。Spindt等による特許は、Fahlen等による1994年2月1日出願のPCT 国際特許出願PCT/US94/00602の一部を構成する。Schmid等による 特許及びFahlen等の特許に含まれる範囲内におけるSpidt等による特許は、その 全体を参照して本明細書の一部としている。 フラットパネルディスプレイ300の図示される部分は、11個のデ ィスプレイ領域301−311に論理的に分割される。各ディスプレイ領域30 1−311は、光放出構造体322の対応する光放出領域301a−311a並 びに電子放出構造体332の対応する電子放出領域301b−311bを備える 。各光放出領域301a−311aは、スペーサ351及び352に並列に延在 する1つ或いはそれ以上の光放出素子の行(すなわち画素行)を備える。同様に 、各電子放出領域301b−311bは、1つ或いはそれ以上の電子放出素子の 行を備える。各光放出領域301a−311aは、対応する電子放出領域301 b−311bを有する。 記載される実施例では、フラットパネルディスプレイ300の画素は、12. 5ミル(約0.32mm)のピッチ(間隔)を有するが、他のピッチでも可能で あり、それは本発明の範囲内にあるものと考えられる。スペーサ351及び35 2は、375ミル(約9.53mm)の横方向間隔を有し、互いに並列して延在 する。従って、30個の画素行がスペーサ351とスペーサ352との間に存在 する。フラットパネルディスプレイ300の他のスペーサ(図示せず)も同様に 配列される。フラットパネルディスプレイ300は、例えば480画素行を備え ることができる。スペーサ351及び352は約2.25ミル(約0.06mm )の厚さTと、約50ミル(約1.27mm)の高さHとを有する。その結果、 フェースプレート構造体320とバックプレート構造体330との間の間隔は約 50ミル(約1.27mm)である。約5kVの電位差が、電子放出構造体33 2と光放出構造体322との間で保持される。 ディスプレイ領域303及び304はスペーサ351に隣接して配置され、デ ィスプレイ領域308及び309はスペーサ352に隣接して配置される。従っ てディスプレイ領域303、304、308並びに309は、これ以降スペーサ 隣接領域と呼ばれる。電子放出素子の行が矢 01において順次活性化される。上記のように、電子放出領域301bの活性化 では、スペーサ351は極端には帯電しない。次に、電子放出領域303b及び 304bの電子放出素子が、スペーサ隣接領域303及び304内において順次 活性化される。スペーサ351は、電子放出領域303b及び304bが活性化 された時点では極端には帯電していないため、領域303b及び304bから放 出される電子は、スペーサ351が帯電することにより生じる著しい偏向を受け ずに、対応する光放出領域303a及び304bに達する。特定の実施例では、 電子放出領域303bは、電子放出領域304bに先行して活性化される。 次に、電子放出領域302b及び305bの電子放出素子がスペーサ帯電領域 302及び305において順次活性化される。特定の実施例では、電子放出領域 302bは、電子放出領域305bに先行して活性化される。電子放出領域30 2b及び305bの活性化による電荷がスペーサ351上に蓄積されるようにな るが、この電荷は、その後スペーサ隣接領域303及び304の電子放出領域3 03b及び304bが順次活性化される時点までには散逸される。例えば、フラ ットパネルディスプレイ300が70Hzのリフレッシュ周波数を有するものと 仮定すると、スペーサ351が、電子放出領域303b及び304bが順次活性 化される時点までに放電するために、約14.3msecの時間がかかる。 その後電子放出領域306bの電子放出素子が、スペーサ中性領域306にお いて順次活性化される。上記のように、電子放出領域306bの活性化では、ス ペーサ351或いは352は極端には帯電しない。次に、電子放出領域308b 及び309bの電子放出素子が、スペーサ隣接領域308及び309において順 次活性化される。スペーサ352は、 電子放出領域308b及び309bが活性化された時点では極端には帯電してい ないため、これらの領域308b及び309bから放出される電子は、スペーサ 352が帯電することにより生じる著しい偏向を受けずに、対応する光放出領域 308a及び309bに達する。 次に、電子放出領域307b及び308bの電子放出素子が、スペーサ帯電領 域307及び310において順次活性化される。再び、電子放出領域307b及 び310bの活性化に応じてスペーサ351上に蓄積された電荷は、その後電子 放出領域308b及び309bが順次活性化される時点までに散逸される。その 後電子放出領域311bの電子放出素子がスペーサ中性領域311において順次 活性化される。 フラットパネルディスプレイ300の他の電子放出領域(図示せず)の活性化 が、電子放出領域301b−311bに対して記載されるのと同様に継続される 。結果として、活性化の順序はスペーサ中性領域301の電子放出領域301b に戻り、上記した順序が繰り返される。再び、スペーサ隣接領域303−304 及び308−309の電子放出領域303b−304b及び308b−309b が、二度目に活性化される時点までに、スペーサ351及び352上の電荷は、 十分な時間をかけて散逸される。 電子放出領域303b、304b、308b並びに309bから放出される電 子は、概ね偏向されることなく対応する光放出領域303a、304a、308 a並びに309aに配向されるため、フェースプレート321の視認用表面にお いて表示される画像は、スペーサ351及び352に隣接する暗線を示すことは ないという利点がある。 電子放出領域301b−311bは、他の方法において電子放出することもで き、それは本発明の範囲内に入る。しかしながら、スペーサ隣接領域303、3 04、308並びに309の電子放出領域303b、 304b、308b並びに309bは、スペーサ帯電領域302、305、30 7並びに310の電子放出領域302b、305b、307b並びに310bの 活性化の直後に活性化されてはならない。第2実施例 本発明の別の実施例に従って、スペーサ351及び352は、比較的高い誘電 率になるように製造される。高誘電率は、100ε0より大きいものとして定義 され、ここではε0は8.85×10-12F/mに等しい。さらに高誘電率は、4 00ε0〜800ε0の範囲内にあるものとして定義される。スペーサの誘電率が 大きい結果として、スペーサ351及び352に対する充電時定数は増加し、そ れによりこれらのスペーサが急速に帯電するのを防ぐ。スペーサ351及び35 2に電荷が急速に蓄積されるのを防ぐことにより、スペーサ隣接領域303、3 04、308並びに309の電子放出領域303b、304b、308b並びに 309bにより放出される電子の偏向は最小化される。この実施例の1つの変形 例に従って、フラットパネルディスプレイ300の電子放出素子の行が、第1実 施例に関連して上記したような方法において活性化される。別法では、フラット パネルディスプレイ300の電子放出素子の行は順次活性化してもよい。 本実施例の1つの変形例に従って、大きな誘電率のスペーサは、酸化チタン( TiO2)、酸化アルミニウム(Al23)並びに酸化クロム(Cr23)を含み、以 下の表1に示される割合において製造される。 酸化チタンを約4%の割合に保持することにより、スペーサの誘電率は比較的 高いレベルに保持される。上記の表1に示される組成物を有するスペーサは、以 降「4/32/64」スペーサと呼ばれる。4/32/64スペーサは、120 0〜1500Hzの周波数で約700ε0〜750ε0の誘電率を示す。それと比 較すると、1.6%のみの酸化チタン、34.4%の酸化アルミニウム並びに6 4.0%の酸化クロムからなる組成物を有するスペーサは、100Hzでおよそ 10ε0乃至11ε0の誘電率を示す。従って、約4%の酸化チタンの割合を調整 することにより、スペーサ351及び352の誘電率は著しく増加する。 さらに、4/32/64スペーサは、フラットパネルディスプレイ環境におい て好都合であると考えられる他の特性を示すという利点がある。より詳細には、 4/32/64スペーサは、およそ7×108Ω/□の比較的高いシート抵抗を 示す。従って、酸化チタンの割合を約4%に保持することにより、スペーサは許 容可能な範囲の電気抵抗に保持される。さらに4/32/64スペーサは、1k V〜4kVの範囲内にある電圧において1〜2.2の範囲内にある2次放出比を 示す。 本発明の1つの変形例では、4/32/64スペーサは、従来のボールミルに おいてセラミック粉末、有機性結合剤並びに溶剤を混合することにより生成され るスラリーから製造される。そのようなスラリーの配合が表2に示される。 他の変形例では、セラミック配合物は、粒度を調整したり、或いは焼結過程を 補助するように選択される改質剤を含む。二酸化シリコン、酸化マグネシウム並 びに酸化カルシウムのような化合物が改質剤として用いられる場合がある。 従来の方法において、ミルドスラリーを用いて、60−120μmの厚さを有 するテープが注型される。1つの変形例では、このテープは、幅10cm×長さ 15cmの大きなウエハに切り分けられる。その後ウエハは従来のフラットセッ タ(setter)に装填され、そのウエハが所望の抵抗率を示すまで空気並びに/ま た還元雰囲気において焼成される。 詳細には、ウエハは24℃の典型的な露点を有する水素雰囲気を用いて冷界周 期窯内で焼成される。ウエハの有機性組成物がその窯内で熱分解される(すなわ ち熱の作用により除去される)必要がある場合には、水素雰囲気の露点はより高 くされ(約50℃)、ウエハを損傷することなく有機組成物を容易に除去できるよ うにする。ウエハの有機性組成物が熱分解された後、露点はより高い露点(50 ℃)からより低い露点(24℃)に移されるであろう。熱分解は典型的には60 0℃の温度で完了する。典型的には、ウエハは1500℃のピーク温度で1〜2 時間焼成される。セラミック組成物の特性は詳細な焼成プロファイルにより調整 される。開始時の原材料により、またスペーサにおいて要求される強度、 抵抗率並びに二次電子放出の厳密な組み合わせにより、実際のピーク温度は14 50℃と1750℃との間にあり、焼成プロファイルは、1時間から5時間の間 、このピーク温度を保持する。その後ウエハは取り出され、検査され、スペーサ 351及び352として用いられるストリップに切り分けられる。1つの変形例 では、これらのストリップは厚さ約2.25ミル(約0.06mm)、長さ2イ ンチ(約5.1cm)並びに高さ50ミル(約1.27mm)を有する。 酸化チタンの割合を変更することによりスペーサの電気的抵抗率を調整するの に加えて、スペーサの電気的抵抗率は酸化クロムの割合を調整することにより制 御することもできる。酸化クロムの割合を増加することにより、スペーサの導電 率は増加するようになる。しかしながら、酸化クロムの割合を増加することによ り、スペーサ材料に要求される焼結温度も増加する。また電気抵抗率は、焼成中 の炉内の酸素の分圧を制御することにより、或いはH2とO2との比を変更して炉 内の露点を変化させることによっても調整することができる。第3実施例 第5図は、本発明の別の実施例に従ったフラットパネルディスプレイ500の 模式図である。本実施例は上記の第2の実施例と組み合わせて、或いは第2の実 施例とは個別に用いることができる。フラットパネルディスプレイ500では、 スペーサ501−503のような複数のスペーサが、フェースプレート構造体5 10とバックプレート構造体511との間に接続される。さらに各スペーサ50 1−503は、共通バス504に接続される対応するフェース電極501a−5 03aを備える。各フェース電極501a−503aは、フェースプレート構造 体510とバックプレート構造体511との間の位置において対応するスペーサ 5 01−503の外側表面上に配置される。共通バス504は、スペーサ501− 503の抵抗とコンデンサとを効率的に結合する。また共通バス504は全ての スペーサ501−503の中で電荷を分配する。例えば、スペーサ501に隣接 するスペーサ帯電領域が活性化される時、その結果生じる電荷は、共通バス50 4によりスペーサ501、502、並びに503の中に分配されるであろう。こ れはスペーサ501上に蓄積される電荷を減少させるという利点をもたらす(共 通バス504がない場合にスペーサ501上に蓄積される電荷と比較した場合) 。スペーサ502及び503上に蓄積された電荷はこの時点では増加する(共通 バス504がない場合にスペーサ502及び503上に蓄積される電荷と比較し た場合)が、スペーサ502及び503に対応するスペーサ隣接領域が、ある時 間が経過まで活性化されないため、そのように電荷が増加するのは許容可能であ る。 第6図は、本実施例に用いることができるスペーサ601の等角図である。ス ペーサ601は、スペーサ本体602、フェース電極603−604並びにエッ ジ電極606a、606b並びに607を備える。1つの実施例では、スペーサ 本体602は第2の実施例において記載された4/32/64スペーサ材料から なる。別法では、限定するわけではないが、遷移金属酸化物を含むセラミックの ような一様な電気的抵抗性の材料、或いは電気的抵抗性の外皮を備える電気的絶 縁性のコア材料の固体片を含む別の従来のスペーサ材料からなる。フェース電極 603及び604、並びにエッジ電極606a、606b並びに607は、アル ミニウム或いは銅のような導電性材料からなる。フェース電極603及びエッジ 電極606a、606b並びに607の製作は、上述したSchmid等によるPCT 国際特許出願PCT/US96/03640に詳細に記載される。 707との間の接触を容易にする。 さらに、第8図を参照すると、スペーサ707は、本体757、エッジ電極7 67a、767b並びに768、フェース電極777及び778、並びに間隙7 55を備える。光放出構造体722の導電性層722cがエッジ電極767aに 接触し、共通バス構造体723の導電性バス層723bがエッジ電極767bに 接触し、さらにバックプレート730の電子放出構造体732のエッジ電極76 8に接触するように、スペーサ707はフェースプレート構造体720とバック プレート構造体730との間に接続される。間隙755はエッジ電極767aと 767bとを電気的に絶縁する。フェース電極777は、図示されるように、エ ッジ電極767bに電気的に接続される。各残りのスペーサ701−706はス ペーサ707と同様に接続される。第8図では示されていないが、スペーサ70 7の上側部分はフェースプレート構造体720上のスペーサ支持構造体と係合す ることができるということは理解されよう。そのようなスペーサ支持構造体は、 図を明瞭に示すために図示されていない。しかしながら、そのようなスペーサ支 持構造体は、Schmidによる1995年1月30日出願のPCT国際特許出願PC T/US95/00555並びにHavenによる1994年11月21日出願の米 国特許出願第08/343,074号、現在米国特許第5,650,690号に 詳細に記載されており、全体を参照して本明細書の一部としている。 第9図に示されるように、各スペーサ701−706はスペーサ707に対し て上記したのと同様に対応するエッジ電極761−766と接触する対応するフ ェース電極771−776を備える。各エッジ電極761−766は、スペーサ 707と同様に導電性バス層723bと接触する。その結果、導電性バス層72 3bはフェース電極771−777と接触する共通バスを実現する。1つの変形 例では、導電性バス構造体 フラットパネルディスプレイ1100はフラットパネルディスプレイ700(第 7図−第9図)と同様であるため、フラットパネルディスプレイ700及び11 00における同様の構成要素は、同じ参照番号が付されている。上記したフラッ トパネルディスプレイ700の構成要素に比べて、フラットパネルディスプレイ 1100はさらに、共通バス構造体723の導電性バス層723bと接触する共 通バス延長部材1101を備える。1つの変形例では、共通バス延長部材110 1及び導電性バス層723bは一体をなす構成要素として製造される(第12図) 。バス延長部材1101は、側壁構造体724の外側境界の外側にまでフェース プレート721に沿って延在する。外部コンデンサ1010は、側壁構造体72 4の外側境界の外側の点においてバス延長部材1101に接続される。このよう にして、フェース電極771−777は外部コンデンサ1101に接続される。 これはスペーサ701−707のキャパシタンスを増加させ、これらのスペーサ 上に電荷が急速に蓄積されるのを防ぐ。第5実施例 第13図は、本発明のさらに別の実施例に従ったフラットパネルディスプレイ 1300の模式図である。第3及び第4実施例と同様に、本実施例は、上記の第 1及び第2実施例と組み合わせて、或いは上記の実施例とは個別に用いることが できる。フラットパネルディスプレイ1300はフラットパネルディスプレイ5 00(第5図)と同様であるため、第5図及び第13図における同様の構成要素 は同じ参照番号が付される。さらに第13図は、共通バス504と電圧源131 1との間に接続されるコンデンサ1310を備える。コンデンサ1310はスペ ーサ501−503の有効キャパシタンスを増加させ、それによりスペーサ50 1請求の範囲 1.フェースプレート構造体、前記フェースプレート構造体に結合されるバック プレート構造体並びに前記フェースプレート構造体と前記バックプレート構造体 との間に配置されるスペーサからなるフラットパネルディスプレイ上に画素情報 を表示するための方法であって、前記ディスプレイが、(a)前記スペーサに隣 接し、かつ前記スペーサのそれぞれ反対側に位置する一対のスペーサ隣接領域と 、(b)前記スペーサ隣接領域に隣接し、かつ前記スペーサ隣接領域よりスペー サから離れて配置される一対のスペーサ帯電領域とに分割され、また前記スペー サが、活性化時に前記スペーサ帯電領域により帯電することを特徴とし、 前記画素情報のフレーム中に、前記スペーサ隣接領域を活性化する過程と、 その後前記画素情報のフレーム中に、前記スペーサ帯電領域を活性化する過程 とを有することを特徴とする方法。 2.前記ディスプレイが、前記スペーサ帯電領域の1つに隣接し、かつ前記スペ ーサ帯電領域の1つよりスペーサから離れて配置されるスペーサ中性領域にさら に分割され、前記スペーサが、活性化時に前記スペーサ中性領域により著しくは 帯電されず、また前記方法が、前記スペーサ隣接領域を活性化する過程に先行し て、前記画素情報のフレーム中に前記スペーサ中性領域を活性化する過程をさら に有することを特徴とする請求項1に記載の方法。 3.前記ディスプレイが、前記スペーサ帯電領域の他の領域に隣接し、かつ前記 スペーサ帯電領域の他の領域より前記スペーサから離れて配置されるそれ以上の スペーサ中性領域にさらに分割され、前記スペーサは、活性化時に前記それ以上 のスペーサ中性領域により著しくは帯電されず、また前記方法がさらに、前記ス ペーサ帯電領域を活性化する過程に後続 して、前記画素情報のフレーム中に前記それ以上のスペーサ中性領域を活性化す る過程を有することを特徴とする請求項2に記載の方法。 4.フェースプレートと、前記フェースプレートの上側をなす光放出構造体とを 有するフェースプレート構造体と、 バックプレートと、前記バックプレートの上側をなす電子放出構造体とを有し 、前記フェースプレート構造体に結合されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 それぞれがスペーサ本体と、前記スペーサ本体のフェース側表面上に配置される フェース電極とを有する複数のスペーサと、 前記フェース電極を電気的に接続する共通バス構造体とを有することを特徴と するフラットパネルディスプレイ。 5.各スペーサが、前記スペーサのスペーサ本体のエッジ側表面上に配置され、 かつ前記スペーサのフェース電極と接触するエッジ電極をさらに有することを特 徴とする請求項4に記載のフラットパネルディスプレイ。 6.前記共通バス構造体が、前記フェースプレート上に配置され、かつ前記フェ ース電極に接続される電気的導電性バス層を備えることを特徴とする請求項4に 記載のフラットパネルディスプレイ。 7.前記各スペーサが、 前記スペーサのスペーサ本体の第1の端部上に配置され、前記光放出構造体と 接触する第1のエッジ電極と、 前記スペーサのスペーサ本体の前記第1の端部上に配置され、前記第1のエッ ジ電極から離隔して配置され、さらに前記共通バス構造体と接触する第2のエッ ジ電極をさらに備えることを特徴とする請求項4に記載のフラットパネルディス プレイ。 8.前記共通バス構造体に電気的に結合されるコンデンサをさらに備えることを 特徴とする請求項4に記載のフラットパネルディスプレイ。 9.前記フェースプレート構造体と前記バックプレート構造体との間に延在する 側壁構造体をさらに有し、前記側壁構造体が、前記光放出構造体、前記電子放出 構造体並びに前記共通バス構造体を概ね横方向に包囲し、また前記コンデンサが 前記側壁構造体の外側に配置されることを特徴とする請求項8に記載のフラット パネルディスプレイ。 10.前記コンデンサが、前記共通バス構造体と基準電圧源との間に結合される ことを特徴とする請求項8に記載のフラットパネルディスプレイ。 11.前記基準電圧源が、グランド電位、或いは高電圧の何れかから選択される ことを特徴とする請求項9に記載のフラットパネルディスプレイ。 12.前記共通バス構造体が、前記フェースプレート上に配置され、かつ前記フ ェース電極に接続される電気的導電性バス層からなることを特徴とする請求項8 に記載のフラットパネルディスプレイ。 13.前記コンデンサが、 前記導電性バス層と、 前記フェースプレートと前記導電性バス層との間に配置される誘電性ストリッ プと、 前記フェースプレートと前記誘電性ストリップとの間に配置され、かつ基準高 圧源に接続される第2の電気的導電性層とを有することを特徴とする請求項12 に記載のフラットパネルディスプレイ。 14.前記第2の導電性層が前記フェースプレート内の溝に配置されることを特 徴とする請求項13に記載のフラットパネルディスプレイ。 15.フェースプレートと、前記フェースプレートの上側をなし、かつ 複数の概ね並列な画素行内に配列される光放出構造体とを有するフェースプレー ト構造体と、 前記フェースプレート構造体に接続され、バックプレート及び前記バックプレ ートの上側をなす電子放出構造体とを有するバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 前記画素行に概ね垂直に延在し、それぞれがスペーサ本体及び前記スペーサ本体 のフェース側表面の上側をなすフェース電極とを有する複数のスペーサ材料とを 有し、 各画素行内の前記光放出素子が、概ね同時に、しかもそれぞれすぐ横に隣接す る画素行内の光放出素子とは異なる時間で活性化されることを特徴とするフラッ トパネルディスプレイ。 16.フェースプレート構造体と、 前記フェースプレート構造体に接続されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される スペーサとを有し、前記スペーサが、酸素並びに前記酸素と結合し、かつ前記ス ペーサ内に分散されるアルミニウム、クロム並びにチタンからなり、また前記ス ペーサ内の前記チタンが、重量比でスペーサの約4%の酸化チタンに相当するこ とを特徴とするフラットパネルディスプレイ。 17.前記スペーサ内の前記アルミニウムが重量比で前記スペーサの約32%の 酸化アルミニウムに相当し、 前記スペーサ内の前記クロムが重量比で前記スペーサの約64%の酸化クロム に相当することを特徴とする請求項16に記載のフラットパネルディスプレイ。 18.フェースプレート構造体と、 前記フェースプレート構造体に接続されるバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される スペーサとを有し、前記スペーサが100ε0より大きい誘電率を有する材料か らなることを特徴とするフラットパネルディスプレイ。 19.前記誘電率が400ε0〜800ε0であることを特徴とする請求項18に 記載のフラットパネルディスプレイ。 20.前記誘電率が700ε0〜750ε0であることを特徴とする請求項18に 記載のフラットパネルディスプレイ。
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01J 31/12 H01J 31/12 B (72)発明者 モリス、デイビッド・エル アメリカ合衆国カリフォルニア州95132・ サンノゼ・エルグランデコート 3644 (72)発明者 シュミッド、アンソニー・ピー アメリカ合衆国カリフォルニア州92075・ ソラナビーチ・キャニオンドライブ 461 (72)発明者 サン、ユー・ナン アメリカ合衆国カリフォルニア州94086・ サニーベイル・アルパインテラス 9964 【要約の続き】 4%からなる。

Claims (1)

  1. 【特許請求の範囲】 1.フェースプレート構造体、バックプレート構造体並びに前記フェースプレー ト構造体と前記バックプレート構造体との間に配置されるスペーサとを有するフ ラットパネルディスプレイ上に画素情報のフレームを表示するための方法であっ て、 前記スペーサの何れかの側において前記スペーサと隣接する前記フラットパネ ルディスプレイの一対のスペーサ隣接領域を選択する過程と、 前記スペーサ隣接領域に隣接し、活性化時に前記スペーサを帯電させる前記フ ラットパネルディスプレイの一対のスペーサ帯電領域を選択する過程と、 前記スペーサ隣接領域を活性化する過程と、 前記画素情報のフレームを表示するために前記スペーサ帯電領域を活性化する 過程とを有することを特徴とする方法。 2.前記スペーサ帯電領域に隣接し、活性化時に前記スペーサを帯電させない前 記フラットパネルディスプレイのスペーサ中性領域を画定する過程と、 前記スペーサ隣接領域を活性化する過程に先行して、前記スペーサ中性領域を 活性化する過程とをさらに有することを特徴とする請求項1に記載の方法。 3.前記スペーサ帯電領域に隣接し、活性化時に前記スペーサを帯電させない前 記フラットパネルディスプレイのスペーサ中性領域を画定する過程と、 前記スペーサ帯電領域を活性化する過程の終了後に、前記スペーサ中性領域を 活性化する過程とをさらに有することを特徴とする請求項1に記載の方法。 4.絶縁性フェースプレートと光放出構造体とを有するフェースプレー ト構造体と、 絶縁性バックプレートと電子放出構造体とを有するバックプレート構造体と、 前記フェースプレート構造体と前記バックプレート構造体との間に配置され、 それぞれが前記スペーサのフェース側表面上に配置されるフェース電極を有する 複数のスペーサと、 前記フェース電極を接続する共通バス構造体とを有することを特徴とするフラ ットパネルディスプレイ。 5.各スペーサがさらに前記スペーサのエッジ側表面上に配置されるエッジ電極 を備え、前記スペーサの前記フェース電極が前記スペーサの前記エッジ電極に接 触することを特徴とする請求項4に記載のフラットパネルディスプレイ。 6.前記共通バス構造体が、 前記光放出構造体に隣接する前記フェースプレート上に配置される絶縁性スト リップと、 前記絶縁性ストリップ上に配置され、前記フェース電極に接続される導電性バ ス層とを有することを特徴とする請求項4に記載のフラットパネルディスプレイ 。 7.各スペーサが、前記スペーサの第1の端部に配置される第1のエッジ電極と 、前記スペーサの前記第1の端部に配置される第2のエッジ電極とを備え、前記 第1のエッジ電極及び前記第2のエッジ電極が間隙により隔離され、前記第1の エッジ電極が前記光放出構造体と接触し、また前記第2のエッジ電極が前記共通 バス構造体と接触し、また前記第2の端部電極が前記共通バス構造体と接触する ようになることを特徴とする請求項4に記載のフラットパネルディスプレイ。 8.前記共通バス構造体に接続されるコンデンサをさらに有することを 特徴とする請求項4に記載のフラットパネルディスプレイ。 9.前記フェースプレート構造体と前記バックプレート構造体との間に延在する 側壁構造体をさらに有し、前記側壁構造体が前記光放出構造体、前記電子放出構 造体並びに前記共通バス構造体を概ね横方向に包囲し、前記コンデンサが前記側 壁構造体の外側境界の外側に配置されることを特徴とする請求項8に記載のフラ ットパネルディスプレイ。 10.前記コンデンサが前記共通バス構造体とグランド電圧源との間に接続され ることを特徴とする請求項8に記載のフラットパネルディスプレイ。 11.前記コンデンサが前記共通バス構造体と高電圧源との間に接続されること を特徴とする請求項8に記載のフラットパネルディスプレイ。 12.前記バス構造体が、 前記光放出構造体に隣接する前記フェースプレート上に配置される誘電性スト リップと、 前記絶縁性ストリップ上に配置され、前記フェース電極に接続される導電性バ ス層とを有することを特徴する請求項8に記載のフラットパネルディスプレイ。 13.前記コンデンサが前記導電性バス層、前記誘電性ストリップ並びに前記フ ェースプレートと前記誘電性ストリップとの間に配置される第2の導電性層とを 備え、前記の第2の導電性層が前記光放出構造体を介して高電圧源に接続される ことを特徴とする請求項12に記載のフラットパネルディスプレイ。 14.前記第2の導電性層が前記フェースプレート内の溝に配置されることを特 徴とする請求項13に記載のフラットパネルディスプレイ。 15.絶縁性フェースプレートと、複数の平行な画素行内に配列される光放出構 造体とを有するフェースプレート構造体と、 絶縁性バックプレートと、電子放出構造体とを有するバックプレート構造体と 、 前記フェースプレート構造体と前記バックプレート構造体との間に配置される 複数のスペーサとを有し、各スペーサが前記画素行に垂直に配置され、また各ス ペーサが前記スペーサのフェース側表面上に配置されるフェース電極を有するこ とを特徴とするフラットパネルディスプレイ。 16.フラットパネルディスプレイのためのスペーサ材料であって、 酸化アルミニウムと、 前記酸化アルミニウム内に分散される酸化クロムと、 前記酸化アルミニウム内に分散される酸化チタンとを有し、前記スペーサ材料 が約4%の酸化チタンからなることを特徴とするスペーサ材料。 17.前記スペーサ材料が、約32%の酸化アルミニウムと、約64%の酸化ク ロムとを有することを特徴する請求項16に記載のスペーサ材料。 18.100ε0より大きい誘電率を有する材料からなることを特徴とするフラ ットパネルディスプレイのためのスペーサ。 19.前記スペーサが400ε0〜800ε0の範囲内にある誘電率を有する材料 からなることを特徴とする請求項18に記載のスペーサ。 20.前記スペーサが700ε0〜750ε0の範囲にある誘電率を有する材料か らなることを特徴とする請求項18に記載のスペーサ。
JP50697898A 1996-07-18 1997-07-17 フラットパネルディスプレイにおける画素情報の表示方法 Expired - Fee Related JP3905925B2 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US08/683,789 US5898266A (en) 1996-07-18 1996-07-18 Method for displaying frame of pixel information on flat panel display
US683,789 1996-07-18
PCT/US1997/011917 WO1998003986A1 (en) 1996-07-18 1997-07-17 Spacer structures for a flat panel display and methods for operating same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2006298011A Division JP4461130B2 (ja) 1996-07-18 2006-11-01 スペーサを有するフラットパネルディスプレイ

Publications (2)

Publication Number Publication Date
JP2002515133A true JP2002515133A (ja) 2002-05-21
JP3905925B2 JP3905925B2 (ja) 2007-04-18

Family

ID=24745458

Family Applications (3)

Application Number Title Priority Date Filing Date
JP50697898A Expired - Fee Related JP3905925B2 (ja) 1996-07-18 1997-07-17 フラットパネルディスプレイにおける画素情報の表示方法
JP2006298011A Expired - Fee Related JP4461130B2 (ja) 1996-07-18 2006-11-01 スペーサを有するフラットパネルディスプレイ
JP2009195199A Expired - Fee Related JP4457174B2 (ja) 1996-07-18 2009-08-26 スペーサを有するフラットパネルディスプレイ

Family Applications After (2)

Application Number Title Priority Date Filing Date
JP2006298011A Expired - Fee Related JP4461130B2 (ja) 1996-07-18 2006-11-01 スペーサを有するフラットパネルディスプレイ
JP2009195199A Expired - Fee Related JP4457174B2 (ja) 1996-07-18 2009-08-26 スペーサを有するフラットパネルディスプレイ

Country Status (6)

Country Link
US (3) US5898266A (ja)
EP (3) EP1933358B1 (ja)
JP (3) JP3905925B2 (ja)
KR (1) KR100401297B1 (ja)
DE (3) DE69739198D1 (ja)
WO (1) WO1998003986A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841946B2 (en) 2002-02-27 2005-01-11 Hitachi, Ltd. Display apparatus and driving method of the same
WO2005017940A1 (ja) * 2003-08-19 2005-02-24 Tdk Corporation 平面パネルディスプレイ用スペーサ、平面パネルディスプレイ用スペーサの製造方法、及び、平面パネルディスプレイ
EP1564776A3 (en) * 2004-02-17 2005-09-07 TDK Corporation Method for producing spacer for flat panel display
JP2006106145A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 表示装置
WO2011042963A1 (ja) * 2009-10-07 2011-04-14 キヤノン株式会社 画像表示装置

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187367B2 (ja) 1997-03-31 2001-07-11 キヤノン株式会社 電子装置及びそれを用いた画像形成装置
US5872424A (en) * 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
WO1999034390A1 (en) * 1997-12-29 1999-07-08 Motorola Inc. Field emission device having high capacitance spacer
US6075323A (en) * 1998-01-20 2000-06-13 Motorola, Inc. Method for reducing charge accumulation in a field emission display
US6107731A (en) * 1998-03-31 2000-08-22 Candescent Technologies Corporation Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode
JP3689598B2 (ja) 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
JP4115050B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置およびスペーサの製造方法
US6392334B1 (en) 1998-10-13 2002-05-21 Micron Technology, Inc. Flat panel display including capacitor for alignment of baseplate and faceplate
US7071907B1 (en) 1999-05-07 2006-07-04 Candescent Technologies Corporation Display with active contrast enhancement
US6366009B1 (en) 1999-08-02 2002-04-02 Motorola, Inc. Method for fabricating a field emission display having a spacer with a passivation layer
US6441559B1 (en) 2000-04-28 2002-08-27 Motorola, Inc. Field emission display having an invisible spacer and method
JP2002157959A (ja) 2000-09-08 2002-05-31 Canon Inc スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6612889B1 (en) * 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US6801001B2 (en) * 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6796867B2 (en) * 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6570335B1 (en) * 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6935913B2 (en) * 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6545422B1 (en) * 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6764367B2 (en) * 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6879097B2 (en) * 2001-09-28 2005-04-12 Candescent Technologies Corporation Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration
US20050189164A1 (en) * 2004-02-26 2005-09-01 Chang Chi L. Speaker enclosure having outer flared tube
US7262548B2 (en) * 2004-12-15 2007-08-28 Canon Kabushiki Kaisha Image forming apparatus capable of suppressing a fluctuation in an incident position of an electron beam
KR100698408B1 (ko) 2005-07-29 2007-03-23 학교법인 포항공과대학교 스패이서 및 그의 제조방법

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5614781A (en) * 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
DE3609967A1 (de) * 1986-03-25 1987-10-01 Standard Elektrik Lorenz Ag Steuerscheibe fuer bildwiedergabevorrichtungen
JP2590618B2 (ja) * 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5477105A (en) * 1992-04-10 1995-12-19 Silicon Video Corporation Structure of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
EP0691032A1 (en) * 1993-03-11 1996-01-10 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
US5686790A (en) * 1993-06-22 1997-11-11 Candescent Technologies Corporation Flat panel device with ceramic backplate
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
WO1996003764A1 (en) * 1994-07-25 1996-02-08 Fed Corporation Flat display spacer structure and manufacturing method
US5578899A (en) * 1994-11-21 1996-11-26 Silicon Video Corporation Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators
US5859502A (en) * 1996-07-17 1999-01-12 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6841946B2 (en) 2002-02-27 2005-01-11 Hitachi, Ltd. Display apparatus and driving method of the same
WO2005017940A1 (ja) * 2003-08-19 2005-02-24 Tdk Corporation 平面パネルディスプレイ用スペーサ、平面パネルディスプレイ用スペーサの製造方法、及び、平面パネルディスプレイ
JP2005063900A (ja) * 2003-08-19 2005-03-10 Tdk Corp 平面パネルディスプレイ用スペーサ、平面パネルディスプレイ用スペーサの製造方法、及び、平面パネルディスプレイ
US7245066B2 (en) 2003-08-19 2007-07-17 Tdk Corporation Flat panel display spacer, method of manufacturing flat panel display spacer, and flat panel display
EP1564776A3 (en) * 2004-02-17 2005-09-07 TDK Corporation Method for producing spacer for flat panel display
JP2006106145A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 表示装置
WO2011042963A1 (ja) * 2009-10-07 2011-04-14 キヤノン株式会社 画像表示装置

Also Published As

Publication number Publication date
EP1696463A2 (en) 2006-08-30
WO1998003986A1 (en) 1998-01-29
JP4461130B2 (ja) 2010-05-12
EP1933358B1 (en) 2010-10-20
EP1696463B1 (en) 2008-12-31
DE69740032D1 (de) 2010-12-02
US5898266A (en) 1999-04-27
DE69739198D1 (de) 2009-02-12
EP1933358A3 (en) 2008-07-23
KR100401297B1 (ko) 2003-10-11
JP2007027147A (ja) 2007-02-01
JP2009277671A (ja) 2009-11-26
EP0968510A4 (en) 2005-01-05
DE69739826D1 (de) 2010-05-12
JP3905925B2 (ja) 2007-04-18
EP0968510B1 (en) 2010-03-31
EP1933358A2 (en) 2008-06-18
US6002198A (en) 1999-12-14
KR20000067877A (ko) 2000-11-25
JP4457174B2 (ja) 2010-04-28
EP0968510A1 (en) 2000-01-05
US6064157A (en) 2000-05-16
EP1696463A3 (en) 2006-11-02

Similar Documents

Publication Publication Date Title
JP4461130B2 (ja) スペーサを有するフラットパネルディスプレイ
JP2002505502A (ja) 温度差に適応するスペーサシステムを備えたフラットパネルディスプレイの設計及び製造
KR100812111B1 (ko) 전계 방출 디스플레이, 스페이서를 전계 방출 디스플레이의 뷰어에게 보이지 않게 하는 방법 및 전계 방출 디스플레이에서 스페이서상의 전압 변화를 제어하는 방법
KR101085422B1 (ko) 화상표시장치
US6218783B1 (en) High voltage compatible spacer coating
KR100683048B1 (ko) 벌크 저항 스페이서를 구비한 전계 방출 장치
JP2008010399A5 (ja)
JP3970223B2 (ja) 画像形成装置
US6255771B1 (en) Flashover control structure for field emitter displays and method of making thereof
US20080048552A1 (en) Image display device
KR20060065555A (ko) 화상 형성 장치
KR20070014840A (ko) 저저항 스페이서를 이용한 전자방출표시장치
KR100504789B1 (ko) 에프이디 패널용 스페이서 및 그 제조방법
TW200415916A (en) Spacer structure material
JP3789050B2 (ja) スペーサの製造方法
JP2856672B2 (ja) 電界電子放出素子及びその製造方法
JP2976136B2 (ja) 電子線発生装置とその製造方法及び画像形成装置
JP2008181686A (ja) 平面型画像表示装置及び平面型画像表示装置用スペーサ
JP2004079359A (ja) 電子線装置およびそのスペーサ
JP2010182697A (ja) 画像表示装置
JP2005235471A (ja) 画像表示装置
JP2008217994A (ja) 平面型画像形成装置及びスペーサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040707

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20051202

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20051228

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060905

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061101

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070109

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070115

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110119

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120119

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130119

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140119

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees