KR100401297B1 - 평면표시장치 및 평면표시장치에 정보를 표시하는 방법 - Google Patents

평면표시장치 및 평면표시장치에 정보를 표시하는 방법 Download PDF

Info

Publication number
KR100401297B1
KR100401297B1 KR10-1999-7000276A KR19997000276A KR100401297B1 KR 100401297 B1 KR100401297 B1 KR 100401297B1 KR 19997000276 A KR19997000276 A KR 19997000276A KR 100401297 B1 KR100401297 B1 KR 100401297B1
Authority
KR
South Korea
Prior art keywords
spacer
faceplate
region
backplate
electron
Prior art date
Application number
KR10-1999-7000276A
Other languages
English (en)
Other versions
KR20000067877A (ko
Inventor
스핀드트크리스토퍼제이
모리스데이비드엘
슈미드앤서니피
선유난
Original Assignee
컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드 filed Critical 컨데슨트 인터렉추얼 프로퍼티 서비시스 인코포레이티드
Publication of KR20000067877A publication Critical patent/KR20000067877A/ko
Application granted granted Critical
Publication of KR100401297B1 publication Critical patent/KR100401297B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J31/00—Cathode ray tubes; Electron beam tubes
    • H01J31/08—Cathode ray tubes; Electron beam tubes having a screen on or from which an image or pattern is formed, picked up, converted, or stored
    • H01J31/10—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes
    • H01J31/12—Image or pattern display tubes, i.e. having electrical input and optical output; Flying-spot tubes for scanning purposes with luminescent screen
    • H01J31/123—Flat display tubes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J1/00—Details of electrodes, of magnetic control means, of screens, or of the mounting or spacing thereof, common to two or more basic types of discharge tubes or lamps
    • H01J1/54—Screens on or from which an image or pattern is formed, picked-up, converted, or stored; Luminescent coatings on vessels
    • H01J1/62—Luminescent screens; Selection of materials for luminescent coatings on vessels
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J29/00—Details of cathode-ray tubes or of electron-beam tubes of the types covered by group H01J31/00
    • H01J29/02—Electrodes; Screens; Mounting, supporting, spacing or insulating thereof
    • H01J29/028—Mounting or supporting arrangements for flat panel cathode ray tubes, e.g. spacers particularly relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/864—Spacing members characterised by the material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/8645—Spacing members with coatings on the lateral surfaces thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2329/00—Electron emission display panels, e.g. field emission display panels
    • H01J2329/86—Vessels
    • H01J2329/8625—Spacing members
    • H01J2329/865—Connection of the spacing members to the substrates or electrodes
    • H01J2329/8655—Conductive or resistive layers

Landscapes

  • Cathode-Ray Tubes And Fluorescent Screens For Display (AREA)
  • Vessels, Lead-In Wires, Accessory Apparatuses For Cathode-Ray Tubes (AREA)

Abstract

본 발명은 평면표시장치, 평면표시장치용 스페이서 구조체 및 평면표시장치의 작동방법에 관한 것으로서, 평면표시장치내의 스페이서 벽의 전하를 감소시키기 위한 것으로서, 전자방출소자의 활성화는 스페이서에 인접한 전자방출소자가 전극방출소자가 스페이서(501, 502, 503)를 바람직하지 못한 레벨로 충전하기전에 활성화되도록 변형되며, 스페이서 표면상에 위치된 페이스 전극(501a, 502a, 503a)은 공통 버스(504)에 접속되어 있으며, 이에 의해 어떠한 특정 스페이서상에 전하를 분포시키며, 공통 버스(504)는 또한 평면표시부의 활성 영역 내측 또는 외측에 위치된 커패시터(1010)에 접속될 수 있으며, 이에 의해 스페이서의 충전시간상수를 증가시키며, 상기 커패시터는 고전압 전원(1011) 또는 지면에 접속될 수 있으며, 또한, 스페이서의 충전시간상수는 산화알루미늄, 산화크롬 및 산화티타늄의 분산과 같은 고유전율을 갖는 물질로 스페이서를 가공하는 것에 의해 증가될 수 있으며, 산화티타늄은 스페이서 물질의 약 4%를 차지하는 것을 특징으로 한다.

Description

평면표시장치 및 평면표시장치에 정보를 표시하는 방법{FLAT PANEL DISPLAY AND METHODS OF DISPLAYING INFORMATION ON FLAT PANEL DISPLAY}
평면 음극선관(CRT) 표시장치는 종래의 편향-빔 CRT 표시장치에 대해 큰 애스펙트비(aspect ratio)(즉, 10:1 또는 그 이상)를 나타내는 표시장치를 포함하며, 광방출 물질을 때리는 전자에 응답하여 화상을 표시한다. 종횡비는 표시장치의 두께에 대한 표시장치 표면의 대각선 길이로 규정된다. 광방출 물질을 때리는 전자는 에미터 음극 또는 열전자 음극 기술과 같은 다양한 장치에 의해 발생될 수 있다. 이하에서, 평면 CRT 표시장치는 평면표시장치로 언급된다.
종래의 평면표시장치는 전형적으로 페이스플레이트 구조체와 백플레이트 구조체를 포함하며, 이 페이스플레이트와 백플레이트 구조체의 주변부를 둘러싸는 연결벽에 의해 결합되어 있다. 얻어진 밀봉은 진공압력으로 유지된다. 진공압력하에서의 평면표시장치의 붕괴를 방지하기 위해, 다수의 전기 저항성 스페이서가 평면표시장치의 중앙에 위치된 활성 영역에서 상기 페이스플레이트와 백플레이트 구조체 사이에 위치되어 있다.
페이스플레이트 구조체는 절연 페이스플레이트(전형적으로 유리)와 이 절연 페이스플레이트의 내부 표면상에 형성된 광방출 구조체를 포함한다. 광방출 구조체는 광방출물질 또는 표시장치의 활성 영역을 형성하는 형광체를 포함한다. 백플레이트는 절연 백플레이트와 이 백플레이트의 내부표면에 위치된 전자방출 구조체를 포함한다. 전자방출 구조체는 전자를 방출하도록 선택적으로 여기(excitation)된 다수의 전자방출소자(즉, 필드 에미터)를 포함한다. 광방출 구조체는 전자방출 구조체에 대해 비교적 높은 양 전압(즉, 5kV)으로 유지되어 있다. 그 결과, 전자방출소자에 의해 방출된 전자는 광방출 구조체의 형광체쪽으로 가속되어 상기 형광체가 페이스플레이트의 외부 표면(가시 표면)에 시청자에 의해 보여지는 광을 방출하도록 한다.
도 1은 평면표시장치(100)의 가시 표면의 개략도이다. 평면표시장치(100)의 페이스플레이트 구조체(20)는 화소 열(1∼10)과 같은 다수의 광방출소자 열(즉, 화소 열)로 배열되어 있는 광방출 구조체를 포함한다. 평면표시장치(100)는 전형적으로 각열이 수백개의 화소를 포함하는 수백개의 화소 열을 포함한다. 스페이서(101∼104)는 화소 열(1∼10)에 평행하게 표시장치(100)를 수평으로 가로질러 확장한다. 화소 열(1∼10)과 스페이서(101∼104)는 도 1에 확대되어 도시되어 있다.
평면표시장치(100)의 전자방출 구조체는 페이스플레이트 구조체(20)의 화소 열과 대응하는 전자방출소자의 열로 배치되어 있다. 주어진 열내의 모든 전자방출소자는 동시에 활성화된다. 전자방출소자의 활성화된 열에 있어서, 검게 되어야 할 화소에 대응하는 임의의 전자방출소자는 전자방출소자 열이 전체적으로 활성화되는 것으로 기술되더라도 실제로 활성화되지 않는다. 이점을 고려하면, 전자방출소자 열(또는 화소 열)의 활성화는 이 열이 정보를 표시하는데 참여하도록 선택된다는 것을 의미한다. 전자방출소자 열은 순차적으로 활성화된다. 따라서, 화소 열"1"에 대응하는 전자방출소자 열이 첫번째로 활성화되며, 이어서 화소 열"2∼10"에 대응하는 전자방출소자 열이 활성화된다. 연속적인 활성화 방향은 화살표"110"으로 나타나 있다.
도 2는 도 1의 선2-2를 따라 취한 평면표시장치(100)의 단면도이다. 도 2는 페이스플레이트(21), 광방출 구조체(22)를 포함하는 페이스플레이트 구조체(20)와 백플레이트(31), 전자방출 구조체(32) 및 스페이서(101)를 포함하는 백플레이트 구조체(30)를 도시한다. 광방출 구조체(22)는 화소 열(1∼10)을 포함하며, 전자방출 구조체(32)는 대응 전자방출소자 열(1a∼10a)을 포함한다.
전술한 바와 같이, 전자방출소자 열(1a∼10a)은 대응하는 화소 열(1∼10)에서 순차적으로 활성화된다. 전자방출소자(1a∼10a)로부터 방출된 전자가 화소 열(1∼10)의 광방출 물질을 때릴 때 전자 산란이 발생한다. 화소 열(6∼9)로 도시된 바와 같이, 산란된 전자는 스페이서(101)를 때릴 수 있다. 스페이서(101)를 때리는 산란 전자의 에너지는 스페이서(101)로부터 전자를 자유롭게 하기에 충분할 수 있으며, 이에 의해 스페이서(101)의 표면을 양으로 하전(충전)시킨다. 스페이서(101)는 전자방출소자 열이 스페이서(101)에 가까워지면서 순차적으로 활성화됨에 따라 빠르게 충전된다.
스페이서(101)(즉, 전자방출소자(10a))에 바로 인접하여 위치된 전자방출소자의 열이 활성화될 때 스페이서(101)에 축적된 양전하는 방출된 전자를 스페이서(101)쪽으로 편향시키기에 충분할 수 있다. 그 결과, 스페이서(101)에 바로 인접한 화소 열(즉, 화소 열"10")이 전자방출소자의 대응 열로부터 방출된 전자의 단지 일부만을 수신할 수 있으며, 이에 의해 이들 화소 열은 어두어지게 된다. 방출된 전자의 약간의 편향도 스페이서(101)에 인접한 화소의 인지할 수 있는 왜곡을 가져올 수 있다. 즉, 전자방출소자(10a)로부터 방출된 전자가 편향되어 화소열"10"내의 중심을 벗어난 위치에서 화소 열"10"을 때릴 수 있다. 이로 인해, 시청자는 스페이서(101)에 인접한 왜곡된(즉, 어둡거나 또는 밝은) 화소 선을 감지할 수 있다.
종래 기술의 스페이서는 이 스페이서 표면에 축적된 전하를 없애는 전기저항 코팅막을 포함하고 있다. 그러나, 이러한 저항 코팅막은 스페이서 표면의 충전을 만족스러운 레벨로 감소시키는데는 불충분할 수 있다.
따라서, 평면표시장치(100)의 작동동안 만족스러운 레벨로 스페이서 표면의 충전을 감소시키는 방법 및/또는 구조체가 바람직하다.
본 발명은 평면표시장치(Flat Panel Display)내의 페이스플레이트 구조체와 백플레이트 구조체 사이에 위치된 스페이서 및 이들 스페이서와 함께 평면표시장치의 작동방법에 관한 것이다.
도 1은 종래의 평면표시장치의 가시 표면을 도시하는 개략도;
도 2는 도 1의 선2-2를 따라 취한 평면표시장치의 단면도;
도 3은 본 발명의 일실시예에 따른 평면표시장치의 가시 표면을 도시하는 개략도;
도 4는 도 3의 선4-4을 따라 취한 도 3의 평면표시장치의 단면도;
도 5는 본 발명의 다른 실시예에 따른 공통 버스를 갖는 평면표시장치를 도시하는 개략도;
도 6은 본 발명의 실시예에 사용된 스페이서를 도시하는 등각도;
도 7은 공통 스페이서 버스를 갖는 평면표시장치의 상부 표면을 도시하는 개략도;
도 8은 도 7의 선8-8을 따라 취한 도 7의 평면표시장치를 도시하는 단면도;
도 9는 도 7의 선9-9를 따라 취한 도 7의 평면표시장치를 도시하는 단면도;
도 10은 본 발명의 다른 실시예에 따른 공통 스페이서 버스에 결합된 외부 커패시터를 갖는 평면표시장치를 도시하는 개략도;
도 11은 공통 스페이서 버스에 결합된 외부 커패시터를 갖는 평면표시장치의 상부 표면을 도시하는 개략도;
도 12는 도 11의 선12-12를 따라 취한 도 11의 평면표시장치를 도시하는 단면도;
도 13은 본 발명의 또 다른 실시예에 따른 공통 스페이서 버스에 결합된 내부 커패시터를 갖는 평면표시장치를 도시하는 개략도;
도 14는 공통 스페이서 버스에 결합된 내부 커패시터를 갖는 평면표시장치의 상부 표면을 도시하는 개략도;
도 15는 도 14의 선15-15를 따라 취한 도 14의 평면표시장치를 도시하는 단면도;
도 16은 도 14의 선16-16을 따라 취한 도 14의 평면표시장치를 도시하는 단면도;
도 17은 본 발명의 다른 실시예에 따른 화소 열에 평행하게 위치된 스페이서를 갖는 평면표시장치의 상부 표면을 도시하는 개략도; 및
도 18은 도 17의 평면표시장치에 사용될 수 있는 스페이서를 도시하는 등각도이다.
따라서, 본 발명의 일실시예는 백플레이트 구조체, 페이스플레이트 구조체 및 그 사이에 끼워진 스페이서로 형성된 평면표시장치를 3개의 표시영역: (1)스페이서에 바로 인접하여 위치된 스페이서-인접 영역, (2)상기 스페이서 인접 영역에 인접하여 위치된 스페이서-충전 영역, (3)상기 스페이서-충전 영역에 인접하여 위치된 스페이서-중립 영역으로 논리적으로 분할하는 단계를 포함한다. 스페이서-충전 영역은 활성화될 때 인접한 스페이서를 바람직하지 않은 높은 레벨로 인접 스페이서를 충전하는 평면표시장치의 영역을 포함한다. 스페이서-중립 영역은 활성화될 때 스페이서를 거의 충전시키지 않는 평면표시장치의 영역이다. 스페이서-인접 영역이 활성화될 때 스페이서가 충전되는 것을 막기 위해, 스페이서-인접 영역은 스페이서-충전 영역 이전에 활성화된다. 대표적 작동 시퀀스는 스페이서-중립 영역을 활성화시키는 단계, 스페이서-인접 영역을 활성화시키는 단계, 및 그 후 스페이서-충전 영역을 활성화시키는 단계를 포함한다. 스페이서-인접 영역이 활성화될 때 스페이서가 과도하게 충전되어 있지 않기 때문에 스페이서-인접 영역은 적절하게(즉, 실질적인 전자 편향없이) 작동하며, 어두운 선이 스페이서에 인접하여 감지되지 않는다.
다른 실시예에 있어서, 평면표시장치의 백플레이트 구조체 및 페이스플레이트 구조체 사이에 위치하는 스페이서는 높은 유전율을 갖는 물질로 만들어지며, 이에 의해 스페이서의 충전시간상수를 증가시키며, 스페이서에의 빠른 전하 축적을 방지한다. 특정 실시예에 있어서, 스페이서는 산화알루미늄에 분산된 산화티타늄 및 산화크롬으로 제조된다. 산화티타늄의 농도는 약 4%로 제어된다. 산화티타늄의 농도를 약 4%로 제어하는 것에 의해, 스페이서 물질의 유전율이 최대가 되는 이점이 생긴다. 산화크롬과 산화알루미늄의 농도는 각각 64%, 32%일 수 있다.
다른 실시예에 있어서, 페이스 전극은 평면표시장치의 백플레이트 구조체 및 페이스플레이트 구조체 사이에 위치하는 각 스페이서의 외부 표면에 위치되며, 공통 버스 구조체가 상기 페이스 전극을 접속한다. 공통 버스 구조체는 모든 스페이서 중에 어떤 특정 스페이서에 축적된 전하를 분산시키는 이점을 가진다. 한 변형예에 있어서, 공통 버스 구조체는 광방출 구조체에 인접한 평면표시장치의 페이스플레이트상에 위치하는 절연 스트립 및 상기 절연 스트립상에 위치하는 도전성 버스층으로 형성된다. 도전성 버스층은 각각의 페이스 전극에 접속된다.
다른 실시예에 있어서, 커패시터가 상기 공통 버스 구조체에 결합되어 있으며, 이에 의해 스페이서의 충전시간상수를 증가시킨다. 이 커패시터는 평면표시장치의 내측 또는 외측에 물리적으로 위치될 수 있다. 또한, 커패시터는 고전압 전원 또는 접지전압 전원에 접속될 수 있다.
커패시터는 페이스플레이트와 공통 버스 구조체의 절연 스트립사이에 도전성 플레이트를 포함시키는 것에 의해 평면표시장치내에 형성될 수 있다. 도전성 플레이트와 도전성 버스층은 커패시터의 플레이트를 형성하며, 절연 스트립은 커패시터의 유전체를 형성한다. 도전성 플레이트는 페이스플레이트 구조체의 광방출 구조체를 통하여 고전압 전원에 접속될 수 있다.
또 다른 실시예에 있어서, 평면표시장치는 다수의 평행 화소 열과 이 화소 열에 수직으로 확장하는 다수의 스페이서를 포함한다. 각 스페이서는 스페이서의 길이를 따라 과도한 전하를 분산시키는 페이스 전극을 포함하며, 이에 의해 스페이서에 전하의 축적을 방지한다.
본 발명은 첨부한 도면을 참조하여 이하에서 상세히 기술될 것이다.
본 명세서에서는 다음과 같이 정의된 용어가 사용된다. 용어 "전기적 절연"(또는 "유전")는 1012ohm-cm보다 큰 저항성을 갖는 물질에 적용된다. 용어 "전기적 비절연"는 따라서 1012ohm-cm 이하의 저항률을 갖는 물질에 적용된다. 전기적 비절연 물질은 (a)1ohm-cm 이하의 저항률을 갖는 전기 도전성 물질, (b)1ohm-cm 내지 1012ohm-cm의 저항률을 갖는 전기적 저항 물질로 나뉜다. 이들 분류는 낮은 전계에서 결정된다.
전기 도전성 물질(또는 전기 도체)의 예는 금속, 금속-반도체 화합물 및 금속-반도체 공융물(eutectic)이다. 또한, 전기적 도전성 물질은 중간 또는 높은 레벨로 도핑된 반도체(n형 또는 p형)를 포함한다. 전기적 저항 물질은 진성 및 가볍게 도핑된 반도체(n형 또는 p형)를 포함한다. 전기적 저항 물질의 다른 예는 서멧(금속 입자가 임베딩된 세라믹) 및 다른 금속-절연체 합성물이다. 또한, 전기적 저항 물질은 도전성의 세라믹 또는 필드 글라스(filled glass)를 포함한다.
(제 1 실시예)
도 3은 본 발명의 일실시예에 따른 평면표시장치(300)의 가시 표면을 도시한다. 도 4는 도 3의 선4-4를 따라 취한 평면표시장치(300)의 단면도이다. 평면표시장치(300)는 페이스플레이트 구조체(320), 백플레이트 구조체(330) 및 스페이서(351, 352)를 포함한다. 페이스플레이트 구조체(320)는 전기적 절연 유리 페이스플레이트(321)와 광방출 구조체(322)를 포함하는 종래의 구조체이다. 백플레이트 구조체(330)는 또한 전기적 절연 백플레이트(331)와 전자방출 구조체(332)를 포함하는 종래의 구조체이다. 페이스플레이트 구조체(320)와 백플레이트 구조체(330)는 미국특허 제5,477,105호(1993년 6월 22일 출원된 Curtin 등의 미국특허출원 제08/081,913호의 "세라믹 백플레이트를 구비한 평면표시장치", 1995년 3월 16일에 PCT 공개공보 제WO 95/07543호로 공개됨)에 상세히 기술되어 있으며, 이것은 본 명세서에 참조로서 포함된다.
한 변형에에 있어서, 각각의 스페이서(351, 352)는 전이금속산화물(transition metal oxide)을 함유하는 세라믹과 같은 균일한 전기적 저항 물질의 고체 조각으로 형성된다. 각각의 스페이서(351, 352)는 또한 그의 외측 표면에 형성된 전기적 저항 피복을 갖는 전기적 절연 코어로 형성될 수 있다. 스페이서(351, 352)는 1996년 3월29일에 출원된 Schmid 등의 국제특허출원 PCT/US96/03640호 및 1995년 7월 20일에 출원된 Spindt 등의 미국특허출원 제08/505,841호(현재, 미국특허 제5,614,781호, 1994년 2월 1일에 출원된 국제특허출원 Fahlen 등의 PCT/US94/00602호의 일부를 구성함)에 상세히 기술되어 있으며, 이들은 본 명세서에 참조로서 포함된다.
평면표시장치(300)의 도시된 부분은 상기 평면표시장치(300)에 정보를 표시하기 위해 11개의 표시 영역(301∼311)로 논리적으로 분할된다. 각각의 표시 영역(301∼311)은 광방출 구조체(322)의 대응 광방출 영역(301a∼311a)과 전자방출 구조체(332)의 대응 전자방출 영역(301b∼311b)을 포함한다. 각각의 광방출 영역(301a∼311a)은 스페이서(351, 352)와 평행하게 확장하는 1 이상의 광방출소자 열(즉, 화소 열)을 포함한다. 유사하게, 각각의 전자방출 영역(301b∼311b)은 1 이상의 전자방출소자 열을 포함한다. 각각의 광방출 영역(301a∼311a)은 대응 전자방출 영역(301b∼311b)를 가진다. 전자방출 영역(301b∼311b)에서 방출된 전자들은 광방출 영역(301a∼311a)에 충돌하고 그들로 하여금 광을 방출하게 하고, 이 광은 페이스플레이트 구조체(320)상의 화상의 일부를 만들어내며, 이것에 의해 평면표시장치(300)에 정보를 표시한다.
전술한 실시예에 있어서, 평면표시장치(300)의 화소는 12.5밀의 피치(간격)을 가지며, 본 발명의 기술사상내에서 피치의 변경은 가능하다. 스페이서(351, 352)는 375밀의 측면 간격을 두고 서로 평행하게 확장한다. 따라서, 30개의 화소 열이 스페이서(351, 352) 사이에 존재한다. 평면표시장치의 다른 스페이서(도시되지 않음)는 동일한 간격으로 되어 있다. 평면표시장치(300)는 예를 들면 480 화소 열을 포함할 수 있다. 스페이서(351, 352)는 약 2.25밀의 두께(T)와 약 50밀의 높이(H)를 가진다. 그 결과, 페이스플레이트 구조체(320)와 백플레이트 구조체(330) 사이의 공간은 약 50밀이다. 약 5kV의 전압차가 전자방출 구조체(332)와 광방출 구조체(322)사이에서 유지된다.
표시 영역(303, 304)은 스페이서(351)에 바로 인접하여 위치되며, 표시 영역(308, 309)은 스페이서(352)에 바로 인접하여 위치된다. 따라서, 표시 영역(303, 304, 308, 309)은 이하에서 스페이서-인접 영역으로 칭한다. 스페이서-인접 영역(303, 304, 308, 309)은 전자방출소자 열이 화살표"340"의 방향에서 순차적으로 활성화된다고 가정할 때, 스페이서(351, 352)에 축적된 전하로 인해, 대응 전자방출소자 열로부터 방출된 전자를 만족스러운 수만큼 수신하는데 실패할 수도 있는 화소 열을 포함하도록 선택된 것이다. 또한, 스페이서-인접 영역(303, 304, 308, 309)은 전자방출소자 열이 화살표"340"의 방향에서 순차적으로 활성화된다고 가정할 때, 스페이서(351, 352)에 축적된 전하로 인해 화소 왜곡을 초래하는 양만큼 편향되는 전자를 수신할 수도 있는 화소 열을 포함하도록 선택된 것이다.
전술한 실시예에 있어서, 각각의 스페이서-인접 영역(303, 304, 308, 309)은 스페이서(351∼352)에 인접하여 위치된 1개 또는 2개의 화소 열을 포함한다. 만약, 예를 들어 각각의 스페이서-인접 영역(303, 304, 308, 309)이 2개의 화소 열을 포함한다면, 광방출 영역(303a, 304a, 308a, 309a)은 광방출소자의 2열을 각각 포함할 것이며, 대응 전자방출 영역(303b, 304b, 308b, 309b)은 전자방출소자의 대응 2열을 포함할 것이다.
전자방출 영역(303b, 304b, 308b, 309b)이 활성화될 때, 대응 광방출 영역(303a, 304a, 308a, 309a)으로부터 산란되는 전자는 스페이서(351, 352)를 거의 충전시키지 않는다. 이는 광방출 영역(303a, 304a, 308a, 309a)으로부터 산란하는 전자가 스페이서(351, 352)의 상부에 상대적으로 가깝게 (즉, 광방출 구조체(322)에 가깝게) 스페이서(351, 352)를 때리는 경향을 가지기 때문이다. 그 결과로, 이들 전자에 의해 도입된 전하는 광방출 구조체(322)로 쉽게 빠져나간다.
표시 영역(302, 305, 307, 310)은 스페이서-인접 영역(303, 304, 308, 309)에 바로 인접하여 위치된다. 표시 영역(302, 305, 307, 310)은 그들의 대응 전자방출소자 열에 의해 순차적으로 활성화될 때 바람직하지 않은 높은 레벨로 스페이서(351, 352)를 충전하는 전자산란을 제공하는 화소 열을 포함하도록 선택된 것이다. 표시 영역(302, 305, 307, 310)은 이하에서 스페이서-충전 영역으로 칭한다. 스페이서-충전 영역(302, 305, 307, 310)은 대응 광방출 영역(302a, 305a, 307a, 310a) 및 대응 전자방출 영역(302b, 305b, 307b, 310b)을 포함한다. 전술한 실시예에 있어서, 각각의 스페이서-충전 영역(302, 305, 307, 310)은 대응 스페이서-인접 영역(303, 304, 308, 309)에 바로 인접하여 위치된 3∼5개의 화소 열을 포함한다. 만약, 예를 들어 각각의 스페이서-인접 영역(303, 304, 308, 309)이 5개의 화소 열을 포함한다면, 광방출 영역(302a, 305a, 307a, 310a)은 광방출소자의 5열을 각각 포함할 것이며, 대응 전자방출 영역(302b, 305b, 307b, 310b)은 전자방출소자의 대응 5열을 포함할 것이다.
특정 실시예에 있어서, 스페이서-충전 영역(302, 305, 307, 310)에 포함된 화소 열은 광방출 구조체(322)와 전자방출 구조체(332)사이의 거리의 약 0.5 내지 1.5배의 범위의 거리로 스페이서(351, 352)로부터 떨어져 있는 화소 열들이다.
표시 영역(301)은 스페이서-충전 영역(302)에 바로 인접하여 위치되어 있으며, 표시 영역(306)은 스페이서-충전 영역(305, 307) 사이에 위치되어 있으며, 표시 영역(311)은 스페이서-충전 영역(310)에 바로 인접하여 위치되어 있다. 표시영역(301, 306, 311)은 대응 전자방출 소자 열에 의해 활성화될 때 스페이서(351, 352)를 현저하게 충전하는 방식으로 전자를 산란시키지 않는 화소 열을 포함하도록 선택되었다. 즉, 표시 영역(301, 306, 311)의 화소 열이 활성화될 때, 대응 광방출 영역(301a, 306a, 311a)로부터 산란되는 전자는 스페이서(351, 352)에 도달하지 못하거나 또는 이들 스페이서에 도달하여 스페이서(351, 352)를 현저하게 충전하지는 못한다. 영역(301, 306, 311)은 이하에서 스페이서-중립 영역으로 칭한다.
전술한 실시예에 있어서, 각각의 스페이서-중립 영역(301, 306, 311)은 약 5∼7개의 화소 열에 의해 스페이서(351, 352)로부터 측방으로 분리되어 있다. 따라서, 각각의 스페이서-중립 영역(301, 306, 311)은 대응 스페이서-충전 영역(302, 305, 307, 310)에 바로 인접하여 위치된 16∼22개의 화소 열을 포함한다. 만약, 예를 들어 각각의 스페이서-중립 영역(301, 306, 311)이 16개의 화소 열을 포함한다면, 광방출 영역(301a, 306a, 311a)은 광방출소자의 16열을 포함할 것이며, 대응 전자방출 영역(301b, 306b, 311b)은 전자방출소자의 대응 16열을 각각 포함할 것이다.
특정 실시예에 있어서, 스페이서-중립 영역(301, 306, 311)에 포함된 화소 열은 광방출 구조체(322)와 전자방출 구조체(332)사이의 거리의 약 1.5배 이상의 거리로 스페이서(351, 352)로부터 떨어져 있는 화소 열들이다.
본 발명의 한 실시예에 따라, 전자방출 영역(301b∼311b)은 평면표시장치에 정보를 표시하기 위해 하기에 기술되어지는 순서로 활성화 되어진다. 각각의 전자방출 영역(301b∼311b)안에서, 전자방출소자 열은 화살표"340"에 의해 나타내는 방향으로 순차적으로 활성화 되어진다(도 3). 활성화 순서는 평면표시장치(300)의 열 주소지정 시스템에 의해 제어되어진다.
첫째로, 전자방출 영역(301b)의 전자방출소자는 스페이서-중립 영역(301)안에서 순차적으로 활성화 되어진다. 전술한 바와 같이, 전자방출 영역(301b)의 활성화는 스페이서(351)를 지나치게 충전시키지 않는다. 다음으로, 전자방출 영역(303b, 304b)의 전자방출소자는 스페이서-인접 영역안에서(303, 304)에서 순차적으로 활성화 되어진다. 스페이서(351)는 전자방출 영역(303b, 304b)이 활성화 되어질때 지나치게 충전되어 있지 않으므로, 이러한 영역(303b, 304b)으로부터 방출되는 전자는 스페이서(351)의 충전에 의한 심각한 편향없이 대응하는 광방출 영역(303a, 304b)으로 통과한다. 특정한 실시예에서는, 전자방출 영역(303b)이 전자방출 영역(304b)보다 먼저 활성화 되어진다.
다음으로, 전자방출 영역(302b, 305b)의 전자방출소자는 스페이서-충전 영역(302, 305)안에서 순차적으로 활성화 되어진다. 특정한 실시예에서는, 전자방출 영역(302b)이 전자방출 영역(305b)보다 먼저 활성화 되어진다. 비록 전자방출 영역(302b, 305b)의 활성화가 스페이서(351)상에 전하를 축적시키지만, 이 전하는 스페이서-인접 영역(303, 304)의 전자방출 영역(303b, 304b)이 그 후에 활성화 되어질 때까지 소실(dissipation)된다. 예를 들면, 평면표시장치(300)가 70Hz의 재생 주파수를 가진다고 가정하면, 스페이서(351)는 전자방출 영역(303b, 304b)이 그 후에 활성화 되어지기 전에 약 14.3 밀리초로 방전되어진다.
이때 전자방출 영역(306b)의 전자방출소자는 스페이서-중립 영역(306)안에서 순차적으로 활성화 되어진다. 전술한 바와 같이, 전자방출 영역(306b)의 활성화는 스페이서(351 또는 352)를 지나치게 충전시키지 않는다. 다음으로, 전자방출 영역(308b, 309b)의 전자방출소자는 스페이서-인접 영역(308, 309)안에서 순차적으로 활성화 되어진다. 스페이서(352)는 전자방출 영역(308b, 309b)이 활성화 되어질때 지나치게 충전되지 않기 때문에, 이 영역(308b, 309b)으로부터 방출되는 전자는 스페이서(352)의 충전에 의한 심각한 편향없이 대응하는 광방출 영역(308a, 309b)으로 통과한다.
다음으로, 전자방출 영역(307b, 310b)의 전자방출소자는 스페이서-충전 영역(307, 310)안에서 순차적으로 활성화 되어진다. 다시, 전자방출 영역(307b, 310b)의 활성화에 대응하여 스페이서(351)상에 축적되는 전하는 전자방출 영역(308b, 309b)이 그 후에 활성화 되어질 때까지 소실된다. 전자방출 영역의 전자방출소자(311b)는 스페이서-중립 영역(311)안에서 순차적으로 활성화 되어진다.
평면표시장치(300)의 다른 전자방출 영역(도시되지 않음)의 활성화는 전자방출 영역(301b∼311b)에 대해 앞서 설명한 방법으로 계속된다. 결국, 활성화의 순서는 스페이서-중립 영역(301)의 전자방출 영역(301b)으로 돌아오고, 상기 기술된 순서가 반복된다. 다시, 스페이서-인접 영역(303∼304, 308∼309)의 전자방출 영역(303b∼304b, 308b∼309b)이 2회째로 활성화 되어질 때까지, 스페이서(351, 352)상의 전하는 소실될 충분한 시간을 가진다.
전자방출 영역(303b, 304b, 308b, 309b)으로부터 방출되는 전자는 실질적인 편향없이 대응하는 광방출 영역(303a, 304a, 308a, 309a)으로 보내지기 때문에, 페이스플레이트(321)의 가시표면에서 표시되어지는 화상은 스페이서(351, 352) 인접 부분에서 어두운 라인이 존재하지 않는 이점이 생긴다.
전자방출 영역(301b∼311b)은 다른 순서로 활성화 되어질 수 있고, 이것 또한 본 발명의 범위에 속한다. 그러나, 스페이서-인접 영역(303, 304, 308, 309)의 전자방출 영역(303b, 304b, 308b, 309b)은 스페이서-충전 영역(302, 305, 307, 310)의 전자방출 영역(302b, 305b, 307b, 310b) 활성화 후 즉시 활성화 되지는 않는다.
(제 2 실시예)
본 발명의 다른 실시예에 따르면, 스페이서(351, 352)는 상대적으로 높은 유전율을 갖도록 제조되어진다. 높은 유전율은 100εo보다 크게 정의되어지는데, 여기서 ε0은 8.85 × 10-12패럿/미터와 같다. 높은 유전율은 400εo내지 800εo의 범위안에서 정의될 수 있다. 스페이서의 높은 유전율의 결과로, 스페이서(351, 352)에 관련된 충전시간상수는 증가되어지고, 이것에 의해 스페이서가 빠르게 충전되는 것이 방지된다. 스페이서(351, 352)상에 빠르게 전하가 축적되는 것을 방지하는 것에 의해, 스페이서-인접 영역(303, 304, 308, 309)의 전자방출 영역(303b, 304b, 308b, 309b)에 의해 방출되는 전자의 편향이 최소화 된다. 이 실시예의 한 변형에 따르면, 평면표시장치(300)의 전자방출소자의 열은 제 1 실시예에 관련되어 상기에서 기술된 방법으로 활성화 되어진다. 선택적으로, 평면표시장치(300)의 전자방출소자의 열은 순차적으로 활성화 되어질 수 있다.
본 실시예의 한 변형에 따르면, 고유전율 스페이서는 하기의 표 1에서 기재된 비율로 산화티타늄(TiO2), 산화알루미늄(Al2O3) 및 산화크롬(Cr2O3)이 포함되도록 제조되어진다.
산화티타늄 : 4.0%
산화알루미늄 : 32.0%
산화크롬 : 64.0%
산화티타늄이 약 4%로 유지됨으로서, 스페이서의 유전율은 상대적으로 높은 레벨로 유지되어진다. 상기 테이블 1에서 기재된 조성을 구비하는 스페이서는 하기에서 "4/32/64"스페이서로 언급되어진다. 4/32/64 스페이서는 1200 내지 1500Hz의 주파수에서 대략 700εo내지 750εo의 유전율을 나타낸다. 비교를 하자면, 단지 1.6%의 산화티타늄, 34.4%의 산화알루미늄 및 64.0%의 산화크롬의 조성을 구비하는 스페이서는 대략 100Hz에서 10εo나 11εo의 유전율을 나타낸다. 따라서, 산화티타늄을 대략 4%로 제어하는 것에 의해, 스페이서(351, 352)의 유전율이 증가되는 것이 실현된다.
게다가, 4/32/64 스페이서는 평면표시장치 환경에서 유익하게 여겨지는 다른 특성이 존재한다. 더욱 특별하게는, 4/32/64 스페이서는 대략 7×108옴/스퀘어의 상대적으로 높은 면저항(sheet resistance)을 나타낸다. 이것은, 산화티타늄을 약 4%에서 유지하는 것에 의해, 스페이서는 전기 저항률의 수용되는 범위안에서 유지되어진다. 게다가, 4/32/64 스페이서는 1kV 및 4kV사이의 전압에서 1 내지 2.2의 범위로 2차 방출율을 나타낸다.
본 실시예의 한 변형에 있어서, 4/32/64 스페이서는 종래의 보울 밀(ball mill)에서 세라믹 파우더, 유기 바인더 및 용매를 혼합하는 것에 의해 생성된 슬러리로부터 제조되어진다. 표 2는 이러한 슬러리에 대한 제조법에 대한 설명이다.
산화알루미늄 분말 103.7 그램
산화크롬 분말 207.3 그램
산화티타늄 분말 12.9 그램
버트바(Butvar) B76 34 그램
샌티사이저(Santicizer) 150 10 그램
켈록스 Z3 메나덴 오일(Kellox Z3 Menahden oil) 0.65 그램
에탄올 105 그램
톨루엔 127 그램
다른 변형에서, 세라믹 제조법은 입자 크기나 보조 소결제를 제어하기 위하여 선택되는 개질제(modifiers)를 포함한다. 실리콘 디옥사이드, 산화마그네슘, 및 산화칼슘과 같은 화합물은 개질제로 사용되어질 수 있다.
종래의 방법을 사용하면, 연마되는 슬러리는 60-120㎛의 두께를 가지는 테이프를 주조하기 위하여 사용되어진다. 한 변형에 있어서, 이 테이프는 폭 10㎝와 길이 15㎝인 큰 웨이퍼로 잘려진다. 이때 웨이퍼는 종래의 평평한 세터상에 놓여지고, 웨이퍼가 원하는 저항률을 나타낼 때까지 공기중 및/또는 압력이 감소된 상태에서 소성(燒成)된다.
특히, 웨이퍼는 전형적인 24℃의 이슬점을 가지는 수소 대기를 이용하여 차가운 벽의 단독 노(periodic kiln)안에서 소성된다. 만일 웨이퍼의 유기물 성분이 같은 노안에서 열분해되어 진다면(즉, 가열에 의해 제거되어지면), 수소 대기의 이슬점은 웨이퍼의 손상없이 유기물의 제거를 촉진시키기 위해 높아진다(약 50℃). 이슬점은 웨이퍼의 유기 화합물이 열분해된 후 높은 이슬점(50℃)에서 낮은 이슬점(24℃)으로 변경된다. 일반적으로 열분해는 600℃의 온도에서 완전하다. 일반적으로, 웨이퍼는 1-2시간 동안 1500℃의 피크온도에서 소성된다. 세라믹 화합물의 특성은 상세한 소성 프로파일에 의해 제어되어진다. 가공전의 초기 물질 및, 스페이서에서 요구되는 강도, 저항률 및 2차 전자 방출의 정확한 조합에 의존하여, 실제 피크온도는 1450℃와 1750℃사이일 수 있고, 소성 프로파일은 1시간 내지 5시간동안 이 피크온도를 유지할 수 있다. 그 후 웨이퍼는 언로드되고, 검사된 후, 스페이서(351, 352)에서 사용되는 스트립으로 잘려진다. 한 변형에 있어서, 이러한 스트립은 약 2.25밀의 두께와 2인치의 길이와 50밀의 높이를 갖는다.
산화티타늄의 비율을 변화시키는 것에 의해 스페이서의 전기적 저항률을 제어하는 것에 추가하여, 스페이서의 전기적 저항률은 산화크롬의 비율을 제어하는 것에 의해 제어되어질 수 있다. 산화크롬의 비율이 증가하는 것에 의해, 스페이서의 전기적 도전율은 증가되어질 수 있다. 그러나, 산화크롬의 비율이 증가하는 것에 의해 스페이서 물질에 요구되는 소결온도가 증가된다. 또한 전기적 저항률은 노안에서 소성되는 동안에 산소의 부분 압력을 제어하거나, 또는 O2에 대한 H2의 비율을 수정하여 노안의 이슬점을 변경하는 것에 의해 제어되어질 수 있다.
(제 3 실시예)
도 5는 본 발명의 다른 실시예에 따른 평면표시장치(500)의 개략도이다. 본 실시예는 상기 기술된 제 2 실시예와 결합하거나, 또는 독립하여 사용되어질 수 있다. 평면표시장치(500)에 있어서, 스페이서(501∼503)와 같은 복수의 스페이서는 페이스플레이트(510) 구조체와 백플레이트 구조체(511)사이에서 연결된다. 각각의 스페이서(501∼503)는 공통 버스(504)에 접속되는 대응하는 페이스 전극(501a∼503a)을 부가적으로 포함한다. 각각의 페이스 전극(501a∼503a)은 페이스플레이트 구조체(510)와 백플레이트 구조체(511)사이의 위치에서 각자의 대응하는 스페이서(501∼503)의 외부표면상에서 위치한다. 공통 버스(504)는 효과적으로 스페이서(501∼503)의 커패시턴스와 저항을 결합한다. 또한 공통 버스(504)는 모든 스페이서(501∼503)에 전하를 분배한다. 예를 들면, 스페이서(501)에 인접한 스페이서-충전 영역이 활성화 되어질 때, 결과적으로 전하는 공통 버스(504)에 의해 스페이서 "501", "502" 및 "503"에 분배되어진다. 이것으로 스페이서(501)상에 축적되는 전하가(공통 버스(504)가 없을 때에 스페이서(501)상에 축적되는 전하와 비교했을 때보다) 감소되는 이점이 생긴다. 비록 스페이서(502, 503)상에 축적되는 전하는(공통 버스(504)가 없을때에 스페이서(502, 503)상에 축적되는 전하와 비교했을 때보다) 증가되지만, 이러한 증가는 스페이서(502, 503)에 대응하는 스페이서-인접 영역이 미래의 어느 시간까지 활성화 되지 않으면 허용될 수 있다.
도 6은 본 실시예에서 사용될 수 있는 스페이서(601)의 등각도이다. 스페이서(601)는 스페이서 몸체(602), 페이스 전극(603∼604) 및 에지 전극(606a, 606b,및 607)을 포함한다. 한 변형에서는, 스페이서 몸체(602)는 제 2 실시예에서 기재된 4/32/64 스페이서 물질로 만들어진다. 선택적으로, 스페이서 몸체(602)는 전이금속산화물을 포함하는 세라믹과 같은 전기적으로 저항 물질인 고체조각이나 또는 전기적 저항 피막을 구비하는 전기 절연 코어를 포함하는 종래의 다른 스페이서 물질로 만들어지며, 이것으로만 제한되지 않는다. 페이스 전극(603, 604) 및 에지 전극(606a, 606b, 607)은 알루미늄이나 구리와 같은 전기적으로 도전체인 재료로 만들어진다. 페이스 전극(603)이나 에지 전극(606a, 606b, 607)의 제조는 앞서 인용한 Schmid 등의 국제특허출원 PCT/US96/03640 호에 상세하게 기재되어 있다.
페이스 전극(603, 604)과 에지 전극(606a, 606b, 607)은 스페이서(601)를 따라 전압 분배를 제어한다. 스페이서(601)는 50밀의 높이와 비교하여 상대적으로 작은 약 2.25밀의 두께(T)를 가지고 있기 때문에, 페이스 전극(603, 604)은 스페이서(601) 전체에 전압 분배를 제어하기 위해서 스페이서 몸체(602)의 한 표면상에서만 요구된다.
갭(605)은 에지 전극 "606a"와 "606b" 사이에 존재한다. 갭(605)의 치수는 에지 전극(606a)이 에지 전극(606b)으로부터 전기적으로 절연되도록 선택되어진다. 특정한 실시예에서는, 갭(605)은 대략 50밀의 폭(W)을 가진다. 하기에서 더욱 상세하게 기술되는 것처럼, 에지 전극(606a)은 평면표시장치의 광방출 구조체에 전기적 접속을 제공하고, 에지 전극(606b)은 페이스 전극(603)과 공통 버스사이에 전기적 접속을 제공하고, 에지 전극(607)은 평면표시장치의 전자방출 구조체에 전기적 접속을 제공한다.
도 7은 평면표시장치(700)의 상부 표면을 개략적으로 나타낸다. 도 8은 도 7의 선8-8을 따라 취한 평면표시장치(700)의 단면도이다. 도 9는 도 7의 선9-9를 따라 취한 평면표시장치(700)의 단면도이다. 평면표시장치(700)는 스페이서(701∼707), 페이스플레이트 구조체(720), 백플레이트 구조체(730), 공통 버스 구조체(723) 및 측면벽 구조체(724)를 포함한다. 페이스플레이트구조체(720)는 절연 페이스플레이트(721)와 광방출 구조체(722)를 포함한다. 백플레이트 구조체(730)는 절연 백플레이트(731)와 전자방출 구조체(732)를 포함한다.
전술한 실시예에서, 각각의 스페이서(701∼707)는 스페이서(601)(도 6)와 동일하다. 도 7에서 도시된 것처럼, 스페이서(701∼707)는 평면표시장치(700)의 화소 열과 평행으로 광방출 구조체(722)를 가로질러 수평적으로 확장된다. 광방출 구조체(722)는 평면표시장치(700)의 가시 표면을 한정한다. 공통 버스 구조체(723)는 이 가시 표면으로부터 측면으로 분리된다. 측면벽 구조체(724)는 광방출 구조체(722)와 공통 버스 구조체(723)를 측면에서 둘러싼다.
도 8에 도시된 바와 같이, 측면벽 구조체(724)는 페이스플레이트 구조체(720)와 백플레이트 구조체(730)사이에서 확장된다. 페이스플레이트 구조체(720)의 광방출 구조체(722)는 광방출 물질(722a), 매트릭스(722b) 및 도전층(722c)을 포함한다. 도전층(722c)은 측면벽 구조체(724)의 외부경계 바깥측면에서 확장하고 전원(740)에 접속되어진다. 공통 버스 구조체(723)는 절연 스트립(723a)과 도전성 버스층(723b)을 포함한다. 한 실시예에서, 절연 스트립(723a)은 매트릭스(722b)와 동시에 형성되어지고, 절연 스트립(723a)과 매트릭스(722b)는 실질적으로 같은 두께를 가진다. 특정한 변형에서는, 절연 스트립(723a)과 매트릭스(722b)가 폴리이미드로부터 형성되어지고 약 2밀의 두께(T)를 가진다. 또한 절연 스트립(723a)은 약 50 내지 100밀의 폭(W)을 가진다. 또한 도전층(722c, 723b)은 동시에 형성되어진다. 도전층(722c, 723b)의 두께는 절연 스트립(723a)과 매트릭스(722b)의 두께에 대하여 무시해도 좋다. 절연 스트립(723a)과 매트릭스(722b)는 대략 같은 두께를 가지기 때문에, 도전층(722c, 723b)은 페이스플레이트(721)로부터 같은 거리에 위치되어지고, 이것에 의해 도전층(722c, 723b)과 스페이서(701∼707)사이의 접촉이 용이해진다.
도 8을 참고하면, 스페이서(707)는 몸체(757), 에지 전극(767a, 767b, 768), 페이스 전극(777, 778) 및 갭(755)을 포함한다. 스페이서(707)는 페이스플레이트 구조체(720)와 백플레이트 구조체(730)사이에서 접속되어지고 이것으로 광방출 구조체(722)의 도전층(722c)은 에지 전극(767a)에 접촉되고, 공통 버스 구조체(723)의 도전성 버스층(723b)은 에지 전극(767b)에 접촉되고, 백플레이트(730)의 전자방출 구조체(723)는 에지 전극(768)에 접촉된다. 갭(755)은 에지 전극(767a)과 에지전극(767b)을 전기적으로 분리한다. 페이스 전극(777)은 도시된 바와 같이 에지 전극(767b)에 전기적으로 접속되어진다. 각각의 스페이서(701∼706)는 스페이서(707)와 같은 방법으로 접속되어진다. 비록 도 8에서는 설명되지 않았지만, 스페이서(707)의 상부 부분은 페이스플레이트 구조체(720)상에 스페이서 지지구조체와 맞물린다고 이해할 수 있다. 이러한 스페이서 지지구조체는 간략함을 위해 여기서는 설명하지 않는다. 그러나, 이러한 지지구조체는 1995년 1월 30일에 출원된 국제특허출원 PCT/US95/00555와 1994년 11월 21일에 출원된 제 08/343,074 호(현재, 미국특허 제5,650,690호)에 자세히 기재되어 있다.
도 9에 도시된 바와 같이, 각각의 스페이서(701∼706)는 스페이서(707)에 대하여 앞서 설명된 것과 동일한 방법으로 대응하는 에지 전극(761-766)과 접촉하는 대응 페이스 전극(771∼776)을 구비한다. 각각의 스페이서(701∼706)는 스페이서(707)에서와 같은 방법으로 도전성 버스층(723b)과 접촉한다. 그 결과, 도전성 버스층(723b)은 페이스 전극(771∼777)과 접속되는 공통의 버스를 제공한다. 한 변형에서는, 도전성 버스 구조체(723)가 약 8인치의 길이(L)를 갖는다.
만일 전자방출 구조체(732)의 전자방출소자의 열이 화살표"780"에 의해 나타나는 방향으로 활성화된다면, 스페이서(701)는 결과적으로 스페이서에 전하가 축적되는 상태에 노출되는 스페이서(701∼707)중 첫번째의 스페이서가 될 것이다. 그러나, 도전성 버스층(723b)을 통한 페이스 전극(771∼777)의 공통 접속은 스페이서(701)의 유효 커패시턴스를 증가시키고, 이것에 의해 스페이서(701)상에 전하가 빠르게 축적되는 것을 방지한다. 스페이서(702∼707)상의 전하 축적율도 도전성 버스층(723b)으로의 페이스 전극(771∼777)의 공통 접속에 의해 유사하게 감소된다.
(제 4 실시예)
도 10은 본 발명의 다른 실시예에 따른 평면표시장치(1000)의 개략도이다. 제 3 의 실시예와 같이, 본 실시예는 상기에서 기재된 제 1 및 제 2 의 실시예와 결합하여 사용되어질 수 있고, 또는 상기에서 기재된 실시예와는 독립적으로 사용될 수 있다. 도 10에서 설명되어지는 평면표시장치(1000)는 도 5에서 설명되어지는 평면표시장치(500)와 유사하기 때문에, 도 5와 10에서 유사한 요소는 유사한 참조 번호를 사용한다. 도 10은 부가적으로 공통 버스(504)와 접지(1011)사이에서 접속되어지는 외부 커패시터(1010)를 포함한다. 커패시터(1010)는 스페이서(501∼503)의 유효 커패시턴스를 증가시키고, 이것에 의해 스페이서(501∼503)와 관련되는 충전시간상수를 증가시키고, 이러한 스페이서에서 빠르게 충전되는 것을 방지한다.
도 11은 본 실시예에 따른 평면표시장치(1100)의 상부표면의 개략도이다. 도 12는 도 11의 선12-12를 따라 취한 평면표시장치(1100)의 단면도이다. 평면표시장치(1100)는 평면표시장치(700)(도 7∼9)와 유사하기 때문에, 평면표시장치(700, 1100)에서 유사한 요소는 유사한 참조 번호를 사용한다. 상기 기재된 평면표시장치(700)의 요소외에, 평면표시장치(1100)는 부가적으로 공통 버스 구조체(723)의 도전성 버스층(723b)과 접촉하는 공통 버스 확장부재(1101)를 포함한다. 한 변형에 있어서, 공통 버스 확장부재(1101) 및 도전성 버스층(723b)은 연속적인 요소로서 제조되어진다(도 12 참조). 버스 확장부재(1101)는 측면벽 구조체(724)의 외부 주변의 바깥측 위치에서 페이스플레이트(721)를 따라 확장된다. 외부 커패시터(1010)는 측면벽 구조체(724)의 외부 주변부의 바깥측의 지점에서 버스 확장부재(1101)에 접속되어진다. 이러한 방법으로, 버스된 페이스 전극(771∼777)은 외부 커패시터(1101)에 접속된다. 이것은 스페이서(701∼707)의 커패시턴스를 증가시키고 이러한 스페이서상에서 전하가 급속하게 축적되는 것을 방지한다.
(제 5 실시예)
도 13은 본 발명에 다른 실시예에 따른 평면표시장치(1300)의 개략도이다. 제 3 및 제 4 실시예와 같이, 본 실시예는 상기에서 기재된 제 1 및 제 2의 실시예와 조합하여 사용될 수 있고, 또는 이러한 상기 기재된 실시예들과는 독립적으로 사용할 수도 있다. 평면표시장치(1300)는 평면표시장치(500)(도 5)와 비슷하기 때문에, 도 5와 13에서 유사한 요소는 유사한 참조 번호를 사용한다. 도 13은 부가적으로 공통 버스(504)와 전원(1311)사이에서 접속되어지는 커패시터(1310)를 포함한다. 커패시터(1310)는 스페이서(501∼503)의 유효 커패시턴스를 증가시키고, 이것에 의해 스페이서(501∼503)와 관련된 충전시간상수를 더 증가시키고 이러한 스페이서가 급속하게 충전되는 것을 방지한다.
도 14는 본 실시예에 따른 평면표시장치(1400)의 상부표면의 개략도이다. 도 15는 도 14의 선15-15를 따라 취한 단면도이고, 도 16은 도 14의 선16-16을 따라 취한 단면도이다. 평면표시장치(1400)는 평면표시장치(700)(도 7∼9)와 유사하기 때문에, 유사한 요소는 유사한 참조 번호를 사용한다.
평면표시장치(1400)는 페이스플레이트(721)의 내부표면상에서 제조되는 커패시터 구조체(1310)를 포함한다. 도 14에서 설명되어진 것처럼, 커패시터 구조체(1310)는 공통 버스 구조체(723)의 위치와 유사한 위치로 표시장치(1400)의 가시 표면의 바깥측에 위치되어진다(도 7).
도 15 및 도 16에서 설명되어진 것처럼, 커패시터 구조체(1310)는 제 1 도전성 플레이트(1301), 유전층(1302) 및 제 2 도전성 플레이트(1303)를 포함한다. 도시된 실시예에 있어서, 제 1 도전성 플레이트(1301)는 광방출 구조체(722)의 도전층과 연속적이다. 제 1 도전성 플레이트(1301) 및 도전층(722c)은 도전성 물질의 연속층을 형성하기 위하여 동시에 디포지트된다. 유전층(1302)은 약 8인치의 길이(L)와 약 50 내지 100밀의 폭(W)과 약 2밀의 두께(T)를 구비하는 폴리이미드의 층일 수 있다. 제 2 도전성 플레이트(1303)는 유전층(1302)의 하부 표면상에서 디포지트된다. 플레이트(1301, 1303) 및 유전층(1302)의 결합된 두께는 매트릭스(722b)와 광방출 구조체(722)의 도전층(722c)의 결합된 두께와 동등하게 되도록 선택되어진다. 그 결과로, 커패시터 구조체(1310)와 광방출 구조체(722)는 스페이서(701∼707)와 양호한 전기적 접촉을 이룬다.
제 1 및 제 2 도전성 플레이트(1301, 1303)와 유전층(1302)은 커패시터를 형성한다. 이 커패시터의 제 1 도전성 플레이트(1301)는 광방출 구조체(722)의 도전층(722c)을 통해서 전원(1311)에 접속되어진다(도 15). 이 커패시터의 제 2 도전성 플레이트(1303)는 페이스 전극(771∼777)에 접속되어지고, 페이스 전극(771∼777)은 제 2 도전성 플레이트(1303)로부터 평행하게 확장된다. 커패시터 구조체(1310)의 커패시턴스는 두께(T), 단면적(L×W), 및 유전층(1302)의 유전율로 결정되어진다. 이러한 파라미터는 요구되는 커패시턴스를 구비하는 커패시터 구조체(1310)를 생성하기 위하여 변경되어질 수 있다. 기재된 실시예에서, 커패시터 구조체(1310)는 약 3 내지 6 나노패럿의 범위안에서 커패시턴스를 구비한다.
본 실시예의 또 다른 변경에서는, 제 1 도전성 플레이트(1301)는 광방출 구조체(722)의 도전층(722c)에서 접속되지 않는다. 대신에, 제 1 도전성 플레이트(1301)는 측면벽 구조체(724)(도 11의 확장 부재(1101)참조)의 외부 주변 바깥측으로 보내지고 접지 전원에 접속되어진다.
(제 6 실시예)
도 17은 본 발명의 또 다른 실시예에 따른 평면표시장치(1700)의 상부 표면의 개략도이다. 평면표시장치(1700)는 화소 열에 수직으로 배치되는(평행에 반대되는) 복수의 스페이서를 포함한다. 점선(1710)은 이러한 화소 열의 하나를 나타낸다. 평면표시장치(1700)의 화소가 활성화될 때, 각각의 스페이서(1701∼1705)는 활성화된 화소 열에 인접한 위치에서 충전되어진다. 예를 들면, 화소(1710)가 활성화될 때, 스페이서(1701∼1705)는 위치(1701a∼1705a)에서 충전되는 경향이 있다.
도 18은 스페이서(1701)의 등각도이다. 스페이서(1702∼1705)는 스페이서(1701)와 동일하다. 스페이서(1701)는 스페이서 몸체(1711), 에지 전극(1712∼1713) 및 페이스 전극(1714)을 포함한다. 스페이서(1701)의 다양한 요소는 도 6에서 접속이 상기 기술된 스페이서(601)의 요소와 실질적으로 동일하다. 페이스 전극(1714)은 스페이서(1701)의 높이의 약 반쯤에서 위치되어지고 스페이서 몸체(1711)의 길이를 따라 확장되고, 에지 전극(1712, 1713)과 실질적으로 평행하다. 위치 "1701a"와 같은 스페이서(1701)의 특별한 위치에서 전하가 초과되어질때, 페이스 전극(1714)은 화살표(1721, 1722)에 의해 나타내는 것처럼 스페이서(1701)의 길이를 따라 전하가 분산되어지도록 한다. 즉, 활성화된 화소 열에 인접한 위치에서 스페이서(1701∼1705)에 따라 지나친 전하가 축적되지 않는다.
비록 본 발명은 몇개의 실시예에 관하여서만 기재되었지만, 본 발명은 개시된 실시예에 제한되지 않을 뿐 아니라, 통상의 지식을 가진자라면 명백하게 다양한 변경을 실시할 수 있다. 예를 들면, 공통 버스 구조체(723)와 커패시터 구조체(1310)는 페이스플레이트 뿐만 아니라 백플레이트상에 제조될 수 있다. 본 발명은 첨부된 청구범위에 의해서만 범위가 정해진다.

Claims (27)

  1. 페이스플레이트 구조체, 상기 페이스플레이트 구조체에 결합된 백플레이트 구조체 및 상기 페이스플레이트 구조체와 상기 백플레이트 구조체 사이에 위치한 스페이서를 포함하는 평면표시장치에 화소 정보를 표시하기 위한 방법에 있어서,
    상기 표시장치는
    (a) 상기 스페이서의 대향하는 면 각각에 대해 인접하는 한쌍의 스페이서-인접 영역; 및 (b) 상기 스페이서로부터 상기 스페이서-인접 영역보다 더 멀리 떨어져 있고, 이 스페이서-인접 영역에 각각 인접하는 한쌍의 스페이서-충전 영역으로 나누어지고,
    상기 스페이서는 상기 스페이서-충전 영역이 활성화될 때, 상기 스페이서-충전 영역에 의해 충전되고,
    상기 방법은
    상기 화소 정보의 한 프레임 동안 상기 스페이서-인접 영역을 활성화시키는 단계; 및
    후속적으로 상기 화소 정보의 프레임 동안 상기 스페이서-충전 영역을 활성화시키는 단계를 포함하는 것을 특징으로 하는 표시방법.
  2. 제 1 항에 있어서,
    상기 표시장치는 상기 스페이서로부터 상기 스페이서-충전 영역의 하나보다 더 멀리 떨어져 있고, 이 스페이서-충전 영역의 하나에 인접하는 스페이서-중립 영역으로 더 나누어지고,
    상기 스페이서는 상기 스페이서-중립 영역이 활성화될 때, 상기 스페이서-중립 영역에 의해 거의 충전되지 아니하고,
    상기 방법은 상기 스페이서-인접 영역을 활성화하는 단계 전에, 상기 화소 정보의 프레임 동안 상기 스페이서-중립 영역을 활성화하는 단계를 더 포함하는 것을 특징으로 하는 표시방법.
  3. 제 2 항에 있어서,
    상기 표시장치는 상기 스페이서로부터 상기 스페이서-충전 영역의 다른 하나보다 더 멀리 떨어져 있고, 이 스페이서-충전 영역의 다른 하나에 인접하는 스페이서-중립 영역으로 더 나누어지고,
    상기 스페이서는 상기 추가의 스페이서-중립 영역이 충전될 때, 상기 추가의 스페이서-중립 영역에 의해 거의 충전되지 않고,
    상기 방법은 상기 스페이서-충전 영역을 활성화하는 단계에 후속하여, 상기 화소 정보의 프레임 동안 상기 추가의 스페이서-중립 영역을 활성화하는 단계를 더 포함하는 것을 특징으로 하는 표시방법.
  4. 페이스플레이트 및 이 페이스플레이트 위에 놓인 광방출 구조체를 구비한 페이스플레이트 구조체;
    상기 페이스플레이트 구조체에 결합되며, 백플레이트 및 이 백플레이트 위에 놓인 전자방출 구조체를 구비한 백플레이트 구조체;
    상기 페이스플레이트와 백플레이트 구조체 사이에 위치되며, 각각은 스페이서 몸체(body) 및 이 몸체의 페이스 표면에 위치된 페이스 전극을 구비한 복수의 스페이서; 및
    상기 페이스 전극을 전기적으로 접속하는 공통 버스 구조체를 포함하는 것을 특징으로 하는 평면표시장치.
  5. 제 4 항에 있어서,
    각각의 스페이서는 상기 스페이서 몸체의 에지 표면에 위치되어 스페이서의 페이스 전극과 접촉하는 에지 전극을 더 포함하는 것을 특징으로 하는 평면표시장치.
  6. 제 4 항에 있어서,
    상기 공통 버스 구조체는 상기 페이스플레이트에 위치되어 상기 페이스 전극에 연결된 도전성 버스층을 포함하는 것을 특징으로 하는 평면표시장치.
  7. 제 4 항에 있어서,
    상기 각각의 스페이서는,
    상기 스페이서의 제 1 에지에 위치하고, 상기 광방출 구조체와 접촉하는 제 1 에지 전극; 및
    스페이서 몸체의 상기 제 1 에지에 위치하고, 상기 제 1 에지 전극과는 떨어져 있으며, 상기 공통 버스 구조체와 접촉하는 제 2 에지 전극을 더 포함하는 것을 특징으로 하는 평면표시장치.
  8. 제 4 항에 있어서,
    상기 공통 버스 구조체에 전기적으로 결합된 커패시터를 더 포함하는 것을 특징으로 하는 평면표시장치.
  9. 제 8 항에 있어서,
    상기 페이스플레이트와 백플레이트 구조체 사이에서 확장하는 측벽 구조체를 더 포함하며,
    상기 측벽 구조체는 상기 광방출 구조체, 전자방출 구조체 및 공통 버스 구조체를 실질적으로 측방에서 둘러싸며,
    상기 커패시터는 상기 측벽 구조체의 외측에 위치하는 것을 특징으로 하는 평면표시장치.
  10. 제 8 항에 있어서,
    상기 커패시터는 상기 공통 버스 구조체와 기준전압 전원 사이에 결합된 것을 특징으로 하는 평면표시장치.
  11. 제 10 항에 있어서,
    상기 기준전압 전원은 접지전위 및 고전압 중 선택된 하나를 공급하는 것을 특징으로 하는 평면표시장치.
  12. 제 8 항에 있어서,
    상기 공통 버스 구조체는 상기 페이스플레이트에 위치되어 상기 페이스 전극에 연결된 전기 도전성 버스층을 포함하는 것을 특징으로 하는 평면표시장치.
  13. 제 12 항에 있어서,
    상기 커패시터는,
    상기 도전성 버스층;
    상기 페이스플레이트와 상기 도전성 버스층 사이에 위치된 유전체 스트립; 및
    상기 페이스플레이트와 상기 유전체 스트립 사이에 위치되어 기준전압 전원에 연결되는 제 2 도전성 층을 포함하는 것을 특징으로 하는 평면표시장치.
  14. 제 13 항에 있어서,
    상기 제 2 도전성 층은 상기 페이스플레이트의 그루브(groove)에 위치되는 것을 특징으로 하는 평면표시장치.
  15. 페이스플레이트, 및 이 페이스플레이트 위에 놓이고 복수의 평행한 화소 열로 배열되며 각각의 화소 열내의 광방출 소자들이 바로 인접한 화소 열내의 광방출소자들과는 서로 다른 시간에 대부분 동시에 활성화되는 광방출 구조체를 구비하는 페이스플레이트 구조체;
    상기 페이스플레이트 구조체와 결합되며, 백플레이트와 이 백플레이트 위에 놓인 전자방출 구조체를 구비하는 백플레이트 구조체; 및
    상기 페이스플레이트와 백플레이트 구조체 사이에 위치되며, 상기 화소 열에 수직으로 확장하며, 스페이서 몸체 및 이 몸체의 페이스 표면 위에 놓인 페이스 전극을 구비하는 복수의 스페이서를 포함하는 것을 특징으로 하는 평면표시장치.
  16. 페이스플레이트 구조체;
    상기 페이스플레이트 구조체에 결합된 백플레이트 구조체;
    상기 페이스플레이트와 백플레이트 구조체 사이에 위치하는 스페이서를 포함하고,
    상기 스페이서는 산소, 및 상기 산소와 결합되어 스페이서내에 분산된 알루미늄, 크롬 및 티타늄을 포함하고, 상기 스페이서내의 상기 티타늄은 상기 스페이서에 대해 4중량%인 산화티타늄에 대응하는 것을 특징으로 하는 평면표시장치.
  17. 제 16 항에 있어서,
    상기 스페이서내의 상기 알루미늄은 상기 스페이서에 대해 32중량%인 산화알루미늄에 대응하고,
    상기 스페이서내의 상기 크롬은 상기 스페이서에 대해 64중량%인 산화크롬에 대응하는 것을 특징으로 하는 평면표시장치.
  18. 페이스플레이트 구조체;
    상기 페이스플레이트 구조체에 결합된 백플레이트 구조체; 및
    상기 페이스플레이트와 백플레이트 구조체 사이에 위치되며, 100 ε0이상의 유전율을 갖는 물질을 함유하는 스페이서를 포함하는 것을 특징으로 하는 평면표시장치.
  19. 제 18 항에 있어서,
    상기 유전율은 400ε0∼ 800ε0인 것을 특징으로 하는 평면표시장치.
  20. 제 18 항에 있어서,
    상기 유전율은 700ε0∼ 750ε0인 것을 특징으로 하는 평면표시장치.
  21. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 표시장치는 플랫 패널 음극선관 표시장치인 것을 특징으로 하는 표시방법.
  22. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스페이서-인접 영역 및 스페이서-충전 영역 각각은 적어도 하나의 화소 열을 포함하는 것을 특징으로 하는 표시방법.
  23. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 스페이서-충전 영역 각각은 복수의 화소 열을 포함하는 것을 특징으로 하는 표시방법.
  24. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    복수의 화소 열을 갖는 상기 각각의 스페이서-인접 영역 및 스페이서-충전 영역의 화소 열들은 각 영역내에서 순차적으로 활성화되는 것을 특징으로 하는 표시방법.
  25. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 페이스플레이트 구조체 및 백플레이트 구조체 각각은 서로 분리된 전자방출 구조체 및 광방출 구조체를 포함하고,
    각 스페이서-충전 영역의 각 화소 열은 상기 전자방출 구조체와 광방출 구조체 사이의 평균거리의 약 0.5 내지 1.5배만큼의 평균거리로 상기 스페이서로부터 떨어져 있는 것을 특징으로 하는 표시방법.
  26. 제 17 항 내지 제 20 항 중 어느 한 항에 있어서,
    상기 스페이서의 재료는 산소, 및 상기 산소와 결합되어 스페이서내에 분산된 알루미늄, 크롬 및 티타늄을 포함하고, 상기 스페이서내의 상기 티타늄은 상기 스페이서에 대해 4중량%인 산화티타늄에 대응하는 것을 특징으로 하는 평면표시장치.
  27. 제 26 항에 있어서,
    상기 스페이서내의 상기 알루미늄은 상기 스페이서에 대해 32중량%인 산화알루미늄에 대응하고,
    상기 스페이서내의 상기 크롬은 상기 스페이서에 대해 64중량%인 산화크롬에 대응하는 것을 특징으로 하는 평면표시장치.
KR10-1999-7000276A 1996-07-18 1997-07-17 평면표시장치 및 평면표시장치에 정보를 표시하는 방법 KR100401297B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US683,789 1996-07-18
US08/683,789 US5898266A (en) 1996-07-18 1996-07-18 Method for displaying frame of pixel information on flat panel display

Publications (2)

Publication Number Publication Date
KR20000067877A KR20000067877A (ko) 2000-11-25
KR100401297B1 true KR100401297B1 (ko) 2003-10-11

Family

ID=24745458

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-1999-7000276A KR100401297B1 (ko) 1996-07-18 1997-07-17 평면표시장치 및 평면표시장치에 정보를 표시하는 방법

Country Status (6)

Country Link
US (3) US5898266A (ko)
EP (3) EP0968510B1 (ko)
JP (3) JP3905925B2 (ko)
KR (1) KR100401297B1 (ko)
DE (3) DE69740032D1 (ko)
WO (1) WO1998003986A1 (ko)

Families Citing this family (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3187367B2 (ja) 1997-03-31 2001-07-11 キヤノン株式会社 電子装置及びそれを用いた画像形成装置
US5872424A (en) * 1997-06-26 1999-02-16 Candescent Technologies Corporation High voltage compatible spacer coating
WO1999034390A1 (en) * 1997-12-29 1999-07-08 Motorola Inc. Field emission device having high capacitance spacer
US6075323A (en) * 1998-01-20 2000-06-13 Motorola, Inc. Method for reducing charge accumulation in a field emission display
US6107731A (en) * 1998-03-31 2000-08-22 Candescent Technologies Corporation Structure and fabrication of flat-panel display having spacer with laterally segmented face electrode
JP3689598B2 (ja) 1998-09-21 2005-08-31 キヤノン株式会社 スペーサの製造方法および前記スペーサを用いた画像形成装置の製造方法
JP4115050B2 (ja) * 1998-10-07 2008-07-09 キヤノン株式会社 電子線装置およびスペーサの製造方法
US6392334B1 (en) * 1998-10-13 2002-05-21 Micron Technology, Inc. Flat panel display including capacitor for alignment of baseplate and faceplate
US7071907B1 (en) 1999-05-07 2006-07-04 Candescent Technologies Corporation Display with active contrast enhancement
US6366009B1 (en) 1999-08-02 2002-04-02 Motorola, Inc. Method for fabricating a field emission display having a spacer with a passivation layer
US6441559B1 (en) 2000-04-28 2002-08-27 Motorola, Inc. Field emission display having an invisible spacer and method
JP2002157959A (ja) 2000-09-08 2002-05-31 Canon Inc スペーサの製造法およびこのスペーサを用いた画像形成装置の製造方法
US7288014B1 (en) 2000-10-27 2007-10-30 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6822626B2 (en) 2000-10-27 2004-11-23 Science Applications International Corporation Design, fabrication, testing, and conditioning of micro-components for use in a light-emitting panel
US6801001B2 (en) * 2000-10-27 2004-10-05 Science Applications International Corporation Method and apparatus for addressing micro-components in a plasma display panel
US6545422B1 (en) * 2000-10-27 2003-04-08 Science Applications International Corporation Socket for use with a micro-component in a light-emitting panel
US6570335B1 (en) 2000-10-27 2003-05-27 Science Applications International Corporation Method and system for energizing a micro-component in a light-emitting panel
US6620012B1 (en) 2000-10-27 2003-09-16 Science Applications International Corporation Method for testing a light-emitting panel and the components therein
US6764367B2 (en) * 2000-10-27 2004-07-20 Science Applications International Corporation Liquid manufacturing processes for panel layer fabrication
US6612889B1 (en) 2000-10-27 2003-09-02 Science Applications International Corporation Method for making a light-emitting panel
US6762566B1 (en) 2000-10-27 2004-07-13 Science Applications International Corporation Micro-component for use in a light-emitting panel
US6796867B2 (en) * 2000-10-27 2004-09-28 Science Applications International Corporation Use of printing and other technology for micro-component placement
US6935913B2 (en) * 2000-10-27 2005-08-30 Science Applications International Corporation Method for on-line testing of a light emitting panel
US6879097B2 (en) * 2001-09-28 2005-04-12 Candescent Technologies Corporation Flat-panel display containing electron-emissive regions of non-uniform spacing or/and multi-part lateral configuration
JP4211323B2 (ja) * 2002-02-27 2009-01-21 株式会社日立製作所 画像表示装置およびその駆動方法
JP4133675B2 (ja) * 2003-08-19 2008-08-13 Ｔｄｋ株式会社 平面パネルディスプレイ用スペーサ、平面パネルディスプレイ用スペーサの製造方法、及び、平面パネルディスプレイ
TW200535901A (en) * 2004-02-17 2005-11-01 Tdk Corp Method for producing spacer for flat panel display
US20050189164A1 (en) * 2004-02-26 2005-09-01 Chang Chi L. Speaker enclosure having outer flared tube
JP2006106145A (ja) * 2004-09-30 2006-04-20 Toshiba Corp 表示装置
US7262548B2 (en) * 2004-12-15 2007-08-28 Canon Kabushiki Kaisha Image forming apparatus capable of suppressing a fluctuation in an incident position of an electron beam
KR100698408B1 (ko) 2005-07-29 2007-03-23 학교법인 포항공과대학교 스패이서 및 그의 제조방법
WO2011042963A1 (ja) * 2009-10-07 2011-04-14 キヤノン株式会社 画像表示装置

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5675212A (en) * 1992-04-10 1997-10-07 Candescent Technologies Corporation Spacer structures for use in flat panel displays and methods for forming same
US5614781A (en) * 1992-04-10 1997-03-25 Candescent Technologies Corporation Structure and operation of high voltage supports
DE3609967A1 (de) * 1986-03-25 1987-10-01 Standard Elektrik Lorenz Ag Steuerscheibe fuer bildwiedergabevorrichtungen
JP2590618B2 (ja) * 1990-05-31 1997-03-12 松下電器産業株式会社 画像表示装置
US5532548A (en) * 1992-04-10 1996-07-02 Silicon Video Corporation Field forming electrodes on high voltage spacers
US5477105A (en) * 1992-04-10 1995-12-19 Silicon Video Corporation Structure of light-emitting device with raised black matrix for use in optical devices such as flat-panel cathode-ray tubes
US5424605A (en) * 1992-04-10 1995-06-13 Silicon Video Corporation Self supporting flat video display
WO1994020975A1 (en) * 1993-03-11 1994-09-15 Fed Corporation Emitter tip structure and field emission device comprising same, and method of making same
US5686790A (en) * 1993-06-22 1997-11-11 Candescent Technologies Corporation Flat panel device with ceramic backplate
US5528103A (en) * 1994-01-31 1996-06-18 Silicon Video Corporation Field emitter with focusing ridges situated to sides of gate
JP3251466B2 (ja) * 1994-06-13 2002-01-28 キヤノン株式会社 複数の冷陰極素子を備えた電子線発生装置、並びにその駆動方法、並びにそれを応用した画像形成装置
WO1996003764A1 (en) * 1994-07-25 1996-02-08 Fed Corporation Flat display spacer structure and manufacturing method
US5578899A (en) * 1994-11-21 1996-11-26 Silicon Video Corporation Field emission device with internal structure for aligning phosphor pixels with corresponding field emitters
US5650690A (en) * 1994-11-21 1997-07-22 Candescent Technologies, Inc. Backplate of field emission device with self aligned focus structure and spacer wall locators
US5859502A (en) * 1996-07-17 1999-01-12 Candescent Technologies Corporation Spacer locator design for three-dimensional focusing structures in a flat panel display

Also Published As

Publication number Publication date
JP2009277671A (ja) 2009-11-26
EP1696463A2 (en) 2006-08-30
EP1933358A3 (en) 2008-07-23
DE69739826D1 (de) 2010-05-12
EP1933358B1 (en) 2010-10-20
DE69739198D1 (de) 2009-02-12
US6064157A (en) 2000-05-16
WO1998003986A1 (en) 1998-01-29
JP2002515133A (ja) 2002-05-21
EP1933358A2 (en) 2008-06-18
US5898266A (en) 1999-04-27
EP1696463A3 (en) 2006-11-02
EP0968510A4 (en) 2005-01-05
EP1696463B1 (en) 2008-12-31
JP2007027147A (ja) 2007-02-01
EP0968510B1 (en) 2010-03-31
KR20000067877A (ko) 2000-11-25
JP4457174B2 (ja) 2010-04-28
JP3905925B2 (ja) 2007-04-18
EP0968510A1 (en) 2000-01-05
JP4461130B2 (ja) 2010-05-12
DE69740032D1 (de) 2010-12-02
US6002198A (en) 1999-12-14

Similar Documents

Publication Publication Date Title
KR100401297B1 (ko) 평면표시장치 및 평면표시장치에 정보를 표시하는 방법
EP1084503B1 (en) Design and fabrication of flat-panel display having temperature-difference accommodating spacer system
US7449828B2 (en) Image forming apparatus provided with resistive-coated spacers contacting protruding sections of wiring elements
EP1526562B1 (en) Flat panel display with high voltage spacer
US6255771B1 (en) Flashover control structure for field emitter displays and method of making thereof
KR100845905B1 (ko) 화상 형성 장치
US20080048552A1 (en) Image display device
JP4457011B2 (ja) スペーサを有するディスプレイ装置
EP0083388A2 (en) Electroluminescent cells
KR20040069151A (ko) 에프이디 패널용 스페이서 및 그 제조방법
KR20060128517A (ko) 스페이서를 구비하는 전자방출 표시장치 및 이의 제조방법

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110825

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20120824

Year of fee payment: 10

LAPS Lapse due to unpaid annual fee