JP3904782B2 - 圧電共振子および圧電共振装置 - Google Patents
圧電共振子および圧電共振装置 Download PDFInfo
- Publication number
- JP3904782B2 JP3904782B2 JP33997499A JP33997499A JP3904782B2 JP 3904782 B2 JP3904782 B2 JP 3904782B2 JP 33997499 A JP33997499 A JP 33997499A JP 33997499 A JP33997499 A JP 33997499A JP 3904782 B2 JP3904782 B2 JP 3904782B2
- Authority
- JP
- Japan
- Prior art keywords
- piezoelectric
- electrode
- piezoelectric resonator
- uppermost
- lowermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、圧電共振子および圧電共振装置に関し、特に３層以上の奇数層の圧電体を有する圧電共振子、並びに圧電共振子を基板またはコンデンサの表面、あるいは基板の内部に設けた圧電共振装置に関する。
【０００２】
【従来技術】
従来、圧電共振子は、その機械的振動を阻害することなく有効に利用するため、周りからの影響を受けないように振動許容空間を確保するようにパッケージに収納したり、圧電発振回路の要素である負荷容量としてのコンデンサと一体化してパッケージ内に収納する場合でも、コンデンサとの間には振動を許容するための振動許容空間を設けている。
【０００３】
一般に、厚み縦振動モードを用いた圧電共振子は、図６に示すように、圧電基板１の上下に部分的に対向するように帯状の入出力電極２、３が形成された構造を有し、この対向した電極によって厚み縦振動が励振されて厚み縦の基本振動あるいは３次高調波などに基づいて共振特性を発現していた。尚、図６において、（ａ）は斜視図、（ｂ）は厚み方向断面図、（ｃ）は平面図である。
【０００４】
また、圧電共振子とともにコンデンサを内蔵するタイプの典型的な容量内蔵型圧電共振子は、図７に示すように、上記した圧電共振子の下方に、振動許容空間を介してコンデンサを配置したものを、定形のパッケージ４内に収納することにより構成されている。
【０００５】
コンデンサは、圧電基板１とほぼ同面積の誘電体基板５の下面に共通電極７を、上面に一対の容量電極８を設けて構成されている。圧電共振子とコンデンサは、半田などの金属導体９にて電気的に並列に接続されている。
【０００６】
また、図８に従来の他の容量内蔵型圧電共振子を示すもので、この容量内蔵型圧電共振子では、圧電共振子とコンデンサが、導電性樹脂１１により電気的に並列に接続され、スプリアス振動の減衰が図られている。
【０００７】
上記したような容量内蔵型圧電共振子は、全体の小型化および薄型化に加えて、圧電共振子自体も、高周波化に伴って薄くすることが要求されている。例えば、３０〜６０ＭＨｚの圧電共振子において、通常の圧電磁器からなる共振素子では３次高調波を用いても１００〜２００μｍ程度の厚みになるが、１００ＭＨｚ以上の高周波化を図ろうとすると５０〜６０μｍまで薄くすることが要求され、共振ピークの大きなものを得ようとして基本振動を用いようとすると更にこの３分の１程度まで薄くすることが要求される。
【０００８】
また、特に数ＧＨｚ以上の高周波共振子やフィルターを構成するために、薄膜圧電体を用い、厚み縦共振などのバルク振動を用いた薄膜圧電共振子（ＢＡＷ共振子）、並びにこれを用いたフィルターでは、例えば、図９に示すように、強度を確保するために適当な強度および厚みを有する基板１３上に、圧電体薄膜１５を電極膜１７で挟持した圧電共振子を直接接合しているが、目的とする高周波に共振周波数を合致させるために、圧電共振子と反対側の基板１３表面をエッチングなどのプロセスによって削って厚みを精度よくコントロールしたり、図示しないが、基板と圧電共振子の間に適当なプロセスを用いて振動許容空間を設けることが要求される。
【０００９】
【発明が解決しようとする課題】
しかしながら、図７や図８に示すような容量内蔵型圧電共振子では、コンデンサが圧電共振子の振動を妨げることが無いように、圧電共振子は、コンデンサとの間に振動許容空間を設けて固定する必要があり、小型化および薄型化の妨げとなっていた。
【００１０】
また、パッケージなどに収めて回路基板上に実装したり、基板内にキャビティを設けて高さを抑えた形で実装する場合には、パッケージ自体の大きさが実装された回路基板の小型化、低背化に大きな障害となるという問題があった。
【００１１】
さらに、共振周波数が１００ＭＨｚ以上の圧電共振子を作製したり、３次高調波を用いないで基本振動により数１０ＭＨｚの圧電共振子を作製することは、圧電共振子の圧電体が薄くなり、機械的強度が低下するので、図７や図８に示すような構造では作製が困難である。例えば、圧電共振子が薄くなると、コンデンサとの接合時の熱衝撃、パッケージ内への収納時の圧迫、搬送中や使用中の熱的もしくは機械的衝撃などにより破壊される可能性が高くなる。
【００１２】
一方、図９に示すような数ＧＨｚ以上で用いられる薄膜圧電共振子、フィルターの場合には、高周波の共振周波数に合致させるために、圧電共振子を接合した基板の厚みをコントロールしたり、基板と圧電共振子の間に振動許容空間を設けたりする必要があり、これらによって高周波化を進めたり、共振周波数を設計通りの値にすることは困難であり、またコスト増大を伴うという問題があった。
【００１３】
本発明は、コンデンサや基板との間に、振動許容空間を設けることなく接合できるとともに、高周波化に対応できる圧電共振子、並びにこの圧電共振子を用いた容量内蔵型圧電共振子等の小型化、低背化を実現できる圧電共振装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の圧電共振子は、同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記圧電体が同一方向に分極されており、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と逆位相で半分の大きさの電界が印加されるものである。
また、同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記最上層圧電体及び前記最下層圧電体と、前記最上層圧電体と前記最下層圧電体との間の圧電体は逆方向に分極されており、かつ、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と同一位相で半分の大きさの電界が印加されるものである。
【００１５】
このような圧電共振子は、最上層電極および最下層電極にそれぞれ接続される一対の第１端子電極と、最上層電極と最下層電極の間の電極に交互に接続される一対の第２端子電極とを有し、また、隣設する圧電体の振動を逆位相とし、さらに厚み縦振動または厚み滑り振動モードで作動し、上下端の最上層圧電体と最下層圧電体に発生する振動の振幅に対して、最上層圧電体と最下層圧電体の間の圧電体に発生する振動の振幅を２倍として用いられる。
【００１６】
このような構成を採用することにより、隣接する上下の圧電体が互いに逆位相で厚み縦振動あるいは厚み滑り振動をし、最上層圧電体と最下層圧電体を除く部分では、最上層圧電体と最下層圧電体に発生する振動の振幅の２倍であるため、最上層電極および最下層電極では振動が相殺され、圧電共振子の表面では振動が発生しない。従って、圧電共振子全体としての振動が内部だけに閉じ込められ、振動許容空間を設けることなく基板やコンデンサと接合しても、内部のバルク振動が影響を受けにくく、これにより、共振周波数および特性は、圧電共振子単独の場合とほとんど変わらなくなる。従って、圧電共振子とコンデンサや基板との間に振動許容空間を設けることなく、接合することができる。
【００１７】
また、本発明の圧電共振装置は、上記した圧電共振子を、基板またはコンデンサの表面、あるいは基板の内部に設けたものである。これは、上記したように、圧電共振子とコンデンサや基板との間に振動許容空間を設けることなく接合することができるため、圧電共振子単独として用いる場合よりも、薄型化という点から利点が大きいからである。
【００１８】
例えば、容量内蔵型圧電共振子として用いる場合には、コンデンサが圧電共振子に対して支持台として機能し、圧電共振子を補強し、ますます圧電共振子を薄くすることができるのみならず、圧電共振子の表面に振動許容空間を形成することなくコンデンサを接合し、チップ状の素子とすることによって、パッケージに収容することなく基板に表面実装できる。
【００１９】
また、薄膜を用いて圧電共振子を作製する場合には、基板に直接接合しても振動特性が影響を受け難いため、エッチングを予定して特別な材質の基板を用いる必要がなく、また、基板厚みの厳密なコントロールの必要がなく、薄膜圧電共振子（ＢＡＷ共振子）やフィルターを作製できる。
【００２０】
さらに、上記したように圧電共振子内に振動を閉じ込めることができるため、、圧電共振子を多層基板に内蔵でき、多層基板内にフィルターを形成できる。
【００２１】
【発明の実施の形態】
本発明の圧電共振子の基本構造を、圧電体が３層の場合について図１を基に説明する。図１において、（ａ）は断面図であり、（ｂ）その平面図である。
【００２２】
本発明の圧電共振子は、同一厚みを有する３層の圧電体２１ａ、２１ｂ、２１ｃが積層され、これらの圧電体２１ａと圧電体２１ｂとの間に電極２３が介装され、圧電体２１ｂと圧電体２１ｃとの間に電極２５が介装されている。
【００２３】
そして、これらの積層体の上下の最外表面には、最上層電極２７と最下層電極２８が形成されている。圧電体２１ａ、２１ｂ、２１ｃは、厚み方向に同一方向に分極されている。
【００２４】
また、圧電体２１ａ、２１ｂ、２１ｃは同一厚みであるが、厚みバラツキが０．１％以内であれば、同一厚みとして支障はない。
【００２５】
電極２３、２５、２７、２８の厚みは同一厚みであることが望ましいが、厚みバラツキが０．１％以内であれば、支障はない。また、電極２３および電極２５は、必要に応じてエネルギー閉じ込めなどの効果を用いて、望ましい特性が得られるように２次元平面状での形状設計がされている。
【００２６】
また、最上層電極２７および最下層電極２８は、対向する位置に設けられた一対の第１端子電極３１ａ、３１ｂにそれぞれ接続され、最上層電極２７と最下層電極２８の間の電極２３、２５は、対向する位置に設けられた一対の第２端子電極３３ａ、３３ｂにそれぞれ接続されている。
【００２７】
以上のように構成された圧電共振子では、電極２３と最上層電極２７の間、および電極２５と最下層電極２８の間には、電極２３と電極２５の間に発生する電界とは逆位相で半分（０．４７６〜０．５８８倍) の大きさの電界が発生するように、第１端子電極３１ａ、３１ｂおよび第２端子電極３３ａ、３３ｂに印加する電気信号を制御する。
【００２８】
このような制御を行うことにより、最上層圧電体２１ａと最下層圧電体２１ｃの間の圧電体２１ｂに発生する振動の振幅は、上下端の最上層圧電体２１ａと最下層圧電体２１ｃにそれぞれ発生する振動の振幅に対して逆位相で、しかも２倍となり、最上層圧電体２１ａと最下層圧電体２１ｃの外側、即ち、最上層電極２７、最下層電極２８では振動が打ち消され、この３層の圧電体２１ａ、２１ｂ、２１ｃの内部だけが振動して外側表面は振動しない圧電共振子を作製できる。
【００２９】
尚、圧電体２１ｂの分極方向を、最上層圧電体２１ａと最下層圧電体２１ｃの分極方向とは逆にし、同一位相の電界を印加しても、各層の振動が逆位相となるため、同様の効果が得られる。
【００３０】
また、圧電体が５層以上の場合には、最上層圧電体と最下層圧電体を除いた残りの３層以上の圧電体層で、最上層圧電体、最下層圧電体にそれぞれ発生する振動の振幅に対して２倍となるようにすれば良い。
【００３１】
図２は、本発明の圧電共振子を直接回路基板に表面実装した圧電共振装置を示すもので、この圧電共振装置では、図１に示す圧電共振子がチップ状とされ、基板３５表面に搭載されている。
【００３２】
即ち、基板３５表面には、回路パターン３７ａ、３７ｂ、３９ａ、３９ｂが設けられており、これらの回路パターン３７ａ、３７ｂ、３９ａ、３９ｂに、第１端子電極、第２端子電極がそれぞれハンダ４０により接続されている。
【００３３】
また、本発明の圧電共振装置では、基板が、図３に示すように、多層基板４１であっても良い。即ち、多層基板４１表面には表面電極４３が４ヵ所形成されており、これらの表面電極４３には、第２端子電極３３ａ、３３ｂと、図示しないが第１端子電極がハンダ４５により接合されている。
【００３４】
また、表面電極４３は、ビアホール導体４７により、多層基板４１内部の内部配線４９に接続されており、第１端子電極と接続される表面電極４３にも、ビアホール導体４７が接続され、多層基板４１内部の内部配線４９に接続されている。
【００３５】
この場合には、多層基板４１の表層あるいはそれに近いところにある誘電体層を利用してつくられた内蔵コンデンサと電気的に並列に接続し、容量内蔵型圧電共振子を形成することもできる。
【００３６】
図４に、本発明の圧電共振子とコンデンサとを一体化した圧電共振装置（容量内蔵型圧電共振子）を示す。この圧電共振装置は、図１に示した圧電共振子の下面に誘電体層５１を介して電極５３が形成され、圧電共振子とコンデンサが一体となっている。
【００３７】
そして、上記図３と同様に、多層基板４１表面に形成された表面電極４３に、第２端子電極３３ａ、３３ｂと、図示しないが第１端子電極がハンダ４５により接合され、また、コンデンサの電極５３も、表面電極４３にハンダ４５により接合されている。
【００３８】
コンデンサの上側の電極は圧電共振子の最下層電極２８と共用され、この最下層電極２８と、誘電体層５１を介して対向して形成された電極５３により静電容量を形成する。
【００３９】
第１端子電極、第２端子電極３３ａ、３３ｂが接続された表面電極４３は、そのまま多層基板４１表面を引き回され、コンデンサの電極５３が接続された表面電極４３は、ビアホール導体４７を介して多層基板４１内部の内部配線４９に接続されている。尚、コンデンサの電極５３が接続される表面電極４３を引き回して回路を構成しても良い。
【００４０】
以上のように構成された図２、３、４の圧電共振装置では、上記したように、電極２３と最上層電極２７の間、および電極２５と最下層電極２８の間に、電極２３と電極２５の間に発生する電界とは逆位相で半分（０．４７６〜０．５８８倍) の大きさの電界が発生するように、第１端子電極３１ａ、３１ｂおよび第２端子電極３３ａ、３３ｂに印加する電気信号を制御することにより、圧電共振子の外側表面は振動しないため、圧電共振子と基板３５、多層基板４１またはコンデンサの誘電体層５１とを、隙間無く密着して形成しても、圧電共振子の特性に影響を与えることがない。
【００４１】
また、逆に、このように振動許容空間を設けることなく密着して形成することにより、圧電共振子全体が基板３５、多層基板４１またはコンデンサの誘電体層５１によって支えられており、高周波化などに伴う圧電共振子の薄膜化が進んでも機械的熱的衝撃に耐える構造となり、さらに、圧電共振子を基本波によって作動させることせ容易となり、高周波化が可能となる。
【００４２】
また、上記の如く、シート成形技術あるいは薄膜技術によって薄い圧電層を積層することができるため、基本波を用いても１００ＭＨｚから数ＧＨｚぐらいまでの高周波化に対応した圧電共振子を作製できる。
【００４３】
さらに、図４に示すように、圧電共振子の強度および信頼性が、コンデンサと一体化することによって確保されていることから、パッケージに収容することなく、セラミック積層コンデンサと同様に第１端子電極３１ａ、３１ｂ、第２端子電極をハンダ４５を介して多層基板４１に直接実装できる。さらにまた、図３に示すような圧電共振装置において、コンデンサを多層基板４１内に内蔵し、これをビアホール導体を用いて、圧電共振子と接続することも可能となる。
【００４４】
本発明の圧電共振子は、積層コンデンサや多層ＩＣパッケージと同様にシート成形技術によって積層し、同時焼成することによって一体化することが可能である。又、ＣＶＤ、ＰＶＤやスパッタなどの薄膜技術によっても可能である。
【００４５】
図５に、本発明の圧電共振子を多層基板の中に埋め込んだ圧電共振装置（内蔵回路モジュール）を示す。
【００４６】
この圧電共振装置では、分極処理によって圧電特性を発現する圧電体６１ａ、６１ｂ、６１ｃと、誘電体層６３、絶縁層６５を積層して多層基板６７が構成されている。圧電体６１ａと圧電体６１ｂとの間に電極７３が介装され、圧電体６１ｂと圧電体６１ｃとの間に電極７５が介装されている。
【００４７】
そして、圧電体６１ａの外表面には最上層電極７７が形成され、圧電体６１ｃと誘電体６３の間には圧電共振子として最下層となる最下層電極７８が形成され、圧電体６１ａ、６１ｂ、６１ｃは、厚み方向に同一方向に分極されている。
【００４８】
また、最下層電極７８は、コンデンサの上側電極と共用されており、この最下層電極７８の下方には、誘電体層６３を介して電極８１が形成されている。即ち、電極８１は、誘電体層６３と絶縁層６５との間に形成されている。
【００４９】
また、電極７３および電極７５は、対向する位置に設けられた一対のビアホール導体８３を介して、誘電体層６３と絶縁層６５間の内部配線８５に接続され、最上層電極７７および最下層電極７８は、図示しないが、対向する位置に設けられた一対のビアホール導体を介して、誘電体層６３と絶縁層６５間の内部配線に接続されている。尚、この例では、ビアホール導体８３が端子電極と同様の役割をすることになる。
【００５０】
以上のように構成された圧電共振装置でも、上記と同様な制御を行うことにより、同様な効果を得ることができるとともに、圧電共振子を基板内に内蔵することができるため、よりコンパクトにモジュールを構成できる。
【００５１】
尚、圧電体はチタン酸鉛を主成分とし、コンデンサの誘電体層は、チタン酸バリウム主成分等の通常の誘電体を用いるが、誘電体層としては、圧電体と同じ材料を分極処理することなく用いても良い。コンデンサ機能を優先する場合は前者、同時焼成などの製造工程を優先する場合は後者が好ましい。
【００５２】
【発明の効果】
以上のように、本発明の圧電共振子では、内部だけが振動して周辺輪郭は振動しない圧電共振子を得ることができ、このため、圧電共振子を振動許容空間を設けることなく他の基板やコンデンサに接合することができ、圧電共振子を高周波化に対応して薄型化しても破損することがない。また、チップ化した単体として、またコンデンサと一体化した圧電共振装置として表面実装でき、圧電共振子を収容するパッケージを必要としないため小型化を推進でき、さらに、モジュールを構成するための多層基板内に内蔵することもできる。
【図面の簡単な説明】
【図１】本発明の圧電共振子の基本構造を示すもので、（ａ）は断面図、（ｂ）平面図である。
【図２】圧電共振子を基板上に実装した圧電共振装置を示す斜視図である。
【図３】圧電共振子を多層基板上に実装した圧電共振装置を示す断面図である。
【図４】圧電共振子とコンデンサを接合した圧電共振装置を、多層基板上に実装した状態を示す断面図である。
【図５】圧電共振子を多層基板内に内蔵した圧電共振装置を示す断面図である。
【図６】従来の圧電共振子を示すもので、（ａ）は斜視図、（ｂ）は断面図、（ｃ）は平面図である。
【図７】従来のパッケージに内蔵した容量内蔵型圧電共振子の断面図である。
【図８】従来のパッケージに内蔵した他の容量内蔵型圧電共振子の断面図である。
【図９】従来の薄膜圧電共振子の一例を示す断面図である。
【符号の説明】
２１ａ、２１ｂ、２１ｃ、６１ａ、６１ｂ、６１ｃ・・・圧電体
２３、２５、７３、７５・・・電極
２７、７７・・・最上層電極
２８、７８・・・最下層電極
３１ａ、３１ｂ・・・第１端子電極
３３ａ、３３ｂ・・・第２端子電極
３５、４１、６７・・・基板
【発明の属する技術分野】
本発明は、圧電共振子および圧電共振装置に関し、特に３層以上の奇数層の圧電体を有する圧電共振子、並びに圧電共振子を基板またはコンデンサの表面、あるいは基板の内部に設けた圧電共振装置に関する。
【０００２】
【従来技術】
従来、圧電共振子は、その機械的振動を阻害することなく有効に利用するため、周りからの影響を受けないように振動許容空間を確保するようにパッケージに収納したり、圧電発振回路の要素である負荷容量としてのコンデンサと一体化してパッケージ内に収納する場合でも、コンデンサとの間には振動を許容するための振動許容空間を設けている。
【０００３】
一般に、厚み縦振動モードを用いた圧電共振子は、図６に示すように、圧電基板１の上下に部分的に対向するように帯状の入出力電極２、３が形成された構造を有し、この対向した電極によって厚み縦振動が励振されて厚み縦の基本振動あるいは３次高調波などに基づいて共振特性を発現していた。尚、図６において、（ａ）は斜視図、（ｂ）は厚み方向断面図、（ｃ）は平面図である。
【０００４】
また、圧電共振子とともにコンデンサを内蔵するタイプの典型的な容量内蔵型圧電共振子は、図７に示すように、上記した圧電共振子の下方に、振動許容空間を介してコンデンサを配置したものを、定形のパッケージ４内に収納することにより構成されている。
【０００５】
コンデンサは、圧電基板１とほぼ同面積の誘電体基板５の下面に共通電極７を、上面に一対の容量電極８を設けて構成されている。圧電共振子とコンデンサは、半田などの金属導体９にて電気的に並列に接続されている。
【０００６】
また、図８に従来の他の容量内蔵型圧電共振子を示すもので、この容量内蔵型圧電共振子では、圧電共振子とコンデンサが、導電性樹脂１１により電気的に並列に接続され、スプリアス振動の減衰が図られている。
【０００７】
上記したような容量内蔵型圧電共振子は、全体の小型化および薄型化に加えて、圧電共振子自体も、高周波化に伴って薄くすることが要求されている。例えば、３０〜６０ＭＨｚの圧電共振子において、通常の圧電磁器からなる共振素子では３次高調波を用いても１００〜２００μｍ程度の厚みになるが、１００ＭＨｚ以上の高周波化を図ろうとすると５０〜６０μｍまで薄くすることが要求され、共振ピークの大きなものを得ようとして基本振動を用いようとすると更にこの３分の１程度まで薄くすることが要求される。
【０００８】
また、特に数ＧＨｚ以上の高周波共振子やフィルターを構成するために、薄膜圧電体を用い、厚み縦共振などのバルク振動を用いた薄膜圧電共振子（ＢＡＷ共振子）、並びにこれを用いたフィルターでは、例えば、図９に示すように、強度を確保するために適当な強度および厚みを有する基板１３上に、圧電体薄膜１５を電極膜１７で挟持した圧電共振子を直接接合しているが、目的とする高周波に共振周波数を合致させるために、圧電共振子と反対側の基板１３表面をエッチングなどのプロセスによって削って厚みを精度よくコントロールしたり、図示しないが、基板と圧電共振子の間に適当なプロセスを用いて振動許容空間を設けることが要求される。
【０００９】
【発明が解決しようとする課題】
しかしながら、図７や図８に示すような容量内蔵型圧電共振子では、コンデンサが圧電共振子の振動を妨げることが無いように、圧電共振子は、コンデンサとの間に振動許容空間を設けて固定する必要があり、小型化および薄型化の妨げとなっていた。
【００１０】
また、パッケージなどに収めて回路基板上に実装したり、基板内にキャビティを設けて高さを抑えた形で実装する場合には、パッケージ自体の大きさが実装された回路基板の小型化、低背化に大きな障害となるという問題があった。
【００１１】
さらに、共振周波数が１００ＭＨｚ以上の圧電共振子を作製したり、３次高調波を用いないで基本振動により数１０ＭＨｚの圧電共振子を作製することは、圧電共振子の圧電体が薄くなり、機械的強度が低下するので、図７や図８に示すような構造では作製が困難である。例えば、圧電共振子が薄くなると、コンデンサとの接合時の熱衝撃、パッケージ内への収納時の圧迫、搬送中や使用中の熱的もしくは機械的衝撃などにより破壊される可能性が高くなる。
【００１２】
一方、図９に示すような数ＧＨｚ以上で用いられる薄膜圧電共振子、フィルターの場合には、高周波の共振周波数に合致させるために、圧電共振子を接合した基板の厚みをコントロールしたり、基板と圧電共振子の間に振動許容空間を設けたりする必要があり、これらによって高周波化を進めたり、共振周波数を設計通りの値にすることは困難であり、またコスト増大を伴うという問題があった。
【００１３】
本発明は、コンデンサや基板との間に、振動許容空間を設けることなく接合できるとともに、高周波化に対応できる圧電共振子、並びにこの圧電共振子を用いた容量内蔵型圧電共振子等の小型化、低背化を実現できる圧電共振装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の圧電共振子は、同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記圧電体が同一方向に分極されており、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と逆位相で半分の大きさの電界が印加されるものである。
また、同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記最上層圧電体及び前記最下層圧電体と、前記最上層圧電体と前記最下層圧電体との間の圧電体は逆方向に分極されており、かつ、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と同一位相で半分の大きさの電界が印加されるものである。
【００１５】
このような圧電共振子は、最上層電極および最下層電極にそれぞれ接続される一対の第１端子電極と、最上層電極と最下層電極の間の電極に交互に接続される一対の第２端子電極とを有し、また、隣設する圧電体の振動を逆位相とし、さらに厚み縦振動または厚み滑り振動モードで作動し、上下端の最上層圧電体と最下層圧電体に発生する振動の振幅に対して、最上層圧電体と最下層圧電体の間の圧電体に発生する振動の振幅を２倍として用いられる。
【００１６】
このような構成を採用することにより、隣接する上下の圧電体が互いに逆位相で厚み縦振動あるいは厚み滑り振動をし、最上層圧電体と最下層圧電体を除く部分では、最上層圧電体と最下層圧電体に発生する振動の振幅の２倍であるため、最上層電極および最下層電極では振動が相殺され、圧電共振子の表面では振動が発生しない。従って、圧電共振子全体としての振動が内部だけに閉じ込められ、振動許容空間を設けることなく基板やコンデンサと接合しても、内部のバルク振動が影響を受けにくく、これにより、共振周波数および特性は、圧電共振子単独の場合とほとんど変わらなくなる。従って、圧電共振子とコンデンサや基板との間に振動許容空間を設けることなく、接合することができる。
【００１７】
また、本発明の圧電共振装置は、上記した圧電共振子を、基板またはコンデンサの表面、あるいは基板の内部に設けたものである。これは、上記したように、圧電共振子とコンデンサや基板との間に振動許容空間を設けることなく接合することができるため、圧電共振子単独として用いる場合よりも、薄型化という点から利点が大きいからである。
【００１８】
例えば、容量内蔵型圧電共振子として用いる場合には、コンデンサが圧電共振子に対して支持台として機能し、圧電共振子を補強し、ますます圧電共振子を薄くすることができるのみならず、圧電共振子の表面に振動許容空間を形成することなくコンデンサを接合し、チップ状の素子とすることによって、パッケージに収容することなく基板に表面実装できる。
【００１９】
また、薄膜を用いて圧電共振子を作製する場合には、基板に直接接合しても振動特性が影響を受け難いため、エッチングを予定して特別な材質の基板を用いる必要がなく、また、基板厚みの厳密なコントロールの必要がなく、薄膜圧電共振子（ＢＡＷ共振子）やフィルターを作製できる。
【００２０】
さらに、上記したように圧電共振子内に振動を閉じ込めることができるため、、圧電共振子を多層基板に内蔵でき、多層基板内にフィルターを形成できる。
【００２１】
【発明の実施の形態】
本発明の圧電共振子の基本構造を、圧電体が３層の場合について図１を基に説明する。図１において、（ａ）は断面図であり、（ｂ）その平面図である。
【００２２】
本発明の圧電共振子は、同一厚みを有する３層の圧電体２１ａ、２１ｂ、２１ｃが積層され、これらの圧電体２１ａと圧電体２１ｂとの間に電極２３が介装され、圧電体２１ｂと圧電体２１ｃとの間に電極２５が介装されている。
【００２３】
そして、これらの積層体の上下の最外表面には、最上層電極２７と最下層電極２８が形成されている。圧電体２１ａ、２１ｂ、２１ｃは、厚み方向に同一方向に分極されている。
【００２４】
また、圧電体２１ａ、２１ｂ、２１ｃは同一厚みであるが、厚みバラツキが０．１％以内であれば、同一厚みとして支障はない。
【００２５】
電極２３、２５、２７、２８の厚みは同一厚みであることが望ましいが、厚みバラツキが０．１％以内であれば、支障はない。また、電極２３および電極２５は、必要に応じてエネルギー閉じ込めなどの効果を用いて、望ましい特性が得られるように２次元平面状での形状設計がされている。
【００２６】
また、最上層電極２７および最下層電極２８は、対向する位置に設けられた一対の第１端子電極３１ａ、３１ｂにそれぞれ接続され、最上層電極２７と最下層電極２８の間の電極２３、２５は、対向する位置に設けられた一対の第２端子電極３３ａ、３３ｂにそれぞれ接続されている。
【００２７】
以上のように構成された圧電共振子では、電極２３と最上層電極２７の間、および電極２５と最下層電極２８の間には、電極２３と電極２５の間に発生する電界とは逆位相で半分（０．４７６〜０．５８８倍) の大きさの電界が発生するように、第１端子電極３１ａ、３１ｂおよび第２端子電極３３ａ、３３ｂに印加する電気信号を制御する。
【００２８】
このような制御を行うことにより、最上層圧電体２１ａと最下層圧電体２１ｃの間の圧電体２１ｂに発生する振動の振幅は、上下端の最上層圧電体２１ａと最下層圧電体２１ｃにそれぞれ発生する振動の振幅に対して逆位相で、しかも２倍となり、最上層圧電体２１ａと最下層圧電体２１ｃの外側、即ち、最上層電極２７、最下層電極２８では振動が打ち消され、この３層の圧電体２１ａ、２１ｂ、２１ｃの内部だけが振動して外側表面は振動しない圧電共振子を作製できる。
【００２９】
尚、圧電体２１ｂの分極方向を、最上層圧電体２１ａと最下層圧電体２１ｃの分極方向とは逆にし、同一位相の電界を印加しても、各層の振動が逆位相となるため、同様の効果が得られる。
【００３０】
また、圧電体が５層以上の場合には、最上層圧電体と最下層圧電体を除いた残りの３層以上の圧電体層で、最上層圧電体、最下層圧電体にそれぞれ発生する振動の振幅に対して２倍となるようにすれば良い。
【００３１】
図２は、本発明の圧電共振子を直接回路基板に表面実装した圧電共振装置を示すもので、この圧電共振装置では、図１に示す圧電共振子がチップ状とされ、基板３５表面に搭載されている。
【００３２】
即ち、基板３５表面には、回路パターン３７ａ、３７ｂ、３９ａ、３９ｂが設けられており、これらの回路パターン３７ａ、３７ｂ、３９ａ、３９ｂに、第１端子電極、第２端子電極がそれぞれハンダ４０により接続されている。
【００３３】
また、本発明の圧電共振装置では、基板が、図３に示すように、多層基板４１であっても良い。即ち、多層基板４１表面には表面電極４３が４ヵ所形成されており、これらの表面電極４３には、第２端子電極３３ａ、３３ｂと、図示しないが第１端子電極がハンダ４５により接合されている。
【００３４】
また、表面電極４３は、ビアホール導体４７により、多層基板４１内部の内部配線４９に接続されており、第１端子電極と接続される表面電極４３にも、ビアホール導体４７が接続され、多層基板４１内部の内部配線４９に接続されている。
【００３５】
この場合には、多層基板４１の表層あるいはそれに近いところにある誘電体層を利用してつくられた内蔵コンデンサと電気的に並列に接続し、容量内蔵型圧電共振子を形成することもできる。
【００３６】
図４に、本発明の圧電共振子とコンデンサとを一体化した圧電共振装置（容量内蔵型圧電共振子）を示す。この圧電共振装置は、図１に示した圧電共振子の下面に誘電体層５１を介して電極５３が形成され、圧電共振子とコンデンサが一体となっている。
【００３７】
そして、上記図３と同様に、多層基板４１表面に形成された表面電極４３に、第２端子電極３３ａ、３３ｂと、図示しないが第１端子電極がハンダ４５により接合され、また、コンデンサの電極５３も、表面電極４３にハンダ４５により接合されている。
【００３８】
コンデンサの上側の電極は圧電共振子の最下層電極２８と共用され、この最下層電極２８と、誘電体層５１を介して対向して形成された電極５３により静電容量を形成する。
【００３９】
第１端子電極、第２端子電極３３ａ、３３ｂが接続された表面電極４３は、そのまま多層基板４１表面を引き回され、コンデンサの電極５３が接続された表面電極４３は、ビアホール導体４７を介して多層基板４１内部の内部配線４９に接続されている。尚、コンデンサの電極５３が接続される表面電極４３を引き回して回路を構成しても良い。
【００４０】
以上のように構成された図２、３、４の圧電共振装置では、上記したように、電極２３と最上層電極２７の間、および電極２５と最下層電極２８の間に、電極２３と電極２５の間に発生する電界とは逆位相で半分（０．４７６〜０．５８８倍) の大きさの電界が発生するように、第１端子電極３１ａ、３１ｂおよび第２端子電極３３ａ、３３ｂに印加する電気信号を制御することにより、圧電共振子の外側表面は振動しないため、圧電共振子と基板３５、多層基板４１またはコンデンサの誘電体層５１とを、隙間無く密着して形成しても、圧電共振子の特性に影響を与えることがない。
【００４１】
また、逆に、このように振動許容空間を設けることなく密着して形成することにより、圧電共振子全体が基板３５、多層基板４１またはコンデンサの誘電体層５１によって支えられており、高周波化などに伴う圧電共振子の薄膜化が進んでも機械的熱的衝撃に耐える構造となり、さらに、圧電共振子を基本波によって作動させることせ容易となり、高周波化が可能となる。
【００４２】
また、上記の如く、シート成形技術あるいは薄膜技術によって薄い圧電層を積層することができるため、基本波を用いても１００ＭＨｚから数ＧＨｚぐらいまでの高周波化に対応した圧電共振子を作製できる。
【００４３】
さらに、図４に示すように、圧電共振子の強度および信頼性が、コンデンサと一体化することによって確保されていることから、パッケージに収容することなく、セラミック積層コンデンサと同様に第１端子電極３１ａ、３１ｂ、第２端子電極をハンダ４５を介して多層基板４１に直接実装できる。さらにまた、図３に示すような圧電共振装置において、コンデンサを多層基板４１内に内蔵し、これをビアホール導体を用いて、圧電共振子と接続することも可能となる。
【００４４】
本発明の圧電共振子は、積層コンデンサや多層ＩＣパッケージと同様にシート成形技術によって積層し、同時焼成することによって一体化することが可能である。又、ＣＶＤ、ＰＶＤやスパッタなどの薄膜技術によっても可能である。
【００４５】
図５に、本発明の圧電共振子を多層基板の中に埋め込んだ圧電共振装置（内蔵回路モジュール）を示す。
【００４６】
この圧電共振装置では、分極処理によって圧電特性を発現する圧電体６１ａ、６１ｂ、６１ｃと、誘電体層６３、絶縁層６５を積層して多層基板６７が構成されている。圧電体６１ａと圧電体６１ｂとの間に電極７３が介装され、圧電体６１ｂと圧電体６１ｃとの間に電極７５が介装されている。
【００４７】
そして、圧電体６１ａの外表面には最上層電極７７が形成され、圧電体６１ｃと誘電体６３の間には圧電共振子として最下層となる最下層電極７８が形成され、圧電体６１ａ、６１ｂ、６１ｃは、厚み方向に同一方向に分極されている。
【００４８】
また、最下層電極７８は、コンデンサの上側電極と共用されており、この最下層電極７８の下方には、誘電体層６３を介して電極８１が形成されている。即ち、電極８１は、誘電体層６３と絶縁層６５との間に形成されている。
【００４９】
また、電極７３および電極７５は、対向する位置に設けられた一対のビアホール導体８３を介して、誘電体層６３と絶縁層６５間の内部配線８５に接続され、最上層電極７７および最下層電極７８は、図示しないが、対向する位置に設けられた一対のビアホール導体を介して、誘電体層６３と絶縁層６５間の内部配線に接続されている。尚、この例では、ビアホール導体８３が端子電極と同様の役割をすることになる。
【００５０】
以上のように構成された圧電共振装置でも、上記と同様な制御を行うことにより、同様な効果を得ることができるとともに、圧電共振子を基板内に内蔵することができるため、よりコンパクトにモジュールを構成できる。
【００５１】
尚、圧電体はチタン酸鉛を主成分とし、コンデンサの誘電体層は、チタン酸バリウム主成分等の通常の誘電体を用いるが、誘電体層としては、圧電体と同じ材料を分極処理することなく用いても良い。コンデンサ機能を優先する場合は前者、同時焼成などの製造工程を優先する場合は後者が好ましい。
【００５２】
【発明の効果】
以上のように、本発明の圧電共振子では、内部だけが振動して周辺輪郭は振動しない圧電共振子を得ることができ、このため、圧電共振子を振動許容空間を設けることなく他の基板やコンデンサに接合することができ、圧電共振子を高周波化に対応して薄型化しても破損することがない。また、チップ化した単体として、またコンデンサと一体化した圧電共振装置として表面実装でき、圧電共振子を収容するパッケージを必要としないため小型化を推進でき、さらに、モジュールを構成するための多層基板内に内蔵することもできる。
【図面の簡単な説明】
【図１】本発明の圧電共振子の基本構造を示すもので、（ａ）は断面図、（ｂ）平面図である。
【図２】圧電共振子を基板上に実装した圧電共振装置を示す斜視図である。
【図３】圧電共振子を多層基板上に実装した圧電共振装置を示す断面図である。
【図４】圧電共振子とコンデンサを接合した圧電共振装置を、多層基板上に実装した状態を示す断面図である。
【図５】圧電共振子を多層基板内に内蔵した圧電共振装置を示す断面図である。
【図６】従来の圧電共振子を示すもので、（ａ）は斜視図、（ｂ）は断面図、（ｃ）は平面図である。
【図７】従来のパッケージに内蔵した容量内蔵型圧電共振子の断面図である。
【図８】従来のパッケージに内蔵した他の容量内蔵型圧電共振子の断面図である。
【図９】従来の薄膜圧電共振子の一例を示す断面図である。
【符号の説明】
２１ａ、２１ｂ、２１ｃ、６１ａ、６１ｂ、６１ｃ・・・圧電体
２３、２５、７３、７５・・・電極
２７、７７・・・最上層電極
２８、７８・・・最下層電極
３１ａ、３１ｂ・・・第１端子電極
３３ａ、３３ｂ・・・第２端子電極
３５、４１、６７・・・基板
Claims (5)
- 同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記圧電体が同一方向に分極されており、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と逆位相で半分の大きさの電界が印加されることを特徴とする圧電共振子。
- 同一厚みを有する３層以上の奇数層の圧電体を積層するとともに、これらの圧電体間に電極をそれぞれ介装し、かつ最上層圧電体の外表面に最上層電極を形成し、最下層圧電体の外表面に最下層電極を形成してなり、前記最上層圧電体及び前記最下層圧電体と、前記最上層圧電体と前記最下層圧電体との間の圧電体は逆方向に分極されており、かつ、前記最上層圧電体及び前記最下層圧電体に、前記最上層圧電体又は前記最下層圧電体に隣設する圧電体に印加される電界と同一位相で半分の大きさの電界が印加されることを特徴とする圧電共振子。
- 前記最上層電極および前記最下層電極にそれぞれ接続される一対の第１端子電極と、前記最上層電極と前記最下層電極の間の前記電極に交互に接続される一対の第２端子電極とを有することを特徴とする請求項１又は２記載の圧電共振子。
- 厚み縦振動または厚み滑り振動モードで作動することを特徴とする請求項１乃至３のうちいずれかに記載の圧電共振子。
- 請求項１乃至４のうちいずれかに記載の圧電共振子が、基板またはコンデンサの表面、あるいは前記基板の内部に設けられていることを特徴とする圧電共振装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33997499A JP3904782B2 (ja) | 1999-11-30 | 1999-11-30 | 圧電共振子および圧電共振装置 |
| US09/472,944 US6437484B1 (en) | 1998-12-24 | 1999-12-27 | Piezoelectric resonator |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP33997499A JP3904782B2 (ja) | 1999-11-30 | 1999-11-30 | 圧電共振子および圧電共振装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001156581A JP2001156581A (ja) | 2001-06-08 |
| JP3904782B2 true JP3904782B2 (ja) | 2007-04-11 |
Family
ID=18332541
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP33997499A Expired - Fee Related JP3904782B2 (ja) | 1998-12-24 | 1999-11-30 | 圧電共振子および圧電共振装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3904782B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5032036B2 (ja) * | 2006-02-23 | 2012-09-26 | Ｔｄｋ株式会社 | 複合電子部品 |
-
1999
- 1999-11-30 JP JP33997499A patent/JP3904782B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001156581A (ja) | 2001-06-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3334669B2 (ja) | 圧電共振部品 | |
| JP3438689B2 (ja) | 圧電共振子及び圧電発振子 | |
| US20110090651A1 (en) | Package structure | |
| US6538361B2 (en) | Piezoelectric oscillator | |
| EP0829957B1 (en) | Piezoelectric resonator and electronic component using the same | |
| JP2002330044A (ja) | 表面実装型電子部品 | |
| JPH05315885A (ja) | チップ型発振子およびこの発振子を用いた発振回路 | |
| JP3904782B2 (ja) | 圧電共振子および圧電共振装置 | |
| JP4446730B2 (ja) | 圧電共振子及びフィルタ並びに複合基板 | |
| JP2002135079A (ja) | 圧電共振子およびこの圧電共振子を用いたラダー型フィルタ | |
| KR20000071594A (ko) | 압전 공진자, 압전 부품 및 래더 필터 | |
| JP4471725B2 (ja) | 圧電共振素子、圧電共振子及びフィルタ並びに複合基板 | |
| US6097134A (en) | Piezoelectric resonator and electronic component including same | |
| US5932951A (en) | Piezoelectric resonator and electronic component containing same | |
| KR100490501B1 (ko) | 압전체 진동소자 및 그 제조 방법 | |
| JP3473529B2 (ja) | 圧電共振部品 | |
| JPH10126202A (ja) | 圧電共振子およびそれを用いた電子部品 | |
| JP3922097B2 (ja) | 縦結合型マルチモード圧電フィルタ及び電子部品 | |
| US6822536B1 (en) | Longitudinally coupled multi-mode piezoelectric bulk wave filter device, longitudinally coupled multi-mode piezoelectric bulk wave filter, and electronic component | |
| JP2001044796A (ja) | コンデンサー内蔵型圧電共振器 | |
| JP4417235B2 (ja) | 発振器 | |
| JP2001102892A (ja) | 圧電共振部品およびその製造方法 | |
| JP2011018951A (ja) | 圧電発振器 | |
| JP3937921B2 (ja) | 複合材料振動装置 | |
| JP2002198770A (ja) | 圧電共振子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050822 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060606 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060803 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061219 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070110 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110119 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120119 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130119 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140119 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |