JP3899967B2 - 拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 - Google Patents
拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 Download PDFInfo
- Publication number
- JP3899967B2 JP3899967B2 JP2002073509A JP2002073509A JP3899967B2 JP 3899967 B2 JP3899967 B2 JP 3899967B2 JP 2002073509 A JP2002073509 A JP 2002073509A JP 2002073509 A JP2002073509 A JP 2002073509A JP 3899967 B2 JP3899967 B2 JP 3899967B2
- Authority
- JP
- Japan
- Prior art keywords
- storage unit
- basic
- extended
- memory device
- control unit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stored Programmes (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、メモリ空間を拡張するために拡張メモリ装置を接続可能な情報処理装置及びその情報処理装置に接続される拡張メモリ装置に関する。
【０００２】
【従来の技術】
従来より情報処理装置に予め備えられた基本記憶部の記憶容量を拡張したり、処理プログラムを拡張するために拡張メモリ装置の増設が行なわれている。
【０００３】
例えば、拡張メモリ装置に新しい起動プログラムを格納しておき、起動時に拡張メモリ装置から起動プログラムを読み込んで実行することにより情報処理装置の起動手段を変更する方法が用いられている。
【０００４】
特開平７−２１０３７５号公報には、情報処理装置の起動装置についての技術が開示されている。本技術は、情報処理装置に拡張メモリ装置が接続されているか否かを判断し、拡張メモリ装置が接続されている場合には、拡張メモリ装置に搭載された拡張記憶部から起動プログラムを読み込むことによって、コンピュータの起動手段を変更する技術である。
【０００５】
図５に、本技術における情報処理装置及び拡張メモリ装置の構成図を示す。情報処理装置１０は、中央制御部１２、基本制御部１４、基本記憶部１６、接続判断部３４を含んで基本的に構成され、中央制御部１２と基本制御部１４は情報伝達可能に接続されている。基本制御部１４と基本記憶部１６はアドレスバス１８とデータバス２０を介して情報伝達可能に接続されている。さらに、基本制御部１４と基本記憶部１６は選択信号線２２を介して接続されている。拡張メモリ装置２４は、拡張記憶部２６と接続信号出力部３２を含んでいる。拡張メモリ装置２４は、インターフェース２８とインターフェース３０を介して情報処理装置１０に接続される。
【０００６】
図６に、拡張メモリ装置が接続された情報処理装置の構成図を示す。また、図７に、基本制御部１４によって認識が可能なアドレスマップへの記憶部の割り当て状態を示す。
【０００７】
拡張メモリ装置２４が接続されていない場合には、中央制御部１２から起動プログラムの読み出し指令を受けた基本制御部１４は、選択信号線２２を介して基本記憶部１６に対して選択信号（ＣＳ信号）をＣＳ０から出力する。ＣＳ信号を受けた基本記憶部１６はアクセス可能状態となり、基本記憶部１６の記憶領域が基本制御部１４に拠って認識可能なアドレスマップに割り当てられる（図７（ａ））。基本制御部１４はアドレスバス１８及びデータバス２０を介してアドレスマップに割り当てられた基本記憶部１６の記憶領域から起動プログラムを読み出し、中央制御部１２へ引き渡す。
【０００８】
拡張メモリ装置２４が接続されている場合には、接続判断部３４は接続信号出力部３２からの接続信号を受け、基本制御部１４へ選択信号を切り替えるための切替信号を出力する。中央制御部１２から起動プログラムの読み出し命令を受けた基本制御部１４は、接続判断部３４からの切替信号を受けて拡張記憶部２６へＣＳ信号をＣＳ１から出力する。ＣＳ信号を受けた拡張記憶部２６はアクセス可能状態となり、アドレスマップに割り当てられる。基本制御部１４はアドレスバス１８及びデータバス２０を介してアドレスマップに割り当てられた拡張記憶部２６の記憶領域から起動プログラムを読み出し、中央制御部１２へ引き渡す。
【０００９】
このように、本技術を用いることによって、拡張メモリ装置２４が接続された場合には、基本記憶部１６に代えて拡張記憶部２６に格納されている起動プログラムを用いて情報処理装置を起動することができる。
【００１０】
しかしながら、本技術においては、拡張メモリ装置２４が接続されている場合には拡張記憶部２６のみから起動することとなり、基本記憶部１６から起動することができなくなる問題があった。
【００１１】
また、アドレスマップへの記憶領域の割り当ては基本制御部１４によって行なわれるため、情報処理装置１０の製造時からの割り当て方法のみしか用いることができなかった。そのため、拡張メモリ装置２４に拡張記憶部２６に応じて、柔軟に記憶領域の割り当てをすることができなかった。
【００１２】
また、拡張メモリ装置２４を接続する必要がない場合においても、当初から情報処理装置１０の基本制御部１４に選択信号を切り替える機能を備え、接続判断部３４を用意しておく必要があり、情報処理装置１０の製造コストが高くなる問題があった。
【００１３】
特開平１０−２７１０５号公報には、外部スイッチによって起動プログラムの読み出し先を変更可能な情報処理装置の技術が開示されている。本技術では、基本記憶部から起動を行なうか、拡張記憶部から起動を行なうかを外部スイッチにより選択可能としている。
【００１４】
図８に、拡張メモリ装置が接続された情報処理装置の構成図を示す。
【００１５】
本技術においては、拡張メモリ装置が接続された場合に、外部スイッチ３６をユーザが切り替えることによって基本制御部１４は選択信号の出力先を基本記憶部１６又は拡張記憶部２６のいずれかに切り替える。その結果、基本記憶部１６又は拡張記憶部２６のいずれか一方がアクセス可能状態となり、その記憶領域がアドレスマップに割り当てられる。基本制御部１４はアドレスマップに割り当てられた記憶領域に存在する起動プログラムを読み出し、中央制御部１２に引き渡す。以上によって、基本記憶部１６又は拡張記憶部２６のいずれか一方に記憶された起動プログラムによって情報処理装置を起動することができる。
【００１６】
本技術においては、拡張メモリ装置２４が接続されている場合においても、拡張記憶部２６のみならず、基本記憶部１６から起動することができる。しかしながら、記憶部の切替はユーザ自身が外部スイッチ３６を切り替えて行なう必要があり、誤動作をさせることがあった。
【００１７】
また、本技術においてもアドレスマップへの記憶領域の割り当ては基本制御部１４によって行なわれるため、拡張記憶部２６に応じて柔軟な記憶領域の割り当てを行なうことができない問題を解決できなかった。
【００１８】
また、拡張メモリ装置２４を接続する必要がない場合においても、当初から情報処理装置１０の基本制御部１４に選択信号を切り替える機能を備えておく必要があり、情報処理装置１０の製造コストが高くなる問題も解決できなかった。
【００１９】
【発明が解決しようとする課題】
上記のように、従来技術においては、基本記憶部と拡張記憶部の選択ができない問題があった。また、基本記憶部と拡張記憶部の選択が可能な場合においても、ユーザの操作が必要であり、誤動作させる可能性がある問題があった。
【００２０】
さらに、拡張メモリ装置に搭載された拡張記憶部の記憶容量等に応じて、アドレスマップに記憶領域を柔軟に割り当てることができなかった。
【００２１】
さらに、情報処理装置自体の記憶制御部に選択信号を切り替える機能を備えておく必要があり、拡張メモリ装置の接続が必要ない場合においても情報処理装置の製造コストが高くなる問題があった。
【００２２】
本発明は、上記の従来技術の問題を解決できる情報処理装置及び拡張メモリ装置を提供することを目的としている。
【００２３】
【課題を解決するための手段】
上記課題を解決するための本発明は、基本記憶部と、前記基本記憶部を制御する基本制御部と、を含み、拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置が接続された場合には、前記基本制御部による前記基本記憶部の制御を遮断することを特徴とする。
【００２４】
より具体的には、本発明は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断することを特徴とする。
【００２５】
また、本発明は、基本記憶部を含んで成る情報処理装置、に接続される拡張メモリ装置であって、前記基本記憶部を制御する拡張制御部を含み、前記情報処理装置に接続された場合には、前記拡張制御部によって前記基本記憶部を制御することを特徴とする。
【００２６】
より具体的には、本発明は、アクセス信号線に拡張メモリ装置を接続可能である情報処理装置に接続される拡張メモリ装置であって、前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、前記拡張記憶部に対して制御信号を出力する拡張制御部と、を含むことを特徴とする。
【００２７】
さらに、本発明は、前記情報処理装置は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断するものであって、前記拡張制御部は、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対して選択信号を出力可能であることを特徴とすることが好適である。
【００２８】
また、上記拡張メモリと情報処理装置を結合することによる本発明は、基本記憶部と、前記基本記憶部を制御する基本制御部と、を含み、拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記基本記憶部を制御する拡張制御部を含み、前記拡張メモリ装置が接続された場合には、前記基本制御部による前記基本記憶部の制御を遮断し、前記拡張制御部によって前記基本記憶部の制御を行なうことを特徴とする。
【００２９】
より具体的には、本発明は、アクセス信号線に接続され、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される基本記憶部と、前記基本記憶部に対して選択信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記アクセス信号線に接続可能であり、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される拡張記憶部と、前記拡張記憶部に対して選択信号を出力する拡張制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの選択信号を遮断することを特徴とする。
【００３０】
さらに、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記拡張制御部は、前記基本記憶部に対して選択信号を出力可能であることが好適である。
【００３１】
また、本発明は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、前記拡張記憶部に対して制御信号を出力する拡張制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断することを特徴とする。
【００３２】
さらに、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記拡張制御部は、前記基本記憶部に対して制御信号を出力可能であることが好適である。
【００３３】
【発明の実施の形態】
図１に本発明の実施の形態における情報処理装置及び拡張メモリ装置の構成図を示す。
【００３４】
情報処理装置４０は、中央制御部１２、基本制御部１４、基本記憶部１６及び遮断スイッチ４２を含んでいる。中央制御部１２は基本制御部１４と情報伝達可能に接続されている。基本制御部１４と基本記憶部１６はアドレスバス１８とデータバス２０（併せて、アクセス信号線という）を介して情報伝達可能に接続されている。さらに、基本制御部１４と基本記憶部１６は選択信号線２２によって、遮断スイッチ４２を介して接続されている。遮断スイッチ４２は遮断信号受信部４４に遮断信号を受けることによって基本制御部１４と基本記憶部１６の接続を切断する機能を有する。
【００３５】
拡張メモリ装置４６は、拡張記憶部２６、拡張制御部４８及び遮断信号発生部５０を含んでいる。拡張メモリ装置４６は、インターフェース２８とインターフェース３０を介して情報処理装置４０に着脱可能に接続される。
【００３６】
図２に、本発明の実施の形態における拡張メモリ装置が接続された情報処理装置の構成図を示す。
【００３７】
インターフェース２８とインターフェース３０が接続されることによって、情報処理装置４０のアドレスバス１８とデータバス２０に拡張記憶部２６が接続される。
【００３８】
また、遮断信号発生部５０が遮断スイッチ４２の遮断信号受信部４４に接続される。これによって、遮断スイッチ４２が作動し、基本制御部１４と基本記憶部１６の接続が遮断される。
【００３９】
さらに、基本制御部１４と拡張制御部４８が接続され、基本制御部１４から出力される選択信号を拡張制御部４８で受信可能となる。さらに、拡張制御部４８と基本記憶部１６も接続される。
【００４０】
図３に、遮断スイッチ４２及び遮断信号発生部５０の構成の例を示す。本例では、遮断スイッチ４２はゲート素子５２を含み、遮断信号発生部５０はゲート素子５２の非導通状態にできる電圧を出力する。拡張メモリ装置４６が情報処理装置４０に接続されていない場合は、ゲート素子５２のゲート端子（Ｇ）は接地（ＧＮＤ）状態にあり、ゲート素子５２は導通状態となる。一方、拡張メモリ装置４６が情報処理装置４０に接続された場合は、ゲート素子５２のゲート端子はバイアス状態となるので非導通状態となる。
【００４１】
以上のように、基本制御部１４と基本記憶部１６の接続の遮断スイッチ４２はゲート素子５２を１つ用いることで実現することができる。本例は、遮断スイッチ４２の一例であり、これに限られるものではなく別のスイッチ回路で構成することも可能である。
【００４２】
拡張制御部４８には、基本制御部１４からの選択信号を受け、基本記憶部１６及び拡張記憶部２６の記憶領域を必要な形態に応じてアドレスマップに割り付ける機能を持たせておくことができる。
【００４３】
図４に、本発明の実施の形態における記憶領域のアドレスマップへの割り付けの例を示す。
【００４４】
図４（ａ）では、アドレスマップの起動プログラム領域に基本記憶部１６の記憶領域を割り当て、アドレスマップの拡張記憶領域に拡張記憶部２６の記憶領域を割り付けた例を示す。この例では、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、情報処理装置４０の起動時には選択信号をＣＳ０から出力し、基本記憶部１６をアクセス可能状態とする。基本制御部１４は、基本記憶部１６から起動プログラムを読み込んで、中央制御部１２へ転送することができる。一方、拡張記憶領域へのデータの書き込み時又は拡張記憶領域からのデータの読み出し時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。基本制御部１４は、拡張記憶部２６へデータを書き込み又は拡張記憶部２６からデータを読み出すことができる。
【００４５】
図４（ｂ）では、起動プログラム領域に拡張記憶部２６の記憶領域を割り当て、拡張記憶領域に基本記憶部１６の記憶領域を割り当てた例を示す。この例では、情報処理装置４０の起動時には、拡張制御部４８は選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。一方、拡張記憶領域に対するデータの書き込み又は読み出しには、拡張制御部４８は選択信号をＣＳ０から出力し、基本記憶部１６をアクセス可能状態とする。
【００４６】
図４（ｃ）では、起動プログラム領域に拡張記憶部２６の記憶領域の一部を割り当て、拡張記憶領域に基本記憶部１６の記憶領域と拡張記憶部２６の記憶領域の残りを割り当てた例を示す。この例では、情報処理装置４０の起動時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。基本制御部１４は、アクセス可能状態にある拡張記憶部２６における起動プログラムが格納されている記憶領域をアドレスバス１８によって指定し、起動プログラムを読み出し、中央制御部１２へ転送する。一方、拡張記憶領域に対するデータの書き込み又は読み出し時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ０又はＣＳ１のいずれかに出力する。このとき、アドレスバス１８からの拡張記憶領域に対するアドレス指定を拡張制御部４８が受けることによって、そのアドレス指定に対応する拡張記憶領域に割り当てられた記憶部へ選択信号が出力される。基本制御部１４は、選択された基本記憶部１６又は拡張記憶部２６に対してデータを書き込み又は読み出すことができる。
【００４７】
上記のような基本記憶部１６及び拡張記憶部２６の記憶領域のアドレスマップへの割り付けは、拡張メモリ装置４６の機能に応じて自由に選択することができる。
【００４８】
例えば、拡張メモリ装置４６が単なる記憶領域の拡張を目的とするものであれば、図４（ａ）の割り当てを選択することができる。
【００４９】
一方、拡張メモリ装置４６が情報処理装置４０の起動方法を変更し又は機能を変更・拡張することを目的とするものであれば、図４（ｂ）又は（ｃ）の割り当てを選択することができる。
【００５０】
なお、本実施の形態では、選択信号を制御する手段を示したが、基本記憶部１６又は拡張記憶部２６に対する制御信号であれば同様に制御できる。
【００５１】
上記のように、本実施の形態によって、拡張メモリ装置を接続した状態においても、基本記憶部と拡張記憶部とへのアクセスを自由に制御することができる。また、拡張メモリ装置を接続することによって、自動的に制御が切り替えられ、ユーザの操作が不要であり、誤動作を生ずる問題がない。
【００５２】
さらに、拡張メモリ装置に搭載された拡張記憶部の記憶容量等に応じて、アドレスマップに記憶領域を柔軟に割り当てることができる。
【００５３】
さらに、情報処理装置自体の記憶制御部に選択信号を切り替える機能を備えておく必要がなく、拡張メモリ装置の接続が必要ない場合は情報処理装置の製造コストを低く抑えることができる。
【００５４】
【発明の効果】
本発明によって、拡張メモリ装置の接続時におけるユーザの操作による誤動作がなく、記憶部へのアクセスの制御の変更の自由度が高い情報処理装置及び拡張メモリ装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における情報処理装置及び拡張メモリ装置の構成図である。
【図２】 本発明の実施の形態における拡張メモリ装置が接続された情報処理装置の構成図である。
【図３】 本発明の実施の形態における遮断スイッチ及び遮断信号発生部の構成の例を示す図である。
【図４】 本発明の実施の形態におけるアドレスマップへの記憶領域の割り当ての例を示す図である。
【図５】 従来の情報処理装置及び拡張メモリ装置の構成図である。
【図６】 従来の拡張メモリ装置が接続され情報処理装置の構成図である。
【図７】 従来のアドレスマップへの記憶領域の割り当てを示す図である。
【図８】 従来の情報処理装置及び拡張メモリ装置の別の構成図である。
【符号の説明】
１０ 情報処理装置、１２ 中央制御部、１４ 基本制御部、１６ 基本記憶部、１８ アドレスバス（アクセス信号線）、２０ データバス（アクセス信号線）、２２ 選択信号線、２４ 拡張メモリ装置、２６ 拡張記憶部、２８ インターフェース、３０ インターフェース、３２ 接続信号出力部、３４ 接続判断部、３６ 外部スイッチ、４０ 情報処理装置、４２ 遮断スイッチ、４４遮断信号受信部、４６ 拡張メモリ装置、４８ 拡張制御部、５０ 遮断信号発生部、５２ ゲート素子。
【発明の属する技術分野】
本発明は、メモリ空間を拡張するために拡張メモリ装置を接続可能な情報処理装置及びその情報処理装置に接続される拡張メモリ装置に関する。
【０００２】
【従来の技術】
従来より情報処理装置に予め備えられた基本記憶部の記憶容量を拡張したり、処理プログラムを拡張するために拡張メモリ装置の増設が行なわれている。
【０００３】
例えば、拡張メモリ装置に新しい起動プログラムを格納しておき、起動時に拡張メモリ装置から起動プログラムを読み込んで実行することにより情報処理装置の起動手段を変更する方法が用いられている。
【０００４】
特開平７−２１０３７５号公報には、情報処理装置の起動装置についての技術が開示されている。本技術は、情報処理装置に拡張メモリ装置が接続されているか否かを判断し、拡張メモリ装置が接続されている場合には、拡張メモリ装置に搭載された拡張記憶部から起動プログラムを読み込むことによって、コンピュータの起動手段を変更する技術である。
【０００５】
図５に、本技術における情報処理装置及び拡張メモリ装置の構成図を示す。情報処理装置１０は、中央制御部１２、基本制御部１４、基本記憶部１６、接続判断部３４を含んで基本的に構成され、中央制御部１２と基本制御部１４は情報伝達可能に接続されている。基本制御部１４と基本記憶部１６はアドレスバス１８とデータバス２０を介して情報伝達可能に接続されている。さらに、基本制御部１４と基本記憶部１６は選択信号線２２を介して接続されている。拡張メモリ装置２４は、拡張記憶部２６と接続信号出力部３２を含んでいる。拡張メモリ装置２４は、インターフェース２８とインターフェース３０を介して情報処理装置１０に接続される。
【０００６】
図６に、拡張メモリ装置が接続された情報処理装置の構成図を示す。また、図７に、基本制御部１４によって認識が可能なアドレスマップへの記憶部の割り当て状態を示す。
【０００７】
拡張メモリ装置２４が接続されていない場合には、中央制御部１２から起動プログラムの読み出し指令を受けた基本制御部１４は、選択信号線２２を介して基本記憶部１６に対して選択信号（ＣＳ信号）をＣＳ０から出力する。ＣＳ信号を受けた基本記憶部１６はアクセス可能状態となり、基本記憶部１６の記憶領域が基本制御部１４に拠って認識可能なアドレスマップに割り当てられる（図７（ａ））。基本制御部１４はアドレスバス１８及びデータバス２０を介してアドレスマップに割り当てられた基本記憶部１６の記憶領域から起動プログラムを読み出し、中央制御部１２へ引き渡す。
【０００８】
拡張メモリ装置２４が接続されている場合には、接続判断部３４は接続信号出力部３２からの接続信号を受け、基本制御部１４へ選択信号を切り替えるための切替信号を出力する。中央制御部１２から起動プログラムの読み出し命令を受けた基本制御部１４は、接続判断部３４からの切替信号を受けて拡張記憶部２６へＣＳ信号をＣＳ１から出力する。ＣＳ信号を受けた拡張記憶部２６はアクセス可能状態となり、アドレスマップに割り当てられる。基本制御部１４はアドレスバス１８及びデータバス２０を介してアドレスマップに割り当てられた拡張記憶部２６の記憶領域から起動プログラムを読み出し、中央制御部１２へ引き渡す。
【０００９】
このように、本技術を用いることによって、拡張メモリ装置２４が接続された場合には、基本記憶部１６に代えて拡張記憶部２６に格納されている起動プログラムを用いて情報処理装置を起動することができる。
【００１０】
しかしながら、本技術においては、拡張メモリ装置２４が接続されている場合には拡張記憶部２６のみから起動することとなり、基本記憶部１６から起動することができなくなる問題があった。
【００１１】
また、アドレスマップへの記憶領域の割り当ては基本制御部１４によって行なわれるため、情報処理装置１０の製造時からの割り当て方法のみしか用いることができなかった。そのため、拡張メモリ装置２４に拡張記憶部２６に応じて、柔軟に記憶領域の割り当てをすることができなかった。
【００１２】
また、拡張メモリ装置２４を接続する必要がない場合においても、当初から情報処理装置１０の基本制御部１４に選択信号を切り替える機能を備え、接続判断部３４を用意しておく必要があり、情報処理装置１０の製造コストが高くなる問題があった。
【００１３】
特開平１０−２７１０５号公報には、外部スイッチによって起動プログラムの読み出し先を変更可能な情報処理装置の技術が開示されている。本技術では、基本記憶部から起動を行なうか、拡張記憶部から起動を行なうかを外部スイッチにより選択可能としている。
【００１４】
図８に、拡張メモリ装置が接続された情報処理装置の構成図を示す。
【００１５】
本技術においては、拡張メモリ装置が接続された場合に、外部スイッチ３６をユーザが切り替えることによって基本制御部１４は選択信号の出力先を基本記憶部１６又は拡張記憶部２６のいずれかに切り替える。その結果、基本記憶部１６又は拡張記憶部２６のいずれか一方がアクセス可能状態となり、その記憶領域がアドレスマップに割り当てられる。基本制御部１４はアドレスマップに割り当てられた記憶領域に存在する起動プログラムを読み出し、中央制御部１２に引き渡す。以上によって、基本記憶部１６又は拡張記憶部２６のいずれか一方に記憶された起動プログラムによって情報処理装置を起動することができる。
【００１６】
本技術においては、拡張メモリ装置２４が接続されている場合においても、拡張記憶部２６のみならず、基本記憶部１６から起動することができる。しかしながら、記憶部の切替はユーザ自身が外部スイッチ３６を切り替えて行なう必要があり、誤動作をさせることがあった。
【００１７】
また、本技術においてもアドレスマップへの記憶領域の割り当ては基本制御部１４によって行なわれるため、拡張記憶部２６に応じて柔軟な記憶領域の割り当てを行なうことができない問題を解決できなかった。
【００１８】
また、拡張メモリ装置２４を接続する必要がない場合においても、当初から情報処理装置１０の基本制御部１４に選択信号を切り替える機能を備えておく必要があり、情報処理装置１０の製造コストが高くなる問題も解決できなかった。
【００１９】
【発明が解決しようとする課題】
上記のように、従来技術においては、基本記憶部と拡張記憶部の選択ができない問題があった。また、基本記憶部と拡張記憶部の選択が可能な場合においても、ユーザの操作が必要であり、誤動作させる可能性がある問題があった。
【００２０】
さらに、拡張メモリ装置に搭載された拡張記憶部の記憶容量等に応じて、アドレスマップに記憶領域を柔軟に割り当てることができなかった。
【００２１】
さらに、情報処理装置自体の記憶制御部に選択信号を切り替える機能を備えておく必要があり、拡張メモリ装置の接続が必要ない場合においても情報処理装置の製造コストが高くなる問題があった。
【００２２】
本発明は、上記の従来技術の問題を解決できる情報処理装置及び拡張メモリ装置を提供することを目的としている。
【００２３】
【課題を解決するための手段】
上記課題を解決するための本発明は、基本記憶部と、前記基本記憶部を制御する基本制御部と、を含み、拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置が接続された場合には、前記基本制御部による前記基本記憶部の制御を遮断することを特徴とする。
【００２４】
より具体的には、本発明は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断することを特徴とする。
【００２５】
また、本発明は、基本記憶部を含んで成る情報処理装置、に接続される拡張メモリ装置であって、前記基本記憶部を制御する拡張制御部を含み、前記情報処理装置に接続された場合には、前記拡張制御部によって前記基本記憶部を制御することを特徴とする。
【００２６】
より具体的には、本発明は、アクセス信号線に拡張メモリ装置を接続可能である情報処理装置に接続される拡張メモリ装置であって、前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、前記拡張記憶部に対して制御信号を出力する拡張制御部と、を含むことを特徴とする。
【００２７】
さらに、本発明は、前記情報処理装置は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断するものであって、前記拡張制御部は、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対して選択信号を出力可能であることを特徴とすることが好適である。
【００２８】
また、上記拡張メモリと情報処理装置を結合することによる本発明は、基本記憶部と、前記基本記憶部を制御する基本制御部と、を含み、拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記基本記憶部を制御する拡張制御部を含み、前記拡張メモリ装置が接続された場合には、前記基本制御部による前記基本記憶部の制御を遮断し、前記拡張制御部によって前記基本記憶部の制御を行なうことを特徴とする。
【００２９】
より具体的には、本発明は、アクセス信号線に接続され、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される基本記憶部と、前記基本記憶部に対して選択信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記アクセス信号線に接続可能であり、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される拡張記憶部と、前記拡張記憶部に対して選択信号を出力する拡張制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの選択信号を遮断することを特徴とする。
【００３０】
さらに、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記拡張制御部は、前記基本記憶部に対して選択信号を出力可能であることが好適である。
【００３１】
また、本発明は、アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、前記基本記憶部に対して制御信号を出力する基本制御部と、を含み、前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、前記拡張メモリ装置は、前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、前記拡張記憶部に対して制御信号を出力する拡張制御部と、を含み、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断することを特徴とする。
【００３２】
さらに、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記拡張制御部は、前記基本記憶部に対して制御信号を出力可能であることが好適である。
【００３３】
【発明の実施の形態】
図１に本発明の実施の形態における情報処理装置及び拡張メモリ装置の構成図を示す。
【００３４】
情報処理装置４０は、中央制御部１２、基本制御部１４、基本記憶部１６及び遮断スイッチ４２を含んでいる。中央制御部１２は基本制御部１４と情報伝達可能に接続されている。基本制御部１４と基本記憶部１６はアドレスバス１８とデータバス２０（併せて、アクセス信号線という）を介して情報伝達可能に接続されている。さらに、基本制御部１４と基本記憶部１６は選択信号線２２によって、遮断スイッチ４２を介して接続されている。遮断スイッチ４２は遮断信号受信部４４に遮断信号を受けることによって基本制御部１４と基本記憶部１６の接続を切断する機能を有する。
【００３５】
拡張メモリ装置４６は、拡張記憶部２６、拡張制御部４８及び遮断信号発生部５０を含んでいる。拡張メモリ装置４６は、インターフェース２８とインターフェース３０を介して情報処理装置４０に着脱可能に接続される。
【００３６】
図２に、本発明の実施の形態における拡張メモリ装置が接続された情報処理装置の構成図を示す。
【００３７】
インターフェース２８とインターフェース３０が接続されることによって、情報処理装置４０のアドレスバス１８とデータバス２０に拡張記憶部２６が接続される。
【００３８】
また、遮断信号発生部５０が遮断スイッチ４２の遮断信号受信部４４に接続される。これによって、遮断スイッチ４２が作動し、基本制御部１４と基本記憶部１６の接続が遮断される。
【００３９】
さらに、基本制御部１４と拡張制御部４８が接続され、基本制御部１４から出力される選択信号を拡張制御部４８で受信可能となる。さらに、拡張制御部４８と基本記憶部１６も接続される。
【００４０】
図３に、遮断スイッチ４２及び遮断信号発生部５０の構成の例を示す。本例では、遮断スイッチ４２はゲート素子５２を含み、遮断信号発生部５０はゲート素子５２の非導通状態にできる電圧を出力する。拡張メモリ装置４６が情報処理装置４０に接続されていない場合は、ゲート素子５２のゲート端子（Ｇ）は接地（ＧＮＤ）状態にあり、ゲート素子５２は導通状態となる。一方、拡張メモリ装置４６が情報処理装置４０に接続された場合は、ゲート素子５２のゲート端子はバイアス状態となるので非導通状態となる。
【００４１】
以上のように、基本制御部１４と基本記憶部１６の接続の遮断スイッチ４２はゲート素子５２を１つ用いることで実現することができる。本例は、遮断スイッチ４２の一例であり、これに限られるものではなく別のスイッチ回路で構成することも可能である。
【００４２】
拡張制御部４８には、基本制御部１４からの選択信号を受け、基本記憶部１６及び拡張記憶部２６の記憶領域を必要な形態に応じてアドレスマップに割り付ける機能を持たせておくことができる。
【００４３】
図４に、本発明の実施の形態における記憶領域のアドレスマップへの割り付けの例を示す。
【００４４】
図４（ａ）では、アドレスマップの起動プログラム領域に基本記憶部１６の記憶領域を割り当て、アドレスマップの拡張記憶領域に拡張記憶部２６の記憶領域を割り付けた例を示す。この例では、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、情報処理装置４０の起動時には選択信号をＣＳ０から出力し、基本記憶部１６をアクセス可能状態とする。基本制御部１４は、基本記憶部１６から起動プログラムを読み込んで、中央制御部１２へ転送することができる。一方、拡張記憶領域へのデータの書き込み時又は拡張記憶領域からのデータの読み出し時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。基本制御部１４は、拡張記憶部２６へデータを書き込み又は拡張記憶部２６からデータを読み出すことができる。
【００４５】
図４（ｂ）では、起動プログラム領域に拡張記憶部２６の記憶領域を割り当て、拡張記憶領域に基本記憶部１６の記憶領域を割り当てた例を示す。この例では、情報処理装置４０の起動時には、拡張制御部４８は選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。一方、拡張記憶領域に対するデータの書き込み又は読み出しには、拡張制御部４８は選択信号をＣＳ０から出力し、基本記憶部１６をアクセス可能状態とする。
【００４６】
図４（ｃ）では、起動プログラム領域に拡張記憶部２６の記憶領域の一部を割り当て、拡張記憶領域に基本記憶部１６の記憶領域と拡張記憶部２６の記憶領域の残りを割り当てた例を示す。この例では、情報処理装置４０の起動時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ１から出力し、拡張記憶部２６をアクセス可能状態とする。基本制御部１４は、アクセス可能状態にある拡張記憶部２６における起動プログラムが格納されている記憶領域をアドレスバス１８によって指定し、起動プログラムを読み出し、中央制御部１２へ転送する。一方、拡張記憶領域に対するデータの書き込み又は読み出し時には、拡張制御部４８は基本制御部１４からの選択信号及びアドレスバス１８によるアドレス指定を受けて、選択信号をＣＳ０又はＣＳ１のいずれかに出力する。このとき、アドレスバス１８からの拡張記憶領域に対するアドレス指定を拡張制御部４８が受けることによって、そのアドレス指定に対応する拡張記憶領域に割り当てられた記憶部へ選択信号が出力される。基本制御部１４は、選択された基本記憶部１６又は拡張記憶部２６に対してデータを書き込み又は読み出すことができる。
【００４７】
上記のような基本記憶部１６及び拡張記憶部２６の記憶領域のアドレスマップへの割り付けは、拡張メモリ装置４６の機能に応じて自由に選択することができる。
【００４８】
例えば、拡張メモリ装置４６が単なる記憶領域の拡張を目的とするものであれば、図４（ａ）の割り当てを選択することができる。
【００４９】
一方、拡張メモリ装置４６が情報処理装置４０の起動方法を変更し又は機能を変更・拡張することを目的とするものであれば、図４（ｂ）又は（ｃ）の割り当てを選択することができる。
【００５０】
なお、本実施の形態では、選択信号を制御する手段を示したが、基本記憶部１６又は拡張記憶部２６に対する制御信号であれば同様に制御できる。
【００５１】
上記のように、本実施の形態によって、拡張メモリ装置を接続した状態においても、基本記憶部と拡張記憶部とへのアクセスを自由に制御することができる。また、拡張メモリ装置を接続することによって、自動的に制御が切り替えられ、ユーザの操作が不要であり、誤動作を生ずる問題がない。
【００５２】
さらに、拡張メモリ装置に搭載された拡張記憶部の記憶容量等に応じて、アドレスマップに記憶領域を柔軟に割り当てることができる。
【００５３】
さらに、情報処理装置自体の記憶制御部に選択信号を切り替える機能を備えておく必要がなく、拡張メモリ装置の接続が必要ない場合は情報処理装置の製造コストを低く抑えることができる。
【００５４】
【発明の効果】
本発明によって、拡張メモリ装置の接続時におけるユーザの操作による誤動作がなく、記憶部へのアクセスの制御の変更の自由度が高い情報処理装置及び拡張メモリ装置を提供することができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態における情報処理装置及び拡張メモリ装置の構成図である。
【図２】 本発明の実施の形態における拡張メモリ装置が接続された情報処理装置の構成図である。
【図３】 本発明の実施の形態における遮断スイッチ及び遮断信号発生部の構成の例を示す図である。
【図４】 本発明の実施の形態におけるアドレスマップへの記憶領域の割り当ての例を示す図である。
【図５】 従来の情報処理装置及び拡張メモリ装置の構成図である。
【図６】 従来の拡張メモリ装置が接続され情報処理装置の構成図である。
【図７】 従来のアドレスマップへの記憶領域の割り当てを示す図である。
【図８】 従来の情報処理装置及び拡張メモリ装置の別の構成図である。
【符号の説明】
１０ 情報処理装置、１２ 中央制御部、１４ 基本制御部、１６ 基本記憶部、１８ アドレスバス（アクセス信号線）、２０ データバス（アクセス信号線）、２２ 選択信号線、２４ 拡張メモリ装置、２６ 拡張記憶部、２８ インターフェース、３０ インターフェース、３２ 接続信号出力部、３４ 接続判断部、３６ 外部スイッチ、４０ 情報処理装置、４２ 遮断スイッチ、４４遮断信号受信部、４６ 拡張メモリ装置、４８ 拡張制御部、５０ 遮断信号発生部、５２ ゲート素子。
Claims (4)
- 基本記憶部と、前記基本記憶部を制御する基本制御部と、を含み、拡張メモリ装置を接続可能な情報処理装置であって、
前記拡張メモリ装置は、前記基本記憶部を制御する拡張制御部を含み、
前記拡張メモリ装置が接続された場合には、前記基本制御部による前記基本記憶部の制御を遮断し、前記拡張制御部によって前記基本記憶部の制御を行なうことを特徴とする情報処理装置。 - アクセス信号線に接続され、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される基本記憶部と、
前記基本記憶部に対して選択信号を出力する基本制御部と、
を含み、
前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、
前記拡張メモリ装置は、
前記アクセス信号線に接続可能であり、選択信号を受けることに拠って前記アクセス信号線を介するアクセスが許可される拡張記憶部と、
前記拡張記憶部に対して選択信号を出力する拡張制御部と、
を含み、
前記拡張メモリ装置が前記アクセス信号線に接続された場合には、
前記拡張制御部は、前記基本記憶部に対して選択信号を出力可能であり、前記基本記憶部に対する前記基本制御部からの選択信号を遮断することを特徴とする情報処理装置。 - アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、
前記基本記憶部に対して制御信号を出力する基本制御部と、
を含み、
前記アクセス信号線にさらに拡張メモリ装置を接続可能な情報処理装置であって、
前記拡張メモリ装置は、
前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、
前記拡張記憶部に対して制御信号を出力する拡張制御部と、
を含み、
前記拡張メモリ装置が前記アクセス信号線に接続された場合には、
前記拡張制御部は、前記基本記憶部に対して制御信号を出力可能であり、前記基本記憶部に対する前記基本制御部からの制御信号を遮断することを特徴とする情報処理装置。 - アクセス信号線に拡張メモリ装置を接続可能である情報処理装置に接続される拡張メモリ装置であって、
前記アクセス信号線に接続可能であり、制御信号を受けることに拠って制御が行なわれる拡張記憶部と、
前記拡張記憶部に対して制御信号を出力する拡張制御部と、
を含み、
前記情報処理装置は、
アクセス信号線に接続され、制御信号を受けることに拠って制御が行なわれる基本記憶部と、
前記基本記憶部に対して制御信号を出力する基本制御部と、
を含み、
前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対する前記基本制御部からの制御信号を遮断するものであって、
前記拡張制御部は、前記拡張メモリ装置が前記アクセス信号線に接続された場合には、前記基本記憶部に対して選択信号を出力可能であることを特徴とする拡張メモリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073509A JP3899967B2 (ja) | 2002-03-18 | 2002-03-18 | 拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002073509A JP3899967B2 (ja) | 2002-03-18 | 2002-03-18 | 拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2003271451A JP2003271451A (ja) | 2003-09-26 |
| JP3899967B2 true JP3899967B2 (ja) | 2007-03-28 |
Family
ID=29203156
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002073509A Expired - Fee Related JP3899967B2 (ja) | 2002-03-18 | 2002-03-18 | 拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3899967B2 (ja) |
-
2002
- 2002-03-18 JP JP2002073509A patent/JP3899967B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2003271451A (ja) | 2003-09-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP2278480B1 (en) | Multiple removable non-volatile memory cards serially communicating with a host | |
| US5812814A (en) | Alternative flash EEPROM semiconductor memory system | |
| JP5053552B2 (ja) | 異種の非揮発性メモリを持つデータ記憶装置とその駆動方法 | |
| JP3866635B2 (ja) | メモリカード及び記憶領域切り替え方法 | |
| KR100993885B1 (ko) | 복수의 규격에 대응하는 메모리 카드 | |
| JPH10171957A (ja) | Ｐｃカードのｃｉｓ切り替え機構 | |
| JP5364036B2 (ja) | 接続バス、電子装置及びシステム | |
| JP3953832B2 (ja) | メディア媒体用インタフェースカード | |
| JPH10171958A (ja) | Ｐｃカードのｃｉｓ切り替え機構 | |
| JP3899967B2 (ja) | 拡張メモリ装置を接続可能な情報処理装置及び拡張メモリ装置 | |
| ES2445820T3 (es) | Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria | |
| KR20080033649A (ko) | 머지 빈도를 줄일 수 있는 플래쉬 메모리 시스템 및 그관리 방법 | |
| JP4840553B2 (ja) | 無線通信機と、そのブートプログラム書き換え方法及びプログラム | |
| JP3643539B2 (ja) | 複数の機能を有する多機能カード、同カードに用いられる単機能チップ及び多機能カードを構成するための単機能チップの動作方法 | |
| JP2000227956A (ja) | 携帯可能記憶媒体及びその発行方法 | |
| JPH0935026A (ja) | コンピュータ用カード | |
| JP4723381B2 (ja) | バスシェアーアダプター機能を有するｓｄｉｏカードデバイス | |
| JP2007310823A (ja) | メモリカード、メモリカード処理方法、制御プログラム、及び集積回路 | |
| CN101271432B (zh) | 快闪记忆装置及其控制方法 | |
| JPS6278640A (ja) | 主記憶制御装置 | |
| JP2019160204A (ja) | 制御装置、画像形成装置および回路装置 | |
| JP7206693B2 (ja) | 情報処理装置 | |
| US20010005844A1 (en) | Peripheral unit and computer system | |
| KR20050041240A (ko) | 내부 저장매체를 이용하여 외부 디바이스와 데이터를교환할 수 있는 휴대용 단말기 및 방법 | |
| JP2007179106A (ja) | 処理システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040913 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20040913 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120112 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130112 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140112 Year of fee payment: 7 |
|
| LAPS | Cancellation because of no payment of annual fees |