JP3643539B2 - 複数の機能を有する多機能カード、同カードに用いられる単機能チップ及び多機能カードを構成するための単機能チップの動作方法 - Google Patents

Description

【０００１】
【発明の属する技術分野】
本発明は、複数の単機能チップを接続して構成される複数の機能を有する多機能カード、同カードに用いられる単機能チップ及び多機能カードを構成するための単機能チップの動作方法に関する。
【０００２】
【従来の技術】
近時、パーソナルコンピュータ、携帯情報端末、電子カメラ等の電子機器は、機能拡張が可能なように、入出力機能を有するカードが挿入可能なカードスロットを備えているのが主流となっている。このような電子機器では、カードスロットにカードを挿入することにより、そのカードに固有の入出力機能、例えばメモリ、セキュリティ回路、シリアルインタフェース、ブルートゥースインタフェース、ＵＲＴ（Universal Asynchronous Receiver Transmitter）等の入出力機能を容易に実現することができる。
また最近は、複数種類の入出力機能（複数機能）を有するカード（多機能カード）が要求されている。
【０００３】
【発明が解決しようとする課題】
上記したように最近は、多機能カードが要求されている。このようなカードを実現するには、必要とする複数種類の入出力機能を有する集積回路チップを開発することが好ましい。
【０００４】
しかし、必要な機能を高集積化して１チップ（多機能チップ）に統合するには、開発に多くの時間を要する。このため、複数機能を有する多機能チップが実装された多機能カードの販売時期が遅れる等の問題が生じやすい。
【０００５】
一方、各機能別のチップ（単機能チップ）の開発は、同様のチップが既に存在する場合が多いことから、多機能チップに比べれば容易である。そこで最初の段階では、必要とする種類の単機能チップを個別に開発し、それぞれの種類の単機能チップを１つのカード上に実装して多機能カードを実現することが考えられる。この場合、多機能チップの開発が完了した段階で、その多機能チップが実装されたカード（多機能カードに）の製造・販売に切り替えればよい。
【０００６】
ところが、複数の単機能チップを実装して多機能カードを実現するには、例えば特開平９−２２３２００号公報に記載されているように、個々の機能（チップ）を管理する制御ユニットが必要となり、この制御ユニットも開発しなければならない。
【０００７】
本発明は上記事情を考慮してなされたものでその目的は、開発が容易な多機能カード、同カードに用いられる単機能チップ及び多機能カードを構成するための単機能チップの動作方法を提供することにある。
【０００８】
【課題を解決するための手段】
本発明は、複数の機能を有し、ホストシステムに接続して用いられる多機能カードにおいて、上記複数の機能のうちの少なくとも１つを有する複数の単機能チップと、命令を転送するためのコマンドライン、命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含み、上記複数の単機能チップを接続する信号ライン群とを備え、上記各単機能チップに、上記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、当該チップ全体を制御するコントローラとを設けたこを特徴とする。このコントローラは、コマンドライン上の命令が機能を指定する機能番号を含む場合に、その機能番号が上記各単機能チップに共通の特定機能番号であるならば上記共通領域をアクセスし、その機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の上記固定領域をアクセスすることを特徴とする。
【０００９】
このように、本発明の多機能カードにおいては、命令により各チップに共通の特定機能番号が指定されたときは、共通領域がアクセスされ、特定機能番号以外の機能番号が指定されたときは、その機能番号が割り当てられている機能を持つ単機能チップに設けられた、その機能に固有の固有領域がアクセスされる。よって、各チップが有する共通領域を、カード全体では１つの共通領域として見せることができる。これによりカードとしてのメモリマップ構成は、当該カードが有する全ての機能（チップ）に共通の１つの共通領域と、各機能毎の固有領域とからなるメモリマップ構成、即ち低コスト化と実装面積の低減のために、必要な機能が統合された多機能チップを用いて実現される多機能カードで適用すべきメモリマップ構成と等価となる。したがって、いずれのタイプの多機能カードを使用する場合でも、同一のホストドライバで対応でき、２種類のホストドライバを開発する必要がない。また、複数の単機能チップを用いて多機能カードを実現していることから、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。
【００１０】
また本発明は、上記各単機能チップのコントローラに次の手段、即ち多機能カードの初期化時に、当該チップのホストシステムを基準とする接続位置が先頭であるならば、つまり当該チップが初段のチップであるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を次段に通知し、当該チップが初段でも最終段でもないならば、自身の有する機能に対し、前段のチップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を次段に通知し、当該チップが最終段であるならば、自身の有する機能に対し、前段チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を応答ラインに送出する手段を備えたことをも特徴とする。
【００１１】
このように本発明においては、多機能カードを実現する複数の単機能チップが有する各機能について、カード初期化時に、その機能を有するチップの接続位置で決まる順番で、そのチップのコントローラにより機能番号が自動的に割り当てられる。この割り当てに、特開平９−２２３２００号公報に記載されているような制御ユニットは必要なく、この点からも、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。
【００１２】
以上の構成の多機能カードに係る発明は、当該カードを構成する各単機能チップに係る発明としても成立し、また多機能カードを構成するための単機能チップの動作方法に係る発明としても成立する。
【００１３】
【発明の実施の形態】
以下、本発明の実施の形態につき図面を参照して説明する。
【００１４】
［第１の実施形態］
図１は本発明の第１の実施形態に係る多機能カードのブロック構成を示す。図１の多機能カード１０は、それぞれ固有の機能Ｆ１，Ｆ２，Ｆ３を有する３つの単機能チップ１１Ａ，１１Ｂ，１１Ｃを備えている。
【００１５】
チップ１１Ａ，１１Ｂ，１１Ｃは、それぞれコマンドライン（ＣＭＤ）１２、応答ライン（ＲＳＰ）１３、及びデータライン（ＤＡＴ）１４によりデイジーチェーン（daisy chain）接続されている。コマンドライン１２は命令のシリアル転送に用いられる。応答ライン１３は命令に対する応答等のシリアル転送に用いられる。データライン１４はデータの転送に用いられる。データライン１４のデータ幅は例えば４ビットである。
【００１６】
コマンドライン１２は信号の方向がチップ１１Ａ→チップ１１Ｂ→チップ１１Ｃの単方向信号ラインである。応答ライン１３は信号の方向がコマンドライン１２とは逆の単方向信号ラインである。コマンドライン１２の終端は応答ライン１３の始端と接続されている。つまりコマンドライン１２はチップ１１Ｃで応答ライン１３側に折り返されている。これにより、チップ１１Ｃからコマンドライン１２に送出された命令は応答ライン１３を介して当該チップ１１Ｃに戻される。データライン１４のデータ方向は双方向であり、その方向はコマンドライン１２上の命令によって決定されて、後述するインタフェース１１１Ａ，１１１Ｂ，１１１Ｃにより切り替えられる。
【００１７】
また各チップ１１Ａ〜１１Ｃは電源ライン（ＶＤＤ）１５、接地ライン（ＧＮＤ）１６及びクロックライン（ＣＬＫ）１７に共通に接続されている。
【００１８】
カード１０は、当該カード１０を利用するホストシステムのカードスロットに挿入されることにより、コマンドライン１２、応答ライン１３、データライン１４、電源ライン１５、接地ライン１６及びクロックライン１７を含むインタフェースバス１８を介して、ホストシステムのドライバ（ホストドライバ）と接続される。
【００１９】
チップ１１Ａ，１１Ｂ，１１Ｃは、それぞれ、コマンドライン１２、応答ライン１３、データライン１４及びクロックライン１７と接続されるインタフェース１１１Ａ，１１１Ｂ，１１１Ｃと、当該チップ１１Ａ，１１Ｂ，１１Ｃ全体を制御し、機能Ｆ１，Ｆ２，Ｆ３を実現するためのコントローラ１１２Ａ，１１２Ｂ，１１２Ｃと、メモリ（記憶モジュール）１１３Ａ，１１３Ｂ，１１３Ｃとを有している。
【００２０】
コントローラ１１２ｉ（ｉ＝Ａ，Ｂ，Ｃ）は、コマンドライン１２を介して与えられる命令に対し、インタフェース１１１ｉを介して応答ライン１３上に応答を返す。この命令のフォーマットを図２に、応答のフォーマットを図３に、それぞれ示す。
【００２１】
命令は、コマンドフィールド２１と、機能番号フィールド２２と、アドレスフィールド２３とを含む。また、１バイトのデータフィールド２４を含むこともある。コマンドフィールド２１はリード／ライト等の命令種類を指定し、機能番号フィールド２２は図１のカードが有する機能の１つを指定するのに用いられる。この機能指定には機能番号（ＦＮ）が用いられる。ここでは、チップ１１Ａ，１１Ｂ，１１Ｃの機能Ｆ１，Ｆ２，Ｆ３の機能番号は、それぞれ１，２，３であるものとする。但し、チップ１１Ａ，１１Ｂ，１１Ｃが単独で用いられる場合には、機能Ｆ１，Ｆ２，Ｆ３の機能番号はいずれも１となる。アドレスフィールド２３は、機能番号フィールド２２に設定されている機能番号で決まるレジスタ領域内のレジスタを指定するのに用いられる。
【００２２】
応答は、カード１０のステータスを示すステータスフィールド３１と１バイトのデータが設定されるデータフィールド３２とを含む。
【００２３】
メモリ１１３Ａ，１１３Ｂ，１１３Ｃには、カード１０の全ての機能Ｆ１，Ｆ２，Ｆ３に共通の、つまりカード１０上の全てのチップ１１Ａ，１１Ｂ，１１Ｃに共通の同サイズの共通レジスタ領域（共通領域）１１４Ａ，１１４Ｂ，１１４Ｃと、機能Ｆ１，Ｆ２，Ｆ３に固有の固有レジスタ領域１１５-1，１１５-2，１１５-3とが確保されている。領域１１４Ａ，１１４Ｂ，１１４Ｃ，１１５-1，１１５-2，１１５-3には、それぞれ複数のレジスタが割り当てられている。ここでは、各レジスタのサイズは８ビット（１バイト）である。各チップ１１Ａ，１１Ｂ，１１Ｃのレジスタマップを図４（ａ）に示す。
【００２４】
共通レジスタ領域１１４ｉ（ｉ＝Ａ，Ｂ，Ｃ）は、特定の機能番号、例えば機能番号０（ＦＮ＝０）によって共通に指定される。一方、固有レジスタ領域１１５-1，１１５-2，１１５-3は、対応する機能Ｆ１，Ｆ２，Ｆ３毎に独立した領域であり、それぞれ機能Ｆ１，Ｆ２，Ｆ３の機能番号１，２，３（ＦＮ＝１，２，３）によって指定される。したがって、図４（ａ）に示した各チップ１１Ａ，１１Ｂ，１１Ｃのレジスタマップは、多機能カード１０のレジスタマップとしては、図４（ｂ）に示すレジスタマップ、即ち機能番号０によって指定される共通レジスタ領域１１４と、機能番号１，２，３（ＦＮ＝１，２，３）によって指定される固有レジスタ領域１１５-1，１１５-2，１１５-3とから構成されるレジスタマップと等価である。この図４（ｂ）のレジスタマップ構成は、後述するように、チップ１１Ａ，１１Ｂ，１１Ｃの各機能を１チップ（多機能チップ）に統合した場合にも適用される。つまり、チップ１１Ａ，１１Ｂ，１１Ｃを接続して複数機能が実現される多機能カードと、当該複数機能が１つのチップで実現される多機能カードとで、同一レジスタマップ構成とすることができる。
【００２５】
なお、チップ１１Ａ，１１Ｂ，１１Ｃが単独でカードに実装される場合、つまり当該チップ１１Ａ，１１Ｂ，１１Ｃのカード上の位置が後述するように先頭で且つ最後の場合には、当該チップ１１Ａ，１１Ｂ，１１Ｃの固有レジスタ領域１１５-1，１１５-2，１１５-3はいずれも機能番号１によって指定される。
【００２６】
本実施形態では、チップ１１Ａ，１１Ｂ，１１Ｃがそれぞれ１つの機能Ｆ１，Ｆ２，Ｆ３を有するものとしているが、複数の機能を有していても構わない。複数の機能を有するチップには、その機能数分の固有領域を用意すればよい。この場合、１つのチップに、機能数分の機能番号が割り当てられる。
【００２７】
チップ１１Ａ，１１Ｂ，１１Ｃは、それぞれ、例えば２本の特定端子１１６Ａ及び１１７Ａ，１１６Ｂ及び１１７Ｂ，１１６Ｃ及び１１７Ｃを有している。このチップ１１ｉの特定端子１１６ｉ及び１１７ｉは、当該チップ１１ｉのカード上の接続位置がホストシステム側を基準に先頭位置、または最後の位置、またはそれ以外の位置のいずれであるかを指定するのに用いられる、また、チップ１１ｉの特定端子１１６ｉ及び１１７ｉは、当該チップ１１１ｉが単独で用いられる場合には、当該チップ１１１ｉのカード上の接続位置が先頭で且つ最後の位置であることを指定するのにも用いられる。このチップ１１ｉの接続位置は、当該チップ１１ｉの特定端子１１６ｉ及び１１７ｉの各々をカード上の電源ライン１５または接地ライン１６に接続することで、つまり“１”または“０”に設定することで、指定可能である。この端子１１６ｉ及び１１７ｉの状態とチップ１１ｉの位置との関係の一例を図５に示す。
【００２８】
次に、本実施形態の動作を、（１）初期化時と（２）命令受信時のそれぞれについて、順次説明する。
【００２９】
（１）初期化時
まず、多機能カード１０の初期化時の動作について、図６のフローチャートを参照して説明する。
【００３０】
ホストシステムの電源が投入されている状態で、当該ホストシステムのカードスロットにカード１０が挿入されると、インタフェースバス１８の電源ライン１５を介して当該カード１０に電源が供給される。また、カード１０がホストシステムのカードスロットに挿入されている状態で、ホストシステムの電源が投入されても、当該カード１０に電源が供給される。このようにカード１０に電源が供給された場合などにおいては、単機能チップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）のコントローラ１１２ｉは、以下に述べる初期化処理を実行する。
【００３１】
まずコントローラ１１２ｉは、端子１１６ｉ及び１１７ｉの論理状態から、単機能チップ１１ｉのカード１０上の位置が先頭であるか否かを判定する（ステップＡ１）。もし、先頭である場合、つまりチップ１１ｉが単機能チップ１１Ａの場合、コントローラ１１２ｉは自身の機能数を変数ｐに設定すると共に、機能番号を示す変数ｎを初期値０に設定する（ステップＡ２，Ａ３）。
【００３２】
次にコントローラ１１２ｉは、変数ｎを１インクリメントした値を自身の機能の機能番号ｎとして設定する（ステップＡ４）。次にコントローラ１１２ｉは、変数ｐを１デクリメントして、そのデクリメント後のｐが０であるか否かを判定する（ステップＡ５，Ａ６）。もし、ｐが０でないならば、コントローラ１１２ｉは再びステップＡ４を実行する。これに対し、ｐが０であるならば、コントローラ１１２ｉは現在の機能番号ｎの値、つまり自身の設定した最大機能番号ｎの値をデータ“ｎ”として、インタフェース１１１ｉによりクロックライン１７上のクロック信号に同期してデータライン１４に送出させる（ステップＡ７）。このときコントローラ１１２ｉは、初期化コマンドをインタフェース１１１ｉによりコマンドライン１２に送出させる。この初期化コマンドは、後続のチップ１１Ｂ及びチップ１１Ｃに順にシリアル転送される。
【００３３】
本実施形態において、先頭位置のチップは機能Ｆ１のみを有する単機能チップ１１Ａである。この場合、チップ１１ＡではステップＡ４〜Ａ６が１回だけ実行されて、機能Ｆ１の機能番号として１が設定される。したがって、チップ１１Ａからは、図７のタイミングチャートに示すようにデータ“１”が１クロックの期間だけ送出される。
【００３４】
一方、先頭以外のチップ１１ｉのコントローラ１１２ｉは、インタフェース１１１ｉにより、コマンドライン１２から初期化コマンドが、データライン１４から０以外のデータ“ｎ”が、それぞれ受信されるのを待つ（ステップＡ１０）。そして、０以外のデータ“ｎ”が受信されると、コントローラ１１２ｉは自身の機能数を変数ｐに設定する（ステップＡ１１）。次にコントローラ１１２ｉは、機能番号を示す変数ｎを受信データ“ｎ”の値に設定する（ステップＡ１２）。以降の動作は先頭のチップ１１ｉ（１１Ａ）と同様であり、ステップＡ４〜Ａ６と同様のステップＡ１３〜Ａ１５が実行される。
【００３５】
コントローラ１１２ｉは、ステップＡ１３〜Ａ１５をチップ１１ｉの有する機能数だけ実行すると、当該チップ１１ｉのカード１０上の位置が最後であるか否かを判定する（ステップＡ１６）。もし、最後でないならば、コントローラ１１２ｉは受信データ“ｎ”を現在の機能番号ｎの値、つまり自身の設定した最大機能番号ｎの値に変更して、データライン１４を介して次段のチップに送出させる（ステップＡ１７）。本実施形態において、チップ１１Ａの次段のチップ１１Ｂは機能Ｆ２のみを有することから、当該チップ１１ＢではステップＡ１３〜Ａ１５が１回だけ実行されて、機能Ｆ２の機能番号として２が設定される。したがって、チップ１１Ｂからは、図７のタイミングチャートに示すようにデータ“２”が次の１クロックの期間だけ送出される。
【００３６】
これに対し、最後のチップ１１ｉのコントローラ１１２ｉは、現在の機能番号ｎの値、つまり自身の設定した最大機能番号ｎの値がデータフィールド３２に設定された応答を、インタフェース１１１ｉにより応答ライン１３上に送出させる（ステップＡ２０）。本実施形態において、最後のチップは機能Ｆ３のみを有する単機能チップ１１Ｃであることから、当該チップ１１ＣではステップＡ１３〜Ａ１５が１回だけ実行されて、機能Ｆ３の機能番号として３が設定される。したがって、チップ１１Ｃからは、図７のタイミングチャートに示すようにデータ“３”が付された応答が次のクロックのタイミングから一定クロック数の期間送出される。
【００３７】
チップ１１Ｂでは、チップ１１Ｃからの応答がインタフェース１１１Ｂで受信されると、その応答が、図７のタイミングチャートに示すように１クロック期間だけ遅延されて、そのまま前段のチップ１１Ａに伝達される（ステップＡ１８，Ａ１９）。チップ１１Ａでは、チップ１１Ｂにより伝達された応答が受信されると、その応答のデータフィールド３２の値から、多機能カード１０における最大機能番号、つまり機能数を判定してホストシステムのホストドライバに通知する（ステップＡ９）。
【００３８】
ホストドライバは、チップ１１Ａから通知された機能数をもとに、カード１０が有する各機能の機能番号を認識する。そしてホストドライバは、認識した各機能番号を用いて対応する機能毎のコンフィグレーションを行う。
【００３９】
なお、図６のフローチャートでは、チップ１１ｉが単独で使用される場合については考慮されていない。必要ならば、例えば図１３のフローチャートに示すように、ステップＡ１の前で、チップ１１ｉの位置が先頭で且つ最後であるか否かを判定し（ステップＥ１）、ＹＥＳであれば、つまりチップ１１ｉが単独で使用されているならば、ステップＡ２〜Ａ６，Ａ９と同様のステップＥ２〜Ｅ６，Ｅ７を処理を実行すればよい。一方、ステップＥ１の判定がＮＯであれば、つまりチップ１１ｉが他の単機能チップと接続して使用されているならば、図６のフローチャートと同一の処理、即ちステップＡ１以降の処理を実行すればよい。明らかなように、チップ１１ｉが単独で使用される場合、当該チップ１１ｉが１つの機能を有しているならば、その機能には必ず機能番号１が割り当てられる。また、複数の機能を有しているならば、その機能数をＮとすると、そのＮ個の機能には、それぞれ機能番号１〜Ｎが割り当てられる。
【００４０】
また、図１の構成では、チップ１１Ａ〜１１Ｃがコマンドライン１２によりデイジーチェーン接続されているものとしたが、これに限るものではない。例えば、チップ１１Ａ〜１１Ｃがコマンドライン１２により共通に接続されるものであっても構わない。但し、図１の構成では、各チップ１１Ａ〜１１Ｃが自身の機能番号ｎを通知するのに、コマンドライン１２を用いることもできる。この例を図８に示す。
【００４１】
ここでは、先頭のチップ１１Ａは自身の機能番号としてｎ＝１を設定すると、データフィールド２４のビットｎ−１、即ちビット０に“１”が設定された初期化命令をコマンドライン１２上に送出する。チップ１１Ｂは、この初期化命令を受信すると、データフィールド２４内で“１”が設定されている最大ビット位置ｎ−１、即ちビット０から、前段のチップ１１Ａの最大機能番号ｎ、即ちｎ＝１を判別する。次にチップ１１Ｂは、自身の機能番号としてｎ＝ｎ＋１＝２を設定する。そしてチップ１１Ｂは、受信した初期化命令のデータフィールド２４のビットｎ−１、即ちビット１に“１”を設定して、当該命令をコマンドライン１２に送出する。
【００４２】
最後のチップ１１Ｃは、チップ１１Ｂからの初期化命令を受信すると、データフィールド２４内で“１”が設定されている最大ビット位置１から、前段のチップ１１Ｂの最大機能番号２を判別する。次にチップ１１Ｃは、自身の機能番号としてチップ１１Ｂの最大機能番号２を１インクリメントした３を設定する。そしてチップ１１Ｃは、受信した初期化命令のデータフィールド２４のビット２に“１”を設定して、当該命令をコマンドライン１２に送出する。このチップ１１Ｃからコマンドライン１２に送出された命令は応答ライン１３を介して当該チップ１１Ｃに伝達される。これを受けてチップ１１Ｃは、自身が送出した命令のデータフィールド２４と同一内容のデータフィールド３２を持つ応答を応答ライン１３上に送出する。この応答は、応答ライン１３を介してチップ１１Ｂ及びチップ１１Ａに順次伝達される。チップ１１Ｃは、応答中のデータフィールド３２内で“１”が設定されている最大ビット位置２から、カード１０の機能数３を判定する。
【００４３】
（２）命令受信時
次に、ホストシステムのホストドライバから送られた命令がカード１０のチップ１１ｉで受信された場合の動作について、図９乃至図１１のフローチャートを参照して説明する。
【００４４】
まず、ホストドライバからインタフェースバス１８のコマンドライン１２に送出された命令は、当該コマンドライン１２によりデイジーチェーン接続された、カード１０上のチップ１１Ａ，１１Ｂ，１１Ｃに順次シリアル転送される。
【００４５】
チップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）のコントローラ１１２ｉは、コマンドライン１２を介して転送された命令がインタフェース１１１ｉにより受信されると、当該命令のコマンドフィールド２１から当該命令がリードまたはライトのいずれを指定しているかを判定する（ステップＢ１）。なお本実施形態では、説明を簡略化するために、１バイトを超えるデータのリードまたはライト動作、即ち複数のレジスタを対象とするリードまたはライト動作は指定されていないものとする。
【００４６】
受信された命令がライトを指定している場合、コントローラ１１２ｉは当該命令の機能番号フィールド２２に設定されている機能番号ＦＮが０であるか否かを判定する（ステップＢ２）。もし、機能番号ＦＮが０であるならば、コントローラ１１２ｉは共通レジスタ領域１１４ｉ内のレジスタのうち、上記命令のアドレスフィールド２３に設定されているアドレスにより指定されるレジスタにデータを書き込む（ステップＢ３）。
【００４７】
このように、機能番号ＦＮとして０が指定された場合のライト動作は、カード１０上の全てのチップ１１Ａ，１１Ｂ，１１Ｃで、共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃ内の指定レジスタに同一データをライトする動作が行われる。このデータ（ライトデータ）は、ホストドライバからインタフェースバス１８のデータライン１４を介して転送される。また、この例のように１バイト以下のデータのライトの場合には、当該データを上記命令のデータフィールド２４に設定して転送することもできる。
【００４８】
一方、指定された機能番号ＦＮが０でない場合、コントローラ１１２ｉは当該ＦＮがチップ１１ｉの機能番号ｎに一致しているか否かを判定する（ステップＢ４）。なお、複数の機能を有するチップでは、その複数機能のそれぞれに割り当てられた機能番号の１つに機能番号ＦＮが一致しているか否かが判定される。
【００４９】
コントローラ１１２ｉは、指定された機能番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊ（ｊは１〜３のいずれか）に一致する場合、当該チップ１１ｉが選択されたものとして、機能番号ＦＮ＝ｊで指定される固有レジスタ領域（＃ＦＮ）１１５-j内の指定レジスタにデータを書き込む（ステップＢ５）。ここでは、ＦＮが１であれば、チップ１１Ａが選択されて、当該チップ１１Ａ内の固有レジスタ領域１１５-1がアクセスされる。同様に、ＦＮが２であれば、チップ１１Ｂが選択されて、当該チップ１１Ｂ内の固有レジスタ領域１１５-2がアクセスされ、ＦＮが３であれば、チップ１１Ｃが選択されて、当該チップ１１Ｃ内の固有レジスタ領域１１５-3がアクセスされる。
【００５０】
コントローラ１１２ｉは、ステップＢ３またはＢ５を実行すると、ステップＢ６に進む。またコントローラ１１２ｉは、指定された機能番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊに一致しない場合には、ステップＢ５をスキップしてステップＢ６に進む。
【００５１】
コントローラ１１２ｉは、ステップＢ６では、チップ１１ｉのカード１０上の位置が最後であるか否かを判定する。もし、最後であるならば、コントローラ１１２ｉは、ホストドライバからの命令に対する応答をインタフェース１１１ｉにより応答ライン１３上に送出させる（ステップＢ７）。
【００５２】
これに対し、最後でないなら、コントローラ１１２ｉは、最後のチップ（図１の例ではチップ１１Ｃ）からコマンドライン１２に送出された応答を受信するのを待つ（ステップＢ８）。そしてコントローラ１１２ｉは、応答を受信すると、チップ１１ｉのカード１０上の位置が先頭であるか否かを判定する（ステップＢ９）。
【００５３】
もし、先頭でないならば、コントローラ１１２ｉは受信した応答をインタフェース１１１ｉによりそのまま応答ライン１３を介して前段のチップに伝達させる（ステップＢ１０）。一方、先頭であるならば、コントローラ１１２ｉは受信した応答のステータスフィールド３１にステータスを設定して、インタフェース１１１ｉにより応答ライン１３を介してホストドライバに伝達させる（ステップＢ１１）。
【００５４】
次に、受信された命令がリードを指定していると判定された場合、コントローラ１１２ｉは当該命令の機能番号フィールド２２に設定されている機能番号ＦＮが０であるか否かを判定する（ステップＣ１）。機能番号ＦＮが０でない場合、コントローラ１１２ｉは当該ＦＮがチップ１１ｉの機能番号ｎに一致しているか否かを判定する（ステップＣ２）。
【００５５】
コントローラ１１２ｉは、指定された機能番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊ（ｊは１〜３のいずれか）に一致する場合、当該チップ１１ｉが選択されたものとして、機能番号ＦＮ＝ｊで指定される固有レジスタ領域（＃ＦＮ）１１５-j内の指定レジスタからデータを読み出す（ステップＣ３）。このステップＣ１，Ｃ２，Ｃ３は、リードとライトの違いはあるものの、上記ステップＢ２，Ｂ４，Ｂ５と同様である。これに対し、指定された機能番号ＦＮが、チップ１１ｉの有する機能の機能番号ｊに一致しない場合には、コントローラ１１２ｉは、上記ステップＢ６以降の処理を実行する。
【００５６】
一方、ステップＣ１で機能番号ＦＮが０であると判定された場合、コントローラ１１２ｉは共通レジスタ領域１１４ｉ内の指定レジスタが共通レジスタであるか否かを判定する（ステップＣ４）。共通レジスタとは、共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃ内の相対位置が同一のレジスタであって、且つ各チップ１１Ａ，１１Ｂ，１１Ｃに共通の同一内容のレジスタを指す。共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃ内の共通レジスタはホストドライバから指定される。ここで、共通レジスタのリードアクセスは、チップ１１Ａ，１１Ｂ，１１Ｃのうちホストドライバによって選択されているチップによってのみ行われる。
【００５７】
そのため、コントローラ１１２ｉは、共通レジスタ領域１１４ｉ内の指定レジスタが共通レジスタである場合、その共通レジスタアクセスに関し、チップ１１ｉが選択されているか否かを判定する（ステップＣ５）。もしチップ１１ｉが選択されているならば、コントローラ１１２ｉは共通レジスタ領域１１４ｉ内の指定された共通レジスタをリードする（ステップＣ６）。これに対し、チップ１１ｉが選択されてないならば、コントローラ１１２ｉは上記ステップＢ６以降の処理を実行する。
【００５８】
コントローラ１１２ｉは、ステップＣ３またはＣ６のリード動作を行うと、チップ１１ｉのカード１０上の位置が最後であるか否かを判定する（ステップＣ７）。もし、最後であるならば、コントローラ１１２ｉは、ホストドライバからの命令に対する応答をインタフェース１１１ｉにより応答ライン１３上に送出させると共に、リードしたデータをデータライン１４上に送出させる（ステップＣ８）。なお、本実施形態のように１つのレジスタからのデータリード、つまり１バイトリードの場合には、リードデータを応答のデータフィールド３２に設定して転送することも可能である。
【００５９】
これに対し、最後でないなら、コントローラ１１２ｉは、最後のチップ（図１の例ではチップ１１Ｃ）からコマンドライン１２に送出された応答を受信するのを待つ（ステップＣ９）。そしてコントローラ１１２ｉは、応答を受信すると、チップ１１ｉのカード１０上の位置が先頭であるか否かを判定する（ステップＢＣ１０）。
【００６０】
もし、先頭でないならば、コントローラ１１２ｉは受信した応答をインタフェース１１１ｉによりそのまま応答ライン１３を介して前段のチップに伝達させると共に、リードしたデータをデータライン１４上に送出させる（ステップＣ１１）。一方、先頭であるならば、コントローラ１１２ｉは受信した応答のステータスフィールド３１にステータスを設定して、インタフェース１１１ｉにより応答ライン１３を介してホストドライバに伝達させると共に、リードしたデータをデータライン１４を介してホストドライバに送出させる（ステップＣ１２）。これにより、チップ１１Ａ，１１Ｂ，１１Ｃの共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃを、カード１０全体では、ホストドライバに対して、図４（ｂ）のレジスタマップの共通レジスタ領域１１４として見せることができる。
【００６１】
一方、ステップＣ４で指定レジスタが共通レジスタでないと判定された場合、つまり共通レジスタ以外のレジスタリードの場合、コントローラ１１２ｉはステップＤ１を実行する。コントローラ１１２ｉは、このステップＤ１において、共通レジスタ領域１１４ｉ内の指定レジスタのビット０〜７のうち、自身の機能番号ｎに対応するビットｎ−１をリードする。このリード動作は、指定レジスタをリードして、そのビットｎ−１を選択することにより実現される。もし、自身の機能番号が複数設定されている場合には、それらの各機能番号に対応するビットが全てリードされる。本実施形態では、チップ１１Ａ，１１Ｂ，１１Ｃの機能番号はそれぞれ１，２，３である。この場合、チップ１１Ａのコントローラ１１２Ａでは共通レジスタ領域１１４Ａ内の指定レジスタのビット０がリードされる。同様に、チップ１１Ｂのコントローラ１１２Ｂでは共通レジスタ領域１１４Ｂ内の指定レジスタのビット１がリードされ、チップ１１Ｃのコントローラ１１２Ｃでは共通レジスタ領域１１４Ｃ内の指定レジスタのビット２がリードされる。
【００６２】
コントローラ１１２ｉはステップＤ１のリード動作を実行すると、チップ１１ｉのカード１０上の位置が最後であるか否かを判定する（ステップＤ２）。もし、最後であるならば、コントローラ１１２ｉは、ホストドライバからの命令に対する応答であって、そのデータフィールド２４のビットｎ−１にステップＤ１でリードしたデータ（ビットデータ）がセットされた応答を、インタフェース１１１ｉにより応答ライン１３上に送出させる（ステップＤ３）。
【００６３】
これに対し、最後でないなら、コントローラ１１２ｉは、最後のチップ（図１の例ではチップ１１Ｃ）からコマンドライン１２に送出された応答を受信するのを待つ（ステップＤ４）。そしてコントローラ１１２ｉは、応答を受信すると、チップ１１ｉのカード１０上の位置が先頭であるか否かを判定する（ステップＢＤ５）。
【００６４】
もし、先頭でないならば、コントローラ１１２ｉは受信した応答のデータフィールド２４のビットｎ−１にステップＤ１でリードしたデータを設定して、インタフェース１１１ｉにより応答ライン１３を介して前段のチップに伝達させる（ステップＤ６）。一方、先頭であるならば、コントローラ１１２ｉは受信した応答のステータスフィールド３１にステータスを、データフィールド３２のビットｎ−１にリードデータを、それぞれ設定して、インタフェース１１１ｉにより応答ライン１３を介してホストドライバに伝達させる（ステップＤ７）。これにより、チップ１１Ａ，１１Ｂ，１１Ｃの共通レジスタ領域１１４Ａ，１１４Ｂ，１１４Ｃを、カード１０全体では、ホストドライバに対して、図４（ｂ）のレジスタマップの共通レジスタ領域１１４として見せることができる。
【００６５】
［第２の実施形態］
図１２は本発明の第２の実施形態に係る多機能カードのブロック構成を示す。図１２の多機能カード２０は、図１の多機能カード１０と同一機能Ｆ１，Ｆ２，Ｆ３を有する多機能チップ１２０を備えている。多機能チップ１２０は、カード１０を構成するのに用いられた単機能チップ１１Ａ，１１Ｂ，１１Ｃの機能Ｆ１，Ｆ２，Ｆ３を高集積化して１つのチップに統合したものである。この多機能チップ１２０は、単機能チップ１１Ａ，１１Ｂ，１１Ｃに比べて、開発に時間を要するものの、高集積化により低コスト化と実装面積の低減を図ることができる。そこで、当初は図１のカード１０を製造・販売し、多機能チップ１２０の開発が完了した時点で、図２のカード２０の製造・販売に切り替えるとよい。
【００６６】
チップ１２０は、機能Ｆ１，Ｆ２，Ｆ３を有する機能モジュール１２１-1，１２１-2，１２１-3と、ホストドライバとのインタフェースをなすと共に、機能モジュール１２１-1，１２１-2，１２１-3を管理するインタフェースモジュール（ＩＦモジュール）１２２と、メモリ１２３とを含む。ＩＦモジュール１２２は、カード２０がホストシステムのカードスロットに挿入されることにより、インタフェースバス１８を介してホストドライバと接続される。
【００６７】
メモリ１２３には、図４（ｂ）に示したレジスタマップ構成をとる、共通レジスタ領域１１４及び固有レジスタ領域１１５-1，１１５-2，１１５-3が割り当てられている。このカード２０でのレジスタマップ構成と、カード１０でのレジスタマップ構成とは、カード２０では機能Ｆ１．Ｆ２，Ｆ３が統合された多機能チップ１２０を用い、カード１０では機能Ｆ１．Ｆ２，Ｆ３を有し、且つ単独で使用可能な単機能チップ１１Ａ，１１Ｂ，１１Ｃを接続して用いていながら、同一である。したがって、ホストシステムでカード２０を用いる場合でも、或いはカード１０を用いる場合でも、ホストドライバを切り替える必要がない。つまり、２種類のホストドライバを開発する必要がない。
【００６８】
なお、本発明は、上記各実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出され得る。例えば、実施形態に示される全構成要件から幾つかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果の少なくとも１つが得られる場合には、この構成要件が削除された構成が発明として抽出され得る。
【００６９】
【発明の効果】
以上詳述したように本発明によれば、多機能カードを実現するのに、複数の単機能チップを接続すると共に、当該各チップに共通領域及び固有領域を含む記憶モジュールを設け、受信した命令中の機能番号が当該各チップに共通の特定機能番号であるならば共通領域がアクセスされ、その機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の固定領域がアクセスされる構成とした。これにより、多機能カードを実現するのに、当該カード上の各単機能チップの機能を管理するための、特開平９−２２３２００号公報に記載されているような独立の制御ユニットを不要とすることができる。しかも、複数の単機能チップを用いて多機能カードを実現していることから、必要な機能が統合された多機能チップを用いて多機能カードを実現する場合に比べて開発が容易で且つ開発期間も短くて済む。
【００７０】
また、本発明によれば、各チップが有する共通領域を、カード全体では１つの共通領域として見せることができる。これによりカード全体のメモリマップ構成は、カードが有する全ての機能（チップ）に共通の１つの共通領域と、各機能毎の固有領域とからなるメモリマップ構成、即ち低コスト化と実装面積の低減のために、必要な機能が統合された多機能チップを用いて実現される多機能カードで適用すべきメモリマップ構成と等価となる。したがって、いずれのタイプの多機能カードを使用する場合でも、同一のホストドライバで対応でき、２種類のホストドライバを開発する必要がない。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る多機能カードの構成を示すブロック図。
【図２】同実施形態で適用される命令のフォーマットを示す図。
【図３】同実施形態で適用される応答のフォーマットを示す図。
【図４】カード１０内の各単機能チップ１１Ａ，１１Ｂ，１１Ｃにおけるレジスタマップ構成と、当該カード１０全体のレジスタマップ構成とを対比して示す図。
【図５】カード１０内の各チップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）の端子１１６ｉ及び１１７ｉの状態と当該カード１０内のチップ位置との関係を示す図。
【図６】図１の多機能カード１０の初期化時の動作を説明するためのフローチャート。
【図７】図１の多機能カード１０の初期化時の動作を説明するためのタイミングチャート。
【図８】図１の多機能カード１０の初期化時の動作の変形例を説明するためのタイミングチャート。
【図９】図１の多機能カード１０の命令受信時の動作を説明するためのフローチャートの一部を示す図。
【図１０】図１の多機能カード１０の命令受信時の動作を説明するためのフローチャートの他の一部を示す図。
【図１１】図１の多機能カード１０の命令受信時の動作を説明するためのフローチャートの残りを図。
【図１２】本発明の第２の実施形態に係る多機能カードの構成を示すブロック図。
【図１３】図１のカード１０内のチップ１１ｉ（ｉ＝Ａ，Ｂ，Ｃ）が単独で使用される場合を考慮した初期化時の動作を説明するためのフローチャートの要部を示す図。
【符号の説明】
１０，２０…多機能カード
１１Ａ，１１Ｂ，１１Ｃ…単機能チップ
１２…コマンドライン
１３…応答ライン
１４…データライン
１５…電源ライン
１６…接地ライン
１７…クロックライン
１８…インタフェースバス
２１…コマンドフィールド
２２…機能番号フィールド
２３…アドレスフィールド
２４，３２…データフィールド
３１…ステータスフィールド
１１１Ａ，１１１Ｂ，１１１Ｃ…インタフェース
１１２Ａ，１１２Ｂ，１１２Ｃ…コントローラ
１１３Ａ，１１３Ｂ，１１３Ｃ，１２３…メモリ（記憶モジュール）
１１４Ａ，１１４Ｂ，１１４Ｃ，１１４…共通レジスタ領域（共通領域）
１１５-1，１１５-2，１１５-3…固有レジスタ領域（固有領域）
１１６Ａ，１１６Ｂ，１１６Ｃ…特定端子（第１の端子）
１１７Ａ，１１７Ｂ，１１７Ｃ…特定端子（第２の端子）
１２０…多機能チップ
１２１-1，１２１-2，１２１-3…機能モジュール
１２２…インタフェースモジュール（ＩＦモジュール）

Claims (11)

1. 複数の機能を有し、ホストシステムに接続して用いられる多機能カードにおいて、
   前記複数の機能のうちの少なくとも１つを有する複数の単機能チップと、
   前記複数の単機能チップを接続する信号ライン群であって、命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群と
   を具備し、
   前記各単機能チップは、前記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、当該チップ全体を制御するコントローラであって、前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるならば前記共通領域をアクセスし、当該命令中の機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の前記固定領域をアクセスするコントローラとを備える
   ことを特徴とする多機能カード。
2. 前記各単機能チップのコントローラは前記多機能カードの初期化時に、当該チップの前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が先頭でも最後でもないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が最後であるならば、自身の有する機能に対し、直前の接続位置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出する手段を備えることを特徴とする請求項１記載の多機能カード。
3. 前記信号ライン群は電源ライン及び接地ラインを含み、
   前記各単機能チップは、前記電源ライン及び前記接地ラインの一方と接続される第１の端子と、前記電源ライン及び前記接地ラインの一方と接続される第２の端子とを含み、
   前記各単機能チップの前記コントローラは、当該チップの接続位置が、先頭、最後、及び先頭でも最後でもない位置を含む複数の位置のうちのいずれであるかを、前記第１及び第２の端子の状態に応じて判定する手段を備えることを特徴とする請求項２記載の多機能カード。
4. 前記各単機能チップのコントローラは前記多機能カードの初期化時に、当該チップの前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドラインに送出し、当該チップの接続位置が先頭でないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドラインに送出し、当該チップの接続位置が最後であるならば、前記コマンドラインに送出した機能番号を含む応答を前記応答ラインに送出する手段を備えることを特徴とする請求項１記載の多機能カード。
5. 前記信号ライン群は電源ライン及び接地ラインを含み、
   前記各単機能チップは、前記電源ライン及び前記接地ラインの一方と接続される第１の端子と、前記電源ライン及び前記接地ラインの一方と接続される第２の端子とを備え、
   前記コマンドラインの終端と前記応答ラインの始端とが接続されており、
   前記各単機能チップの前記コントローラは、当該チップの接続位置が、先頭、及び先頭以外を含む複数の位置のうちのいずれであるかを、前記第１及び第２の端子の状態に応じて判定すると共に、前記コマンドラインに送出した機能番号を前記応答ラインから受信した場合に、当該チップの接続位置が最後であると判定する手段を備える
   ことを特徴とする請求項４記載の多機能カード。
6. 前記各単機能チップのコントローラは、前記共通領域をリードアクセスした場合、当該チップの接続位置が最後であるならば、当該チップの有する機能に対応するリードデータ中のビットデータがその機能に対応するビット位置に設定された応答を前記応答ラインに送出し、当該チップの接続位置が最後でないならば、当該チップの有する機能に対応する前記応答ライン上の応答データ中のビット位置に、当該チップの有する機能に対応するリードデータ中のビットデータを設定するリード手段を備えることを特徴とする請求項５記載の多機能カード。
7. 前記各単機能チップのコントローラ内の前記リード手段は、前記コマンドライン上の命令が機能を指定する機能番号を含むリード命令である場合に、当該チップだけが選択されているか否かを判定し、選択されているならば、前記共通領域をリードアクセスして、そのリードデータを前記データラインに送出するリード手段を備えることを特徴とする請求項６記載の多機能カード。
8. 複数の機能を有する多機能カードを構成するのに用いられ、前記複数の機能のうちの少なくとも１つを有する単機能チップであって、
   前記複数の機能に共通の共通領域、及び自身の有する機能に固有の固有領域を含む記憶モジュールと、
   前記チップ全体を制御するコントローラと、
   命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群と接続されるインタフェースと
   を具備し、
   前記コントローラは、前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるならば前記共通領域をアクセスし、当該命令中の機能番号が当該チップの有する機能に割り当てられた機能番号であるならば、その機能に固有の当該チップ内の前記固定領域をアクセスするアクセス手段を備えることを特徴とする単機能チップ。
9. 前記コントローラは、前記単機能チップの初期化時に、
   当該チップが単独で用いられているか、ホストシステムに接続して用いられる多機能カードを構成するために、他の単機能チップと前記信号ライン群により接続されているかを判定する手段と、前記判定手段により単独で用いられていると判定された場合、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てる手段と、前記判定手段により他の単機能チップと接続されていると判定された場合、前記ホストシステムを基準とする接続位置が先頭であるならば、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が先頭でも最後でもないならば、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出し、当該チップの接続位置が最後であるならば、自身の有する機能に対し、直前の接続位置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出する手段を備えることを特徴とする請求項１記載の多機能カード。
10. 少なくとも１つの機能を有し、共通領域、及び当該機能に固有の固有領域を含む記憶モジュールを備えた複数の単機能チップが、命令を転送するためのコマンドライン、前記命令に対する応答をシリアル転送するための応答ライン、及びデータを転送するためのデータラインを含む信号ライン群によって接続された多機能カードの構成方法であって、
    前記コマンドライン上の命令が機能を指定する機能番号を含む場合、当該命令中の機能番号が前記各単機能チップに共通の特定機能番号であるか否かを、前記各単機能チップが判定するステップと、
    前記命令中の機能番号が前記特定機能番号であるならば、前記各単機能チップが前記共通領域をアクセスするステップと、
    前記命令中の機能番号が前記特定機能番号でないならば、前記各単機能チップのうち、当該命令中の機能番号と一致する機能番号が割り当てられた機能を持つ単機能チップが、当該機能に固有の前記固有領域をアクセスするステップと
    を具備することを特徴とする多機能カードを構成するための単機能チップの動作方法。
11. 前記多機能カードの初期化時に、
    前記多機能カードと接続されるホストシステムを基準とする接続位置が先頭の単機能チップにおいて、自身の有する機能に対し、予め定められた機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出するステップと、
    前記接続位置が先頭でも最後でもない単機能チップにおいて、自身の有する機能に対し、直前の接続位置の単機能チップから送出された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を前記コマンドライン及び前記データラインのうち予め定められたラインに送出するステップと、
    前記接続位置が最後の単機能チップにおいて、自身の有する機能に対し、直前の接続位置の単機能チップから通知された機能番号の次の機能番号から順に機能番号を割り当てると共に、割り当てた機能番号を通知する応答を前記応答ラインに送出するステップと
    を更に具備することを特徴とする請求項１０記載の多機能カードを構成するための単機能チップの動作方法。

Images