ES2445820T3 - Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria - Google Patents

Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria Download PDF

Info

Publication number
ES2445820T3
ES2445820T3 ES04706201T ES04706201T ES2445820T3 ES 2445820 T3 ES2445820 T3 ES 2445820T3 ES 04706201 T ES04706201 T ES 04706201T ES 04706201 T ES04706201 T ES 04706201T ES 2445820 T3 ES2445820 T3 ES 2445820T3
Authority
ES
Spain
Prior art keywords
memory card
memory
card
data
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
ES04706201T
Other languages
English (en)
Inventor
Marko Ahvenainen
Kimmo Mylly
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nokia Oyj
Memory Technologies LLC
Original Assignee
Nokia Oyj
Memory Technologies LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Family has litigation
First worldwide family litigation filed litigation Critical https://patents.darts-ip.com/?family=8565569&utm_source=google_patent&utm_medium=platform_link&utm_campaign=public_patent_search&patent=ES2445820(T3) "Global patent litigation dataset” by Darts-ip is licensed under a Creative Commons Attribution 4.0 International License.
Application filed by Nokia Oyj, Memory Technologies LLC filed Critical Nokia Oyj
Application granted granted Critical
Publication of ES2445820T3 publication Critical patent/ES2445820T3/es
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0615—Address space extension
    • G06F12/0623—Address space extension for memory modules
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/14—Handling requests for interconnection or transfer
    • G06F13/16—Handling requests for interconnection or transfer for access to memory bus
    • G06F13/1668—Details of memory controller
    • G06F13/1694—Configuration of memory controller to different memory types
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/0223—User address space allocation, e.g. contiguous or non contiguous base addressing
    • G06F12/023—Free address space management
    • G06F12/0238—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory
    • G06F12/0246—Memory management in non-volatile memory, e.g. resistive RAM or ferroelectric memory in block erasable memory, e.g. flash memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • G06F12/06—Addressing a physical block of locations, e.g. base addressing, module addressing, memory dedication
    • G06F12/0646—Configuration or reconfiguration
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
    • G06F2212/72—Details relating to flash memory management
    • G06F2212/7206—Reconfiguration of flash memory system
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Memory System (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

Tarjeta de memoria (13) que comprende: varias posiciones de memoria (M1 a Mn) para almacenar datos, y almacenándose en dicha tarjeta de memoria(13) por lo menos un parámetro (C_SIZE, C_SIZE_MULT, READ_BL_LEN), estando la tarjeta de memoria configurada de manera que el número de posiciones de memoria (M1 a Mn) de latarjeta de memoria se puede calcular basándose en dicho por lo menos un parámetro, y estando la tarjeta configurada de manera que se reserva un número específico de bits para dicho por lo menosun parámetro, caracterizada porque en la tarjeta de memoria (13) se almacenan unos datos de direccionamiento, indicando dichosdatos el procedimiento de direccionamiento soportado por la tarjeta de memoria (13); y estando la tarjeta dememoria configurada para direccionar más de una posición de memoria con una dirección.

Description

Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria.
La presente invención se refiere a un procedimiento para direccionar una tarjeta de memoria. La invención se refiere también a un dispositivo que comprende una conexión de tarjeta para conectar una tarjeta de memoria al dispositivo. Adicionalmente, la invención se refiere a una tarjeta de memoria.
Se han desarrollado tarjetas de memoria que se pueden conectar a diferentes dispositivos electrónicos para almacenar datos y para usar los datos almacenados. Este tipo de tarjetas de memoria comprende típicamente una memoria de semiconductores, en la que hay varias posiciones de memoria que se pueden direccionar. Cada posición de memoria comprende típicamente un número específico de bits, tal como 8 bits (un byte), 16 bits (una palabra), 32 bits (una palabra doble), o incluso 64 bits. De este modo, la cantidad de datos que se puede direccionar con un dato de dirección es la cantidad de bits de la posición de memoria en cuestión.
Se conocen tarjetas de memoria en las que se pueden transferir datos entre la tarjeta de memoria y un dispositivo externo bloque a bloque, es decir, en forma de conjuntos de varias posiciones de memoria. El tamaño de este tipo de bloque es, por ejemplo, 512 o 1024 bytes, o se puede seleccionar entre valores mínimos y máximos, por ejemplo, de 1 a 2048 bytes/bloque. Así, el dispositivo al que se conecta la tarjeta de memoria lleva a cabo la transferencia de datos entre el dispositivo y la tarjeta de memoria bloque a bloque. Basándose en la dirección de la posición de memoria, se determina en la tarjeta de memoria en qué bloque está ubicado el byte (o bytes) que se está manipulando. Después de esto, se lleva a cabo la transferencia del bloque en cuestión.
Con las tarjetas de memoria también es posible usar otra memoria además de la memoria de semiconductores. Por ejemplo, en la actualidad se pueden fabricar discos fijos de un tamaño tan pequeño que los mismos se pueden colocar en una tarjeta de memoria.
En la fase de planificación de las tarjetas de memoria no se ha previsto con antelación el rápido desarrollo de la tecnología de las memorias, en cuyo caso en algunos estándares de tarjetas de memoria se ha fijado un límite superior para el número de posiciones de memoria incluidas en una tarjeta de memoria. Puesto que el desarrollo de memorias de semiconductores y también otras técnicas de memorias ha posibilitado la reducción sustancial del área requerida para almacenar un bit, la cantidad de memoria que puede caber en una tarjeta de memoria es en la actualidad ya mayor que el límite superior determinado por muchos estándares. Un ejemplo de este tipo de estándar de tarjeta de memoria es el MultiMediaCard, en el que el límite superior está fijado como 4 gigabytes. Por lo tanto, puede surgir un problema, por ejemplo, sobre cómo gestionar el espacio de memoria de la tarjeta de memoria entera. Por ejemplo, para direccionar las posiciones de memoria de una tarjeta de memoria de acuerdo con las especificaciones de dicho MultiMediaCard, se dispone de 32 bits que pueden ser usados, con lo cual se puede direccionar un máximo de 4 gigabytes de espacio de memoria. Las posiciones de memoria que superan este límite no se pueden direccionar con una tarjeta de memoria de acuerdo con las especificaciones MultiMediaCard cuando se usan las soluciones según la técnica anterior.
La capacidad de memoria máxima correspondiente a la tarjeta de memoria según las especificaciones MultiMediaCard queda especialmente limitada por el hecho de que los datos sobre la capacidad de memoria de la tarjeta de memoria están codificados en la tarjeta de memoria. La capacidad de la memoria se calcula multiplicando el número de bloques por la longitud del bloque. El número de bloques (BLOCKNR) se puede determinar leyendo los parámetros C_SIZE y C_SIZE_MULT almacenados en la memoria, así como llevando a cabo el cálculo:
De forma correspondiente, la longitud del bloque (BLOCK_LEN) se determina por medio del parámetro READ_BL_LEN de la siguiente manera:
Según la especificación actual, se reservan 12 bits para el parámetro C_SIZE, en cuyo caso el valor máximo es 4095. Se reservan tres bits para el parámetro C_SIZE_MULT mientras que el valor máximo es por lo tanto 7. Se reservan cuatro bits para el parámetro READ_BL_LEN, y por lo tanto el valor máximo es 16. No obstante, de los valores de 4 bits del parámetro READ_BL_LEN, únicamente están en uso los valores 0 a 11. Basándose en lo anterior, la capacidad máxima que se puede calcular por medio de los parámetros es
((4095+1) * (2(7+2))) * (211) = 4096 * 512 * 2048 = 4294967296 bytes es decir, 4 gigabytes (4 GB).
La presente memoria proporciona un procedimiento de direccionamiento mejorado para direccionar las posiciones de memoria de una tarjeta de memoria según se define en la reivindicación independiente 1. Otro aspecto de la invención es una tarjeta de memoria según se define en la reivindicación independiente 8.
La invención se basa en la idea de que el tamaño de un área de datos direccionada con una dirección de memoria se transforma en el múltiplo de una posición de memoria, en cuyo caso se pueden direccionar más posiciones de memoria con el espacio de direcciones disponible para ser usado. Adicionalmente, se cambia el significado de por lo menos un parámetro, en cuyo caso la codificación de la tarjeta de memoria se puede usar en la indicación calculada de la capacidad de memoria ampliada. El dispositivo según la presente invención se define además en la reivindicación 13.
Otras formas de realización de la invención se especifican en las reivindicaciones dependientes adjuntas.
La presente invención muestra ventajas considerables con respecto a soluciones de la técnica anterior. Aplicando la invención es posible crear tarjetas de memoria, en las que la capacidad de memoria es significativamente mayor que en tarjetas de memoria de acuerdo con la técnica anterior. No obstante, en el sistema según la invención, sigue siendo posible mantener la compatibilidad con sistemas previos, en cuyo caso las tarjetas de memoria de acuerdo con la invención se pueden usar en sistemas previos como tarjetas de memoria de acuerdo con la técnica anterior. Adicionalmente, con la invención se obtiene la ventaja de que la implementación del controlador del sistema de archivos en un dispositivo al que se puede conectar la tarjeta de memoria es más sencilla cuando se usa una forma de direccionamiento basada en bloques y cuando se usa el tamaño de bloque utilizado en el sistema de archivos, tal como bloques de 512 bytes. En el dispositivo según la invención se puede reducir el consumo total de potencia. El cálculo necesario para codificar la dirección también se puede reducir en el dispositivo de acuerdo con al invención.
En lo sucesivo se describirá más detalladamente la presente invención, en referencia a los dibujos adjuntos, en los cuales
la figura 1 muestra un sistema según una forma de realización ventajosa de la invención en un diagrama de bloques reducido, y
la figura 2 muestra un procedimiento de direccionamiento según una forma de realización ventajosa de la invención de una manera reducida.
En la siguiente descripción de una forma de realización ventajosa de la invención, se ejemplificará el dispositivo 1 con un terminal inalámbrico, tal como un dispositivo móvil de comunicaciones, aunque resultará evidente que la invención no se limita únicamente a su uso en tales dispositivos. El dispositivo 1 comprende un procesador 2, y una memoria 3, la cual también puede comprender varios bloques diferentes de memoria, tales como una memoria de solo lectura (ROM) y una memoria de acceso aleatorio (RAM). Además, una parte de la memoria puede ser una memoria no volátil, tal como una memoria EEPROM, según una manera conocida como tal. Además, el dispositivo comprende preferentemente una pantalla 4, un teclado 5, y medios de audio, tales como un auricular y/o un altavoz 6 y un micrófono 7. Ventajosamente, el dispositivo 1 también comprende medios de comunicación, tales como un transmisor 9 y un receptor 8, para la transferencia de datos entre el dispositivo 1 y una red de comunicaciones 10. Estos medios de comunicación 8, 9 están destinados preferentemente a la comunicación inalámbrica, en cuyo caso la red de comunicaciones 10 comprende una red de comunicaciones inalámbricas, tal como una red de comunicaciones de móviles, una red inalámbrica de área local, o similares. Además, el dispositivo comprende una interfaz 11 provista de, por ejemplo, una conexión de tarjeta 12 para conectar una tarjeta, tal como una tarjeta de memoria 13, al dispositivo 1, así como una unidad de control de tarjetas 14 y un bus de transferencia de datos 15 para la transferencia de órdenes y datos entre el dispositivo 1 y la tarjeta 13. La interfaz 11 también puede comprender más de un bus, en cuyo caso también se puede conectar más de una tarjeta a la interfaz 11 a la vez.
En varias aplicaciones, la tarjeta de memoria 13 que se va a conectar al dispositivo 1 puede ser muy diferente, y la presente invención no se limita a ninguna tarjeta de memoria específica. La tarjeta de memoria según las especificaciones MultiMediaCard se puede mencionar como un ejemplo no limitativo de una tarjeta de memoria 13 del tipo mencionado. Cuando se usan los diversos tipos de tarjeta de memoria, la interfaz de dispositivo 11 puede variar, aunque un experto en la materia podrá aplicar la invención también en otras interfaces basándose en la siguiente aplicación de ejemplo. En el sistema según una forma de realización ventajosa de la invención, mostrada en la figura 1, la tarjeta de memoria 13 es una tarjeta de memoria que cumple las especificaciones MultiMediaCard, y la transferencia de datos entre la tarjeta de memoria 13 y la unidad de control de tarjetas 14 del dispositivo 1 se lleva a cabo en un formato en serie de acuerdo con las especificaciones MultiMediaCard. En este caso, la interfaz 11 está provista preferentemente de por lo menos una línea de datos serie 11a, una línea de órdenes 11b, una línea de reloj 11c, una o más líneas de tierra 11d (Gnd) fijadas al potencial cero, y una o más líneas de voltaje de funcionamiento 11e (Vcc). Adicionalmente, la interfaz 11 puede comprender una línea de selección de chip 11f (CS).
La Figura 1 muestra también la estructura interna de una de estas tarjetas de memoria 13 en un diagrama de bloques reducido. La tarjeta de memoria 13 comprende un bloque de conexión de bus 16, por medio del cual las líneas del bus de transferencia de datos 15 se conectan a la tarjeta de memoria 13, logística de control 17 para
controlar las funciones de la tarjeta de memoria 13, y un bloque de inicio 20, por medio del cual la tarjeta de memoria 13 se puede iniciar de una manera controlada, por ejemplo, cuando se activan los voltajes de funcionamiento en la tarjeta de memoria, y también bajo el control del dispositivo 1, si así fuera necesario. Preferentemente, la tarjeta de memoria 13 también comprende registros internos 18 para almacenar algunos datos. La tarjeta de memoria 13 está provista también de una memoria 19, que puede ser una memoria de solo lectura y/o una memoria de acceso aleatorio. La memoria 19 puede comprender uno o más tipos de memoria, tales como una memoria dinámica (DRAM), una memoria estática (SRAM), o una memoria no volátil (EEPROM, Flash). La memoria 19 también se puede implementar en su totalidad o parcialmente como una memoria magnética y/u óptica, cuyos ejemplos no restrictivos incluyen un disco fijo, un CD-ROM, y un DVD. Además, la tarjeta de memoria 13 comprende preferentemente un circuito de reloj 21 para generar señales de reloj requeridas en el funcionamiento de los diferentes bloques funcionales de la tarjeta de memoria 13 según una manera conocida como tal.
En esta forma de realización ventajosa de la invención, las funciones de la tarjeta se controlan preferentemente de la siguiente manera. Cuando se inicia el dispositivo 1 y la tarjeta de memoria 13 se conecta a la conexión de tarjeta 12, se llevan a cabo las denominadas funciones de configuración en la tarjeta de memoria 13 según una manera conocida como tal, para fijar la tarjeta de memoria en un modo dado. Estas funciones de configuración también se pueden iniciar bajo el control del dispositivo 1. Después de que la tarjeta de memoria 13 se haya iniciado y se haya fijado, por ejemplo, en el modo normal, es posible dar inicio a la transferencia de datos entre la tarjeta de memoria 13 y el dispositivo 1. Para la transferencia de datos, la unidad de control de tarjetas 14 transmite la señal de reloj por medio de la línea de reloj 11c a la tarjeta de memoria 13. En la tarjeta de memoria 13, esta señal de reloj se usa para leer datos de la línea de datos 11a. De la información a transmitir hacia la tarjeta de memoria, la unidad de control de tarjetas 14 fija el modo de un bit cada vez en la línea de datos 11a, en cuyo caso la tarjeta de memoria 13 lee el modo de la línea de datos 11a preferentemente en relación con un cambio de modo de la línea de reloj 11c en una dirección dada, por ejemplo cuando el modo de la línea de reloj 11c cambia del modo 0 al modo 1. Los datos del siguiente bit se fijan en la línea de datos después del cambio de modo antes mencionado de la línea de reloj 11c, en cuyo caso el siguiente bit se puede leer cuando el modo de la línea de reloj 11c se haga cambiar la siguiente vez en la dirección correspondiente. Es evidente que la lectura también se puede llevar a cabo para cada cambio de modo, en cuyo caso los datos nuevos se fijan siempre en la línea de datos antes del siguiente cambio de modo.
Después de la transferencia del número requerido de bits (por ejemplo, 8, 16, 32, 48, o 64 bits), los datos recibidos se procesan en la tarjeta de memoria 13. Esto puede implicar, por ejemplo, una palabra de orden, tal como una orden de reinicializar la función de la tarjeta de memoria, la escritura de datos en la memoria 19 de la tarjeta de memoria 13, la lectura de datos desde la memoria 19 de la tarjeta de memoria, o la fijación del modo de la tarjeta de memoria. Puesto que la presente invención se refiere al direccionamiento de las posiciones de memoria correspondientes a la tarjeta de memoria 13, por ejemplo, para escribir y/o almacenar datos, la siguiente descripción se centrará principalmente en las órdenes y otras funciones correspondientes referentes al direccionamiento de las posiciones de memoria.
En lo sucesivo se describirá la tarjeta de memoria 13 según una primera forma de realización ventajosa de la invención usando la tarjeta de memoria de acuerdo con las especificaciones MultiMediaCard en referencia a la figura
2.
En esta forma de realización, las posiciones de memoria correspondientes a la tarjeta de memoria 13 se gestionan en un estilo denominado sector a sector, en cuyo caso con una dirección ADDR1 es posible un direccionamiento para los datos de un sector SEC, con la siguiente dirección ADDR2 para los datos del siguiente sector SEC2, etcétera. De este modo, con una dirección de lectura se leen los datos de las posiciones de memoria M1, M2, ..., Mn de un sector. De forma correspondiente, con una dirección de escritura se lleva a cabo el almacenamiento de los datos en las posiciones de memoria M1, M2,..., Mn de un sector. El tamaño del sector puede variar en situaciones diferentes. Los datos sobre el funcionamiento de la tarjeta de memoria 13 en un estilo basado en sectores se almacenan en la tarjeta de memoria 13. Estos datos de direccionamiento se almacenan preferentemente en un bit, usándose como tal, por ejemplo, un bit que no esté siendo usado por el registro de CSD. Este tipo de bit es, por ejemplo, el bit 17 de las tarjetas de memoria que siguen las especificaciones MultiMediaCard de acuerdo con la técnica anterior. Este valor de los datos de direccionamiento se almacena en la tarjeta de memoria 13 de forma ventajosa en la fase de fabricación de la tarjeta de memoria. Se debería mencionar en este caso que el tamaño del sector no es necesariamente el mismo que el tamaño del bloque, sino que puede ser menor o mayor que el tamaño del bloque. El término bloque se refiere en este caso a aquel número de posiciones de memoria que se va a transferir, por medio de una operación de lectura o escritura de memoria, entre la memoria y el dispositivo que gestiona la memoria, tal como se ha presentado previamente en esta descripción.
El tamaño del sector de la tarjeta de memoria se almacena en los registros de la tarjeta de memoria también. Con este fin, en las tarjetas de memoria MultiMediaCard, es posible usar el registro READ_BL_LEN que indica el tamaño de bloque. Previamente este registro ha indicado cómo se pueden transferir grandes bloques de datos entre la tarjeta de memoria 13 y el dispositivo 1. Ahora el significado es sustancialmente el mismo con la diferencia de que un dato de dirección direcciona un sector completo, mientras que, en la tarjeta de memoria de acuerdo con la técnica anterior, un dato de dirección direcciona una posición de memoria individual. En la dirección es posible usar tantos bits como hay en las tarjetas según la técnica anterior, por ejemplo, 32 bits.
En relación con el formateo de la tarjeta de memoria 13, el dispositivo 1 lee los valores de ciertos registros para que el dispositivo 1 determine la capacidad de memoria y otras propiedades de la tarjeta de memoria 13. Así, en el dispositivo 1, por ejemplo, el procesador 2 calcula la capacidad de memoria, por ejemplo, por medio de fórmulas (1) y (2). No obstante, se debe indicar que el significado de los parámetros de las fórmulas ha cambiado en esta forma de realización, ya que, si no, en el cálculo de la capacidad máxima, el límite superior sería 4 gigabytes, tal como ya se mencionó anteriormente en esta descripción. Para ofrecer una solución a esto, en esta invención el significado del parámetro C-SIZE se ha cambiado de manera que signifique kilobytes en lugar de bytes. De este modo, por ejemplo, el valor 4095 del parámetro C-SIZE significa 4095 kilobytes, si los datos de dirección indican que se trata de una tarjeta de memoria ampliada según la invención. De este modo, la capacidad de memoria (MC) máxima calculada por medio de la fórmula es la siguiente:
MC = ((4095+1k) * (2(7+2))) * (211) = 4096k * 512 * 2048 = 4398046511104 bytes, es decir 4 terabytes (4 TB).
El resultado anterior se ha obtenido con la condición previa de que, de los valores del parámetro de 4 bits READ_BL_LEN que indica el tamaño del bloque, únicamente se usen los valores 0 a 11. Si, en esta forma de realización, se usan los parámetros 12 a 15, la capacidad máxima se puede incrementar de forma adicional, aunque es probable que 4 terabytes sean suficientes en aplicaciones viables de tarjetas de memoria.
Después de que se hayan determinado las propiedades de la tarjeta de memoria 13, es posible continuar con el procesado de la tarjeta de memoria 13, si el mismo fuera necesario. La tarjeta de memoria 13 puede ser una parte de espacio de memoria del dispositivo 1, o la misma puede estar ubicada en un área de memoria independiente. Si la tarjeta de memoria 13 se encuentra en el espacio de memoria del dispositivo 1, se reserva un espacio de direcciones específico para la tarjeta de memoria 13. De este modo, en una situación en la que exista la necesidad de que el dispositivo 1 o bien lea datos de la tarjeta de memoria 13 o bien escriba información en ella, el funcionamiento del procedimiento según la primera forma de realización ventajosa de la invención es ventajosamente el siguiente. En el dispositivo 1, el procesador 2 fija ventajosamente la orden de acuerdo con la operación de memoria a llevar a cabo para la línea de órdenes 11b, por ejemplo, una orden de lectura. En este ejemplo, la orden se transmite en un formato en serie, en cuyo caso la unidad de control de tarjetas 14 lleva a cabo la transmisión de la orden en un formato en serie hacia la tarjeta de memoria 13. La orden que ha llegado se interpreta en la tarjeta de memoria 13, en relación con lo cual ha resultado posible enviar también los datos de dirección, por ejemplo, como argumento de la orden. Si los datos de dirección no se transmiten en relación con la orden, la tarjeta de memoria 13 esperará los datos de dirección, los cuales por lo tanto se transmitirán desde el dispositivo después de la orden. El procesador 2 y el controlador de tarjetas 14 determinan qué dirección se va a transmitir a la tarjeta. Supóngase, por ejemplo, que la tarjeta de memoria 13 se encuentra en el espacio de direcciones del dispositivo 1 comenzando desde una dirección básica específica, la cual se marca en este caso con el símbolo A1. El final del área de memoria reservada para la tarjeta de memoria 13 es por lo tanto la dirección básica con la capacidad de memoria de la tarjeta de memoria 13 añadida, es decir, A1+MC. Cuando, por ejemplo, en el programa que se está ejecutando en el procesador 2 se direcciona el área de memoria reservada para la tarjeta de memoria, la dirección básica se resta de esta dirección, tras lo cual la diferencia se divide adicionalmente por el tamaño del sector READ_BL_LEN. Este valor numérico es la dirección que se transmite a la tarjeta de memoria 13 desde la unidad de control de tarjetas 14. Por su parte, el cociente de la división indica la posición de los datos deseados en el sector en cuestión. No obstante, el cociente no se transmite a la tarjeta de memoria 13. Después de que se haya transmitido la dirección a la tarjeta de memoria, se lleva a cabo la lectura o escritura de datos. En una situación de lectura, el envío de datos se inicia desde la tarjeta de memoria 13 por medio de la línea de datos 11a sector a sector. La unidad de control de tarjetas 14 lee los datos de un sector y los almacena, por ejemplo, en una memoria intermedia (no mostrada). La memoria intermedia se puede formar, por ejemplo, en la memoria 3 del dispositivo según una manera conocida como tal. El procesador 2 puede leer los datos deseados de la memoria intermedia. Así, el cociente antes mencionado indica en qué punto de la memoria intermedia están ubicados los datos deseados (o el punto de inicio de los datos). Si existe la necesidad de gestionar datos desde varios sectores, se puede continuar con la lectura de datos desde la tarjeta de memoria 13 incrementando la dirección en uno después del procesado de un sector. De este modo, la finalización de la lectura de datos se lleva a cabo ventajosamente con una orden de parada o similar.
De forma correspondiente, cuando se escriben datos en una tarjeta de memoria 13, el funcionamiento es el siguiente. La dirección básica se resta de la dirección de almacenamiento, tras lo cual la diferencia se divide por el tamaño del sector READ_BL_LEN, lo cual proporciona la dirección de aquel sector en el cual se van a almacenar los datos en la tarjeta de memoria 13. Los datos del sector en cuestión se leen de la tarjeta de memoria 13 en el dispositivo 1, por ejemplo, hacia la memoria intermedia, si es que los mismos no se han leído ya en el dispositivo 1. Después de esto, el valor de esa posición de memoria, que se supone que cambia con la tarjeta de memoria 13, se fija en la memoria intermedia al valor deseado. La dirección de esta posición de memoria se dilucida basándose en el resto de dicha división. Cuando se fijan los datos, los datos de la memoria intermedia se pueden enviar a la tarjeta de memoria 13, donde los mismos son almacenados. La dirección de almacenamiento es la dirección de aquel sector en el que está ubicada la posición de memoria a cambiar. Además, cuando se escriben los datos es posible llevar a cabo el almacenamiento de varios sectores ventajosamente incrementando la dirección en uno después del procesado de un sector. Así, la finalización de la escritura de datos se lleva a cabo ventajosamente con una orden de parada o similar.
En la solución de acuerdo con una segunda forma de realización ventajosa de la invención, el incremento de la capacidad de memoria de la tarjeta de memoria 13 se implementa de la siguiente manera. En los parámetros
5 READ_BL_LEN, sobre cuya base se puede calcular la longitud del bloque BLOCK_LEN usado en la tarjeta de memoria, se usan también los valores que son mayores que 11, es decir, los valores 12 a 15. Con esta disposición, la capacidad de memoria máxima calculada es la siguiente:
MC = ((4095+1) * (2(7+2))) * (215) = 4096 * 512 * 32768 = 68719467636 bytes, es decir, 64 gigabytes (64GB).
10 No obstante, el problema es que, con una dirección de 32 bits, no es posible direccionar un área de memoria tan grande, si no, como mucho, 4 gigabytes. Esto se soluciona en esta forma de realización ventajosa de una manera tal que, con los valores del parámetro READ_BL_LEN, que son mayores que 11, la unidad direccionable más pequeña es el múltiplo de una posición de memoria. Esto puede depender del valor del parámetro READ_BL_LEN, por
15 ejemplo, de acuerdo con la siguiente tabla 1.
Tabla 1
READ_BL_LEN
Unidad direccionable más pequeña
0-11
1 byte
12
2 bytes
13
4 bytes
14
8 bytes
15
16 bytes
20 Esta segunda forma de realización ventajosa de la invención se puede aplicar también de tal manera que la unidad direccionable más pequeña sea la misma para todos los valores que sean mayores que 11. De este modo, el tamaño de la unidad direccionable más pequeña es preferentemente 16 bytes.
Cuando se utiliza la tarjeta de memoria 13 de acuerdo con la segunda forma de realización de la invención, el
25 dispositivo 1 determina la capacidad de memoria correspondiente a la tarjeta de memoria 13 y la longitud del bloque, basándose en los parámetros. Adicionalmente, el parámetro READ_BL_LEN se usa para determinar cuál es la unidad direccionable más pequeña. Si el valor del parámetro READ_BL_LEN es menor que 12, la tarjeta de memoria 13 se puede usar al estilo de las tarjetas de memoria según la técnica anterior. No obstante, si el valor de los parámetros READ_BL_LEN es 12 o mayor, debe señalarse que una dirección de memoria indica más de una
30 posición de memoria, en cuyo caso los principios presentados en relación con la descripción del funcionamiento de la primera forma de realización ventajosa se aplicarán en el procesado de las posiciones de memoria. En esta situación, el tamaño de la unidad direccionable más pequeña se corresponde en cierta manera con el concepto de tamaño de sector, es decir, el tamaño del sector es uno de los valores según la tabla 1, o constante (preferentemente 16 bytes).
35 Además, en la solución según una tercera forma de realización ventajosa de la invención, el incremento de la capacidad de memoria correspondiente a la tarjeta de memoria 13 se implementa de tal manera que, en el parámetro READ_BL_LEN, se usan también los valores que son mayores que 11, es decir, los valores 12 a 15. Además de esto, se incrementa el número de bits de dirección. Esto se implementa preferentemente doblando el
40 número de bits de dirección desde, por ejemplo, 32 bits a 64 bits. De este modo, la capacidad de memoria máxima se determina a partir de las limitaciones fijadas al calcular las fórmulas (1) y (2), suponiendo que el significado de otros parámetros sigue igual como en la actualidad. Con esta solución se obtiene la ventaja de que se puede direccionar cada posición de memoria individual.
45 El valor del parámetro READ_BL_LEN se usa en el cálculo de la capacidad de memoria máxima y en la determinación del tamaño del bloque, por ejemplo, de acuerdo con la siguiente tabla 2.
Tabla 2 10
READ_BL_LEN
Valor usado en el cálculo de la capacidad de memoria máxima Longitud del bloque
9
512 512 bytes
10
1024 1024 bytes
11
2048 2048 bytes
12
4096 2048/4096 bytes
13
8192 2048/4096/8192 bytes
14
16384 2048/4096/8192/16384 bytes
15
32768 2048/4096/8192/16384/32768 bytes
En la tabla 2, para los valores 12 a 15 del parámetro se marcan varios valores alternativos en la columna de longitud del bloque. De este modo, es posible seleccionar, de una manera específica para cada aplicación, qué longitud de bloque se usa para cada valor del parámetro.
El incremento del número de bits de dirección se puede implementar por varios medios alternativos. Una alternativa es que se especifique una orden especial, la cual indica a la tarjeta de memoria 13 que se trata de una dirección ampliada. De este modo, el dispositivo 1 envía esta orden especial a la tarjeta de memoria, en cuyo caso la tarjeta de memoria 13 sabe que puede esperar varios bytes de direcciones, que son enviados por el dispositivo 1. Este tipo de orden especial se puede implementar en el presente registro de órdenes CSD o en el registro de órdenes expandido EXT_CSD, el cual está siendo desarrollado. Otra posibilidad consiste en usar una denominada orden de conmutación, la cual está siendo también desarrollada para especificaciones MultiMediaCard. De este modo, el parámetro de la orden de conmutación indica qué orden se está tratando en un cierto momento.
Además, con la disposición según la presente invención se obtiene la ventaja de que las tarjetas de memoria 13 de acuerdo con la invención son retrocompatibles con las tarjetas de memoria según la técnica anterior. Así, cuando se conecta la tarjeta de memoria según la invención a un dispositivo en el que no se han implementado los cambios requeridos para usar la tarjeta de memoria de acuerdo con la invención, las tarjetas de memoria funcionan, desde el punto de vista del dispositivo, como tarjetas de memoria según la técnica anterior. No obstante, de este modo, una parte de la capacidad de memoria de las tarjetas de memoria sigue sin ser utilizada. A continuación se ilustra esto adicionalmente con un ejemplo. Supóngase que la tarjeta de memoria es una tarjeta de memoria según la primera forma de realización ventajosa de la invención, en donde se puede direccionar un sector completo con una dirección. No obstante, el dispositivo supone que cada dirección direcciona una posición de memoria, aun cuando la transferencia de datos como tal tuviera lugar en forma de conjuntos de mayor tamaño. Así, cada dato (byte) se almacena en la tarjeta de memoria en la primera posición de memoria del sector. El siguiente dato se almacena en la primera posición de memoria del siguiente sector, etcétera.
Todavía en otra forma de realización ventajosa, el funcionamiento es tal que la tarjeta de memoria 13 se encuentra, en una situación de inicio, en una forma denominada de direccionamiento básico (forma de direccionamiento mínimo), es decir, no se está usando el procedimiento de direccionamiento ampliado según la invención. Así, el dispositivo 1 intenta leer el modo de, por ejemplo, algún registro específico (por ejemplo, el registro CSD) cuando se formatea la tarjeta de memoria. Si la lectura de registro no resulta satisfactoria, o los datos del modo indican que la tarjeta de memoria no soporta un procedimiento de direccionamiento ampliado, se supone que la tarjeta de memoria funciona en la forma de direccionamiento básico al estilo de las tarjetas de memoria de acuerdo con la técnica anterior. No obstante, si la lectura del registro antes mencionado resulta satisfactoria y los datos del modo indican que la tarjeta de memoria soporta el procedimiento de direccionamiento ampliado, la tarjeta de memoria se puede ajustar para funcionar de acuerdo con el procedimiento de direccionamiento ampliado según esta invención. Con este tipo de disposición es posible incrementar la compatibilidad para usar las tarjetas de memoria según la técnica anterior y las tarjetas de memoria 13 según la presente invención en el dispositivo 1.
El direccionamiento ampliado según la invención se puede implementar con un programa, en cuyo caso no se requiere ningún cambio de aparato en el dispositivo 1. Además, la lógica interna de la tarjeta de memoria 13 permanece en su forma actual, puesto que las ampliaciones de la dirección se pueden disponer en la lógica de control de la tarjeta de memoria. Puede que sean necesarios cambios del aparato únicamente en el direccionamiento interno de la memoria correspondiente a la tarjeta de memoria, principalmente para incrementar el número de bits de las direcciones (direcciones de columnas y/o líneas).

Claims (7)

  1. REIVINDICACIONES
    1. Tarjeta de memoria (13) que comprende:
    5 varias posiciones de memoria (M1 a Mn) para almacenar datos, y almacenándose en dicha tarjeta de memoria
    (13) por lo menos un parámetro (C_SIZE, C_SIZE_MULT, READ_BL_LEN),
    estando la tarjeta de memoria configurada de manera que el número de posiciones de memoria (M1 a Mn) de la tarjeta de memoria se puede calcular basándose en dicho por lo menos un parámetro, y
    10 estando la tarjeta configurada de manera que se reserva un número específico de bits para dicho por lo menos un parámetro,
    caracterizada porque en la tarjeta de memoria (13) se almacenan unos datos de direccionamiento, indicando dichos 15 datos el procedimiento de direccionamiento soportado por la tarjeta de memoria (13); y estando la tarjeta de memoria configurada para direccionar más de una posición de memoria con una dirección.
  2. 2. Tarjeta de memoria (13) según la reivindicación 1, caracterizada porque comprende un bloque de conexión de
    bus (16) para conectar la tarjeta de memoria (13) al dispositivo (1) y para transferir datos entre el dispositivo (1) y la 20 tarjeta de memoria (13).
  3. 3. Tarjeta de memoria (13) según la reivindicación 1 o 2, caracterizada porque los datos están dispuestos para ser almacenados y leídos en la tarjeta de memoria (13) bloque a bloque.
    25 4. Tarjeta de memoria (13) según la reivindicación 3, caracterizada porque las posiciones de memoria (M1 a Mn) de un bloque están dispuestas para ser direccionadas con una dirección (ADDR1, ADDR2).
  4. 5. Tarjeta de memoria (13) según cualquiera de las reivindicaciones 1 a 4, caracterizada porque la tarjeta de
    memoria (13) es una tarjeta de memoria según especificaciones MultiMediaCard. 30
  5. 6. Sistema que comprende una tarjeta de memoria según cualquiera de las reivindicaciones 1 a 5, y un dispositivo
    (1) que tiene una conexión de tarjeta para conectar dicha tarjeta de memoria (13).
  6. 7. Sistema (1) según la reivindicación 6, caracterizado porque el dispositivo (1) está adaptado para leer un valor del 35 parámetro con el fin de determinar el procedimiento de direccionamiento soportado por la tarjeta de memoria (13).
  7. 8. Sistema (1) según la reivindicación 6 o 7, caracterizado porque el dispositivo (1) comprende unos medios (8, 9) para llevar a cabo unas funciones de comunicación de móviles.
ES04706201T 2003-02-07 2004-01-29 Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria Expired - Lifetime ES2445820T3 (es)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
FI20030191A FI117489B (fi) 2003-02-07 2003-02-07 Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti
FI20030191 2003-02-07
PCT/FI2004/050007 WO2004075065A1 (en) 2003-02-07 2004-01-29 A method for addressing a memory card, a system using a memory card, and a memory card

Publications (1)

Publication Number Publication Date
ES2445820T3 true ES2445820T3 (es) 2014-03-05

Family

ID=8565569

Family Applications (1)

Application Number Title Priority Date Filing Date
ES04706201T Expired - Lifetime ES2445820T3 (es) 2003-02-07 2004-01-29 Procedimiento para direccionar una tarjeta de memoria, sistema que utiliza una tarjeta de memoria, y tarjeta de memoria

Country Status (5)

Country Link
US (2) US7257669B2 (es)
EP (3) EP3040867B1 (es)
ES (1) ES2445820T3 (es)
FI (1) FI117489B (es)
WO (1) WO2004075065A1 (es)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FI117489B (fi) * 2003-02-07 2006-10-31 Nokia Corp Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti
US7199603B2 (en) * 2004-07-30 2007-04-03 Microchip Technology Incorporated Increment/decrement, chip select and selectable write to non-volatile memory using a two signal control protocol for an integrated circuit device
US7386700B2 (en) * 2004-07-30 2008-06-10 Sandisk Il Ltd Virtual-to-physical address translation in a flash file system
KR100827227B1 (ko) * 2005-06-24 2008-05-07 삼성전자주식회사 저성능 저장장치의 ｄｒｍ 권리 객체를 효율적으로관리하는 방법 및 장치
KR100746289B1 (ko) 2005-07-11 2007-08-03 삼성전자주식회사 메모리 용량 정보를 갱신하는 비휘발성 메모리 카드 장치및 방법
US8307180B2 (en) 2008-02-28 2012-11-06 Nokia Corporation Extended utilization area for a memory device
US8874824B2 (en) 2009-06-04 2014-10-28 Memory Technologies, LLC Apparatus and method to share host system RAM with mass storage memory RAM
WO2011106049A1 (en) 2010-02-23 2011-09-01 Rambus Inc. Time multiplexing at different rates to access different memory types
US9417998B2 (en) 2012-01-26 2016-08-16 Memory Technologies Llc Apparatus and method to provide cache move with non-volatile mass memory system
US9311226B2 (en) 2012-04-20 2016-04-12 Memory Technologies Llc Managing operational state data of a memory module using host memory in association with state change
US10055343B2 (en) 2015-12-29 2018-08-21 Memory Technologies Llc Memory storage windows in a memory system

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63143689A (ja) 1986-12-06 1988-06-15 Tokyo Electric Co Ltd メモリカ−ドの容量検出装置
JPH023841A (ja) 1988-06-20 1990-01-09 Mitsubishi Electric Corp Ｉｃメモリカード
US5119486A (en) 1989-01-17 1992-06-02 Prime Computer Memory board selection method and apparatus
JPH05233901A (ja) 1992-02-18 1993-09-10 Mitsubishi Electric Corp Ｉｃカード、ｉｃカード搭載用メモリｉｃ及びｉｃカードのメモリ容量の確認方法
US5375222A (en) 1992-03-31 1994-12-20 Intel Corporation Flash memory card with a ready/busy mask register
US5860157A (en) 1994-01-26 1999-01-12 Intel Corporation Nonvolatile memory card controller with an optimized memory address mapping window scheme
KR0158765B1 (ko) * 1994-09-21 1999-02-01 모리사다 요이치 반도체 집적회로
JPH09147545A (ja) 1995-09-19 1997-06-06 Ricoh Co Ltd メモリカードおよび情報処理装置
JP3274604B2 (ja) 1996-04-26 2002-04-15 インターナショナル・ビジネス・マシーンズ・コーポレーション 周辺デバイスの自動イネーブル方法
JPH11203191A (ja) * 1997-11-13 1999-07-30 Seiko Epson Corp 不揮発性記憶装置、不揮発性記憶装置の制御方法、および、不揮発性記憶装置を制御するプログラムを記録した情報記録媒体
US6023281A (en) 1998-03-02 2000-02-08 Ati Technologies, Inc. Method and apparatus for memory allocation
US6901457B1 (en) * 1998-11-04 2005-05-31 Sandisk Corporation Multiple mode communications system
GB9903490D0 (en) * 1999-02-17 1999-04-07 Memory Corp Plc Memory system
US6725322B1 (en) * 1999-02-22 2004-04-20 Renesas Technology Corp. Memory card, method for allotting logical address, and method for writing data
EP1058216B1 (en) 1999-06-04 2002-12-11 D'Udekem D'Acoz, Xavier Guy Bernard Memory card
US6426893B1 (en) * 2000-02-17 2002-07-30 Sandisk Corporation Flash eeprom system with simultaneous multiple data sector programming and storage of physical block characteristics in other designated blocks
US6505269B1 (en) * 2000-05-16 2003-01-07 Cisco Technology, Inc. Dynamic addressing mapping to eliminate memory resource contention in a symmetric multiprocessor system
US6721843B1 (en) * 2000-07-07 2004-04-13 Lexar Media, Inc. Flash memory architecture implementing simultaneously programmable multiple flash memory banks that are host compatible
US6684289B1 (en) * 2000-11-22 2004-01-27 Sandisk Corporation Techniques for operating non-volatile memory systems with data sectors having different sizes than the sizes of the pages and/or blocks of the memory
US6791557B2 (en) * 2001-02-15 2004-09-14 Sony Corporation Two-dimensional buffer pages using bit-field addressing
US6754765B1 (en) 2001-05-14 2004-06-22 Integrated Memory Logic, Inc. Flash memory controller with updateable microcode
CN1122281C (zh) * 2001-06-30 2003-09-24 深圳市朗科科技有限公司 一种多功能半导体存储装置
US6499094B1 (en) * 2001-09-14 2002-12-24 Unisys Corporation Management of memory heap space for data files accessible to programs operating in different addressing modes
FI117489B (fi) * 2003-02-07 2006-10-31 Nokia Corp Menetelmä muistikortin osoittamiseksi, muistikorttia käyttävä järjestelmä, ja muistikortti
JP4515793B2 (ja) * 2004-03-11 2010-08-04 株式会社東芝 メモリカード装置およびメモリカード制御方法

Also Published As

Publication number Publication date
FI20030191A (fi) 2004-10-11
US7257669B2 (en) 2007-08-14
US20040225860A1 (en) 2004-11-11
FI117489B (fi) 2006-10-31
FI20030191A0 (fi) 2003-02-07
EP3040867B1 (en) 2018-07-18
EP3040867A1 (en) 2016-07-06
EP2664992B1 (en) 2016-01-27
EP2664992A2 (en) 2013-11-20
EP1590739A1 (en) 2005-11-02
EP2664992A3 (en) 2014-03-19
EP1590739B1 (en) 2013-11-20
USRE45486E1 (en) 2015-04-21
WO2004075065A1 (en) 2004-09-02

Similar Documents

Publication Publication Date Title
USRE45486E1 (en) Method for addressing a memory card, a system using a memory card, and a memory card
US8301829B2 (en) Flash memory device and flash memory system including buffer memory
KR100867900B1 (ko) 내장 ｎａｎｄ 플래시 컨트롤러를 구비한 ｓｄｒａｍ메모리 디바이스
JP5898245B2 (ja) メモリインターフェイスを利用してメモリモジュールのパーティショニングを制御する方法
KR101395778B1 (ko) 메모리 카드 및 그것을 포함하는 메모리 시스템 그리고그것의 동작 방법
JP4515793B2 (ja) メモリカード装置およびメモリカード制御方法
US10235300B2 (en) Memory system including memory device and operation method thereof
JP2009003939A (ja) フラッシュメモリ装置を含むメモリシステム
KR20130111622A (ko) 확장 기능이 용이하게 설정될 수 있는 메모리 시스템
JP2010146326A (ja) 記憶装置、その制御方法及びその記憶装置を用いた電子装置
TW201939509A (zh) 記憶體定址方法及相關聯的控制器
KR102366767B1 (ko) 반도체 장치
US6771979B2 (en) Mobile telephone
US9405674B2 (en) Address generating circuit and address generating method
KR101165966B1 (ko) 커맨드에 의해 동기 모드 또는 비동기 모드로 액세스 가능한 메모리 시스템
JP4794949B2 (ja) メモリコントローラ、不揮発性記憶装置及び不揮発性記憶システム
CN112631954A (zh) 可扩展的双列直插式内存模块
CN101527165B (zh) 存储系统及读取其扩充只读存储器影像的方法
JP2007310927A (ja) 不揮発性メモリ、メモリコントローラ、不揮発性記憶装置、及び不揮発性記憶システム
CN220671961U (zh) 闪存存储扩容结构、存储器及嵌入式设备
JP2008071079A (ja) メモリシステム
JP2005250831A (ja) 半導体メモリ装置
KR101014511B1 (ko) 프로세서와 다수의 낸드 플래시 메모리의 액세스 연결 장치
TWI406175B (zh) 記憶卡以及用於記憶卡之方法
US20160077762A1 (en) Memory system, storage system