JP3899667B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法 Download PDFInfo
- Publication number
- JP3899667B2 JP3899667B2 JP11836598A JP11836598A JP3899667B2 JP 3899667 B2 JP3899667 B2 JP 3899667B2 JP 11836598 A JP11836598 A JP 11836598A JP 11836598 A JP11836598 A JP 11836598A JP 3899667 B2 JP3899667 B2 JP 3899667B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- silicon
- silicon dioxide
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Formation Of Insulating Films (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の属する技術分野】
本発明は、半導体装置の製造方法に関し、特に浮遊ゲート電極上に絶縁膜を介して制御ゲートが積層された構造を有する不揮発性半導体記憶装置の製造方法に関するものである。
【0002】
【従来の技術】
近年、浮遊ゲート電極上に絶縁膜を介して制御ゲート電極が積層された構造を有する不揮発性半導体記憶装置においては、その絶縁膜として、二酸化シリコン(SiO2)膜と窒化シリコン(Si3N4)膜とSiO2膜とからなる三層構造の絶縁膜、すなわちいわゆるONO絶縁膜が多く用いられている。
【0003】
このような従来の不揮発性半導体記憶装置は、図4に示すような構造を有する。この図4は、一つのメモリセルを構成するメモリトランジスタのチャネル幅方向の断面図を示す。以下、図4に示す不揮発性半導体記憶装置の製造方法について説明する。
【0004】
この従来の不揮発性半導体記憶装置の製造方法においては、まず、p型の半導体基板101の表面に熱酸化法によりSiO2膜からなるフィールド絶縁膜102を選択的に形成して素子間分離を行うとともに、このフィールド絶縁膜102の下部領域の半導体基板101中にp+型チャネルストップ領域103を形成する。
【0005】
次に、フィールド絶縁膜102で囲まれた活性領域の表面に熱酸化法によりSiO2膜からなるゲート酸化膜(トンネル膜)104を形成する。このトンネル膜104の厚さは、例えば10nm程度である。次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えば反応性イオンエッチング(RIE)法により所望の形状にパターンニングして浮遊ゲート電極105を形成する。
【0006】
次に、熱酸化法により浮遊ゲート電極105を酸化し、浮遊ゲート電極105の表面にSiO2膜106を形成する。このSiO2膜106の膜厚は、例えば10〜20nmである。次に、気相成長法により全面にSi3N4膜107を形成する。このSi3N4膜107の膜厚は、例えば10nm程度である。
【0007】
次に、SiO2膜108を形成するが、従来の形成方法としては、例えば下記の四種類の方法がある。まず第一の方法として、熱酸化法によりSi3N4膜107を酸化し、Si3N4膜107の表面にSiO2膜108を形成する方法である。このSiO2膜108の膜厚は、例えば1〜4nm程度である。第二の方法として、Si3N4膜107上に気相成長法によりSiO2膜108を形成する方法である。このSiO2膜108の膜厚は、例えば10〜20nm程度である。第三の方法として、Si3N4膜107上に気相成長法と熱酸化工程によりSiO2膜108を形成する方法である。このSiO2膜108の膜厚は、例えば10〜20nm程度である。第四の方法として、Si3N4膜107上に気相成長法によりシリコン膜を形成し、このシリコン膜を熱酸化することによりSiO2膜108を形成する方法である。このSiO2膜108の膜厚は、例えば10〜20nm程度である。以上のようにして、SiO2膜106とSi3N4膜107と上記第一から第四のいずれかの方法によるSiO2膜108とからなるONO絶縁膜が形成される。
【0008】
次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばRIE法により所望の形状にパターンニングして制御ゲート電極109を形成する。次に制御ゲート電極109および浮遊ゲート電極105をマスクとして活性領域中にn型不純物をイオン注入し、必要に応じてさらに注入不純物の電気的活性化のための熱処理を行って、ソース領域およびドレイン領域を形成する。この後、必要な工程として、例えば層間絶縁膜、コンタクトホール、金属配線、パッシベーション膜などの形成工程を経て、目的とする不揮発性半導体記憶装置を完成させる。
【0009】
【発明が解決しようとする課題】
しかしながら、上記のような従来の不揮発性半導体記憶装置の製造方法においては、浮遊ゲート電極105と制御ゲート電極109との間のONO絶縁膜の最上層のSiO2膜108を前記第一の形成方法で形成した場合、もともと酸化されにくいSi3N4膜107を熱酸化することにより形成するため、形成できる膜厚は通常4nm程度が限界であり、より厚く形成するためには現実的でないほどの長時間の酸化を行う必要がある。ONO絶縁膜の最上層のSiO2膜108の膜厚が薄い場合、ONO絶縁膜のリーク特性、メモリセルトランジスタの電荷保持特性が悪いことが知られており、前記第一の形成方法では、SiO2膜108の厚膜化が現実的に不可能であるという課題を有していた。
【0010】
一方、前記第二の形成方法でSiO2膜108を形成した場合、気相成長法により形成しているため厚膜化が可能であるが、気相成長法のみにより形成されたSiO2膜108は熱酸化法により形成されたSiO2膜に比べて欠陥が多く膜質が悪いという課題を有していた。
【0011】
一方、前記第三の形成方法でSiO2膜108を形成した場合、気相成長法により形成しているため厚膜化が可能であり、その後の熱酸化工程により多少欠陥を減少させることができるが、熱酸化工程によりSi3N4膜107が酸化されることにより、Si3N4膜107とSiO2膜108間に遷移層であるオキシナイトライド膜が形成されるため、そのオキシナイトライド膜への電荷捕獲により層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。
【0012】
一方、前記第四の形成方法でSiO2膜108を形成した場合、Si3N4膜107上に気相成長法によりシリコン膜を形成し、このシリコン膜を熱酸化することによりSiO2膜108を形成する方法であるため、厚膜化が可能であり、また気相成長法のみにより形成されたSiO2膜に比べて欠陥が少ないが、その熱酸化が長いと、シリコン膜が完全に酸化され酸化種がSi3N4膜107に到達しSi3N4膜107表面が酸化され、Si3N4膜107とSiO2膜108間に遷移層であるオキシナイトライド膜が形成されるため、そのオキシナイトライド膜への電荷捕獲により層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。またその熱酸化が短い場合、Si3N4膜107とSiO2膜108間にシリコン膜が浮遊状態で残存し、そのシリコン膜が電荷捕獲準位となり、層間絶縁膜寿命の悪化、信頼性の低下を招くという課題を有していた。
【0013】
本発明は、上記SiO2膜108の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決するものであり、ONO絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させた半導体装置の製造方法を提供することを目的とする。
【0014】
【課題を解決するための手段】
上記目的を達成するために、本発明の第1の半導体装置の製造方法は、下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法において、基板上あるいはゲート電極上に下層二酸化シリコン酸化膜を形成する工程と、下層二酸化シリコン酸化膜上に窒化シリコン膜を形成する工程と、窒化シリコン膜上に気相成長法により第1の上層二酸化シリコン膜を形成する工程と、第1の上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜を完全に酸化して第2の上層二酸化シリコン膜を形成する工程と、熱酸化処理を行った後、第2の上層二酸化シリコン膜上に上層ゲート電極を形成する工程とを備え、上層二酸化シリコン膜は、第1の上層二酸化シリコン膜と第2の上層二酸化シリコン膜とからなる積層膜で構成され、シリコン膜は、熱酸化処理終了時点において窒化シリコン膜が酸化されてオキシナイトライド膜が形成されない膜厚を有することを特徴とする。
【0015】
本発明の第1の半導体装置の製造方法において、上層二酸化シリコン膜の膜厚を下層二酸化シリコン膜の膜厚の50%から100%で形成することが好ましい。
【0016】
本発明の第2の半導体装置の製造方法は、下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法において、基板上あるいはゲート電極上に下層二酸化シリコン酸化膜を形成する工程と、下層二酸化シリコン酸化膜上に窒化シリコン膜を形成する工程と、窒化シリコン膜上に気相成長法により上層二酸化シリコン膜を形成する工程と、上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜の上部領域を酸化してシリコン膜上の二酸化シリコン膜を形成するとともに、気相成長法で形成された上層二酸化シリコン膜の欠陥を低減する工程と、熱酸化処理を行った後、シリコン膜上の二酸化シリコン膜を除去してシリコン膜の下部領域を露出する工程と、露出したシリコン膜の下部領域上に上層ゲート電極を形成する工程とを備えることを特徴とする。
【0017】
本発明の第1および第2の半導体装置の製造方法において、下層二酸化シリコン膜を気相成長法か、基板あるいは下層ゲート電極の熱酸化により形成することが好ましい。また、シリコン膜が、多結晶シリコン膜または非結晶シリコン膜であることが好ましい。また、絶縁膜は、MOSトランジスタのゲート絶縁膜か、フローティングゲート型の記憶素子の層間絶縁膜として形成されることが好ましい。
【0018】
このように構成された本発明の半導体装置の製造方法によれば、SiO2膜108の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決するものであり、ONO絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させることができる。
【0019】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。なお、実施の形態の全図において、同一または対応する部分には同一の符号を記す。
【0020】
図1、図2は、本発明の第1及び第2の実施形態による半導体装置の製造方法を示す断面図である。ここで、図1、図2は、一つのメモリセルを構成するメモリトランジスタのチャネル幅方向の断面図を示す。
【0021】
第1の実施形態の不揮発性半導体記憶装置の製造方法においては、まず、図1に示すように、p型の半導体基板1の表面に熱酸化法によりSiO2膜からなるフィールド絶縁膜2を選択的に形成して素子間分離を行うとともに、このフィールド絶縁膜2の下部領域の半導体基板1中にp+型チャネルストップ領域3を形成する。次に、フィールド絶縁膜2で囲まれた活性領域の表面に熱酸化法によりSiO2膜からなるトンネル膜4を形成する。このトンネル膜4の厚さは、例えば10nm程度である。次に気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばRIE法により所望の形状にパターンニングして浮遊ゲート電極5を形成する。
【0022】
次に気相成長法により浮遊ゲート電極5の表面にSiO2膜6を形成する。ここで形成するSiO2膜6は、熱酸化法により浮遊ゲート電極5を酸化して形成してもよい。このSiO2膜6の膜厚は、例えば8nmとする。次に、気相成長法により全面にSi3N4膜7を形成する。このSi3N4膜7の膜厚は、例えば8nm程度とする。次に気相成長法によりSiO2膜8を例えば4nm形成する。次に気相成長法により非結晶シリコン膜9を2nm形成する。ここでシリコン膜9としては、多結晶シリコンを用いてもよい。
【0023】
次に、図2に示すように、シリコン膜9形成後の熱酸化工程、例えば周辺トランジスタのゲート酸化や酸化雰囲気による熱処理等によりシリコン膜9の膜厚全体を熱酸化することにより、SiO2膜10を形成する。ここでSiO2膜10は、気相成長法により形成した4nmのSiO2膜8とシリコン膜9が酸化されて形成された約3nmのSiO2膜との積層膜となる。このとき、積層膜の膜厚が下地酸化膜であるSiO2膜6の膜厚の50〜100%になるように、SiO2膜8とシリコン膜9を設定すれば、良好な特性を得ることができる。なお、シリコン膜9の膜厚は、その後の熱酸化工程において完全に酸化膜となり、且つ、酸化種がSiO2膜8を透過してSi3N4膜7が酸化されない程度の膜厚に設定する。この工程によって、SiO2膜6とSi3N4膜7とSiO2膜10とからなるONO絶縁膜が形成される。
【0024】
次に、気相成長法により全面に多結晶シリコン膜を形成し、さらにこの多結晶シリコン膜に不純物をドープして低抵抗化した後、この不純物がドープされた多結晶シリコン膜を例えばRIE法により所望の形状にパターンニングして制御ゲート電極11を形成する。次に制御ゲート電極11および浮遊ゲート電極5をマスクとして活性領域中にn型不純物をイオン注入し、必要に応じてさらに注入不純物の電気的活性化のための熱処理を行って、ソース領域およびドレイン領域を形成する。この後、必要な工程として、例えば層間絶縁膜、コンタクトホール、金属配線、パッシベーション膜などの形成工程を経て、目的とする不揮発性半導体記憶装置を完成させる。
【0025】
以上のように、第1の実施形態によれば、SiO2膜8上に後の熱酸化工程における酸化種のバリア層となるシリコン膜9を形成するため、熱酸化工程の酸化種のSi3N4膜7への透過を阻止することができる。しかも、熱酸化工程終了間際にシリコン膜9が完全に酸化膜になってもSiO2膜8がバリアとなるため、すぐにはSi3N4膜7の酸化が開始されることはない。従って、熱酸化工程によってSi3N4膜7が酸化されてオキシナイトライド膜が形成されることはなく、しかも、その膜質を向上することができる。これによって、SiO2膜10の厚膜化と膜欠陥の低下、および層間絶縁膜寿命の悪化といった従来の問題点を解決し、ONO絶縁膜リーク特性の向上を図り、層間絶縁膜寿命を大幅に向上させることができる。
【0026】
次に、本発明の第2の実施形態による不揮発性半導体記憶装置の製造方法について説明する。第1の実施形態による不揮発性半導体記憶装置の製造方法においては、酸化種のバリア層であるシリコン膜9を完全に酸化してSiO2膜としなければならないのに対して、この第2の実施形態による不揮発性半導体記憶装置の製造方法においては、酸化種のバリア層であるシリコン膜9を完全に酸化する必要はないことを特徴とする。
【0027】
熱酸化工程は、シリコン膜を酸化するためではなく、気相成長法により形成したSiO2膜8の欠陥低減、あるいは周辺トランジスタゲート酸化等のその他の理由による熱酸化が入るため、第1の実施形態ではシリコン膜の膜厚制御が非常に重要である。これに対して、第2の実施形態では、熱酸化工程で酸化される膜厚より厚いシリコン膜9を形成した後、熱酸化工程を行うことによって、SiO2膜8とシリコン膜9が酸化されて形成されるSiO2膜との間に未酸化のシリコン膜9を残存させる。その後、シリコン膜9が酸化されて形成されたSiO2膜を酸化膜除去工程により除去し、シリコン膜9上に制御ゲート電極となる多結晶シリコン膜を形成する。その後の工程は、第1の実施形態による半導体装置の製造方法と同様であるため、説明を省略する。
【0028】
また、この第2の実施形態による不揮発性半導体記憶装置の製造方法においては、気相成長法により形成したSiO2膜8に熱酸化工程等の熱処理がなされて、そのままSiO2膜10となる。しかも、シリコン膜9をその後の熱酸化工程によって完全に酸化する必要がなく、未酸化のシリコン膜9を残存させても問題が生じないため、シリコン膜9の膜厚制御が非常に容易となる。従って、熱酸化工程終了時点にシリコン膜9が残存するため、Si3N4膜7が酸化されてオキシナイトライド膜が形成されることは全くなく、第1の実施形態と同様な効果を得ることができる。
【0029】
上記第1及び第2の実施形態における本発明のONO絶縁膜の信頼性評価結果を図3に示す。
【0030】
図3において、横軸はリニアスケールでONO絶縁膜の各構成絶縁膜の膜厚である。縦軸はログスケールで定電圧TDDB評価における寿命である。白抜きでプロットされた点は制御ゲートに正電圧を印加したときのものであり、黒塗りでプロットされた点は制御ゲートに負電圧を印加したときのものである。図において、丸印はONO絶縁膜の上層酸化膜、四角印は下層酸化膜、菱形印はSi3N4膜をそれぞれ示している。層間絶縁膜の各構成膜厚中心条件は下層酸化膜7nm、Si3N4膜7nm、上層酸化膜6nmである。上記第1の実施形態および第2の実施形態による不揮発性半導体記憶装置の製造方法に記載の膜厚は、上記データをもとに記述している。
【0031】
以上、本発明の実施形態について具体的に説明したが、本発明は、上述の実施形態に限定されるものではなく、本発明の技術的思想に基づく各種の変形が可能である。例えば、上述の第1の実施形態および第2の実施形態におけるp型半導体基板1の部分は、半導体基板中に形成されたpウエルであってもよい。
【0032】
【発明の効果】
以上のように本発明によれば、ONO絶縁膜の膜構成を最適化することや、ONO絶縁膜に酸化種透過を防止する膜を形成することにより、層間絶縁膜の信頼性を大幅に向上させた優れた半導体装置を実現できるものである。
【図面の簡単な説明】
【図1】本発明の第1及び第2の実施形態における不揮発性半導体記憶装置の製造方法を示す断面図
【図2】本発明の第1及び第2の実施形態における不揮発性半導体記憶装置の製造方法を示す断面図
【図3】本発明の第1及び第2の実施形態における不揮発性半導体記憶装置のTDDB寿命評価の結果図
【図4】従来不揮発性半導体記憶装置の断面図
【符号の説明】
1 半導体基板
2 フィールド酸化膜
3 チャネルストップ領域
4 トンネル酸化膜
5 浮遊ゲート電極
6 下層酸化膜
7 Si3N4膜
8 酸化膜
9 シリコン膜
10 上層酸化膜
11 制御ゲート電極
101 半導体基板
102 フィールド酸化膜
103 チャネルストップ領域
104 トンネル酸化膜
105 浮遊ゲート電極
106 下層酸化膜
107 Si3N4膜
108 上層酸化膜
109 制御ゲート電極
Claims (8)
- 下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法であって、
前記基板上あるいは前記ゲート電極上に前記下層二酸化シリコン酸化膜を形成する工程と、
前記下層二酸化シリコン酸化膜上に前記窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上に気相成長法により第1の上層二酸化シリコン膜を形成する工程と、
前記第1の上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、
前記シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜を完全に酸化して第2の上層二酸化シリコン膜を形成する工程と、
前記熱酸化処理を行った後、前記第2の上層二酸化シリコン膜上に上層ゲート電極を形成する工程とを備え、
前記上層二酸化シリコン膜は、前記第1の上層二酸化シリコン膜と前記第2の上層二酸化シリコン膜とからなる積層膜で構成され、
前記シリコン膜は、前記熱酸化処理終了時点において前記窒化シリコン膜が酸化されてオキシナイトライド膜が形成されない膜厚を有することを特徴とする半導体装置の製造方法。 - 請求項1記載の半導体装置の製造方法において、
前記上層二酸化シリコン膜の膜厚を前記下層二酸化シリコン膜の膜厚の50%から100%で形成することを特徴とする半導体装置の製造方法。 - 下層二酸化シリコン膜と上層二酸化シリコン酸化膜との間に窒化シリコン膜を挟んでなる絶縁膜を基板上あるいは下層ゲート電極上に形成する方法であって、
前記基板上あるいは前記ゲート電極上に前記下層二酸化シリコン酸化膜を形成する工程と、
前記下層二酸化シリコン酸化膜上に前記窒化シリコン膜を形成する工程と、
前記窒化シリコン膜上に気相成長法により上層二酸化シリコン膜を形成する工程と、
前記上層二酸化シリコン膜上に熱酸化工程における酸化種のバリア層となるシリコン膜を形成する工程と、
前記シリコン膜を形成した後に熱酸化処理を行い、該シリコン膜の上部領域を酸化してシリコン膜上の二酸化シリコン膜を形成するとともに、前記気相成長法で形成された上層二酸化シリコン膜の欠陥を低減する工程と、
前記熱酸化処理を行った後、前記シリコン膜上の二酸化シリコン膜を除去して前記シリコン膜の下部領域を露出する工程と、
前記露出したシリコン膜の下部領域上に上層ゲート電極を形成する工程とを備えることを特徴とする半導体装置の製造方法。 - 請求項1または3記載の半導体装置の製造方法において、
前記下層二酸化シリコン膜を気相成長法により形成することを特徴とする半導体装置の製造方法。 - 請求項1または3記載の半導体装置の製造方法において、
前記下層二酸化シリコン膜を前記基板あるいは前記下層ゲート電極の熱酸化により形成することを特徴とする半導体装置の製造方法。 - 請求項1または3記載の半導体装置の製造方法において、
前記シリコン膜が、多結晶シリコン膜または非結晶シリコン膜であることを特徴とする半導体装置の製造方法。 - 請求項1または3記載の半導体装置の製造方法において、
前記絶縁膜は、MOSトランジスタのゲート絶縁膜として形成されることを特徴とする半導体装置の製造方法。 - 請求項1または3記載の半導体装置の製造方法において、
前記絶縁膜は、フローティングゲート型の記憶素子の層間絶縁膜として形成されることを特徴とする半導体装置の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11836598A JP3899667B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11836598A JP3899667B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH11312742A JPH11312742A (ja) | 1999-11-09 |
JP3899667B2 true JP3899667B2 (ja) | 2007-03-28 |
Family
ID=14734911
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11836598A Expired - Fee Related JP3899667B2 (ja) | 1998-04-28 | 1998-04-28 | 半導体装置の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3899667B2 (ja) |
-
1998
- 1998-04-28 JP JP11836598A patent/JP3899667B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH11312742A (ja) | 1999-11-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR950009806B1 (ko) | Ccd 전하전송소자와 고체촬상장치 및 그 제조방법 | |
JP2929944B2 (ja) | 半導体装置の製造方法 | |
JP3383140B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
JP3953706B2 (ja) | 不揮発性半導体記憶装置の製造方法 | |
US9496275B2 (en) | Semiconductor memory device having lowered bit line resistance | |
JP3899667B2 (ja) | 半導体装置の製造方法 | |
JP4370223B2 (ja) | 半導体装置の製造方法 | |
KR100247884B1 (ko) | 강유전 물질의 분극을 이용하는 불휘발성 반도체 메모리 | |
JPH04316333A (ja) | 薄膜トランジスタの製造方法 | |
KR100360184B1 (ko) | 반도체집적회로장치의제조방법 | |
US6511882B1 (en) | Method for preventing the leakage path in embedded non-volatile memory | |
KR100239690B1 (ko) | 반도체 메모리 셀의 필드산화막 형성방법 | |
KR0183820B1 (ko) | Ono 구조의 절연막을 갖춘 반도체 장치의 제조 방법 | |
JPH0878547A (ja) | 不揮発性半導体メモリ装置の製造方法 | |
JP3141492B2 (ja) | 不揮発性記憶素子の製造方法 | |
JP3141520B2 (ja) | 不揮発性記憶素子の製造方法 | |
JP3371169B2 (ja) | 半導体装置の製造方法 | |
JP2858510B2 (ja) | 半導体装置の製造方法 | |
JPH09232454A (ja) | 不揮発性半導体装置及びその製造方法 | |
JPH1084053A (ja) | 半導体記憶装置の製造方法 | |
JP2763225B2 (ja) | 半導体装置の製造方法 | |
JP2697221B2 (ja) | 半導体装置 | |
JPH1092957A (ja) | 半導体装置の製造方法 | |
JPH02246374A (ja) | 半導体記憶装置およびその製造方法 | |
JPH05343703A (ja) | 不揮発性メモリの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD01 | Notification of change of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7421 Effective date: 20050627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051018 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061017 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061110 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061218 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110112 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |