JP3895880B2 - サーマルビアを備えたキャビティダウンｉｃパッケージ構造 - Google Patents

サーマルビアを備えたキャビティダウンｉｃパッケージ構造 Download PDF

Info

Publication number
JP3895880B2
JP3895880B2 JP01062199A JP1062199A JP3895880B2 JP 3895880 B2 JP3895880 B2 JP 3895880B2 JP 01062199 A JP01062199 A JP 01062199A JP 1062199 A JP1062199 A JP 1062199A JP 3895880 B2 JP3895880 B2 JP 3895880B2
Authority
JP
Japan
Prior art keywords
package structure
chip
cavity down
thermal
heat sink
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP01062199A
Other languages
English (en)
Other versions
JP2000114436A (ja
Inventor
子章 曽
振華 鄭
Original Assignee
欣興電子股▲分▼有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 欣興電子股▲分▼有限公司 filed Critical 欣興電子股▲分▼有限公司
Publication of JP2000114436A publication Critical patent/JP2000114436A/ja
Application granted granted Critical
Publication of JP3895880B2 publication Critical patent/JP3895880B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/49105—Connecting at different heights
    • H01L2224/49109—Connecting at different heights outside the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01087—Francium [Fr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、サーマルビアを備えたキャビティダウンＩＣパッケージ構造、特に高効率サーマルビアを備えたキャビティダウンＩＣパッケージ構造に関するものである。
【０００２】
【従来の技術および発明が解決しようとする課題】
少なくとも一つの集積回路(ＩＣ)を含むモジュールにおいては、信号および電源の入力／出力に関してＩＣの装着を完成させるために多くの導電性ワイヤが必要とされている。従来、多くの異なる種類のＩＣパッケージが使用されており、一般的なパッケージとしては、平板パッケージ、密封型プラスチックチップキャリヤパッケージおよびグリッドアレイパッケージがある。
【０００３】
現在広く使用されているＩＣパッケージには、半導体チップやパーケージの外部リード線との電気的接続のためにリードフレームが使用されている。ＩＣはさらに精密化かつ複雑化しているので、必要とされるワイヤ数はパッケージの寸法が同じであっても増加しており、また縮小されるにつれて増加している。したがって、従来のリードフレームでは実用面での要求に応えることができなくなっている。この問題を解決してさらに複雑化された回路を完成させるために、より多くのワイヤを含む新型ＩＣパッケージが必要とされている。
【０００４】
これに対して、多くのワイヤを備えたボールグリッドアレイ(ＢＧＡ)ＩＣパッケージが導入された。一般に、ＢＧＡは正方形パッケージで、リードピンの代わりにはんだボールが外部電気接続に使用される。はんだボールは、プリント配線板、プリント回路板、その他のＩＣボンディングパッドとの電気的接続に使用される。
【０００５】
従来の一般的なＢＧＡ構造は、小型で２層あるいはそれ以上の多層のプリント回路板である。チップは、複数のワイヤを介してＢＧＡ構造に電気的に接続される。さらに、ＢＧＡ構造内の導体層間の電気的接続はスルーホールメッキや金属プラグを介して行われる。
【０００６】
図１は、ＬＳＩ Logic社の米国特許５，３５７，６７２号に開示されているキャビティダウンＢＧＡ ＩＣパッケージ構造の概略断面図である。図１に示すように、プリント配線板の３層１００、１０２、１０４がプリプレグ１０６，１０８および１１０を介して互いに接合されており、その内部にキャビティ１１１が形成されている。チップ１１２はキャビティの中心に配置され、３層プリント配線板のキャビティ内に露出するエッジによって囲まれている。これらのエッジにはボンディングパッド１１４および１１６が形成される。チップ１１２のボンディングパッド１１８はボンディングワイヤ１２０を介してボンディングパッド１１４および１１６に電気的に接続され、さらにスルーホールメッキ１２２を介してバンプ１２４に接続される。これにより、メインボード(図示せず)との信号伝送が可能になる。
【０００７】
この特許においては、プリプレグ１０６，１０８および１１０を介して互いに接合された三層のプリント配線板１００，１０２および１０４が基板として使用され、基板内に形成されるキャビティ１１１がチップ１１２を収納するために使用されている。したがって、バンプ１２４はチップ１１２と同じサイドに形成されている。チップとバンプが対向する両サイドに形成されている通常のＢＧＡ ＩＣパッケージに比較して２つの導体層を省くことができる。
【０００８】
従来のキャビティダウンＢＧＡ、ＰＧＡ(ピングリッドアレイ)、あるいはマルチチップモジュール(ＭＣＭ)ＩＣパッケージにおいては、図１に示す導体層１２６および１２８のような少なくとも２つの導体層が内部にキャビティを有する多層プリント配線板(基板)内に形成される。一般的なチップは基板の厚さにおよそ等しいかあるいはそれよりも大きい厚みを有し、チップとはんだボールは同じサイドに配置されるので、はんだボールとメインボードとの間の接触はボンディングおよびモールディング中妨げられる。このため、従来型のキャビティダウンＩＣパッケージにおいては、一般にチップは１０〜２５milの範囲の厚さになるように研磨される。しかしながら、ウエハはこのような研磨工程において破損しやすいので結果的に無視できない材料損失を招くことになる。
【０００９】
さらに、従来のキャビティダウンＢＧＡ、ＰＧＡ、あるいはＭＣＭＩＣパッケージにおいては、図１の番号１３０によって示されるように、単一の平板ヒートシンクがチップの背面に配置される。しかしながら、このヒートシンクの設計は、多量の熱が生成され、ＩＣ内の素子が極めて温度に敏感である高集積高速ＩＣにおける要求には合わない。
【００１０】
【課題を解決するための手段】
上記の観点において、本発明の目的は、チップ積載パッドが金属、熱伝導性セラミックスあるいはポリマーで作成されたヒートシンクに銀ペーストにより直接接着され、それにより積載チップへの直接かつ短い伝熱経路を形成するサーマルビアを備えたキャビティダウンＩＣパッケージ構造を提供することである。さらに、熱エネルギーの一部はヒートシンクに近接して設けられたサーマルビアからスルーホールメッキ、ボンディングパッドおよび基板のはんだボールにより基板が積載されるマザーボードに伝達される。これにより伝熱効率が改善される。
【００１１】
本発明のさらなる目的は、ヒートシンクがチップと基板の厚さを考慮して凹形状に設計され、それによりボンディングおよびモールディングをしやすくするサーマルビアを備えたキャビティダウンＩＣパッケージ構造を提供することである。さらに、本発明のキャビティダウンＩＣパッケージ構造は従来のＢＧＡ、ＰＧＡ，ＣＳＰ(チップスケールパッケージ)およびＭＣＭ ＩＣパッケージにも適応できる。
【００１２】
本発明のサーマルビアを備えたキャビティダウンＩＣパッケージ構造は、基板、ヒートシンク、および基板とヒートシンクを互いに接着するための接着層を含む。基板は、互いに接合された多層のプリント回路板で構成され、その中心部にはキャビティを有する。複数のサーマルビアが基板の周囲に設けられる。ヒートシンクは、チップ積載パッドを支持するために使用されるチップ積載領域と、サーマルビアに電気的に接続されて空間的に短い長さの経路 ( ショートパス ) を形成するサーマルビア接合領域とを有する。チップはチップ積載パッドを介してヒートシンクに接続される。一方、サーマルビア接合領域は、プリプレグ層を介してサーマルビアに接合される複数の島状突起部を有する。このように、熱エネルギーは直接にヒートシンクによってだけでなく、ヒートシンクからサーマルビアを介して基板に伝達される。
【００１３】
本発明に関する上記の記載内容および以下に記載される本発明の詳細な説明はともに例示的なものであり、本発明はこれらに限定されるものではない。
【００１４】
【実施例】
図２は、本発明の実施例に基づくサーマルビアを備えたキャビティダウンＩＣパッケージ構造の概略断面図である。このキャビティダウンＩＣパッケージ構造は、基板２００、ヒートシンク２０２およびチップ２０５を含む。
【００１５】
図３は、図２の基板２００の構造を説明するための概略断面図である。図３に示すように、基板２００は本質的にＦｒ−４、Ｆｒ−５、ビスマレイミド・トリアジン(ＢＴ)、ポリフェニレンエーテル(ＰＰＥ)のようなプリプレグ(図示せず)を介して互いに接合される多層プリント回路板２０４からなる。各プリント回路板２０４は、銅層のような金属層２０６およびエポキシ層２０８を含む。プリント回路板２０４間の金属層２０６は、スルーホールメッキ２１０により電気的に内部接続される。本実施例においては、例示的にプリント回路板２０４の２層のみが図示されているが、これに限定されるものではない。さらに、基板２００の中心部に形成されたキャビティ２１２がチップ２０５およびワイヤ２１４を収納するために使用される。ワイヤ２１４は基板２００とチップ２０５の間を電気的に接続する。チップ２０５は、キャビティ内において基板２００のエッジによって囲まれており、そこにボンディングパッド２１６が露出されている。ボンディングパッド２１６は、ワイヤ２１４を介してチップ２０５のボンディングパッド(図示せず)に電気的に接続される。さらに、多数のはんだボール２１８が基板２００の一方のサイドに形成される。ＩＣパッケージ全体を完成させた後、ＩＣがはんだボール２１８によってマザーボード(図示せず)上に搭載される。このように、チップ２０５と外部との間の信号および電源の入力／出力はボンディングパッド、ワイヤ、金属層、スルーホールメッキ、はんだボールおよびマザーボードを介して実行される。
【００１６】
従来技術と違って、スルーホールメッキ２１０のような複数のサーマルビア２２０が基板２００の周辺部に形成される。これらのサーマルビア２２０は基板を貫通する穴を開けて形成される。サーマルビア２２０を形成する方法は、基板２００の種類に応じて異なる。すなわち、基板２００が従来の多層プリント回路板である場合、サーマルビア２２０は通常のドリルを使用した穴あけ法により形成できる。一方、基板２００が高密度内部接続板である場合、サーマルビアはレーザービア、フォトビア、あるいはプラズマビア技術のようなミクロビア技術によって形成される。この後、サーマルビア２２０は熱伝導性エポキシ樹脂のようなエポキシプラグあるいは金属ペーストのような金属プラグによって充填され、硬化される。充填材料で満たされたサーマルビア２２０の各々の一端には金属パッド２２２が設けられ、ヒートシンク２０２との接続に使用される。また、サーマルビア２２０の各々の他端にははんだボール２１８が設けられ、マザーボードとの接続に使用される。
【００１７】
図４は、図２のヒートシンク２０２の構造を説明するための概略断面図である。ヒートシンク２０２は、銅(Ｃｕ)、アルミニウム(Ａｌ)、あるいはその他の合金のような金属、酸化アルミニウム(Ａｌ2Ｏ3)、酸化マグネシウム(ＭｇＯ)、窒化アルミニウム(ＡｌＮ)、あるいは炭化珪素(ＳｉＣ)のようなセラミックス、あるいは良好な熱伝導性を有するポリマーで形成される。ヒートシンク２０２は、およそ６〜６０milの厚さｈを有し、チップ積載領域２２４およびサーマルビア接合領域２２６に主として分けられる。サーマルビア接合領域２２６は複数の島状突起部２２８を有する。島状突起部２２８の各々は、図３に示すサーマルビア２２０の一つに対向する。各突起部２２８は０.２〜３.０milの高さｄ１を有し、対応するサーマルビア２２０に接続される。チップ２０５と基板２００の厚さを考慮して、チップ２０５を収納するためのチップ積載領域２２４が凹構造２３０に設計される。この凹構造は約４０milの深さｄ２を有し、ボンディングおよびモールディングをしやすくしている。チップ２０５を研磨する必要がないので、製造歩留まりが向上する。図２に示すように、凹構造２３０はチップ積載パッド２３２を支持するために使用され、チップ２０５はチップ積載パッド上に支持される。
【００１８】
さらに、ヒートシンク２０２の島状突起部２２８および凹構造２３０はフォトリソグラフィーおよび化学エッチング、モールディング、あるいは押出し成形法等により作成できる。ヒートシンク２０２の表面はグリース除去、洗浄、ブラシング、あるいは化学エッチングにより粗面化される。これにより、チップ積載パッド２３２と凹構造２３０との間の良好な密着性が得られる。あるいは、図２に示すように、ヒートシンク２０２は銀ペースト２３４を介して基板２００に接着される。
【００１９】
銀ペースト２３４は、ビスマレイミド・トリアジン(ＢＴ)プリプレグ、アラミドあるいはポリフェニレンエーテル(ＰＰＥ)で作成できる。本質的に多層プリント回路板でなる基板２００は、高温高圧下、雰囲気中あるいは真空チャンバ内において銀ペースト２３４を介してヒートシンク２０２に接着される。図２のパッケージ構造は、チップ２０５の搭載、ボンディング、モールディング用化合物２４０によるカプセル化、およびはんだボール配置プロセスを経て得られる。
【００２０】
実用的な利用に際しては、ヒートシンク２０２の島状突起部２２８は、プリプレグあるいは接着剤２３４を介して金属パッド２２２に接着され、それにより伝熱用のショートパスが形成される。このように、熱エネルギーの一部はサーマルビア２２０、金属パッド２２２およびはんだボール２１８を介してマザーボードに効率よく伝達される。
【００２１】
さらに、凹構造２３０はチップ２０５が直接にヒートシンク２０２に接着されるように形成できる。すなわち、チップ積載領域２２４の深さは調整可能である。したがって、厚めのチップを付加的な研磨作業なしに使用できる。本発明のサーマルビアを備えたキャビティダウンＩＣパッケージ構造は、製造適応性および製造歩留まりを改善し、プロセスを簡素化でき、さらに電気特性を改善できるだけでなく従来のキャビティダウンＢＧＡ、ＰＧＡ、ＭＣＭおよびＣＳＰ ＩＣパッケージにも利用できる。
【００２２】
本発明を実施例に基づいて説明したが、本発明はこれらの実施例によって限定されない。むしろ、本発明の技術思想から逸脱しないかぎりにおいて種々の変更および改良を加えることが可能であるだろう。したがって、本発明の請求項はそのような変更および改良等を含むように広く解釈されるべきである。
【図面の簡単な説明】
【図１】従来のＢＧＡ ＩＣパッケージ構造の概略断面図である。
【図２】本発明の実施例に基づくサーマルビアを備えたキャビティダウンＩＣパッケージ構造の概略断面図である。
【図３】図２の基板の構造を説明するための概略断面図である。
【図４】図２のヒートシンクの構造を説明するための概略断面図である。
【符号の説明】
２００ 基板
２０２ ヒートシンク
２０４ プリント回路板
２０５ チップ
２０６ 金属層
２０８ エポキシ層
２１０ スルーホールメッキ
２１２ キャビティ
２１４ ワイヤ
２１６ ボンディングパッド
２１８ はんだボール
２２０ サーマルビア
２２２ 金属パッド
２２４ チップ積載領域
２２６ サーマルビア接合領域
２２８ 島状突起部
２３０ 凹構造
２３２ チップ積載パッド
２３４ 銀ペースト
２４０ モールディング用化合物

Claims (8)

  1. 以下の構成に特徴を有するサーマルビアを備えたキャビティダウンＩＣパッケージ構造：
    中心部にキャビティ、周辺部に複数のサーマルビア、エッジ部にチップとの電気的な接続に使用される複数のボンディングパッドを有する多層プリント回路板からなる基板；
    チップ積載パッドを支持するために使用されるチップ積載領域と、前記サーマルビアとの接合に使用され、伝熱用のショートパスを形成するサーマルビア接合領域とを有するヒートシンク、前記チップはチップ積載パッドを介してヒートシンクに接続され、前記サーマルビア接合領域はプリプレグ層を介して前記サーマルビアに接合される複数の島状突起部を有する；
    前記ヒートシンクと前記基板とを互いに接着するためのプリプレグ。
  2. 前記サーマルビアを充填するための熱伝導性エポキシ樹脂を含むことを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
  3. 前記サーマルビアを充填するための金属ペーストを含むことを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
  4. 前記チップ積載領域は凹構造を有することを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
  5. 前記サーマルビアの各々は、一端にプリプレグを介してサーマルビア接合領域に接合される金属パッドを有し、他端にマザーボードとの接続に使用されるはんだボールが設けられることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
  6. 前記ヒートシンクが高熱伝導性材料で作成されることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
  7. 前記高熱伝導性材料は酸化アルミニウム、酸化マグネシウム、窒化アルミニウム、および炭化珪素を含むことを特徴とする請求項６のキャビティダウンＩＣパッケージ構造。
  8. 前記ヒートシンクを形成するための材料は、銅、銅合金、アルミニウム合金、酸化アルミニウム、酸化マグネシウム、窒化アルミニウムおよび炭化珪素でなるグループから選択されることを特徴とする請求項１のキャビティダウンＩＣパッケージ構造。
JP01062199A 1998-09-30 1999-01-19 サーマルビアを備えたキャビティダウンｉｃパッケージ構造 Expired - Fee Related JP3895880B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW87116231 1998-09-30
TW087116231A TW399309B (en) 1998-09-30 1998-09-30 Cavity-down package structure with thermal via

Publications (2)

Publication Number Publication Date
JP2000114436A JP2000114436A (ja) 2000-04-21
JP3895880B2 true JP3895880B2 (ja) 2007-03-22

Family

ID=21631512

Family Applications (1)

Application Number Title Priority Date Filing Date
JP01062199A Expired - Fee Related JP3895880B2 (ja) 1998-09-30 1999-01-19 サーマルビアを備えたキャビティダウンｉｃパッケージ構造

Country Status (3)

Country Link
US (1) US6175497B1 (ja)
JP (1) JP3895880B2 (ja)
TW (1) TW399309B (ja)

Families Citing this family (71)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2798814B1 (fr) * 1999-09-22 2001-11-16 Valeo Vision Perfectionnements aux assemblages electroniques a drain thermique, notamment pour module de commande de lampe a decharge de projecteur de vehicule automobile
US6329220B1 (en) * 1999-11-23 2001-12-11 Micron Technology, Inc. Packages for semiconductor die
US6392257B1 (en) * 2000-02-10 2002-05-21 Motorola Inc. Semiconductor structure, semiconductor device, communicating device, integrated circuit, and process for fabricating the same
US6693033B2 (en) 2000-02-10 2004-02-17 Motorola, Inc. Method of removing an amorphous oxide from a monocrystalline surface
US6730998B1 (en) * 2000-02-10 2004-05-04 Micron Technology, Inc. Stereolithographic method for fabricating heat sinks, stereolithographically fabricated heat sinks, and semiconductor devices including same
KR20030011083A (ko) * 2000-05-31 2003-02-06 모토로라 인코포레이티드 반도체 디바이스 및 이를 제조하기 위한 방법
US6501973B1 (en) 2000-06-30 2002-12-31 Motorola, Inc. Apparatus and method for measuring selected physical condition of an animate subject
WO2002003437A1 (en) * 2000-06-30 2002-01-10 Motorola, Inc., A Corporation Of The State Of Delaware Hybrid semiconductor structure and device
US6790760B1 (en) * 2000-07-21 2004-09-14 Agere Systems Inc. Method of manufacturing an integrated circuit package
US6555946B1 (en) 2000-07-24 2003-04-29 Motorola, Inc. Acoustic wave device and process for forming the same
US6590236B1 (en) 2000-07-24 2003-07-08 Motorola, Inc. Semiconductor structure for use with high-frequency signals
AU2001277001A1 (en) * 2000-07-24 2002-02-05 Motorola, Inc. Heterojunction tunneling diodes and process for fabricating same
US6559537B1 (en) * 2000-08-31 2003-05-06 Micron Technology, Inc. Ball grid array packages with thermally conductive containers
US6493497B1 (en) 2000-09-26 2002-12-10 Motorola, Inc. Electro-optic structure and process for fabricating same
US6278613B1 (en) * 2000-09-27 2001-08-21 St Assembly Test Services Pte Ltd Copper pads for heat spreader attach
US6638838B1 (en) 2000-10-02 2003-10-28 Motorola, Inc. Semiconductor structure including a partially annealed layer and method of forming the same
US7221043B1 (en) * 2000-10-20 2007-05-22 Silverbrook Research Pty Ltd Integrated circuit carrier with recesses
US6501121B1 (en) 2000-11-15 2002-12-31 Motorola, Inc. Semiconductor structure
US6559471B2 (en) 2000-12-08 2003-05-06 Motorola, Inc. Quantum well infrared photodetector and method for fabricating same
US20020096683A1 (en) * 2001-01-19 2002-07-25 Motorola, Inc. Structure and method for fabricating GaN devices utilizing the formation of a compliant substrate
US6673646B2 (en) 2001-02-28 2004-01-06 Motorola, Inc. Growth of compound semiconductor structures on patterned oxide films and process for fabricating same
KR20020074073A (ko) * 2001-03-16 2002-09-28 엘지전자 주식회사 아이씨 방열구조
US6537848B2 (en) * 2001-05-30 2003-03-25 St. Assembly Test Services Ltd. Super thin/super thermal ball grid array package
US6709989B2 (en) 2001-06-21 2004-03-23 Motorola, Inc. Method for fabricating a semiconductor structure including a metal oxide interface with silicon
US20030010992A1 (en) * 2001-07-16 2003-01-16 Motorola, Inc. Semiconductor structure and method for implementing cross-point switch functionality
US6531740B2 (en) 2001-07-17 2003-03-11 Motorola, Inc. Integrated impedance matching and stability network
US6646293B2 (en) 2001-07-18 2003-11-11 Motorola, Inc. Structure for fabricating high electron mobility transistors utilizing the formation of complaint substrates
US6693298B2 (en) 2001-07-20 2004-02-17 Motorola, Inc. Structure and method for fabricating epitaxial semiconductor on insulator (SOI) structures and devices utilizing the formation of a compliant substrate for materials used to form same
US6498358B1 (en) 2001-07-20 2002-12-24 Motorola, Inc. Structure and method for fabricating an electro-optic system having an electrochromic diffraction grating
US6855992B2 (en) * 2001-07-24 2005-02-15 Motorola Inc. Structure and method for fabricating configurable transistor devices utilizing the formation of a compliant substrate for materials used to form the same
US6667196B2 (en) 2001-07-25 2003-12-23 Motorola, Inc. Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method
US6607942B1 (en) * 2001-07-26 2003-08-19 Taiwan Semiconductor Manufacturing Company Method of fabricating as grooved heat spreader for stress reduction in an IC package
US6589856B2 (en) 2001-08-06 2003-07-08 Motorola, Inc. Method and apparatus for controlling anti-phase domains in semiconductor structures and devices
US6639249B2 (en) 2001-08-06 2003-10-28 Motorola, Inc. Structure and method for fabrication for a solid-state lighting device
US6673667B2 (en) 2001-08-15 2004-01-06 Motorola, Inc. Method for manufacturing a substantially integral monolithic apparatus including a plurality of semiconductor materials
US6790710B2 (en) * 2002-01-31 2004-09-14 Asat Limited Method of manufacturing an integrated circuit package
US20030036217A1 (en) * 2001-08-16 2003-02-20 Motorola, Inc. Microcavity semiconductor laser coupled to a waveguide
US20030071327A1 (en) * 2001-10-17 2003-04-17 Motorola, Inc. Method and apparatus utilizing monocrystalline insulator
US20030160319A1 (en) * 2002-02-27 2003-08-28 Wen-Chun Zheng Solid assembly of flip-chip package attached to heat removal device and method of manufacturing same
US20030178719A1 (en) * 2002-03-22 2003-09-25 Combs Edward G. Enhanced thermal dissipation integrated circuit package and method of manufacturing enhanced thermal dissipation integrated circuit package
US6916717B2 (en) * 2002-05-03 2005-07-12 Motorola, Inc. Method for growing a monocrystalline oxide layer and for fabricating a semiconductor device on a monocrystalline substrate
US7161240B2 (en) * 2002-06-27 2007-01-09 Eastman Kodak Company Insitu-cooled electrical assemblage
US20040012037A1 (en) * 2002-07-18 2004-01-22 Motorola, Inc. Hetero-integration of semiconductor materials on silicon
US20040070312A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Integrated circuit and process for fabricating the same
US20040069991A1 (en) * 2002-10-10 2004-04-15 Motorola, Inc. Perovskite cuprate electronic device structure and process
US6781242B1 (en) * 2002-12-02 2004-08-24 Asat, Ltd. Thin ball grid array package
US6657864B1 (en) 2002-12-16 2003-12-02 International Business Machines Corporation High density thermal solution for direct attach modules
US6965128B2 (en) * 2003-02-03 2005-11-15 Freescale Semiconductor, Inc. Structure and method for fabricating semiconductor microresonator devices
US7020374B2 (en) * 2003-02-03 2006-03-28 Freescale Semiconductor, Inc. Optical waveguide structure and method for fabricating the same
US20040164315A1 (en) * 2003-02-25 2004-08-26 Motorola, Inc. Structure and device including a tunneling piezoelectric switch and method of forming same
US20040216864A1 (en) * 2003-04-30 2004-11-04 Wong Marvin Glenn CTE matched application specific heat sink assembly
US6984785B1 (en) 2003-10-27 2006-01-10 Asat Ltd. Thermally enhanced cavity-down integrated circuit package
JP4234635B2 (ja) * 2004-04-28 2009-03-04 株式会社東芝 電子機器
US20060020308A1 (en) * 2004-07-20 2006-01-26 Muldner James S Light therapy device heat management
US7071556B2 (en) * 2004-09-10 2006-07-04 Jinghui Mu Tape ball grid array package with electromagnetic interference protection and method for fabricating the package
KR20060026130A (ko) * 2004-09-18 2006-03-23 삼성전기주식회사 칩패키지를 실장한 인쇄회로기판 및 그 제조방법
TW200644204A (en) * 2005-06-07 2006-12-16 Phoenix Prec Technology Corp Substrate structure of semiconductor package
US9713258B2 (en) * 2006-04-27 2017-07-18 International Business Machines Corporation Integrated circuit chip packaging
JP5042591B2 (ja) * 2006-10-27 2012-10-03 新光電気工業株式会社 半導体パッケージおよび積層型半導体パッケージ
WO2009108136A1 (en) * 2008-02-27 2009-09-03 Agency For Science, Technology And Research Substrate cavity semiconductor package
US20090283889A1 (en) * 2008-05-16 2009-11-19 Byoung Wook Jang Integrated circuit package system
TWI445152B (zh) * 2010-08-30 2014-07-11 Advanced Semiconductor Eng 半導體結構及其製作方法
KR102192356B1 (ko) 2013-07-29 2020-12-18 삼성전자주식회사 반도체 패키지
CN103531549A (zh) * 2013-10-24 2014-01-22 桂林微网半导体有限责任公司 半导体芯片封装结构和封装方法
US9460980B2 (en) 2015-02-18 2016-10-04 Qualcomm Incorporated Systems, apparatus, and methods for heat dissipation
WO2016167750A1 (en) * 2015-04-14 2016-10-20 Hewlett Packard Enterprise Development Lp Penetration detection boundary having a heat sink
CN108293293B (zh) * 2015-11-30 2020-07-14 日本精工株式会社 控制单元及电动助力转向装置
JP2017126668A (ja) * 2016-01-14 2017-07-20 株式会社フジクラ 半導体パッケージ
CN112714539A (zh) * 2019-10-24 2021-04-27 伟创力有限公司 电子组件及制造电子组件的方法
CN112768418B (zh) * 2020-12-31 2022-07-19 华进半导体封装先导技术研发中心有限公司 一种半导体器件散热模块及电子装置
CN116299850B (zh) * 2023-05-15 2023-09-05 甬矽电子(宁波)股份有限公司 硅光子封装结构和硅光子封装结构的制备方法

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0756887B2 (ja) * 1988-04-04 1995-06-14 株式会社日立製作所 半導体パッケージ及びそれを用いたコンピュータ
JPH06275677A (ja) * 1993-03-23 1994-09-30 Shinko Electric Ind Co Ltd 半導体装置用パッケージおよび半導体装置
US5397921A (en) * 1993-09-03 1995-03-14 Advanced Semiconductor Assembly Technology Tab grid array
JPH07135394A (ja) * 1993-11-09 1995-05-23 Ngk Spark Plug Co Ltd 厚膜コンデンサ付きセラミック配線基板及びその製造方法
JP2854805B2 (ja) * 1994-06-15 1999-02-10 富士通株式会社 物体認識方法および視覚装置
US5646373A (en) * 1994-09-02 1997-07-08 Caterpillar Inc. Apparatus for improving the power dissipation of a semiconductor device
JPH08172142A (ja) * 1994-12-16 1996-07-02 Nippon Micron Kk 半導体パッケージ及びその製造方法並びに半導体装置
JP2769296B2 (ja) * 1995-01-11 1998-06-25 アドバンスト・セミコンダクター・アセンブリー・テクノロジー・インコーポレイテッド 半導体ダイ用パッケージ及びその製造方法
US5798909A (en) * 1995-02-15 1998-08-25 International Business Machines Corporation Single-tiered organic chip carriers for wire bond-type chips
US5652463A (en) * 1995-05-26 1997-07-29 Hestia Technologies, Inc. Transfer modlded electronic package having a passage means
JPH0955459A (ja) * 1995-06-06 1997-02-25 Seiko Epson Corp 半導体装置
FR2735648B1 (fr) * 1995-06-13 1997-07-11 Bull Sa Procede de refroidissement d'un circuit integre monte dans un boitier
JP3292798B2 (ja) * 1995-10-04 2002-06-17 三菱電機株式会社 半導体装置
JP3506547B2 (ja) * 1995-10-20 2004-03-15 シチズン時計株式会社 半導体装置
KR0163871B1 (ko) * 1995-11-25 1998-12-01 김광호 하부에 히트 싱크가 부착된 솔더 볼 어레이 패키지
JPH09199526A (ja) * 1996-01-18 1997-07-31 Hitachi Ltd 半導体装置
KR19980024134A (ko) * 1996-09-18 1998-07-06 모기 쥰이찌 반도체 패키지
JP2914342B2 (ja) * 1997-03-28 1999-06-28 日本電気株式会社 集積回路装置の冷却構造
US6008536A (en) * 1997-06-23 1999-12-28 Lsi Logic Corporation Grid array device package including advanced heat transfer mechanisms

Also Published As

Publication number Publication date
US6175497B1 (en) 2001-01-16
JP2000114436A (ja) 2000-04-21
TW399309B (en) 2000-07-21

Similar Documents

Publication Publication Date Title
JP3895880B2 (ja) サーマルビアを備えたキャビティダウンｉｃパッケージ構造
US6525942B2 (en) Heat dissipation ball grid array package
KR100269528B1 (ko) 고성능 멀티 칩 모듈 패키지
US9059181B2 (en) Wafer leveled chip packaging structure and method thereof
US9030029B2 (en) Chip package with die and substrate
US6201300B1 (en) Printed circuit board with thermal conductive structure
US6265771B1 (en) Dual chip with heat sink
US7138706B2 (en) Semiconductor device and method for manufacturing the same
US7446408B2 (en) Semiconductor package with heat sink
US6734552B2 (en) Enhanced thermal dissipation integrated circuit package
EP1256980B1 (en) Ball grid array package with a heat spreader and method for making the same
US7656015B2 (en) Packaging substrate having heat-dissipating structure
EP0690497A2 (en) Semiconductor device and method of forming
US20030164543A1 (en) Interposer configured to reduce the profiles of semiconductor device assemblies and packages including the same and methods
JP2000188369A (ja) 半導体装置
JP2004523128A (ja) 最小限の熱の不整合で熱除去を実現する高性能フリップチップパッケージ
US9601474B2 (en) Electrically stackable semiconductor wafer and chip packages
US20050035464A1 (en) [electrical package and manufacturing method thereof]
US6501164B1 (en) Multi-chip semiconductor package with heat dissipating structure
US4292647A (en) Semiconductor package and electronic array having improved heat dissipation
TWI391084B (zh) 具有散熱件之電路板結構
US6819565B2 (en) Cavity-down ball grid array semiconductor package with heat spreader
US20030230800A1 (en) Semiconductor device manufacturing method, semiconductor device, and semiconductor device unit
TW202141718A (zh) 半導體模組及其製造方法
WO2004012262A2 (en) Method for accommodating small minimum die in wire bonded area array packages

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060718

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060801

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061030

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061215

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees