JP3887616B2 - 信号処理装置 - Google Patents

Description

本発明は、信号処理装置に関し、特に、相関検出が確実にできる信号処理装置に関する。

現在、無線ＬＡＮ等では、ＩＥＥＥ８０２委員会で標準化した規格である８０２．１１ｂが主として用いられている。この規格で採用されているＣＣＫ方式のメリットは、従来の８０２の規格における１Ｍｂｐｓおよび２ＭｂｐｓのＤＳＳＳ規格との整合性を保ちつつ、５．５Ｍｂｐｓおよび１１Ｍｂｐｓの高速化を達成することである。従来の低速スペクトラム拡散信号と同じアナログ回路を用いて、単に変復調器やＭＡＣレイヤ・プロトコル処理を行うベースバンドＬＳＩの追加・交換で対応できることから、比較的容易に実現できる利点があり、開発期間やコストを抑えることができる。
ＣＣＫ変復調器の構成例を図１に示す。図１（ａ）は送信側の変調器１００、図１（ｂ）は受信側の復調器２００を示す。
まず、図１（ａ）を参照すると、１１Ｍｂｐｓのデータ入力信号は、擬似乱数乗算処理によるスクランブル処理１１０の後、１．３７５ＭＨｚのクロック信号に従って分配部１２０により、８本の信号に分配される。そのうち６本の系列信号は、６４種類の８チップのコードから特定の一つのコードを選択処理１３０で選択し、６ビットの情報を伝送する。同時に、分配部での残り２本の系列は、ＤＱＰＳＫ変調１４０によって２ビットの情報を伝送する。その後、ＤＱＰＳＫ信号は８チップのコードで拡散処理１５０される。したがって、１．３７５ＭＨｚで６＋２＝８ビットの情報をもつ１シンボルを伝送することから、情報レートは１１Ｍｂｐｓ（１．３７５ＭＨｚ×８ビット）で無線区間に送出される。
また、５．５Ｍｂｐｓモードでは、分配部１２０で４分配され、そのうち２本の信号は４種類の８チップのコードから特定の一つのコードを選択することで、２ビットの情報を伝送する。１１Ｍｂｐｓの場合と同様に、残りの２本の系列はＤＱＰＳＫ変調された後、８チップのコードで拡散される。したがって、１．３７５ＭＨｚで２＋２＝４ビットの情報をもつ１シンボルを伝送することから、情報レートは５．５Ｍｂｐｓ（１．３７５ＭＨｚ×４ビット）になる。

ＣＣＫ方式では、１．３７５ＭＨｚのクロックで送り出されるＤＱＰＳＫ信号を８チップのコードで拡散処理１５０している。このため、チップ・レート（スペクトラム拡散方式で使用される拡散信号の速度）は１１Ｍチップ／ｓ（１．３７５ＭＨｚ×８チップ）になり、前述したＤＳＳＳのチップ・レートと等しくなる。したがって、ＤＳＳＳ方式もＣＣＫ方式も、同一の変調スペクトラムをもっている。
復調器２００では、直交検波２１０後、符号相関検出回路２２０によって、受信信号と変調器が備えている全種類（１１Ｍｂｐｓモードは６４パターン、５．５Ｍｂｐｓモードは４パターン）のコードとの相互関係を検出し、最も相関が高いコードを選択して、１１Ｍｂｐｓモードの場合６ビット、５．５Ｍｂｐｓの場合２ビットのデータへ変換される。さて、全パターンのコードとの相関を取る場合、例えば、複数のマッチトフィルタ（整合フィルタ）を利用して構成された符号相関検出回路２２０を用いて行うことができる。一方、検出されたコードで逆拡散処理２３０され、復元されたＤＱＰＳＫ信号は、遅延検波２４０によって復調され、２ビットのデータが出力される。これらの変調器１００，復調器２００については、例えば、非特許文献１を参照されたい。

上述でも説明したように、符号相関検出回路２２０は、整合フィルタ（マッチトフィルタ：ＭＦ）を用いて構成することが可能である。このマッチトフィルタは、特定パターンの存在を見つけるためのフィルタであり、特定パターンの入力信号が入力された場合、その自己相関関数を求めて、ピークを検出する。８チップで送られた信号の自己相関関数の出力例を図２に示す。図２（ａ）は、整合フィルタ（マッチトフィルタ）２２５に、そのフィルタで相関がとれる特定信号Ｉ（特定信号の他は０）が直列に入力されることを示している。この出力例を図２（ｂ）に示す。図２（ｂ）に示すように、８チップ全ての信号が入力されたときに一致が検出され、ピーク値（８）が検出されている。
松江英明，守倉正博 監修 「８０２．１１ 高速無線LAN教科書」ｐ１５４〜１６６（株式会社 IDGジャパン ２００３年３月発行）

図２から、分かるように、自己相関関数のピーク値（８）は、他の値の大きい値（３）と比較すると、この差が大きいように見えるが、例えば、受信した信号が色々な伝播経路をたどった信号を複合したものであった場合、他の大きい値が重なり、十分な差を見出すことが難しいことがある。
本発明の目的は、どのような場合でも、十分にピーク値が得られるような信号処理を提供しようとするものである。

上記課題を解決するために、本発明の信号処理装置は、Ｅ系列または複素Ｅ系列符号の入力信号から、該入力信号と相補の関係にある相補信号を生成し、前記入力信号に前記相補信号を追加して出力する前処理部と、該前処理部の出力に対して、相関検出を行なう相関検出部とを備えることを特徴とする。
前記前処理部は、さらに所定数の０信号を生成し、前記入力信号と前記相補信号との間に該所定数の０信号を挿入することもできる。
前記相関検出部は、複数の整合フィルタと比較回路とを有する構成でもよい。
前記相関検出部の前記整合フィルタは、遅延回路と、該遅延回路に直列に接続された検出対象符号の自己相関による整合フィルタと、前記遅延回路及び前記整合フィルタと並列に接続された、検出対象符号と相補の関係にある符号の自己相関による整合フィルタで構成することができる。

以上、本発明の構成により、信号の符号相関検出が確実にでき、特に無線ＬＡＮ等の受信回路に適用すると優れた効果を奏し得る。

発明を実施するための形態

以下、本発明の実施の形態を、添付図面を参照して説明する。
まず、８０２．１１ｂで用いている符号系列について説明すると、８０２．１１ｂで用いている６４個の符号系列は、複素Ｅ系列というべきものである。さて、Ｅ系列とは、自己相関関数が０シフト以外の偶数シフトで０となる有限長系列である。図３（ａ）に、「１，１，１，−１」を例として、図２と同様の構成で、この符号に対する整合フィルタに入力して、自己相関関数を求めた例を示している。
図３（ａ）は、自己相関関数を求める整合フィルタ（マッチトフィルタ）に「１，１，１，−１」が順次入力した場合に得られる自己相関関数を右側に示している。整合フィルタから得られる自己相関関数は、符号が整合フィルタに入力するに従って、右側に示されるように「−１，０，１，４，１，０，−１」であり、０シフト（符号が整合フィルタに全て入力したとき）では４、矢印で分かるように、−２および２のシフトでは０が得られている。
さて、このＥ系列には、自己相関関数の和を求めると、０シフト以外の自己相関関数が０となる関係の対となる符号が存在していることが知られている。図３（ａ）に示した符号「１，１，１，−１」と対となる符号「１，−１，１，１」を図３（ｂ）に示す。この符号「１，−１，１，１」の自己相関関数を図３（ａ）と同様に求めると、「１，０，−１，４，−１，０，１」である。図３（ａ）に示した「−１，０，１，４，１，０，−１」と「１，０，−１，４，−１，０，１」との和を求めると、「０，０，０，８，０，０，０」となる。このような関係にある２つのＥ系列の符号を相補の関係にあるという。
これと同様のことが、８０２．１１ｂで用いている６４個の複素数である符号系列にも適用できるのである。

図４に、例として、８０２．１１ｂで用いている６４個の複素系列の１つである「−ｊ，−ｊ，−ｊ，ｊ，１，１，−１，１」が、図３と同様に、整合フィルタに入力した場合に求められる自己相関関数を示している。図４から分かるように、「ｊ，０，ｊ，０，３ｊ，０，−ｊ，８，ｊ，０，−３ｊ，０，−ｊ，０，−ｊ」であり、図３と同様に、矢印の偶数シフトの所で０となっている。従って、８０２．１１ｂで用いている６４個の複素系列は、複素Ｅ系列と呼ぶことができる系列である。なお、これは、図２（ｂ）に示されているグラフと同様の結果である。
さて、この系列に対して、図３に示したような相補の関係にある符号（相補符号）を生成することができれば、これを用いて相関による符号検出を確実に行うことができる。以下にこれについて説明する。

まず、相補となる符号の生成について、図５を用いて説明する。図５は、図４に示した符号を、前半部分をＡ，後半部分をＢとしたとき、前半は同じで後半を−Ｂとした符号の自己相関を計算した場合を示している。これで分かるように、矢印の偶数シフトの所で０となっており、この符号も複素Ｅ系列である。そして、図４の符号との和を求めると、明らかにピーク値以外は０となる。即ち、Ｅ系列（複素Ｅ系列）において、複素Ｅ系列の１つであるＡｉＢｉ（８０２．１１ｂの場合、ｉ＝１〜６４）の自己相関関数とＡｉ（−Ｂｉ）の自己相関関数は、前に述べたように、ピーク値以外は、以下に示すように互いに打ち消しあっている。

従って、複素Ｅ系列のＡｉＢｉとＡｉ（−Ｂｉ）は、相補の関係にある。また、複素Ｅ系列のＡｉＢｉに対して、（−Ａｉ）Ｂｉも、相補の関係にある。
なお、複素Ｅ系列において、相補の関係にある符号を生成する手法として、上述したＡＢに対しては、Ａ（−Ｂ）以外にもある。例えば、図４に示した符号（−ｊ，−ｊ，−ｊ，ｊ，１，１，−１，１）に対しては、図６に自己相関関数の計算結果を示した符号（−ｊ，ｊ，−ｊ，−ｊ，１，−１，−１．−１）も、明らかに相補の関係にある。図６に示した符号は、図４に示した符号の偶数番の＋−を逆にしたものである。

このような相補の関係の符号（相補符号）を用いて、相関関係を求める構成例を、図７に示す。図７は、入力した信号の処理および整合フィルタ（マッチトフィルタ）による符号相関検出の構成である。
図７（ａ）は、例えば、８０２．１１ｂに規定されている６ビットを、８チップの６４個の複素Ｅ系列とした信号を処理する場合を示している。図７（ｂ）は、前処理部３８２における処理を示している。図７（ｂ）に示すように、前処理部３８２では、入力した信号Ｘｉ（ｉ＝１〜６４）の相補関係にあるＹｉ（ｉ＝１〜６４）を生成している。図７（ｃ）は、図７（ｂ）のように信号を処理してから、符号相関検出を行なう回路例である。図７（ｃ）に示すように、前処理した信号をそれぞれ、６４個用意した整合フィルタ（マッチトフィルタ）３０１〜３６４に入力して、どこのフィルタで一致が検出されたかを比較回路３７０で検出している。
このため、図７（ｂ）に示すように処理をした後、図７（ｃ）のように整合フィルタ３０１〜３６４により符号相関検出を行なうことで、ピーク値近辺が０となり、しかもピーク値が強調された出力信号を得ることができる。

これに用いる整合フィルタ３０１〜３６４の回路構成について、図８を用いて説明する。
図８に示すように、整合フィルタ３０１〜３６４は、Ｎτの遅延回路３９１（ＮはＸｉのチップ長，τはチップの時間幅），Ｘｉの自己相関を求める整合フィルタ３９２，Ｙｉの自己相関を求める整合フィルタ３９３，加算器３９４で構成されている。
この整合フィルタに、前処理部３８２からのＸｉＹｉが入力すると、その出力は以下の式となる。

ここで、各項のサフィックス（下付き）は、時間遅れを示している。
この式の真ん中の部分は、上記の式（１）と同じであるから、ピーク値の近傍は式（１）と同様に０となる。
なお、整合フィルタ３０１〜３６４が、図８に示した構成ではなく、ＸｉＹｉとの自己相関関数を求める整合フィルタであっても、ピーク値が倍になり、ピーク値近傍の４つの値が０となることが分かっている。

符号相関検出を、例えば無線ＬＡＮの受信機に用いた場合、処理対象である受信信号は、いろいろな経路を伝播してきた信号（マルチパス信号）であることが多い。このようなマルチパス信号に対して、符号相関検出を行うための構成を図９に示す。
図９（ａ）のように、全体構成は、図７と同様の構成であるが、図９（ｂ）に示すように、前処理部３８２’で行う処理として、符号Ｘｉに対応した相補Ｙｉを生成するが、所定数の０を符号Ｘｉと生成した相補の符号Ｙｉとの間に挿入する。この挿入する０の数は、マルチパスに応じて定められる。
相関検出部３８４’では、各整合フィルタ３０１’〜３６４’として、Ｘｉ０…０Ｙｉに対する整合フィルタを用いる。例えば、図８に示した構成の整合フィルタを用いる場合は、遅延回路３９１の遅延時間を挿入する０の数の時間増加するとよい。Ｘｉ０…０Ｙｉとの自己相関関数を求める整合フィルタでもよい。
このような構成とすることにより、相関が検出されたときの、ピーク値周辺の０の値を取る幅を増加させることができる。これにより、いろいろな伝送遅延を生じた受信信号に対しても十分にピーク値を検出することができる。
図１０は、０を８個挟んで、ＡｉＢｉ００００００００Ａｉ（−Ｂｉ）の２４チップとした場合、この信号の自己相関を得るマッチトフィルタに入力したときの出力値の１例を示している。ピーク値（１６）の両側には、０が８個づつあり、例えば、受信した信号が色々な伝播経路をたどった信号を複合したものであったとしても、ピーク値検出は容易にできるようになる。
マルチパスが生じる場合、より確実に符号相関をとることができる構成を、図１１を用いて説明する。

図１１（ａ）は、例えば、マルチパスの伝送経路を介して、６４個の複素Ｅ系列の１つを最初に受信する場合を示している。このとき、受信信号とマッチングがとれた整合フィルタ３９５の出力で、ピーク値周辺の通常は０となる範囲から、マルチパス特性を検出する。検出したマルチパス特性を解析して、そのマルチパス特性に対してマッチングをとる整合フィルタ３９７の特性を定める係数を設定する。
以後の受信信号に対して、整合フィルタ３０１’〜３６４’の出力から、マルチパス特性とのマッチングの取れる出力を整合フィルタ３９７により検出することで、より確実に受信信号との符号相関を取ることができる。
また、上述の前処理部と相関検出部等としては、デジタル信号処理プロセッサ（ＤＳＰ）等により実現することもできる。

従来の変調器，復調器の構成例を示す図である。 整合フィルタの出力例を示す図である。 Ｅ系列および相補関係を説明する図である。 複素Ｅ系列の符号の１例を示す図である。 図４の複素Ｅ系列の例に対して相補関係の符号の例を示す図である。 図４の複素Ｅ系列の例に対して、相補関係の他の符号の例を示す図である。 実施形態の信号処理構成の例を示す図である。 図７の信号処理構成で用いる整合フィルタの構成例を示す図である。 マルチパスの受信信号に対する信号処理構成の例を示す図である。 図９の実施形態の信号処理を行なった後の整合フィルタの出力例を示す図である。 マルチパスの受信信号に対する信号処理構成の他の例を示す図である。

符号の説明

１００ 変調器
１１０ スクランブル処理部
１２０ 分配部
１３０ 選択処理部
１４０ 変調部
１５０ 拡散処理部
２００ 復調器
２１０ 直交検波部
２２０ 符号相関検出部
２３０ 逆拡散処理部
２４０ 遅延検波部
３０１〜３６４ 整合フィルタ（マッチトフィルタ）
３７０ 比較回路
３８２ 前処理部
３８４ 相関検出部
３９１ 遅延回路
３９２ 自己相関による整合フィルタ
３９３ 自己相関による整合フィルタ
３９４ 加算器
３０１’〜３６４’ 整合フィルタ（マッチトフィルタ）
３７０’ 比較回路
３８２’ 前処理部
３８４’ 相関検出部
３９７ マルチパス特性に対する整合フィルタ

Claims (4)

1. Ｅ系列または複素Ｅ系列符号の入力信号から、該入力信号と相補の関係にある相補信号を生成し、前記入力信号に前記相補信号を追加して出力する前処理部と、
   該前処理部の出力に対して、相関検出を行なう相関検出部と
   を備えることを特徴とする信号処理装置。
2. 請求項１に記載の信号処理装置において、
   前記前処理部は、さらに所定数の０信号を生成し、前記入力信号と前記相補信号との間に該所定数の０信号を挿入する
   ことを特徴とする信号処理装置。
3. 請求項１又は２に記載の信号処理装置において、
   前記相関検出部は、複数の整合フィルタと比較回路とを有することを特徴とする信号処理装置。
4. 請求項３に記載の信号処理装置において、
   前記相関検出部の前記整合フィルタは、遅延回路と、該遅延回路に直列に接続された検出対象符号の自己相関による整合フィルタと、前記遅延回路及び前記整合フィルタと並列に接続された、検出対象符号と相補の関係にある符号の自己相関による整合フィルタと
   を備えることを特徴とする信号処理回路。

Images