JP3877104B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP3877104B2 JP3877104B2 JP20561498A JP20561498A JP3877104B2 JP 3877104 B2 JP3877104 B2 JP 3877104B2 JP 20561498 A JP20561498 A JP 20561498A JP 20561498 A JP20561498 A JP 20561498A JP 3877104 B2 JP3877104 B2 JP 3877104B2
- Authority
- JP
- Japan
- Prior art keywords
- potential
- cell plate
- bit line
- memory device
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Dram (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、ワード線を多重選択可能な半導体記憶装置に関する。
近年、ＤＲＡＭ（dynamic random access memory）等の半導体記憶装置では、一度に複数のワード線を選択することにより、各種試験を効率よく行う機能が備えられている。例えば、ワード線多重選択時に記憶セルに高ストレスをかける試験等が行われている。
【０００２】
【従来の技術】
以下、従来の半導体記憶装置として、例えば、従来のＤＲＡＭについて説明する。
図１は、ＤＲＡＭにおける記憶セルの周辺回路の一例を示す。図１の回路は、記憶セル１０１とセルトランスファトランジスタ１０２を含み、記憶セル１０１の一方がセルプレートの電位（以後、セルプレート電位：ｖｃｐと呼ぶ）に設定され、他方がセルトランスファトランジスタ１０２のドレインに接続され、更にセルトランスファトランジスタ１０２のゲートにワード線が接続され、ソースにビット線が接続されている。
【０００３】
図１のように構成される記憶セルの周辺回路では、例えば、ワード線が選択された場合、セルトランスファトランジスタ１０２がオンになり、記憶セル１０１内のデータがビット線上に読み出される。
また、従来のＤＲＡＭは、複数の上記記憶セル１０１がロー方向及びコラム方向にアレイ状に配置され、コア回路を形成している。
【０００４】
上記のように構成される従来のＤＲＡＭは、図１に示すセルプレート電位：ｖｃｐ、及びビット線をプリチャージするためのビット線プリチャージ電位：ｖｐｒに所定電圧を印加する試験モード（図２参照）にて動作可能である。例えば、セルプレート電位：ｖｃｐとして外部のパッドから任意の外部電位を印加する第１の試験モードと、セルプレート電位：ｖｃｐを接地電位：ｖｓｓに固定する第２の試験モードと、セルプレート電位：ｖｃｐを内部降圧電位：ｖｉｉに固定する第３の試験モードと、セルプレート電位：ｖｃｐとして所定の内部電位を印加し、ワード線を多重選択する第４の試験モードとを有する。この時、各試験モードでは、常にビット線プリチャージ電位：ｖｐｒとして内部電位が印加される。尚、ここでいう内部降圧電位：ｖｉｉは、外部から供給される外部電圧：ｖｃｃを内部で降圧した電位とし、更に所定の内部電位は、例えば、前記内部降圧電位：ｖｉｉを、更に内部で分圧した内部電位：（１／２）ｖｉｉとする。
【０００５】
従来のＤＲＡＭは、これらの試験モードで動作させることにより、トランスファトランジスタ１０２のゲート−ソース間、及び記憶セル１０１に特定のストレスをかけている。特に第４の試験モードでは、一度に複数のワード線が選択でき、試験を効率よく行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体記憶装置では、ビット線プリチャージ電位：ｖｐｒは常に内部電位に固定されていた。即ち、ビット線プリチャージ電位：ｖｐｒには任意の電位が設定できなかった。そのため、図１において、ワード線を選択した場合、即ち、セルトランスファトランジスタ１０２をオンにした場合、ゲート、ソース間には、（昇圧電位：ｖｐｐ）−（内部電位：（１／２）ｖｉｉ）で求められる固定電位のストレスしかかけられず、ストレスの調整ができない。
【０００７】
本発明は、セルプレート電位：ｖｃｐと共に、ビット線プリチャージ電位にも任意の外部電位を設定可能な半導体記憶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
そこで、上記課題を解決するため、請求項１の発明において、一方がセルプレート電位に接続され、他方がトランジスタを介してビット線に接続された複数の記憶セル（後述する実施例の記憶セル１０１に相当）を有し、該トランジスタに結合されたワード線を選択することにより、該記憶セル内のデータをビット線上に読出し可能な半導体記憶装置は、該セルプレート電位と、ビット線をプリチャージするためのプリチャージ電位とを導通させるためのスイッチ回路（後述する実施例のトランジスタ３１に相当）と、セルプレート電位とプリチャージ電位とを同一の電位に設定する試験モードの時に、前記スイッチ回路をオン状態にする制御を行い、かつ、セルプレート電位とプリチャージ電位とをそれぞれ異なる電位に設定する試験モードの時に、前記スイッチ回路をオフ状態にする制御を行う動作モード設定回路（後述する実施例のＮＯＲゲート３２、３３、ＮＡＮＤゲート３４、３５、インバータ３６、３７、トランジスタ３８〜４１に相当）とを有し、前記スイッチ回路は、該動作モード設定回路により制御される。そのため、該スイッチ回路をオン状態に設定することでセルプレート電位（後述する実施例のセルプレート電位：ｖｃｐに相当）とプリチャージ電位（後述する実施例のビット線プリチャージ電位：ｖｐｒに相当）とを同一の電位に設定でき、オフ状態に設定することでセルプレート電位とプリチャージ電位とをそれぞれ異なる電位に設定できる。請求項１記載の発明は、セルプレート電位とプリチャージ電位とを同一の電位に設定するための具体的な構成例を規定する。
【０００９】
例えば、従来の半導体記憶装置では、図２に示すような第１から第４の試験モードでの動作が可能であった。
これに対し、本発明の半導体記憶装置では、従来の各試験モードに加えて、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定する試験モードでの動作が可能となる。
【００１０】
また、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定し、この状態でワード線を多重選択する試験モードでの動作が可能となる。
このように、本発明の半導体記憶装置は、ビット線プリチャージ電位にも任意の外部電位が設定可能となる。
【００１１】
また、請求項２の発明において、請求項１記載の半導体記憶装置は、前記セルプレート電位として、任意の外部電位を印加するためのパッドを具備し、前記スイッチ回路がオン状態の時は、セルプレート電位とプリチャージ電位との両方を外部電位とすることを特徴とする。請求項２記載の発明は、任意の外部電位を印加するための構成の具体例を規定する。
【００１４】
【発明の実施の形態】
以下、本発明の半導体記憶装置の実施例を図面に基づいて説明する。
図３は、本発明の半導体記憶装置のセルプレート電位：ｖｃｐ及びビット線プリチャージ電位：ｖｐｒの発生回路を示す。尚、それぞれの電位の接続については、先に図１の記憶セルの周辺回路にて説明した通りに接続されているため、説明を省略する。また、本発明の半導体記憶装置は、図示はしていないが複数の記憶セルがロー方向及びコラム方向にアレイ状に配置され、コア回路を形成している。
【００１５】
図３において、本発明の半導体記憶装置は、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒを導通させるためのスイッチング回路としてのトランジスタ３１と、該トランジスタ３１を制御するためのスイッチ２２〜２５、ＮＯＲゲート３２、３３、ＮＡＮＤゲート３４、３５、インバータ３６、３７、トランジスタ３８〜４１と、ビット線プリチャージ電位：ｖｐｒに所定の電位を供給するためのスイッチ１〜８、インバータ５１〜５３、トランジスタ５４〜６０と、内部降圧電位：ｖｉｉをセルプレート電位：ｖｃｐとするための制御回路としてのスイッチ２０、２１、ＮＯＲゲート６１、ＮＡＮＤゲート６２、インバータ６３〜６５、トランジスタ６６〜７０と、接地電位：ｖｓｓをセルプレート電位：ｖｃｐとするためのトランジスタ７１と、内部電位：（１／２）ｖｉｉを生成するための内部電位生成回路８１を含む構成とする。
【００１６】
また、内部電位生成回路８１は、トランジスタ８２とスイッチ１１〜１５と抵抗８３〜８８から構成される。図示の信号：ｖｇは、外部電圧：ｖｃｃから内部降圧電位：ｖｉｉを生成するための基準となる電圧を示す。セルプレート電位：ｖｃｐ及びビット線プリチャージ電位：ｖｐｒとして設定される内部電位：（１／２）ｖｉｉは、例えば、スイッチ１１〜１５のいずれか１つをｃｌｏｓｅすることで抵抗８３〜８８の抵抗値を変化させ、内部降圧電位：ｖｉｉの分圧値として生成される。尚、図示の通り、本実施例では、スイッチ１３をｃｌｏｓｅして内部電位：（１／２）ｖｉｉを生成している。また、内部電位、スイッチの数、抵抗の数、及びｃｌｏｓｅするスイッチの位置は、本実施例における一例であり、この限りではない。
【００１７】
図４は、上記本発明の半導体記憶装置にて動作可能な試験モードの例を示す。
図３に示すセルプレート電位：ｖｃｐ、ビット線プリチャージ電位：ｖｐｒの発生回路の動作、及び各スイッチの状態を、図４の各試験モード（第１〜第６の試験モード）に対応させて説明する。
尚、各スイッチの初期設定（基本設定）は、スイッチ１、４、７、８、２１、２３、２４をｃｌｏｓｅとし、スイッチ２、３、５、６、２０、２２、２５をｏｐｅｎとする。図示の外部電圧：ｖｃｃは予め印加され、更に昇圧電位：ｖｐｐ、内部降圧電位：ｖｉｉは、外部電圧：ｖｃｃに基づいて生成され、各端子に供給されている状態とする。
【００１８】
また、信号：ｖｔｘ及びｖｔｘｈは、セルプレート電位：ｖｃｐとして、任意の外部電位が印加されたことを認識するための外部印加認識信号であり、デフォルト値はＨｉｇｈである（即ち、印加時Ｌｏｗである）。これは、後述する第１の試験モードで駆動される。
信号：ｔｅｓ１ｚは、セルプレート電位：ｖｃｐとして、接地電位：ｖｓｓを印加するときに設定されるｖｓｓ印加用信号であり、デフォルト値はＬｏｗである（即ち、印加時Ｈｉｇｈである）。これは、後述する第２の試験モードで駆動される。
【００１９】
信号：ｔｅｓ２ｚは、セルプレート電位：ｖｃｐとして、内部降圧電位：ｖｉｉを印加するときに設定されるｖｉｉ印加用信号であり、デフォルト値はＬｏｗである（即ち、印加時Ｈｉｇｈである）。これは、後述する第３の試験モードで駆動される。
信号：ｗｂｉｚは、ワード線を多重選択するためのワード線多重選択信号であり、デフォルト値はＬｏｗである（即ち、ワード線多重選択時Ｈｉｇｈである）。これは、後述する第４、５、６の試験モードで駆動される。
【００２０】
このように、初期状態では、信号：ｖｔｘがＨｉｇｈ、信号：ｔｅｓ１ｚ、信号：ｔｅｓ２ｚ、及び信号：ｗｂｉｚがＬｏｗでトランジスタ３８、４１がオン状態となり、更に昇圧電位：ｖｐｐがトランジスタ３１に供給され、トランジスタ３１がオン状態になる。従って、初期状態において、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒは、同一電位となる。
【００２１】
この時、上記の信号より、トランジスタ６７、６８がオン状態となり、接地電位：ｖｓｓがトランジスタ７０に供給され、トランジスタ７０がオフ状態となる。同様にトランジスタ７１もオフ状態となる。また、上記の信号より、トランジスタ５４、５６、５９がオン状態となり、更にスイッチ１がｃｌｏｓｅしている。従って、初期状態において、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒには、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定されている。
【００２２】
以下、各試験モード設定時の動作を説明する。尚、各スイッチの設定については、初期設定（基本設定）と設定の異なるスイッチのみ記述する。
第１の試験モードａにて半導体記憶装置が動作する場合は、スイッチ２４をｃｌｏｓｅ、スイッチ２５をｏｐｅｎとし、更にスイッチ１をｃｌｏｓｅとする。
この状態で、信号：ｖｔｘを使用すると（Ｌｏｗ）、トランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。ここで、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加する。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２３】
第１の試験モードｂにて半導体記憶装置が動作する場合は、スイッチ２４をｏｐｅｎ、スイッチ２５をｃｌｏｓｅ（内部降圧電位：ｖｉｉが供給される）とし、更にスイッチ１、スイッチ４をｏｐｅｎとし、スイッチ３をｃｌｏｓｅとする。この状態で、トランジスタ３８、４１がオン状態、更にトランジスタ３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。また、信号ｖｔｘｈがＬｏｗとなり、内部電位：（１／２）ｖｉｉとビット線プリチャージ電位：ｖｐｒが切り離される。ここで、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加すると、ビット線プリチャージ電位：ｖｐｒにも、トランジスタ３１及びトランジスタ５９を介して、同一の任意の外部電位が設定される。
【００２４】
第２の試験モードにて半導体記憶装置が動作する場合は、スイッチ１をｃｌｏｓｅとする。この状態で、信号：ｔｅｓ１ｚをＨｉｇｈに設定すると、トランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。同時にトランジスタ７１がオン状態となり、セルプレート電位：ｖｃｐには、接地電位：ｖｓｓが設定される。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２５】
第３の試験モードにて半導体記憶装置が動作する場合は、スイッチ１をｃｌｏｓｅとする。この状態で、信号：ｔｅｓ２ｚをＨｉｇｈに設定すると、信号：ｔｅｓｖｐｒ２ｚがＨｉｇｈとなり、更にトランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。同時に信号：ｔｅｓｖｐｒ１ｚがＨｉｇｈとなり、更にトランジスタ６６、６９、７０がオン状態となり、セルプレート電位：ｖｃｐには、内部降圧電位：ｖｉｉが設定される。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２６】
第４の試験モードにて半導体記憶装置が動作する場合は、スイッチ２１、２３をｃｌｏｓｅ、スイッチ２０、２２をｏｐｅｎとし、更にスイッチ１、２をｃｌｏｓｅ、スイッチ８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になるが、スイッチ８がｏｐｅｎに設定されているため、後続の回路には影響を与えない。更にトランジスタ３８、４１、３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。この状態で、セルプレート電位：ｖｃｐには、スイッチ１及びトランジスタ３１を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。また、ビット線プリチャージ電位：ｖｐｒにも、スイッチ１及びスイッチ２を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２７】
第５の試験モードにて半導体記憶装置が動作する場合は、スイッチ２０、２２をｃｌｏｓｅ、スイッチ２１、２３をｏｐｅｎとし、更にスイッチ１、２をｃｌｏｓｅ、スイッチ８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になるが、スイッチ８がｏｐｅｎに設定されているため、後続の回路には影響を与えない。同時に信号：ｔｅｓｖｐｒ２ｚがＨｉｇｈとなり、更にトランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。更に同時に信号：ｔｅｓｖｐｒ１ｚがＨｉｇｈとなり、トランジスタ６６、６９、７０がオン状態となり、セルプレート電位：ｖｃｐには、内部降圧電位：ｖｉｉが設定される。この状態で、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びスイッチ２を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２８】
第６の試験モードにて半導体記憶装置が動作する場合は、スイッチ２１、２３をｃｌｏｓｅ、スイッチ２０、２２をｏｐｅｎとし、更にスイッチ２、５をｃｌｏｓｅ、スイッチ１、４、８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になり、トランジスタ５８がオフ状態になり、内部電位：（１／２）ｖｉｉとビット線プリチャージ電位：ｖｐｒが切り離される。更にトランジスタ３８、４１、３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。この状態で、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加すると、ビット線プリチャージ電位：ｖｐｒにも、トランジスタ３１及びスイッチ２を介して、同一の任意の外部電位が設定される。
【００２９】
このように、本発明の半導体記憶装置では、従来の各試験モード（第１の試験モードａ、第２、第３、第４の試験モード）に加えて、更にセルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、ビット線プリチャージ信号にも同一の外部電圧を設定する第１の試験モードｂでの動作が可能となる。
また、本発明の半導体記憶装置では、ワード線を多重選択し、更にセルプレート電位：ｖｃｐには内部降圧電位：ｖｉｉを設定し、ビット線プリチャージ信号には内部電位：（１／２）ｖｉｉを設定する第５の試験モードでの動作が可能となる。
【００３０】
更に、本発明の半導体記憶装置では、ワード線を多重選択し、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定する第６の試験モードでの動作が可能となる。
従って、本発明の半導体記憶装置は、上記試験モードで動作させることにより、図１に示すトランスファトランジスタ１０２のゲート−ソース間、及び記憶セル１０１に、任意のストレスをかけることができる。特に第４、５、６の試験モードでは、一度に複数のワード線が選択でき、試験を効率よく行うことができる。
【００３１】
【発明の効果】
本発明の半導体記憶装置では、セルプレート電位とプリチャージ電位とを導通させるためのスイッチ回路を有することにより、スイッチ回路のオン状態の時、セルプレート電位とプリチャージ電位とを同一の電位に設定できる。即ち、セルプレート電位として、任意の外部電位を印加した場合、ビット線プリチャージ電位：ｖｐｒも同一電位に設定することができる（図４の第１の試験モードｂ、及び第６の試験モード）。
【００３２】
そのため、図１において、ワード線を選択した場合、即ち、セルトランスファトランジスタ１０２をオンにした場合、ゲート、ソース間には、（昇圧電位：ｖｐｐ）−（任意の外部電位）で求められる任意の電位のストレスがかけられ、ストレスの調整が可能となる。
このように、本発明によれば、セルプレート電位：ｖｃｐと共に、ビット線プリチャージ電位にも任意の外部電位を設定可能な半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】記憶セルの周辺回路である。
【図２】従来の半導体記憶装置で動作可能な試験モードである。
【図３】本発明の半導体記憶装置である。
【図４】本発明の半導体記憶装置で動作可能な試験モードである。
【符号の説明】
１〜８，１１〜１５，２０〜２５ スイッチ
３１ トランジスタ
３２，３３ ＮＯＲゲート
３４，３５ ＮＡＮＤゲート
３６，３７ インバータ
３８〜４１ トランジスタ
５１〜５３ インバータ
５４〜６０ トランジスタ
６１ ＮＯＲゲート
６２ ＮＡＮＤゲート
６３〜６５ インバータ
６６〜７１ トランジスタ
８１ 内部電位生成回路
８２ トランジスタ
８３〜８８ 抵抗
１０１ 記憶セル
１０２ セルトランスファトランジスタ
【発明の属する技術分野】
本発明は、ワード線を多重選択可能な半導体記憶装置に関する。
近年、ＤＲＡＭ（dynamic random access memory）等の半導体記憶装置では、一度に複数のワード線を選択することにより、各種試験を効率よく行う機能が備えられている。例えば、ワード線多重選択時に記憶セルに高ストレスをかける試験等が行われている。
【０００２】
【従来の技術】
以下、従来の半導体記憶装置として、例えば、従来のＤＲＡＭについて説明する。
図１は、ＤＲＡＭにおける記憶セルの周辺回路の一例を示す。図１の回路は、記憶セル１０１とセルトランスファトランジスタ１０２を含み、記憶セル１０１の一方がセルプレートの電位（以後、セルプレート電位：ｖｃｐと呼ぶ）に設定され、他方がセルトランスファトランジスタ１０２のドレインに接続され、更にセルトランスファトランジスタ１０２のゲートにワード線が接続され、ソースにビット線が接続されている。
【０００３】
図１のように構成される記憶セルの周辺回路では、例えば、ワード線が選択された場合、セルトランスファトランジスタ１０２がオンになり、記憶セル１０１内のデータがビット線上に読み出される。
また、従来のＤＲＡＭは、複数の上記記憶セル１０１がロー方向及びコラム方向にアレイ状に配置され、コア回路を形成している。
【０００４】
上記のように構成される従来のＤＲＡＭは、図１に示すセルプレート電位：ｖｃｐ、及びビット線をプリチャージするためのビット線プリチャージ電位：ｖｐｒに所定電圧を印加する試験モード（図２参照）にて動作可能である。例えば、セルプレート電位：ｖｃｐとして外部のパッドから任意の外部電位を印加する第１の試験モードと、セルプレート電位：ｖｃｐを接地電位：ｖｓｓに固定する第２の試験モードと、セルプレート電位：ｖｃｐを内部降圧電位：ｖｉｉに固定する第３の試験モードと、セルプレート電位：ｖｃｐとして所定の内部電位を印加し、ワード線を多重選択する第４の試験モードとを有する。この時、各試験モードでは、常にビット線プリチャージ電位：ｖｐｒとして内部電位が印加される。尚、ここでいう内部降圧電位：ｖｉｉは、外部から供給される外部電圧：ｖｃｃを内部で降圧した電位とし、更に所定の内部電位は、例えば、前記内部降圧電位：ｖｉｉを、更に内部で分圧した内部電位：（１／２）ｖｉｉとする。
【０００５】
従来のＤＲＡＭは、これらの試験モードで動作させることにより、トランスファトランジスタ１０２のゲート−ソース間、及び記憶セル１０１に特定のストレスをかけている。特に第４の試験モードでは、一度に複数のワード線が選択でき、試験を効率よく行うことができる。
【０００６】
【発明が解決しようとする課題】
しかしながら、従来の半導体記憶装置では、ビット線プリチャージ電位：ｖｐｒは常に内部電位に固定されていた。即ち、ビット線プリチャージ電位：ｖｐｒには任意の電位が設定できなかった。そのため、図１において、ワード線を選択した場合、即ち、セルトランスファトランジスタ１０２をオンにした場合、ゲート、ソース間には、（昇圧電位：ｖｐｐ）−（内部電位：（１／２）ｖｉｉ）で求められる固定電位のストレスしかかけられず、ストレスの調整ができない。
【０００７】
本発明は、セルプレート電位：ｖｃｐと共に、ビット線プリチャージ電位にも任意の外部電位を設定可能な半導体記憶装置を提供することを目的とする。
【０００８】
【課題を解決するための手段】
そこで、上記課題を解決するため、請求項１の発明において、一方がセルプレート電位に接続され、他方がトランジスタを介してビット線に接続された複数の記憶セル（後述する実施例の記憶セル１０１に相当）を有し、該トランジスタに結合されたワード線を選択することにより、該記憶セル内のデータをビット線上に読出し可能な半導体記憶装置は、該セルプレート電位と、ビット線をプリチャージするためのプリチャージ電位とを導通させるためのスイッチ回路（後述する実施例のトランジスタ３１に相当）と、セルプレート電位とプリチャージ電位とを同一の電位に設定する試験モードの時に、前記スイッチ回路をオン状態にする制御を行い、かつ、セルプレート電位とプリチャージ電位とをそれぞれ異なる電位に設定する試験モードの時に、前記スイッチ回路をオフ状態にする制御を行う動作モード設定回路（後述する実施例のＮＯＲゲート３２、３３、ＮＡＮＤゲート３４、３５、インバータ３６、３７、トランジスタ３８〜４１に相当）とを有し、前記スイッチ回路は、該動作モード設定回路により制御される。そのため、該スイッチ回路をオン状態に設定することでセルプレート電位（後述する実施例のセルプレート電位：ｖｃｐに相当）とプリチャージ電位（後述する実施例のビット線プリチャージ電位：ｖｐｒに相当）とを同一の電位に設定でき、オフ状態に設定することでセルプレート電位とプリチャージ電位とをそれぞれ異なる電位に設定できる。請求項１記載の発明は、セルプレート電位とプリチャージ電位とを同一の電位に設定するための具体的な構成例を規定する。
【０００９】
例えば、従来の半導体記憶装置では、図２に示すような第１から第４の試験モードでの動作が可能であった。
これに対し、本発明の半導体記憶装置では、従来の各試験モードに加えて、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定する試験モードでの動作が可能となる。
【００１０】
また、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定し、この状態でワード線を多重選択する試験モードでの動作が可能となる。
このように、本発明の半導体記憶装置は、ビット線プリチャージ電位にも任意の外部電位が設定可能となる。
【００１１】
また、請求項２の発明において、請求項１記載の半導体記憶装置は、前記セルプレート電位として、任意の外部電位を印加するためのパッドを具備し、前記スイッチ回路がオン状態の時は、セルプレート電位とプリチャージ電位との両方を外部電位とすることを特徴とする。請求項２記載の発明は、任意の外部電位を印加するための構成の具体例を規定する。
【００１４】
【発明の実施の形態】
以下、本発明の半導体記憶装置の実施例を図面に基づいて説明する。
図３は、本発明の半導体記憶装置のセルプレート電位：ｖｃｐ及びビット線プリチャージ電位：ｖｐｒの発生回路を示す。尚、それぞれの電位の接続については、先に図１の記憶セルの周辺回路にて説明した通りに接続されているため、説明を省略する。また、本発明の半導体記憶装置は、図示はしていないが複数の記憶セルがロー方向及びコラム方向にアレイ状に配置され、コア回路を形成している。
【００１５】
図３において、本発明の半導体記憶装置は、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒを導通させるためのスイッチング回路としてのトランジスタ３１と、該トランジスタ３１を制御するためのスイッチ２２〜２５、ＮＯＲゲート３２、３３、ＮＡＮＤゲート３４、３５、インバータ３６、３７、トランジスタ３８〜４１と、ビット線プリチャージ電位：ｖｐｒに所定の電位を供給するためのスイッチ１〜８、インバータ５１〜５３、トランジスタ５４〜６０と、内部降圧電位：ｖｉｉをセルプレート電位：ｖｃｐとするための制御回路としてのスイッチ２０、２１、ＮＯＲゲート６１、ＮＡＮＤゲート６２、インバータ６３〜６５、トランジスタ６６〜７０と、接地電位：ｖｓｓをセルプレート電位：ｖｃｐとするためのトランジスタ７１と、内部電位：（１／２）ｖｉｉを生成するための内部電位生成回路８１を含む構成とする。
【００１６】
また、内部電位生成回路８１は、トランジスタ８２とスイッチ１１〜１５と抵抗８３〜８８から構成される。図示の信号：ｖｇは、外部電圧：ｖｃｃから内部降圧電位：ｖｉｉを生成するための基準となる電圧を示す。セルプレート電位：ｖｃｐ及びビット線プリチャージ電位：ｖｐｒとして設定される内部電位：（１／２）ｖｉｉは、例えば、スイッチ１１〜１５のいずれか１つをｃｌｏｓｅすることで抵抗８３〜８８の抵抗値を変化させ、内部降圧電位：ｖｉｉの分圧値として生成される。尚、図示の通り、本実施例では、スイッチ１３をｃｌｏｓｅして内部電位：（１／２）ｖｉｉを生成している。また、内部電位、スイッチの数、抵抗の数、及びｃｌｏｓｅするスイッチの位置は、本実施例における一例であり、この限りではない。
【００１７】
図４は、上記本発明の半導体記憶装置にて動作可能な試験モードの例を示す。
図３に示すセルプレート電位：ｖｃｐ、ビット線プリチャージ電位：ｖｐｒの発生回路の動作、及び各スイッチの状態を、図４の各試験モード（第１〜第６の試験モード）に対応させて説明する。
尚、各スイッチの初期設定（基本設定）は、スイッチ１、４、７、８、２１、２３、２４をｃｌｏｓｅとし、スイッチ２、３、５、６、２０、２２、２５をｏｐｅｎとする。図示の外部電圧：ｖｃｃは予め印加され、更に昇圧電位：ｖｐｐ、内部降圧電位：ｖｉｉは、外部電圧：ｖｃｃに基づいて生成され、各端子に供給されている状態とする。
【００１８】
また、信号：ｖｔｘ及びｖｔｘｈは、セルプレート電位：ｖｃｐとして、任意の外部電位が印加されたことを認識するための外部印加認識信号であり、デフォルト値はＨｉｇｈである（即ち、印加時Ｌｏｗである）。これは、後述する第１の試験モードで駆動される。
信号：ｔｅｓ１ｚは、セルプレート電位：ｖｃｐとして、接地電位：ｖｓｓを印加するときに設定されるｖｓｓ印加用信号であり、デフォルト値はＬｏｗである（即ち、印加時Ｈｉｇｈである）。これは、後述する第２の試験モードで駆動される。
【００１９】
信号：ｔｅｓ２ｚは、セルプレート電位：ｖｃｐとして、内部降圧電位：ｖｉｉを印加するときに設定されるｖｉｉ印加用信号であり、デフォルト値はＬｏｗである（即ち、印加時Ｈｉｇｈである）。これは、後述する第３の試験モードで駆動される。
信号：ｗｂｉｚは、ワード線を多重選択するためのワード線多重選択信号であり、デフォルト値はＬｏｗである（即ち、ワード線多重選択時Ｈｉｇｈである）。これは、後述する第４、５、６の試験モードで駆動される。
【００２０】
このように、初期状態では、信号：ｖｔｘがＨｉｇｈ、信号：ｔｅｓ１ｚ、信号：ｔｅｓ２ｚ、及び信号：ｗｂｉｚがＬｏｗでトランジスタ３８、４１がオン状態となり、更に昇圧電位：ｖｐｐがトランジスタ３１に供給され、トランジスタ３１がオン状態になる。従って、初期状態において、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒは、同一電位となる。
【００２１】
この時、上記の信号より、トランジスタ６７、６８がオン状態となり、接地電位：ｖｓｓがトランジスタ７０に供給され、トランジスタ７０がオフ状態となる。同様にトランジスタ７１もオフ状態となる。また、上記の信号より、トランジスタ５４、５６、５９がオン状態となり、更にスイッチ１がｃｌｏｓｅしている。従って、初期状態において、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒには、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定されている。
【００２２】
以下、各試験モード設定時の動作を説明する。尚、各スイッチの設定については、初期設定（基本設定）と設定の異なるスイッチのみ記述する。
第１の試験モードａにて半導体記憶装置が動作する場合は、スイッチ２４をｃｌｏｓｅ、スイッチ２５をｏｐｅｎとし、更にスイッチ１をｃｌｏｓｅとする。
この状態で、信号：ｖｔｘを使用すると（Ｌｏｗ）、トランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。ここで、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加する。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２３】
第１の試験モードｂにて半導体記憶装置が動作する場合は、スイッチ２４をｏｐｅｎ、スイッチ２５をｃｌｏｓｅ（内部降圧電位：ｖｉｉが供給される）とし、更にスイッチ１、スイッチ４をｏｐｅｎとし、スイッチ３をｃｌｏｓｅとする。この状態で、トランジスタ３８、４１がオン状態、更にトランジスタ３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。また、信号ｖｔｘｈがＬｏｗとなり、内部電位：（１／２）ｖｉｉとビット線プリチャージ電位：ｖｐｒが切り離される。ここで、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加すると、ビット線プリチャージ電位：ｖｐｒにも、トランジスタ３１及びトランジスタ５９を介して、同一の任意の外部電位が設定される。
【００２４】
第２の試験モードにて半導体記憶装置が動作する場合は、スイッチ１をｃｌｏｓｅとする。この状態で、信号：ｔｅｓ１ｚをＨｉｇｈに設定すると、トランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。同時にトランジスタ７１がオン状態となり、セルプレート電位：ｖｃｐには、接地電位：ｖｓｓが設定される。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２５】
第３の試験モードにて半導体記憶装置が動作する場合は、スイッチ１をｃｌｏｓｅとする。この状態で、信号：ｔｅｓ２ｚをＨｉｇｈに設定すると、信号：ｔｅｓｖｐｒ２ｚがＨｉｇｈとなり、更にトランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。同時に信号：ｔｅｓｖｐｒ１ｚがＨｉｇｈとなり、更にトランジスタ６６、６９、７０がオン状態となり、セルプレート電位：ｖｃｐには、内部降圧電位：ｖｉｉが設定される。また、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びトランジスタ５９を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２６】
第４の試験モードにて半導体記憶装置が動作する場合は、スイッチ２１、２３をｃｌｏｓｅ、スイッチ２０、２２をｏｐｅｎとし、更にスイッチ１、２をｃｌｏｓｅ、スイッチ８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になるが、スイッチ８がｏｐｅｎに設定されているため、後続の回路には影響を与えない。更にトランジスタ３８、４１、３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。この状態で、セルプレート電位：ｖｃｐには、スイッチ１及びトランジスタ３１を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。また、ビット線プリチャージ電位：ｖｐｒにも、スイッチ１及びスイッチ２を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２７】
第５の試験モードにて半導体記憶装置が動作する場合は、スイッチ２０、２２をｃｌｏｓｅ、スイッチ２１、２３をｏｐｅｎとし、更にスイッチ１、２をｃｌｏｓｅ、スイッチ８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になるが、スイッチ８がｏｐｅｎに設定されているため、後続の回路には影響を与えない。同時に信号：ｔｅｓｖｐｒ２ｚがＨｉｇｈとなり、更にトランジスタ３９がオン状態、トランジスタ３１がオフ状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが切り離される。更に同時に信号：ｔｅｓｖｐｒ１ｚがＨｉｇｈとなり、トランジスタ６６、６９、７０がオン状態となり、セルプレート電位：ｖｃｐには、内部降圧電位：ｖｉｉが設定される。この状態で、ビット線プリチャージ電位：ｖｐｒには、スイッチ１及びスイッチ２を介して、内部電位生成回路８１からの内部電位：（１／２）ｖｉｉが設定される。
【００２８】
第６の試験モードにて半導体記憶装置が動作する場合は、スイッチ２１、２３をｃｌｏｓｅ、スイッチ２０、２２をｏｐｅｎとし、更にスイッチ２、５をｃｌｏｓｅ、スイッチ１、４、８をｏｐｅｎとする。信号：ｗｂｉｚがＨｉｇｈに設定されると（即ち、ワード線が多重選択されると）、トランジスタ６０、５５、５７がオン状態になり、トランジスタ５８がオフ状態になり、内部電位：（１／２）ｖｉｉとビット線プリチャージ電位：ｖｐｒが切り離される。更にトランジスタ３８、４１、３１がオン状態となり、セルプレート電位：ｖｃｐとビット線プリチャージ電位：ｖｐｒが接続される。この状態で、セルプレート電位：ｖｃｐとして、外部のパッドから任意の外部電位を印加すると、ビット線プリチャージ電位：ｖｐｒにも、トランジスタ３１及びスイッチ２を介して、同一の任意の外部電位が設定される。
【００２９】
このように、本発明の半導体記憶装置では、従来の各試験モード（第１の試験モードａ、第２、第３、第４の試験モード）に加えて、更にセルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、ビット線プリチャージ信号にも同一の外部電圧を設定する第１の試験モードｂでの動作が可能となる。
また、本発明の半導体記憶装置では、ワード線を多重選択し、更にセルプレート電位：ｖｃｐには内部降圧電位：ｖｉｉを設定し、ビット線プリチャージ信号には内部電位：（１／２）ｖｉｉを設定する第５の試験モードでの動作が可能となる。
【００３０】
更に、本発明の半導体記憶装置では、ワード線を多重選択し、セルプレート電位：ｖｃｐに外部のパッドから任意の外部電位を設定し、更にビット線プリチャージ信号にも同一の外部電圧を設定する第６の試験モードでの動作が可能となる。
従って、本発明の半導体記憶装置は、上記試験モードで動作させることにより、図１に示すトランスファトランジスタ１０２のゲート−ソース間、及び記憶セル１０１に、任意のストレスをかけることができる。特に第４、５、６の試験モードでは、一度に複数のワード線が選択でき、試験を効率よく行うことができる。
【００３１】
【発明の効果】
本発明の半導体記憶装置では、セルプレート電位とプリチャージ電位とを導通させるためのスイッチ回路を有することにより、スイッチ回路のオン状態の時、セルプレート電位とプリチャージ電位とを同一の電位に設定できる。即ち、セルプレート電位として、任意の外部電位を印加した場合、ビット線プリチャージ電位：ｖｐｒも同一電位に設定することができる（図４の第１の試験モードｂ、及び第６の試験モード）。
【００３２】
そのため、図１において、ワード線を選択した場合、即ち、セルトランスファトランジスタ１０２をオンにした場合、ゲート、ソース間には、（昇圧電位：ｖｐｐ）−（任意の外部電位）で求められる任意の電位のストレスがかけられ、ストレスの調整が可能となる。
このように、本発明によれば、セルプレート電位：ｖｃｐと共に、ビット線プリチャージ電位にも任意の外部電位を設定可能な半導体記憶装置を提供することができる。
【図面の簡単な説明】
【図１】記憶セルの周辺回路である。
【図２】従来の半導体記憶装置で動作可能な試験モードである。
【図３】本発明の半導体記憶装置である。
【図４】本発明の半導体記憶装置で動作可能な試験モードである。
【符号の説明】
１〜８，１１〜１５，２０〜２５ スイッチ
３１ トランジスタ
３２，３３ ＮＯＲゲート
３４，３５ ＮＡＮＤゲート
３６，３７ インバータ
３８〜４１ トランジスタ
５１〜５３ インバータ
５４〜６０ トランジスタ
６１ ＮＯＲゲート
６２ ＮＡＮＤゲート
６３〜６５ インバータ
６６〜７１ トランジスタ
８１ 内部電位生成回路
８２ トランジスタ
８３〜８８ 抵抗
１０１ 記憶セル
１０２ セルトランスファトランジスタ
Claims (2)
- 一方がセルプレート電位に接続され、他方がトランジスタを介してビット線に接続された複数の記憶セルを有し、該トランジスタに結合されたワード線を選択することにより、該記憶セル内のデータをビット線上に読出し可能な半導体記憶装置において、
該セルプレート電位と、ビット線をプリチャージするためのプリチャージ電位とを、導通させるためのスイッチ回路と、
セルプレート電位とプリチャージ電位とを同一の電位に設定する試験モードの時に、前記スイッチ回路をオン状態にする制御を行い、かつ、セルプレート電位とプリチャージ電位とをそれぞれ異なる電位に設定する試験モードの時に、前記スイッチ回路をオフ状態にする制御を行う動作モード設定回路とを有し、
前記スイッチ回路は、該動作モード設定回路により制御される
ことを特徴とする半導体記憶装置。 - 前記セルプレート電位として、任意の外部電位を印加するためのパッドを具備し、
前記スイッチ回路がオン状態の時は、セルプレート電位とプリチャージ電位との両方を外部電位とすることを特徴とする請求項１記載の半導体記憶装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20561498A JP3877104B2 (ja) | 1998-07-21 | 1998-07-21 | 半導体記憶装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20561498A JP3877104B2 (ja) | 1998-07-21 | 1998-07-21 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000040396A JP2000040396A (ja) | 2000-02-08 |
| JP3877104B2 true JP3877104B2 (ja) | 2007-02-07 |
Family
ID=16509802
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20561498A Expired - Fee Related JP3877104B2 (ja) | 1998-07-21 | 1998-07-21 | 半導体記憶装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3877104B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100406558B1 (ko) * | 2001-12-21 | 2003-11-20 | 주식회사 하이닉스반도체 | 반도체 메모리 소자의 전압 발생장치 |
| JP2006323949A (ja) * | 2005-05-20 | 2006-11-30 | Matsushita Electric Ind Co Ltd | 半導体記憶装置及びそのテスト方法 |
| JP2010118095A (ja) * | 2008-11-11 | 2010-05-27 | Elpida Memory Inc | 半導体記憶装置及びそのテスト方法 |
| JP5512226B2 (ja) | 2009-10-27 | 2014-06-04 | ルネサスエレクトロニクス株式会社 | 半導体記憶装置 |
-
1998
- 1998-07-21 JP JP20561498A patent/JP3877104B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2000040396A (ja) | 2000-02-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR960000888B1 (ko) | 반도체 기억 장치 | |
| KR950009877B1 (ko) | 복수의 셀블록으로 분할된 셀어레이를 구비한 반도체 기억장치 | |
| US5764562A (en) | Semiconductor memory device | |
| KR0183413B1 (ko) | 차지-펌프형 부스터 회로 | |
| CN100472646C (zh) | 在半导体器件中用于待机功率降低的方法和设备 | |
| US5544108A (en) | Circuit and method for decreasing the cell margin during a test mode | |
| KR19990029459A (ko) | 메모리 셀 선택용 서브 워드 라인을 제어하는 반도체 메모리 장치 | |
| US6330180B2 (en) | Semiconductor memory device with reduced power consumption and with reduced test time | |
| US6816416B2 (en) | Memory device having reduced layout area | |
| US6026047A (en) | Integrated circuit memory device with hierarchical work line structure | |
| US8149633B2 (en) | Semiconductor memory device | |
| JP4112824B2 (ja) | 半導体記憶装置 | |
| JP3877104B2 (ja) | 半導体記憶装置 | |
| JP3392497B2 (ja) | テスト電位転送回路およびこれを用いた半導体記憶装置 | |
| JPH04230047A (ja) | 半導体記憶装置 | |
| KR100575882B1 (ko) | 번인 테스트용 내부 전압 발생 장치 | |
| KR100361658B1 (ko) | 반도체 메모리 장치 및 이 장치의 전압 레벨 조절방법 | |
| KR100438237B1 (ko) | 테스트 회로를 갖는 반도체 집적 회로 | |
| US5943253A (en) | Semiconductor memory device with efficient layout | |
| US5771198A (en) | Source voltage generating circuit in semiconductor memory | |
| KR0170518B1 (ko) | 승압 전원을 사용하는 디램 장치의 전원 공급 회로 | |
| KR100365563B1 (ko) | 비트라인 센스앰프 구동장치 | |
| KR100275610B1 (ko) | 반도체 기억 회로(Dynamic random access memory of a plurality of banks exhibiting high speed activation operation of sense amplifier) | |
| JP2920512B2 (ja) | 半導体メモリのセンスアンプ回路 | |
| KR100264727B1 (ko) | 반도체 메모리 소자의 내부 전압 발생기 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060419 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060425 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061024 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061026 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091110 Year of fee payment: 3 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101110 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111110 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121110 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131110 Year of fee payment: 7 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |