JP3875709B2 - 電子回路ユニットとそのシールド構造 - Google Patents

電子回路ユニットとそのシールド構造 Download PDF

Info

Publication number
JP3875709B2
JP3875709B2 JP2005082377A JP2005082377A JP3875709B2 JP 3875709 B2 JP3875709 B2 JP 3875709B2 JP 2005082377 A JP2005082377 A JP 2005082377A JP 2005082377 A JP2005082377 A JP 2005082377A JP 3875709 B2 JP3875709 B2 JP 3875709B2
Authority
JP
Japan
Prior art keywords
frame
circuit
metal
noise
wiring board
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005082377A
Other languages
English (en)
Other versions
JP2006269542A (ja
Inventor
栄道 猿渡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2005082377A priority Critical patent/JP3875709B2/ja
Priority to EP05102386A priority patent/EP1705978B1/en
Priority to US11/089,910 priority patent/US7009107B1/en
Priority to US11/219,103 priority patent/US7102075B1/en
Priority to CN200510113240.3A priority patent/CN100592843C/zh
Publication of JP2006269542A publication Critical patent/JP2006269542A/ja
Application granted granted Critical
Publication of JP3875709B2 publication Critical patent/JP3875709B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007Casings
    • H05K9/002Casings with localised screening
    • H05K9/0022Casings with localised screening of components mounted on printed circuit boards [PCB]
    • H05K9/0024Shield cases mounted on a PCB, e.g. cans or caps or conformal shields
    • H05K9/0032Shield cases mounted on a PCB, e.g. cans or caps or conformal shields having multiple parts, e.g. frames mating with lids
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10STECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S174/00Electricity: conductors and insulators
    • Y10S174/34PCB in box or housing

Description

この発明は、例えば携帯電話機やPDA(Personal Digital Assistants)等の小型電子機器に内蔵される電子回路ユニットとそのシールド構造に関する。
一般に、携帯電話機やPDA等の小型電子機器では、印刷配線基板上に多数の回路デバイスを実装した電子回路ユニットが内蔵される。回路デバイスの中には、CPU(Central Processing Unit)やDSP(Digital Signal Processor)等のように雑音を放射する回路デバイス群と、無線回路等のように雑音の影響を受けやすい回路デバイス群とが含まれる。これらの回路デバイス群は、その位置関係によってはCPU等の回路デバイス群から放射される雑音が無線回路等の回路デバイス群に対し悪影響を及ぼし、無線送受信性能等の劣化を招き非常に好ましくない。
そこで従来では、例えば板金加工により枠形に製作された2個のフレームを用意し、一方のフレームにより上記雑音を放射する回路デバイス群を包囲し、他方のフレームにより上記雑音の影響を受けやすい回路デバイス群を包囲するようにしている。このように構成すると、各フレームがそれぞれシールドケースとして機能することになり、上記回路デバイス群相互間における雑音の影響を低減することができる。
しかし、上記2個のフレームを個別に設置する場合、フレーム間に補修等のためのクリアランス領域を確保するために、各フレームを一定以上の間隔を隔てて配置する必要がある。このため、電子回路ユニットの大型化が避けられず、電子機器のさらなる小型化の要求や、機器の高機能化に伴う回路デバイスのさらなる高実装密度化の要求に応えることが困難となる。
一方、長方形をなすフレームの内部に仕切板を設けることにより2つの独立する部屋を形成し、これらの部屋にそれぞれ上記雑音を放射する回路デバイス群と雑音の影響を受けやすい回路デバイス群を収容するようにしたシールド構造も提案されている(例えば、特許文献1を参照。)。
特開2001−144487公報
ところが、このシールド構造はフレームが大型化するため、フレームを板金加工により製作した場合にフレームの平坦度の低下を招き、これがフレームを印刷配線基板上に設置した際に実装不具合の発生の原因になる。また、フレームの上部開口部にカバーを装着する場合に、フレーム及びカバーの大型化によりフレームとカバーとの間に隙間が生じやすくなり、これが回路デバイス間におけるアイソレーション特性のばらつきを増加させる原因になる。
この発明は上記事情に着目してなされたもので、その目的とするところは、フレームの大型化による実装品質の劣化を防ぎ、しかも必要なクリアランス領域を確保した上でデバイス実装のさらなる高密度化を可能にした電子回路ユニットとそのシールド構造を提供することにある。
上記目的を達成するためにこの発明に係わる電子回路ユニット及びそのシールド構造は、雑音を放射する第1の回路と上記雑音から保護する必要がある第2の回路がそれぞれ実装された印刷配線基板上に、枠形に構成された第1のフレームを上記第1の回路を包囲するように設置する。またそれと共に、枠を構成する複数の側面のうち上記第1のフレームの側面と対向する側面を切除してなる第2のフレームを用意する。そして、この第2のフレームを、上記印刷配線基板上において上記第2の回路を包囲しかつ上記第1のフレームの一側面に対し一定のクリアランス領域を隔てて設置するように構成したものである。
したがってこの発明によれば、第2のフレームの、第1のフレームの側面と対向する側面を切除したことにより、補修等のために必要なクリアランス領域を第1及び第2のフレーム間に確保しつつ、第1及び第2の回路デバイスの実装間隔をさらに接近させて実装密度を高めることが可能となる。この結果、電子回路ユニットのさらなる小型化要求と高実装密度化の要求に応えることが可能となる。
また、第1及び第2のフレームを個別に製作することにより、1個の大型のフレームを製作する場合に比べてフレームの平坦度を高めることができる。このため、フレームを印刷配線基板上に設置した際の実装不具合の発生を低減して、製造上の歩留まりを高めかつ良好なシールド効果を得ることが可能となる。また、フレームにカバーを装着する場合に、フレームとカバーとの間に隙間が生じ難くなり、これにより回路デバイス間のアイソレーション特性のばらつきを低減することができる。
またこの発明は、第1のカバーと第2のカバーを個別に製作し、第1のカバーを上記第1のフレームの上部開口部に装着し、第2のカバーを上記第2のフレームの上部開口部に装着することも特徴とする。このように構成することで、1個の大型のカバーを製作する場合に比べ、カバーの平坦度を高めることができる。このため、フレームとカバーとの間における隙間の発生をさらに低減して、シールド性能をさらに高めることができる。
さらにこの発明は、上記第1及び第2のカバーの少なくとも一方に、互いに重なり合う延長部を備えることも特徴とする。このように構成すると、第1のカバーと第2のカバーとの間を電気的に一体化することができ、これによりシールド効果をさらに高めることが可能となる。
さらにこの発明は、上記第1及び第2のフレームの少なくとも一方に、相対向する側面間を接続するブリッジ部材を備えることを特徴とする。このように構成すると、第1及び第2のフレームの構造強度を高めることができる。このため、フレームの実装不具合の発生を低減してシールド効果を高く保持することができ、かつ電子回路ユニットの信頼性を高めることができる。
また、上記ブリッジ部材には、フレームをロボットアームによりつり上げるための吸着部を設けるとよい。このように構成すると、印刷配線基板に対するフレームの自動実装が可能となる。
要するにこの発明では、雑音を放射する第1の回路及び上記雑音から保護する必要がある第2の回路がそれぞれ実装された印刷配線基板に、枠形に構成された導電性を有する第1のフレームを上記第1の回路を包囲するように設置する。またそれと共に、枠を構成する複数の側面のうち上記第1のフレームの側面と対向する側面を切除してなる第2のフレームを用意する。そして、この第2のフレームを、上記印刷配線基板上において上記第2の回路を包囲しかつ上記第1のフレームの一側面に対し一定のクリアランス領域を隔てて設置するように構成している。
したがってこの発明によれば、フレームの大型化による実装品質の劣化を防ぎ、しかも必要なクリアランス領域を確保した上でデバイス実装のさらなる高密度化を可能にした電子回路ユニットとそのシールド構造を提供することができる。
以下、図面を参照してこの発明の実施形態を説明する。
この発明の一実施形態に係わる電子回路ユニットは、雑音を放射する回路デバイスを収容するための第1のシールドケースと、上記雑音から保護する必要がある回路デバイスを収容するための第2のシールドケースとを備える。
雑音を放射する回路デバイスには、CPU(Central Processing Unit)やDSP(Digital Signal Processor)等のディジタル回路を構成する回路デバイスが含まれる。一方、雑音から保護する必要がある回路デバイスには、無線回路を構成するLSI(Large Scale Integrated Circuit)等の高周波回路デバイスが含まれる。
先ず第1のシールドケースは、例えば図1に示すように金属フレーム1と、この金属フレーム1に装着される金属カバー2とから構成される。金属フレーム1は、4つの側面11〜14を有する長方形の枠からなり、板金加工により製作される。この金属フレーム1の相対向する一対の側面11,13間はブリッジ部材15により接続されている。ブリッジ部材15は、金属フレーム1を変形等から保護する補強部材として機能する。また上記ブリッジ部材15の中央部には吸着部16が設けてある。この吸着部16は、金属フレーム1を印刷配線基板10に実装する際に、当該金属フレーム1をロボットアームによりつり上げるために使用される。
金属フレーム1は、雑音を放射する回路デバイス群(図示せず)を囲い込むように印刷配線基板10上で位置決めされ、固定される。固定手段としては金属溶着、例えばハンダ付けが使用される。図中17にそのハンダパターンを示す。
金属カバー2もまた、上記金属フレーム1と同様に板金加工により製作される。金属カバー2は、上記金属フレーム1内に収容された回路デバイスから放射される雑音が外部へ漏洩しないように金属フレーム1内を閉塞するもので、当該金属フレーム1の上部開口部に装着される。
次に第2のシールドケースは、例えば図2に示すように金属フレーム3と、この金属フレーム3に装着される金属カバー4とから構成される。金属フレーム3は、長方形の枠を構成する4つの側面のうちの一つを切除したもので、板金加工により製作される。この金属フレーム3の相対向する一対の側面31,33間はブリッジ部材35により接続されている。ブリッジ部材35は、金属フレーム3を変形等から保護する補強部材として機能する。また上記ブリッジ部材35の中央部には吸着部36が設けてある。この吸着部36は、先に述べた第1の金属フレームと同様、金属フレーム3を印刷配線基板10に実装する際に、当該金属フレーム3をロボットアームによりつり上げるために使用される。
金属フレーム3は、雑音から保護する必要がある回路デバイス群6を囲い込むように印刷配線基板10上で位置決めされ、固定される。固定手段としてはいわゆるハンダ付けが使用される。図中37にそのハンダ付けパターンを示す。
金属カバー4もまた、上記金属フレーム3と同様に板金加工により製作される。金属カバー4は、上記金属フレーム1内に収容された回路デバイスから放射される雑音が、金属フレーム3内に進入して回路デバイス6に悪影響を及ぼさないようにするためのもので、金属フレーム3の上部開口部に当該金属フレーム3内を外部から電磁的に遮蔽するように装着される。
さて、上記金属フレーム1及び3は、印刷配線基板10上に次のように配置される。図3はその配置関係を示す平面図である。すなわち、金属フレーム3は、側面が切除された部位が金属フレーム1の側面12と対向するように配置される。このとき、金属フレーム1に対する金属フレーム3の位置は、間隔L2を隔てて対向するように設定される。この間隔L2により、金属フレーム1と金属フレーム3との間にはクリアランス領域が確保される。このクリアランス領域は、金属フレーム1,3の実装上の不具合を補修するために使用される。
このような構成であるから、第2のシールドケースを構成する金属フレーム3の側面を削除したことにより、補修等のために必要なクリアランス領域を金属フレーム1,3間に確保しつつ、回路デバイス5,6の実装間隔をさらに接近させることができる。この結果、実装面積の限られた印刷配線基板10における回路デバイスの実装密度を高めることが可能となる。すなわち、電子回路ユニットのさらなる小型化要求と高実装密度化の要求に応えることが可能となる。
ちなみに、例えば図4に示すように、第1及び第2のシールドケースにいずれも枠形に構成された金属フレーム1,7を使用する場合には、回路デバイス5,6間の実装間隔を、図示L3に示すように当該金属フレーム1,7双方の側面の厚さを考慮して設定せざるを得なくなり、その分実装密度の低下を招く。
また、この実施形態では金属フレーム1,3を個別に製作している。このため、金属フレーム1,3の平坦度を高めることができる。この結果、金属フレーム1,3を印刷配線基板10上に設置した際の実装不具合の発生を低減することができ、これにより製造上の歩留まりを高め、かつシールド効果を高めることができる。
さらに、金属カバー2,4についても個別に製作しているため、金属カバー2,4の平坦度を高めることができる。このため、金属フレーム1,3に金属カバー2,4を装着した状態でフレームとカバーとの間に隙間が生じ難くなり、これにより回路デバイス5,6間のアイソレーション特性のばらつきを低減することができる。
ちなみに、第1及び第2のシールドケースを1個の長方形の枠からなるフレームとそのカバーにより構成すると、フレーム及びカバーが大型化するためフレーム及びカバーの平坦度が低下してフレームと印刷配線基板との間及びフレームとカバーとの間に隙間が生じ易くなり、回路デバイス間のアイソレーション特性のばらつきが増加する。
例えば、図5に示すように4つの側面81〜84を有する長方形の枠からなる金属フレーム8を用意し、この金属フレーム8の内部に仕切板85を設けることにより2つの独立する部屋86,87を形成する。そして、これらの部屋86,87にそれぞれ雑音を放射する回路デバイス群と雑音の影響を受けやすい回路デバイス群を収容する。なお、図中9は金属カバーを、また88は上記金属フレーム8を印刷配線基板に実装するためのハンダ付けパターンを示す。
このようなシールドケースを板金加工により製作すると、フレーム8及びカバー9がいずれも大型化する。このため、その平坦度が低下して、先に述べたようなアイソレーション特性のばらつきの増加が避けられない。
さらにこの実施形態では、上記金属フレーム1,3の相対向する側面間をブリッジ部材15,35により接続している。このため、金属フレーム1,3の構造強度を高めることができ、これにより金属フレーム1,3の実装不具合の発生を低減してシールド効果を高く保持することができる。また、電子回路ユニットの信頼性を高めることができる。
さらにこの実施形態では、上記ブリッジ部材15,35に吸着部16,36を設けている。このため、金属フレーム1,3を印刷配線基板10に実装する際に、金属フレーム1,3をロボットアームによりつり上げることができ、これにより金属フレーム1,3の自動実装が可能となる。
なお、この発明は上記実施形態に限定されるものではない。例えば、図1及び図2に示した金属カバー2,4の少なくとも一方に延長部を設ける。この延長部は例えば庇又は突起により構成される。そして、金属カバー2,4を金属フレーム1,3に装着した際に、上記延長部を他方の金属カバーに重ねるようにする。このように構成すると、金属カバー2,4間を電気的に一体化することができ、これによりシールド効果をさらに高めることが可能となる。
また、前記実施形態では金属フレーム1,3を4つの側面を有する長方形の枠により構成したが、4つ以上の側面を有する多角形の枠により構成してもよい。またこの場合、金属フレーム1の複数の側面に金属フレーム3の複数の側面が対向する場合には、これら対向する複数の側面を切除するようにしてもよい。
その他、印刷配線基板の構造や形状、第1及び第2のフレームの形状や構成、第1及び第2のカバーの形状や構成、ブリッジ部材の有無やその設置位置及び形状、雑音を放射する第1の回路及び雑音から保護する必要がある第2の回路の種類等についても、この発明の要旨を逸脱しない範囲で種々変形して実施できる。
要するにこの発明は、上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合せにより種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態に亘る構成要素を適宜組み合せてもよい。
この発明の一実施形態に係わる電子回路ユニットの第1のシールドケースの構成を示す斜視図。 この発明の一実施形態に係わる電子回路ユニットの第2のシールドケースの構成を示す斜視図。 この発明の一実施形態に係わる電子回路ユニットの第1及び第2のシールドケースの配置関係を示す平面図。 図1乃至図3に示される電子回路ユニットとそのシールド構造の効果を説明するために使用する図。 図1乃至図3に示される電子回路ユニットとそのシールド構造の効果を説明するために使用する図。
符号の説明
1,3…金属ケース、2,4金属カバー、5…雑音を放射する回路デバイス、6…雑音から保護する必要がある回路デバイス、10…印刷配線基板、11〜14,31〜34…金属フレームの側面、15,35…ブリッジ部材、16,36…吸着部、17,37…ハンダ付けパターン。

Claims (6)

  1. 雑音を放射する第1の回路及び前記雑音から保護する必要がある第2の回路がそれぞれ実装された印刷配線基板と、
    前記印刷配線基板上に前記第1の回路を包囲するように設置される、枠形に構成された第1のフレームと、
    前記印刷配線基板上に、前記第2の回路を包囲すると共に前記第1のフレームの側面に対し一定のクリアランス領域を隔てて設置され、かつ枠を構成する複数の側面のうち前記第1のフレームの側面と対向する側面を切除してなる第2のフレームと
    を具備することを特徴とする電子回路ユニット。
  2. 前記第1のフレームの上部開口部を閉塞する第1のカバーと、
    前記第1のフレームとは独立に構成され、前記第2のフレームの上部開口部を閉塞する第2のカバーと
    を、さらに具備することを特徴とする請求項1記載の電子回路ユニット。
  3. 前記第1及び第2のカバーの少なくとも一方は、互いに重なり合う延長部を備えることを特徴とする請求項2記載の電子回路ユニット。
  4. 前記第1及び第2のフレームの少なくとも一方は、相対向する側面間を接続するブリッジ部材を備えることを特徴とする請求項1記載の電子回路ユニット。
  5. 前記ブリッジ部材は、フレームをつり上げるための吸着部を備えることを特徴とする請求項4記載の電子回路ユニット。
  6. 雑音を放射する第1の回路及び前記雑音から保護する必要がある第2の回路がそれぞれ実装された印刷配線基板上に、前記第1の回路を包囲するように設置される、枠形に構成された第1のフレームと、
    前記印刷配線基板上に、前記第2の回路を包囲すると共に前記第1のフレームの側面に対し一定のクリアランス領域を隔てて設置され、かつ枠を構成する複数の側面のうち前記第1のフレームの側面と対向する側面を切除してなる第2のフレームと
    を具備することを特徴とするシールド構造。
JP2005082377A 2005-03-22 2005-03-22 電子回路ユニットとそのシールド構造 Expired - Fee Related JP3875709B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005082377A JP3875709B2 (ja) 2005-03-22 2005-03-22 電子回路ユニットとそのシールド構造
EP05102386A EP1705978B1 (en) 2005-03-22 2005-03-24 Electronic circuit unit and its shielding structure
US11/089,910 US7009107B1 (en) 2005-03-22 2005-03-24 Electronic circuit unit and its sealed structure
US11/219,103 US7102075B1 (en) 2005-03-22 2005-09-01 Electronic circuit unit and its sealed structure
CN200510113240.3A CN100592843C (zh) 2005-03-22 2005-09-15 电子电路单元及其密封结构

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005082377A JP3875709B2 (ja) 2005-03-22 2005-03-22 電子回路ユニットとそのシールド構造

Publications (2)

Publication Number Publication Date
JP2006269542A JP2006269542A (ja) 2006-10-05
JP3875709B2 true JP3875709B2 (ja) 2007-01-31

Family

ID=34939062

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005082377A Expired - Fee Related JP3875709B2 (ja) 2005-03-22 2005-03-22 電子回路ユニットとそのシールド構造

Country Status (4)

Country Link
US (2) US7009107B1 (ja)
EP (1) EP1705978B1 (ja)
JP (1) JP3875709B2 (ja)
CN (1) CN100592843C (ja)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI277386B (en) * 2006-03-31 2007-03-21 Asustek Comp Inc Electromagnetic shielding device
JP4929897B2 (ja) * 2006-07-25 2012-05-09 富士通東芝モバイルコミュニケーションズ株式会社 シールド構造及びシールド構造を備えた携帯端末
EP2191576A1 (en) * 2007-05-04 2010-06-02 Nxp B.V. A tuner
WO2009078060A1 (ja) * 2007-12-14 2009-06-25 Fujitsu Limited シールドケース、それを用いた電子装置、および携帯型情報機器
JP2010251375A (ja) * 2009-04-10 2010-11-04 Toshiba Corp 電子回路
JP5428486B2 (ja) * 2009-04-22 2014-02-26 日本電気株式会社 シールド実装基板およびシールド基板実装方法
KR101052559B1 (ko) * 2011-02-25 2011-07-29 김선기 전자파 차폐 및 보호용 실드케이스
JP5073859B1 (ja) * 2012-01-10 2012-11-14 パイオニア株式会社 シールドケース、シールドケースの板取方法、電子機器
US10893636B2 (en) * 2017-03-10 2021-01-12 Laird Technologies Inc. Method for forming a pickup area of a board level shield

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3954889A (en) 1973-01-31 1976-05-04 Bayer Aktiengesellschaft Process for the production of 1,1,3,3-substituted hydroxyindanes
US4370515A (en) * 1979-12-26 1983-01-25 Rockwell International Corporation Electromagnetic interference
JPH06164265A (ja) * 1992-11-16 1994-06-10 Toshiba Corp マイクロ波増幅器
US5495399A (en) * 1994-07-05 1996-02-27 Motorola, Inc. Shield with detachable grasp support member
US5917708A (en) * 1997-03-24 1999-06-29 Qualcomm Incorporated EMI shield apparatus for printed wiring board
US6180876B1 (en) * 1997-12-29 2001-01-30 Research In Motion Limited Apparatus and method for RF shielding of a printed circuit board
GB2351183B (en) * 1999-06-18 2003-10-15 Nokia Mobile Phones Ltd Shielding can for a printed circuit board
JP3679285B2 (ja) * 1999-11-12 2005-08-03 株式会社ケンウッド シールドケース

Also Published As

Publication number Publication date
US7009107B1 (en) 2006-03-07
US7102075B1 (en) 2006-09-05
JP2006269542A (ja) 2006-10-05
EP1705978A3 (en) 2008-08-06
US20060213688A1 (en) 2006-09-28
EP1705978A2 (en) 2006-09-27
CN100592843C (zh) 2010-02-24
EP1705978B1 (en) 2011-09-21
CN1838861A (zh) 2006-09-27

Similar Documents

Publication Publication Date Title
JP3875709B2 (ja) 電子回路ユニットとそのシールド構造
US9247682B2 (en) Electronic circuit module
JP2004159288A (ja) アンテナ装置、プリント配線板、プリント基板、通信アダプタおよび携帯型電子機器
WO2010103591A1 (ja) 接続構造体、回路装置、及び電子機器
KR20070057278A (ko) 실드가 부착된 커넥터 및 회로 기판 장치
JP4527035B2 (ja) シールド構造
JP2011014659A (ja) 複合電子部品モジュール
JP2010103375A (ja) シールドカバーの実装構造、シールドカバー、及びシールドフレーム
JPWO2012176646A1 (ja) シールドフレーム、シールドフレームの実装構造、及び電子携帯機器
JP2010010524A (ja) 電子機器モジュール
JP2007150212A (ja) 回路基板
JP5345179B2 (ja) 回路基板
JP2009158548A (ja) シールドケース、配線基板、及び電子部品モジュール
JP5515616B2 (ja) 回路基板
US7943857B2 (en) Sliced electromagnetic cage for inductors
JP2006229447A (ja) テレビ受信チューナ
JP2011054888A (ja) シールド構造体及び電子機器
JP4433882B2 (ja) ノイズ放射抑制メモリモジュール
JP2005122595A (ja) 近接非接触通信機器
JP2007048843A (ja) 電子回路
JP5207587B2 (ja) 回路装置
JP7038305B2 (ja) 電子機器
JP6576109B2 (ja) 基板とその基板を有する画像形成装置
JP2023089829A (ja) 情報処理装置用電子基板
JP2020068298A (ja) 半導体パッケージ、実装基板および電子機器

Legal Events

Date Code Title Description
A871 Explanation of circumstances concerning accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A871

Effective date: 20060929

TRDD Decision of grant or rejection written
A975 Report on accelerated examination

Free format text: JAPANESE INTERMEDIATE CODE: A971005

Effective date: 20061018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20061024

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061026

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 7

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

LAPS Cancellation because of no payment of annual fees