JP3872362B2 - キャパシタ・デバイス及びこれを形成する方法 - Google Patents
キャパシタ・デバイス及びこれを形成する方法 Download PDFInfo
- Publication number
- JP3872362B2 JP3872362B2 JP2002060480A JP2002060480A JP3872362B2 JP 3872362 B2 JP3872362 B2 JP 3872362B2 JP 2002060480 A JP2002060480 A JP 2002060480A JP 2002060480 A JP2002060480 A JP 2002060480A JP 3872362 B2 JP3872362 B2 JP 3872362B2
- Authority
- JP
- Japan
- Prior art keywords
- trench
- conductor plate
- layer
- capacitor
- conductive layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000003990 capacitor Substances 0.000 title claims description 113
- 238000000034 method Methods 0.000 title claims description 43
- 239000004020 conductor Substances 0.000 claims description 84
- 239000012212 insulator Substances 0.000 claims description 42
- 238000000151 deposition Methods 0.000 claims description 25
- 239000000758 substrate Substances 0.000 claims description 13
- 229910052751 metal Inorganic materials 0.000 claims description 9
- 239000002184 metal Substances 0.000 claims description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims description 8
- 229910052802 copper Inorganic materials 0.000 claims description 8
- 239000010949 copper Substances 0.000 claims description 8
- 239000003870 refractory metal Substances 0.000 claims description 7
- 238000000059 patterning Methods 0.000 claims description 4
- 239000010410 layer Substances 0.000 description 154
- 125000006850 spacer group Chemical group 0.000 description 17
- 238000004519 manufacturing process Methods 0.000 description 13
- 238000010586 diagram Methods 0.000 description 11
- 230000015556 catabolic process Effects 0.000 description 9
- 238000001020 plasma etching Methods 0.000 description 9
- 238000005240 physical vapour deposition Methods 0.000 description 7
- 239000000126 substance Substances 0.000 description 6
- 238000005229 chemical vapour deposition Methods 0.000 description 5
- 230000008021 deposition Effects 0.000 description 5
- 229920002120 photoresistant polymer Polymers 0.000 description 5
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 238000005530 etching Methods 0.000 description 4
- 239000000463 material Substances 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 3
- 230000003667 anti-reflective effect Effects 0.000 description 3
- 239000012459 cleaning agent Substances 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 239000010937 tungsten Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 description 2
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical compound [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 2
- QAOWNCQODCNURD-UHFFFAOYSA-N Sulfuric acid Chemical compound OS(O)(=O)=O QAOWNCQODCNURD-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 2
- 238000001459 lithography Methods 0.000 description 2
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 229910052717 sulfur Inorganic materials 0.000 description 2
- 239000011593 sulfur Substances 0.000 description 2
- 229910016570 AlCu Inorganic materials 0.000 description 1
- 239000002253 acid Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 239000011247 coating layer Substances 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- QPJSUIGXIBEQAC-UHFFFAOYSA-N n-(2,4-dichloro-5-propan-2-yloxyphenyl)acetamide Chemical compound CC(C)OC1=CC(NC(C)=O)=C(Cl)C=C1Cl QPJSUIGXIBEQAC-UHFFFAOYSA-N 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000000926 separation method Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- TXEYQDLBPFQVAA-UHFFFAOYSA-N tetrafluoromethane Chemical compound FC(F)(F)F TXEYQDLBPFQVAA-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
- H01L28/40—Capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
- H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
- H01L27/0805—Capacitors only
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66083—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by variation of the electric current supplied or the electric potential applied, to one or more of the electrodes carrying the current to be rectified, amplified, oscillated or switched, e.g. two-terminal devices
- H01L29/66181—Conductor-insulator-semiconductor capacitors, e.g. trench capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Semiconductor Integrated Circuits (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【発明の属する技術分野】
本発明は、キャパシタ、特に、ダマシン法で形成されたキャパシタに関する。
【0002】
【従来の技術】
ダマシン法に関して、キャパシタのような多くの集積回路要素が、基板上に形成された絶縁体にエッチングされた開口またはトレンチ内に形成される。キャパシタを製造する従来の方法は、金属−絶縁体−金属(MIM)を積層することによって行われている。特に、ダマシン・キャパシタの形成については、まず最初に、絶縁体にエッチングされたトレンチ内に第1の金属層が付着される。次に、第1の金属層上にキャパシタ誘電体層が付着され、続いてこのキャパシタ誘電体層上に第2の金属層が付着される。このようにして、MIMプレートは、トレンチの底部上を被覆し、トレンチの側壁に沿って垂直方向に延びる。次に、化学機械研磨(CMP)プロセスを用いて、絶縁体の表面と共に、キャパシタが平坦化される。
【0003】
この種のキャパシタを形成するときに、問題が発生する。特に、キャパシタ誘電体の絶縁破壊特性は、ある領域で低下し、キャパシタ・プレート間に、漏洩および絶縁破壊が生じる。
【0004】
【発明が解決しようとする課題】
したがって、ダマシン・キャパシタについては、キャパシタ・プレート間での漏洩および絶縁破壊を防止し、ダマシン法または類似の方法に用いられる、より信頼性のあるキャパシタを提供する必要性が存在する。
【0005】
【課題を解決するための手段】
本発明は、キャパシタ構造を提供し、およびトレンチの表面上とトレンチの底部コーナーとにおいて、キャパシタ構造のキャパシタ・プレート間の漏洩および絶縁破壊を本質的に排除するキャパシタを作製する方法を提供する。これは、本発明の埋込みキャパシタ導体プレートにより実現される。
【0006】
本発明は、一般的には、金属−絶縁体−金属(MIM)キャパシタ・デバイスであって、
レベル間誘電絶縁体の層内に形成された、側壁を有するトレンチと、
前記トレンチの底部に形成された第1の薄い下部導体プレートと、
前記レベル間誘電絶縁体の表面と共面をなす第2の上部導体プレートと、
前記第1の導体プレートと前記第2の導体プレートとの間に形成された誘電体層とを備え、前記誘電体層は、前記導体プレートの一方が、前記トレンチの側壁に延びないようにし、前記導体プレートの前記一方の少なくとも1つの上部コーナーが、前記トレンチの上部の方へ延びないようにするデバイスを提供する。
【0007】
さらに本発明は、MIMキャパシタを形成する方法であって、
a)レベル間誘電絶縁体の層内に、側壁を有するトレンチを形成する工程と、
b)前記トレンチの底部に、第1の薄い下部導体プレートを形成する工程と、
c)前記下部導体プレートの上に、誘電体層を形成する工程と、
d)前記誘電体の上に、前記レベル間誘電絶縁体の表面と共面をなすように、第2の上部導体プレートを形成する工程と、
e)前記導電プレートの一方の少なくとも1つの上部コーナーが、前記トレンチの前記側壁の方へ延びないようにし、および前記トレンチの上部の方へ延びないようにする工程とを含む方法を提供する。
【0008】
本発明は、また、MIMキャパシタ・デバイスを有するダマシン装置であって、
基板と、
前記基板の上に付着されたレベル間誘電絶縁体の層と、
前記レベル間誘電絶縁体の層内に形成された、側壁を有する少なくとも1つのトレンチと、
前記トレンチの底部に形成された第1の薄い下部導体プレートと、
前記レベル間誘電絶縁体の表面と共面をなす第2の上部導体プレートと、
前記下部または上部導体プレートと接触する少なくとも1つのコンタクトと、
前記第1の導体プレートと前記第2の導体プレートとの間に形成された誘電体層とを備え、前記誘電体層は、前記導体プレートの一方が、前記トレンチの側壁に延びないようにし、前記導体プレートの前記一方の少なくとも1つの上部コーナーが、前記トレンチの上部の方へ延びないようにする装置を提供する。
【0009】
本発明の前述の特徴およびその他の特徴は、図面に基づいて説明する本発明の実施例のより具体的な説明から明らかになるであろう。
【0010】
【発明の実施の形態】
図1は、装置10の断面図を示す。装置10は、基板15,絶縁体層20,本発明の第1の実施例による第1のキャパシタ30,本発明の第2の実施例による第2のキャパシタ50,および本発明の第3の実施例による第3のキャパシタ35を有している。
【0011】
レベル間誘電絶縁体としても知られる絶縁体層20は、絶縁材料よりなり、基板15上に形成される。基板15は、ダマシン配線のようなコンタクト18,19と、他のトランジスタ・コンタクトとを有している。コンタクト18,19は、銅配線、あるいはポリシリコン,タングステン(W)またはアルミニウム/銅(AlCu)のような他の類似のダマシン材料で作られたコンタクトとすることができる。
【0012】
第1のキャパシタ30は、絶縁体層20内のトレンチ31内に形成されている。第1のキャパシタ30を形成するプロセスを、図2〜図6を参照して詳細に説明する。第1キャパシタ30のトレンチ31は、絶縁体層20とほぼ同じ深さであり、したがって基板15に隣接し、下部コンタクト18に接続されているが、トレンチ31は、第3のキャパシタ35の深さのような他の深さとすることができる。したがって、第1のキャパシタ30は、独立形(stand−alone)構造としても作製することができ、あるいはデュアル・ダマシン・トレンチまたは他の構造によって同一レベル上で他のバイアまたはコンタクトと共に処理することもできる。
【0013】
第2のキャパシタ50は、絶縁体層20のトレンチ内に、同様に形成される。第2のキャパシタ50を形成するプロセスを、図7〜図12を参照して詳細に説明する。第1のキャパシタ30と同様に、第2のキャパシタ50は、基板15に隣接して、したがって下部コンタクト18に接続して示されているが、これに限定されるものではない。第2のキャパシタ50は、第3のキャパシタ35のように、トレンチの深さを変えた独立形構造として作製することもでき、あるいはダマシン・トレンチまたは他の構造によって同一レベル上で他のバイアおよびコンタクトと共に処理することができる。
【0014】
詳細に前述したように、第3のキャパシタ35は、そのトレンチの深さが、第2のキャパシタのトレンチの深さと異なることを除いて、第2のキャパシタ50に類似している。このことは、下部コンタクトを経る以外に、第3のキャパシタ35とのコンタクトの他の方法を可能にする。この例では、キャパシタ35は、上部コンタクト19に接続している。
【0015】
以下に詳細に説明するように、第1のキャパシタ30および第2のキャパシタ50は、トレンチの底部コーナーのカスプ(cusping)を小さくする。すなわち、関連技術である金属−絶縁体−金属(MIM)ダマシン・キャパシタにおいては、トレンチの底部コーナーにおけるキャパシタ誘電体厚さは、典型的に、ブランケット領域における厚さよりもかなり小さく、コーナーにカスプを生じさせ、絶縁破壊特性を劣化させる。本発明は、この絶縁破壊を、実質的に排除する。さらに、CMP後のトレンチの表面上のキャパシタ・プレート間の漏洩および絶縁破壊は、本発明の埋込まれたキャパシタ・プレートによって、排除される。すなわち、本発明では、埋込まれたキャパシタ・プレートの上部コーナーは、側壁へは延びず、あるいはトレンチの表面の方には延びない。
【0016】
図2〜図6は、本発明の第1の実施例によって第1のキャパシタ30を形成する工程を示している。図2(A)に示すように、第1のキャパシタ30を形成する第1の工程30aは、絶縁体層20内にトレンチ31を形成する工程25を含む。トレンチ31は、標準的な反応性イオンエッチング(RIE)プロセスによって、絶縁体層20内にエッチングすることができる。RIE残留物を洗浄することが必要とされる場合には、希フッ化水素(HF)酸のような標準的な洗浄剤、または標準的な溶媒、および/またはアルゴン・スパッタ洗浄剤を用いることができる。
【0017】
トレンチは、単一のトレンチとして示され、好ましくは絶縁体層20内にエッチングされた単一のダマシン・トレンチであるが、トレンチ31は、配線またはバイア構造を有するデュアル・ダマシン・トレンチの一部とすることもできる。さらに、図2(B)に示すように、トレンチ31を種々の形状に形成することもでき、3次元長方形または正方形に限定されない。トレンチ31の形状は、レイアウト制限および所望の容量性抵抗によって要求されるときに、制限されるのみである。
【0018】
図2(B)は、第2(A)のライン2Aに沿って見たときのトレンチ31の例示的な上面を示している。この例では、トレンチ31は、側壁33とフィンガ状延長部27とを有する長方形トレンチである。したがって、キャパシタ35(図1参照)のようなキャパシタに対しては、下部導体プレートは、トレンチの上部の方に延びるときに、フィンガ状延長部を充てんし、下部導体プレートとのコンタクトの容易さを可能にする。この例では、フィンガ延長部27の幅は、下部導体プレートの厚さのほぼ2倍よりも小さい。本発明のこの実施例または他の実施例におけるトレンチの深さは、好ましくは約0.5ミクロン(μ)であるが、これに限定されない。トレンチ31の深さは、約0.1μ〜5μの範囲内で変えることができる。同様に、トレンチ31の幅(面積)は、約1平方ミクロン(μ2 )〜数千平方ミクロン(例えば、面積は約1平方ミリメータとなり得る)の範囲内で変えることができる。
【0019】
次の工程30bを、図3に示す。図3では、第1の導電層32が、トレンチ31の底部および側部上に付着されている。この実施例では、第1の導電層32は、物理蒸着(PVD)またはイオン化物理蒸着(IPVD)によって付着される窒化タンタル/タンタル(TaN/Ta)膜より成るが、これに限定されるものではない。この特定の実施例では、第1の導電層32の厚さは、約50ナノメータ(nm)であるが、これに限定されるものではない。第1導電層32の厚さは、約10nm〜200nmの範囲で変えることができる。第1の導電層32は、PVD,IPVD,化学蒸着(CVD),または適用できる他の方法によって付着された、いかなる標準的な高融点金属ライナを有することができる。
【0020】
図4は、フォトレジスト40の付着およびリソグラフィック・パターニング、およびトレンチ31内の第1導電層32のエッチング(工程30c)を示している。無反射(ARC)被覆層(図示せず)を、フォトレジストの下および上に用いることができる。標準的な塩素または硫黄をベースとした(例えばHCl,BCl3 ,SF6 ,SO2 など)RIE化学物質を用いて、第1の導電層32をエッチングすることができる。あるいはまた、第1の導電層32にタングステン(W)のような他の元素が用いられるならば、標準的なペルフルオロカーボン(PFC−O2 )化学物質を用いて、タングステンWをエッチングすることができる。第1の導電層32をエッチングし、レジストを除去した後、希硫酸と過酸化水素洗浄剤の混合物のような標準的なポストRIE洗浄剤を選択的に用いて、RIE残留物を洗浄することができる。
【0021】
図5は、工程30dを示す。工程30dは、残りの第1の導電層32上のトレンチ内にキャパシタ誘電体42を付着する工程と、キャパシタ誘電体42の上部に第2の導電層44を付着する工程と、第2の導電層44の上部に内側導電層46を付着する工程と、内側導電層46上に第3の導電層48を付着する工程とを含んでいる。キャパシタ誘電体42は、二酸化シリコン,窒化シリコン,Ta2 O5 ,または技術上知られているあらゆる標準的なキャパシタ誘電体より成る1つ以上の層で作製できる。この特定の実施例では、キャパシタ誘電体42の厚さは、好ましくは約100nmであるが、これに限定されるものではない。キャパシタ誘電体42の厚さを、約5nm〜250nmの範囲内で変えることができる。
【0022】
第2の導電層44は、TaN/Taのような標準的な高融点金属ライナにより構成することができる。第1の導電層32のように、第2の導電層44の厚さは、この実施例では好ましくは約50nmであるが、これに限定されるものではない。第2の導電層44の厚さは、約10nm〜200nmの範囲内で変えることができる。
【0023】
内側導電層46は、PVC,CVDまたは類似のプロセスによって付着された、適用可能な銅シードまたは類似のシード材料の組合わせより成り、第3の導電層48は、好ましくは、電気メッキ銅であるが、これに限定されるものではない。第3の導電層48を付着した後、層46と層48とを区別することは、本質的にできない。層44,46,48の全厚さは、トレンチ31の残りの厚さによって決定される。この場合、層44,46,48の付着厚さは、トレンチ31の深さにほぼ等しい。
【0024】
図6に示すように、最終工程は、化学機械研磨(CMP)または他の適切な手段によって、層42,44,48と絶縁体層20を平坦化する工程を含む。その結果、層42,44,48は、絶縁体層20の表面と共面になる。図示しないが、層42,44,48は、絶縁体20の表面上に、層42が全体的または部分的に残されるように、平坦化することもできる。
【0025】
このように、第1のキャパシタ30は、キャパシタ誘電体42内に埋込まれた第1の導電層32より成る第1の薄い下部導体プレートを有している。第1キャパシタ30の第2の上部導体プレートは、第2の導電層44および第3の導電層48より構成される。第1の導体プレートは、トレンチの底部に形成され、前記トレンチの側壁へは延びない。上部導体プレートは、キャパシタ誘電体42上に形成され、絶縁体層の表面と共面となるように、トレンチをほぼ充てんする。
【0026】
図7〜図12は、本発明の第2の実施例に従って、第2のキャパシタ50を形成する工程を示す。図7に示すように、第2のキャパシタ50を形成する第1の工程50aは、絶縁体層20内にトレンチ26を形成する工程を含んでいる。そのプロセスは、図2で説明したプロセスに類似している。
【0027】
次の工程50bを、図8に示す。図8では、第1の導電層52,キャパシタ誘電体層54,第2の導電層56が、トレンチ内に付着されている。この実施例では、第1の導電層52および第2の導電層56は、PVDまたはIPVDによって(これに限定されない)付着されたTaN/Ta膜により構成される。第1の実施例のように、第1の導電層52および第2の導電層56の厚さは、約50nmであり、キャパシタ誘電体54の厚さは、約100nmであるが、これら層の厚さは、これらに限定されるものではない。この実施例では、第1および第2の導電層52,56の厚さは、約10nm〜200nmの範囲内で変えることができ、キャパシタ誘電体54の厚さは、約5nm〜250nmの範囲内で変えることができる。
【0028】
第1および第2の導電層52,56は、PVD,IPVD,CVD,または他の適切な付着方法を用いて付着された標準的な高融点金属ライナで構成することができる。キャパシタ誘電体層54は、二酸化シリコン,窒化シリコン,Ta2 O5 ,または技術上知られている標準的なキャパシタ誘電体より成る1つ以上の層で構成することができる。
【0029】
図9は、フォトレジスト60の付着およびリソグラフィック・パターニングと、第2の導電層56およびキャパシタ誘電体層54のエッチングとを示している(工程50c)。ARC層(図示せず)を、フォトレジストの下または上に、用いることができる。標準的な塩素または硫黄をベースとしたRIE化学物質を用いて、第2の導電層56をエッチングすることができる。第2の導電層をエッチングし、レジストを除去した後、標準的なポストRIE洗浄剤を選択的に用いて、RIE残留物を洗浄することができる。工程50cが終了すると、キャパシタ誘電体層54および第2の導電層56の一部のみが、トレンチの底部上に残る。
【0030】
次の工程50dを、図10に示す。第2の導電層56およびキャパシタ誘電体54をパターニングした後、側壁スペーサ62を、トレンチ内に形成する。側壁スペーサ62を形成する一つの方法は、技術上知られているように、プラズマ励起CVD(PECVD)またはHDPCVDによる窒化シリコンの層を、ウェハ上に付着する工程と、異方性スペーサ・エッチバックを行って、トレンチの上部(レベル間の面である)ではなくトレンチの側壁上に窒化シリコンを残す工程とを含んでいる。したがって、側壁スペーサ62は、トレンチの上部よりもトレンチの底部で厚い。他のダマシン配線レベルまたは類似の配線レベルが、第2のキャパシタ50と共面になるように作製されることが必要ならば、他のダマシン配線レベルまたは類似の配線レベルは、この工程中に、パターニングし、エッチングできる。
【0031】
図11は、第2のキャパシタ50を形成する次の工程50eを示す。中間導電層64,内側導電層66,第3の導電層68を、側壁スペーサ62上に付着する。中間導電層64は、TaN/Taまたは類似の材料より成り、内側導電層66は、PVD,CVD,または類似のプロセスによって付着された、銅シードまたは他の適用できるシード材料より成る1つ以上の組合わせ層を有し、第3の導電層68は、好ましくは、電気メッキ銅であるが、これに限定されるものではない。本発明の第1の実施例のように、第3の導電層68を付着した後に、本質的に、層66と層68とは区別することはできない。また、層64,66,68の厚さは、トレンチの残りの深さによって決定される。この場合、層64,66,68の付着厚さは、トレンチの深さにほぼ等しい。
【0032】
図12に示すように、層52,64,68と、分離された層20とを、次に、化学機械研磨(CMP)または他の適切な手段によって平坦化する。したがって、第2のキャパシタ50は、トレンチの側壁に延びる第1の導電層52より成る第1の薄い下部導体プレートを有する。キャパシタ誘電体54は、第1の導体プレートと第2の導体プレートとの間に設けられる。第2のキャパシタ50の第2の上部導体プレートは、第2の導電層56,中間導電層64,第3の導電層68により構成される。第1の導体プレートは、トレンチの底部に形成され、上部導体プレートは、キャパシタ誘電体54上に形成される。この場合、側壁スペーサ62は、第2の導電層56の端部をオーバラップし、上部導体プレートの第2の導体層56の上部コーナーを、トレンチの上部の方へ延びないようにしている。CMP後、側壁スペーサ62は、第1の導体プレートと第2の導体プレートとの間に十分な分離を与えて、漏洩と絶縁破壊とを防止する。
【0033】
したがって、本発明は、トレンチの表面上、およびトレンチの底部コーナーでの、キャパシタ構造のキャパシタ・プレート間の漏洩および絶縁破壊を防止するために、埋込まれたキャパシタ・プレートを有するキャパシタを提供する。
【0034】
本発明を、特定の実施例に基づいて説明したが、本発明の趣旨と範囲から逸脱することなく、変形,変更が可能なことが、当業者にはわかるであろう。
【0035】
まとめとして、本発明の構成に関して以下の事項を開示する。
(1)金属−絶縁体−金属(MIM)キャパシタ・デバイスであって、
レベル間誘電絶縁体の層内に形成された、側壁を有するトレンチと、
前記トレンチの底部に形成された第1の薄い下部導体プレートと、
前記レベル間誘電絶縁体の表面と共面をなす第2の上部導体プレートと、
前記第1の導体プレートと前記第2の導体プレートとの間に形成された誘電体層とを備え、前記誘電体層は、前記導体プレートの一方が、前記トレンチの側壁に延びないようにし、前記導体プレートの前記一方の少なくとも1つの上部コーナーが、前記トレンチの上部の方へ延びないようにする、デバイス。
(2)前記誘電体層は、前記下部導体プレートが、前記トレンチの側壁に延びないようにする、上記(1)に記載のデバイス。
(3)前記誘電体層は、前記側壁に隣接している、上記(2)に記載のデバイス。
(4)前記下部導体プレートは、少なくとも1種の高融点金属の層を有する、上記(1)に記載のデバイス。
(5)前記上部導体プレートは、
少なくとも1種の高融点金属の層と、
銅の層と、
を有する、上記(1)に記載のデバイス。
(6)前記誘電体層は、
前記上部導体プレートと前記下部導体プレートとの間のキャパシタ誘電体層と、
前記上部導体プレートの端部をオーバラップし、前記上部導体プレートの少なくとも1つの上部コーナーが、前記トレンチの上部へ延びないようにする誘電体側壁スペーサと、
を有する、上記(1)に記載のデバイス。
(7)前記誘電体側壁スペーサは、前記トレンチの上部におけるよりも、前記トレンチの底部において厚い、上記(6)に記載のデバイス。
(8)MIMキャパシタを形成する方法であって、
a)レベル間誘電絶縁体の層内に、側壁を有するトレンチを形成する工程と、
b)前記トレンチの底部に、第1の薄い下部導体プレートを形成する工程と、
c)前記下部導体プレートの上に、誘電体層を形成する工程と、
d)前記誘電体の上に、前記レベル間誘電絶縁体の表面と共面をなすように、第2の上部導体プレートを形成する工程と、
e)前記導電プレートの一方の少なくとも1つの上部コーナーが、前記トレンチの前記側壁の方へ延びないようにし、および前記トレンチの上部の方へ延びないようにする工程と、
を含む方法。
(9)前記工程b)は、
b1)前記トレンチの底部および側壁の上に、第1の導電層を付着する工程と、
b2)前記第1の導電層の選択領域上に、レジストを付着してパターニングする工程と、
b3)前記トレンチの側壁に隣接する領域を含む、前記第1の導電層の選択領域を除去することによって、前記下部導体プレートを形成する工程と、
b4)前記トレンチから前記レジストを除去する工程と、
を含む、上記(8)に記載の方法。
(10)前記工程c)は、
c1)前記下部導体プレートの上、および前記トレンチの側壁の上に、前記誘電体層を付着する工程と、
c2)前記下部導体プレートを、前記付着された誘電体層で、前記側壁から分離する工程と、
をさらに含む、上記(9)に記載の方法。
(11)前記工程d)は、
d1)前記誘電体層の上に、第2の導電層を付着する工程と、
d2)前記第2の導電層の上に、前記レベル間誘電絶縁体の表面と共面をなすように、第3の導電層を付着する工程と、
d3)前記第2および第3の導電層と、前記レベル間誘電絶縁体とを平坦化することによって、前記上部導体プレートを形成する工程と、
を含む、上記(10)に記載の方法。
(12)前記工程b)は、
b1)前記トレンチの底部および側壁の上に、第1の導電層を付着する工程、を含む、上記(8)に記載の方法。
(13)前記工程c)は、
c1)前記下部導体プレートの上に、第1の誘電体を付着する工程、
を含む、上記(12)に記載の方法。
(14)前記工程d)は、
d1)前記誘電体層の上に、第2の導電層を付着する工程と、
d2)前記第2の導電層および前記誘電体層の選択領域に、レジストを付着してパターニングする工程と、
d3)前記トレンチの側壁に平行な領域を含む、前記第2の導電層および前記誘電体層の選択領域を除去する工程と、
d4)前記レジストを、前記トレンチから除去する工程と、
を含む、上記(13)に記載の方法。
(15)前記工程e)は、
e1)前記側壁に隣接する前記トレンチ内に、前記第2の導電層の各端部にオーバラップする側壁スペーサを形成する工程と、
e2)前記第2の導電層の上部コーナーが、前記トレンチの上部へ延びないようにする工程と、
を含む、上記(14)に記載の方法。
(16)前記工程e1)は、
l)前記側壁スペーサの底部が、前記側壁スペーサの上部より厚くなるように、前記側壁スペーサを形成する工程、
をさらに含む、上記(15)に記載の方法。
(17)前記工程e)は、
e3)前記側壁スペーサの上に、中間導電層を付着する工程と、
e4)前記中間導電層の上に、前記レベル間誘電絶縁体の表面と共面をなすように、第3の導電層を付着する工程と、
e5)前記第1の導電層,前記中間導電層,前記第3の導電層,前記側壁スペーサ,前記レベル間誘電絶縁体を平坦化することによって、前記キャパシタを形成する工程と、
をさらに含む、上記(16)に記載の方法。
(18)MIMキャパシタ・デバイスを有するダマシン装置であって、
基板と、
前記基板の上に付着されたレベル間誘電絶縁体の層と、
前記レベル間誘電絶縁体の層内に形成された、側壁を有する少なくとも1つのトレンチと、
前記トレンチの底部に形成された第1の薄い下部導体プレートと、
前記レベル間誘電絶縁体の表面と共面をなす第2の上部導体プレートと、
前記下部または上部導体プレートと接触する少なくとも1つのコンタクトと、
前記第1の導体プレートと前記第2の導体プレートとの間に形成された誘電体層とを備え、前記誘電体層は、前記導体プレートの一方が、前記トレンチの側壁に延びないようにし、前記導体プレートの前記一方の少なくとも1つの上部コーナーが、前記トレンチの上部の方へ延びないようにする、装置。
(19)前記誘電体層は、前記トレンチの側壁に隣接し、前記下部導体プレートが、前記トレンチの側壁に延びないようにする、上記(8)に記載の装置。
(20)前記誘電体層は、
前記上部導体プレートと前記下部導体プレートとの間のキャパシタ誘電体層と、
前記上部導体プレートの端部をオーバラップし、前記上部導体プレートの少なくとも1つの上部コーナーが、前記トレンチの上部へ延びないようにする誘電体側壁スペーサと、
を有する、上記(18)に記載の装置。
【図面の簡単な説明】
【図1】本発明の第1および第2の実施例による3個のキャパシタの断面図である。
【図2】本発明の第1の実施例による図1のキャパシタ30の製造の1つの工程を示す図である。
【図3】本発明の第1の実施例による図1のキャパシタ30の製造の1つの工程を示す図である。
【図4】本発明の第1の実施例による図1のキャパシタ30の製造の1つの工程を示す図である。
【図5】本発明の第1の実施例による図1のキャパシタ30の製造の1つの工程を示す図である。
【図6】本発明の第1の実施例による図1のキャパシタ30の製造の1つの工程を示す図である。
【図7】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【図8】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【図9】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【図10】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【図11】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【図12】本発明の第2の実施例による図1のキャパシタ35,50の製造の1つの工程を示す図である。
【符号の説明】
10 装置
15 基板
18,19 コンタクト
20 絶縁体層
27 フィンガ状延長部
30 第1のキャパシタ
31 トレンチ
32 第1の導電層
33 側壁
35 第3のキャパシタ
50 第2のキャパシタ
42 キャパシタ誘電体
44 第2の導電層
46 内側導電層
48 第3の導電層
52 第1の導電層
54 キャパシタ誘電体層
56 第2の導電層
60 フォトレジスト
62 側壁スペーサ
64 中間導電層
66 内側導電層
68 第3の導電層
Claims (7)
- 金属−絶縁体−金属(MIM)キャパシタ・デバイスであって、
レベル間誘電絶縁体層に形成された、側壁を有するトレンチと、
前記トレンチの底部に設けられた下部導体プレートであって、前記トレンチの底部コーナーに達しないように前記トレンチの側壁から離れて設けられた前記下部導体プレートと、
前記下部導体プレート、該下部導体プレートが設けられていない前記トレンチの底部及び前記トレンチの側壁上に設けられた誘電体層と、
前記トレンチ内の前記誘電体層上に設けられて前記トレンチを充填し、前記レベル間誘電絶縁体層の上面と同一面である上面を有する上部導体プレートとを備える金属−絶縁体−金属(MIM)キャパシタ・デバイス。 - 前記レベル間誘電絶縁体層が基板上に設けられており、該基板に設けられたコンタクトに前記下部導体プレートが接続されている、請求項1に記載のキャパシタ・デバイス。
- 前記下部導体プレートは、少なくとも1種の高融点金属の層を有する、請求項1に記載のキャパシタ・デバイス。
- 前記上部導体プレートは、少なくとも1種の高融点金属の層と、銅の層とを有する、請求項1に記載のキャパシタ・デバイス。
- MIMキャパシタ・デバイスを形成する方法であって、
(a)レベル間誘電絶縁体層に、側壁を有するトレンチを形成する工程と、
(b)前記トレンチの底部のうち前記トレンチの側壁から離れた位置に下部導体プレートを設けることにより、前記トレンチの底部コーナーに達しない前記下部導体プレートを形成する工程と、
(c)前記下部導体プレート、該下部導体プレートが設けられていない前記トレンチの底部及び前記トレンチの側壁上に誘電体層を形成する工程と、
(d)前記トレンチ内の前記誘電体層上に、前記トレンチを充填し、前記レベル間誘電絶縁体層の上面と同一面である上面を有する上部導体プレートを形成する工程とを含むMIMキャパシタ・デバイスを形成する方法。 - 前記工程(b)は、
(b1)前記トレンチの底部および側壁の上に、第1の導電層を付着する工程と、
(b2)前記第1の導電層のうち前記トレンチの側壁から離れた位置にある選択領域上に、レジストを付着してパターニングする工程と、
(b3)前記第1の導電層のうち前記レジストが付着されていない部分を除去することにより、前記トレンチの底部コーナーに達しない下部導体プレートを形成する工程と、
(b4)前記レジストを除去する工程と、
を含む、請求項5に記載の方法。 - 前記工程(c)は、前記下部導体プレート、該下部導体プレートが設けられていない前記トレンチの底部、前記トレンチの側壁及び前記レベル間誘電絶縁体層上に誘電体層を形成し、
前記工程(d)は、
(d1)前記誘電体層の上に、第2の導電層を付着する工程と、
(d2)前記第2の導電層の上に第3の導電層を付着する工程と、
(d3)前記第2および第3の導電層と、前記誘電体層とを平坦化することによって、
前記上部導体プレートを形成する工程と、
を含む、請求項5に記載の方法。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/811,965 US6576525B2 (en) | 2001-03-19 | 2001-03-19 | Damascene capacitor having a recessed plate |
US09/811965 | 2001-03-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2002313939A JP2002313939A (ja) | 2002-10-25 |
JP3872362B2 true JP3872362B2 (ja) | 2007-01-24 |
Family
ID=25208087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002060480A Expired - Fee Related JP3872362B2 (ja) | 2001-03-19 | 2002-03-06 | キャパシタ・デバイス及びこれを形成する方法 |
Country Status (3)
Country | Link |
---|---|
US (2) | US6576525B2 (ja) |
JP (1) | JP3872362B2 (ja) |
TW (1) | TW564488B (ja) |
Families Citing this family (22)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6853079B1 (en) | 2002-08-15 | 2005-02-08 | National Semiconductor Corporation | Conductive trace with reduced RF impedance resulting from the skin effect |
US6740956B1 (en) | 2002-08-15 | 2004-05-25 | National Semiconductor Corporation | Metal trace with reduced RF impedance resulting from the skin effect |
US6949442B2 (en) * | 2003-05-05 | 2005-09-27 | Infineon Technologies Ag | Methods of forming MIM capacitors |
IL157838A (en) * | 2003-09-10 | 2013-05-30 | Yaakov Amitai | High-brightness optical device |
WO2005069372A1 (en) * | 2003-12-18 | 2005-07-28 | International Business Machines Corporation | Carbon nanotube conductor for trench capacitors |
US7282404B2 (en) * | 2004-06-01 | 2007-10-16 | International Business Machines Corporation | Inexpensive method of fabricating a higher performance capacitance density MIMcap integrable into a copper interconnect scheme |
US7115467B2 (en) * | 2004-07-30 | 2006-10-03 | Texas Instruments Incorporated | Metal insulator metal (MIM) capacitor fabrication with sidewall barrier removal aspect |
US7250334B2 (en) * | 2004-07-31 | 2007-07-31 | Texas Instruments Incorporated | Metal insulator metal (MIM) capacitor fabrication with sidewall spacers and aluminum cap (ALCAP) top electrode |
US7713885B2 (en) * | 2005-05-11 | 2010-05-11 | Micron Technology, Inc. | Methods of etching oxide, reducing roughness, and forming capacitor constructions |
US7406394B2 (en) | 2005-08-22 | 2008-07-29 | Applied Materials, Inc. | Spectra based endpointing for chemical mechanical polishing |
US20070057305A1 (en) | 2005-09-13 | 2007-03-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | MIM capacitor integrated into the damascene structure and method of making thereof |
KR100678640B1 (ko) * | 2005-11-12 | 2007-02-05 | 삼성전자주식회사 | Mim 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
US7964470B2 (en) | 2006-03-01 | 2011-06-21 | Taiwan Semiconductor Manufacturing Company, Ltd. | Flexible processing method for metal-insulator-metal capacitor formation |
KR100827437B1 (ko) * | 2006-05-22 | 2008-05-06 | 삼성전자주식회사 | Mim 커패시터를 구비하는 반도체 집적 회로 장치 및이의 제조 방법 |
DE102006025405B4 (de) * | 2006-05-31 | 2018-03-29 | Globalfoundries Inc. | Verfahren zur Herstellung einer Metallisierungsschicht eines Halbleiterbauelements mit unterschiedlich dicken Metallleitungen |
US8101494B2 (en) * | 2008-08-14 | 2012-01-24 | International Business Machines Corporation | Structure, design structure and method of manufacturing a structure having VIAS and high density capacitors |
US8546914B2 (en) * | 2011-07-19 | 2013-10-01 | United Microelectronics Corp. | Embedded capacitor structure and the forming method thereof |
US20140145345A1 (en) * | 2012-11-27 | 2014-05-29 | Infineon Technologies Ag | Method of forming a semiconductor structure, and a semiconductor structure |
DE102014200869B4 (de) * | 2013-11-22 | 2018-09-20 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Integrierter Kondensator und Verfahren zum Herstellen desselben und dessen Verwendung |
US9373680B1 (en) * | 2015-02-02 | 2016-06-21 | Globalfoundries Inc. | Integrated circuits with capacitors and methods of producing the same |
BR112019002265B1 (pt) * | 2016-08-05 | 2022-11-01 | Nissan Motor Co., Ltd | Capacitor semicondutor |
US10868107B2 (en) | 2017-06-20 | 2020-12-15 | Taiwan Semiconductor Manufacturing Company, Ltd. | Trench capacitor and method of forming the same |
Family Cites Families (32)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4997790A (en) | 1990-08-13 | 1991-03-05 | Motorola, Inc. | Process for forming a self-aligned contact structure |
JPH04316324A (ja) | 1991-04-16 | 1992-11-06 | Mitsubishi Electric Corp | 半導体装置における埋め込み配線接続構造の形成方法 |
US5498889A (en) * | 1993-11-29 | 1996-03-12 | Motorola, Inc. | Semiconductor device having increased capacitance and method for making the same |
US5489548A (en) | 1994-08-01 | 1996-02-06 | Texas Instruments Incorporated | Method of forming high-dielectric-constant material electrodes comprising sidewall spacers |
US5691219A (en) * | 1994-09-17 | 1997-11-25 | Kabushiki Kaisha Toshiba | Method of manufacturing a semiconductor memory device |
US5576240A (en) * | 1994-12-09 | 1996-11-19 | Lucent Technologies Inc. | Method for making a metal to metal capacitor |
US5708559A (en) | 1995-10-27 | 1998-01-13 | International Business Machines Corporation | Precision analog metal-metal capacitor |
US5661064A (en) * | 1995-11-13 | 1997-08-26 | Micron Technology, Inc. | Method of forming a capacitor having container members |
US5914851A (en) | 1995-12-22 | 1999-06-22 | International Business Machines Corporation | Isolated sidewall capacitor |
KR100199095B1 (ko) | 1995-12-27 | 1999-06-15 | 구본준 | 반도체 메모리 셀의 캐패시터 구조 및 그 제조방법 |
US5905279A (en) * | 1996-04-09 | 1999-05-18 | Kabushiki Kaisha Toshiba | Low resistant trench fill for a semiconductor device |
US6069051A (en) | 1996-06-17 | 2000-05-30 | International Business Machines Corporation | Method of producing planar metal-to-metal capacitor for use in integrated circuits |
JP3607424B2 (ja) | 1996-07-12 | 2005-01-05 | 株式会社東芝 | 半導体装置及びその製造方法 |
KR100267087B1 (en) | 1997-01-07 | 2000-10-02 | Samsung Electronics Co Ltd | Manufacturing method of capacitor device |
JPH1154706A (ja) | 1997-08-06 | 1999-02-26 | Nec Corp | Mimキャパシタ及びその製造方法 |
US5976928A (en) | 1997-11-20 | 1999-11-02 | Advanced Technology Materials, Inc. | Chemical mechanical polishing of FeRAM capacitors |
US6344413B1 (en) * | 1997-12-22 | 2002-02-05 | Motorola Inc. | Method for forming a semiconductor device |
US6025226A (en) | 1998-01-15 | 2000-02-15 | International Business Machines Corporation | Method of forming a capacitor and a capacitor formed using the method |
US6081021A (en) | 1998-01-15 | 2000-06-27 | International Business Machines Corporation | Conductor-insulator-conductor structure |
US5966611A (en) * | 1998-02-26 | 1999-10-12 | Micron Technology, Inc. | Semiconductor processing for forming capacitors by etching polysilicon and coating layer formed over the polysilicon |
US5969406A (en) | 1998-03-10 | 1999-10-19 | National Semiconductor | High linearity capacitor using a damascene tungsten stud as the bottom electrode |
US5946567A (en) | 1998-03-20 | 1999-08-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for making metal capacitors for deep submicrometer processes for semiconductor integrated circuits |
TW383494B (en) | 1998-04-21 | 2000-03-01 | United Microelectronics Corp | Structure and manufacturing method for capacitors |
US6278153B1 (en) * | 1998-10-19 | 2001-08-21 | Nec Corporation | Thin film capacitor formed in via |
US6037216A (en) | 1998-11-02 | 2000-03-14 | Vanguard International Semiconductor Corporation | Method for simultaneously fabricating capacitor structures, for giga-bit DRAM cells, and peripheral interconnect structures, using a dual damascene process |
TW406405B (en) * | 1998-11-26 | 2000-09-21 | Nanya Plastics Corp | Manufacture method of the trench-type capacitor |
US6320244B1 (en) * | 1999-01-12 | 2001-11-20 | Agere Systems Guardian Corp. | Integrated circuit device having dual damascene capacitor |
TW418506B (en) | 1999-07-07 | 2001-01-11 | Taiwan Semiconductor Mfg | DRAM capacitor fabricating by inlay technology |
US6498364B1 (en) * | 2000-01-21 | 2002-12-24 | Agere Systems Inc. | Capacitor for integration with copper damascene processes |
US6329234B1 (en) * | 2000-07-24 | 2001-12-11 | Taiwan Semiconductor Manufactuirng Company | Copper process compatible CMOS metal-insulator-metal capacitor structure and its process flow |
US6362012B1 (en) * | 2001-03-05 | 2002-03-26 | Taiwan Semiconductor Manufacturing Company | Structure of merged vertical capacitor inside spiral conductor for RF and mixed-signal applications |
JP3983019B2 (ja) * | 2001-08-24 | 2007-09-26 | シャープ株式会社 | 埋め込み構造を有する基板の製造方法および表示装置の製造方法 |
-
2001
- 2001-03-19 US US09/811,965 patent/US6576525B2/en not_active Expired - Fee Related
-
2002
- 2002-03-06 JP JP2002060480A patent/JP3872362B2/ja not_active Expired - Fee Related
- 2002-03-15 TW TW091104919A patent/TW564488B/zh not_active IP Right Cessation
-
2003
- 2003-03-05 US US10/382,736 patent/US6664581B2/en not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
US6664581B2 (en) | 2003-12-16 |
US20030164514A1 (en) | 2003-09-04 |
US6576525B2 (en) | 2003-06-10 |
US20020130388A1 (en) | 2002-09-19 |
JP2002313939A (ja) | 2002-10-25 |
TW564488B (en) | 2003-12-01 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3872362B2 (ja) | キャパシタ・デバイス及びこれを形成する方法 | |
US6177329B1 (en) | Integrated circuit structures having gas pockets and method for forming integrated circuit structures having gas pockets | |
KR100307490B1 (ko) | 반도체 장치의 기생 용량 감소 방법 | |
US6001733A (en) | Method of forming a dual damascene with dummy metal lines | |
US6596579B1 (en) | Method of forming analog capacitor dual damascene process | |
JP3895126B2 (ja) | 半導体装置の製造方法 | |
JP5558662B2 (ja) | デバイス、方法(mimキャパシタおよびその製造方法) | |
JP2008205470A (ja) | 半導体素子の微細金属配線パターンの形成方法 | |
US10141395B2 (en) | High-K metal-insulator-metal capacitor and method of manufacturing the same | |
US6352916B1 (en) | Method of forming plugs in multi-level interconnect structures by partially removing conductive material from a trench | |
KR100806034B1 (ko) | Mim 캐패시터를 가지는 반도체 소자 및 그 제조방법 | |
JP2004214659A (ja) | 半導体素子のコンタクト形成方法 | |
US20070072334A1 (en) | Semiconductor fabrication process employing spacer defined vias | |
KR20110136473A (ko) | 반도체 장치 및 반도체 장치의 제조 방법 | |
TW544697B (en) | Wave shape capacitor and manufacturing method thereof | |
KR100545202B1 (ko) | 캐패시터 제조 방법 | |
US6603163B2 (en) | Semiconductor device with capacitor and method of manufacturing thereof | |
US7956398B2 (en) | Capacitor of semiconductor device and method of fabricating the same | |
US7018903B2 (en) | Method of forming semiconductor device with capacitor | |
US7176082B2 (en) | Analog capacitor in dual damascene process | |
JP2004023033A (ja) | 半導体装置 | |
JP2004039724A (ja) | 半導体装置およびその製造方法 | |
JP2008252044A (ja) | Mim容量素子を備える半導体装置及びその製造方法 | |
US20130234288A1 (en) | Trench Structure for an MIM Capacitor and Method for Manufacturing the Same | |
TWI847585B (zh) | 半導體元件的製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20020306 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20020624 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050704 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050719 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20051017 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20051020 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060118 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20061010 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061019 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131027 Year of fee payment: 7 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |