JP3867312B2 - イオン注入方法 - Google Patents

イオン注入方法 Download PDF

Info

Publication number
JP3867312B2
JP3867312B2 JP34677195A JP34677195A JP3867312B2 JP 3867312 B2 JP3867312 B2 JP 3867312B2 JP 34677195 A JP34677195 A JP 34677195A JP 34677195 A JP34677195 A JP 34677195A JP 3867312 B2 JP3867312 B2 JP 3867312B2
Authority
JP
Japan
Prior art keywords
ion implantation
vertical transfer
photoresist layer
mask pattern
unit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP34677195A
Other languages
English (en)
Other versions
JPH09162137A (ja
Inventor
淳 浅井
洋一 大塚
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP34677195A priority Critical patent/JP3867312B2/ja
Publication of JPH09162137A publication Critical patent/JPH09162137A/ja
Application granted granted Critical
Publication of JP3867312B2 publication Critical patent/JP3867312B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Landscapes

  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Physical Vapour Deposition (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Description

【0001】
【発明の属する技術分野】
本発明は、イオン注入方法に関し、更に詳細にはイオン注入領域の位置及び面積を微細に調整できるイオン注入方法、特にCCD撮像素子の垂直転送部の形成に適したイオン注入方法に関するものである。
【0002】
【従来の技術】
一般に、基板にイオンを注入してイオン注入領域を形成する際、イオン注入は、ポリシリコン、SiO2 などのデバイス構成材料やホトレジスト等で形成されるマスクパターンの上から基板に向け施され、これによりパターンで定められた開口の位置及び面積に合致するようにイオン注入領域が形成されている。従って、イオン注入領域を所定通りの位置及び面積で基板に形成するためには、ホトリソグラフィ法等で形成するマスクパターンの精度を高める必要がある。
ホトリソグラフィ法でマスクパターンを形成する際、マスクパターンの精度を決める因子は、使用する光学装置の作動精度、例えばフォトリソグラフィステッパーの作動精度であって、特に、フォトリソグラフィステッパーのショット毎に移動する機械的精度である。従来、マスクパターンの開口の精度、従ってイオン注入領域の位置及び面積は、フォトリソグラフィステッパーの作動精度の限界から、0.1μm 以下の単位で微細に調整することは困難であった。
【0003】
【発明が解決しようとする課題】
ところで、半導体デバイスの微細化に伴い、イオン注入領域の位置及び面積を0.1μm 単位で制御する必要が生じて来ている。
ここで、CCD撮像素子を例にしてイオン注入領域の位置及び面積の調整の必要性を説明する。最近のCCD撮像素子では、単セル分離部(画素分離部)幅や蓄積電荷読み出し部幅が、マスク上で0.4〜0.7μm程度にまで縮小されており、また転送部幅も1μm程度になっている。従って、CCD撮像素子において、蓄積・転送電荷量を確保しつつ電場強度を緩和するためには、垂直転送部を形成するイオン注入領域の位置及び面積を0.1μm単位で調整することが必要である。
【0004】
図6から図8を参照しつつ、垂直転送部形成のための従来のイオン注入方法を説明する。図6は、垂直転送部形成のためのイオン注入が従来の方法で行われたCCD撮像素子の有効画素の積層構造10を示す断面図である。図6中、11はSi基板、12はp- 型のオーバーフローバリア層、13は絶縁膜、21はp- ウエルからなる転送バリア部、22はn型の垂直転送部、23はp- 型の読み出しバリア部、24はn型の受光部、25はp+ 型のホール蓄積部、26はチャネルストップ、31はポリシリコンからなる転送電極、32はポリシリコン酸化膜からなる絶縁膜、33はPSG等のパッシベーション膜及び34はAlからなる遮光膜である。
図6は、更に、基板表面の絶縁膜13の下側界面から約0.2〜0.3μm深さに位置する水平方向断面35に沿ったポテンシャルの電位を示している。断面35から下向きに+電位が取ってあり、電子にとっては上に凸のポテンシャルがバリアとなる。
【0005】
従来、垂直転送部を形成するために、先ず、基板11上に、図7に示すように、ホトレジスト層40を成膜する。図7中、12はオーバーフローバリア層12、及び13は酸化絶縁膜である。
次いで、フォトレジスト層40をg線,i線,エキシマレーザーなどの光で露光し、現像して、所望のパターンを形成し、これをマスクとして第1次イオン注入及び第2次イオン注入を連続して行い、続いて熱処理を施し、注入した不純物イオンを拡散させている。第1次イオン注入により転送バリア部21を、第2次イオン注入により垂直転送部22をそれぞれ形成している。
イオン注入工程の後、引き続き、転送電極31、ホール蓄積部25、受光部24及びポリシリコン酸化膜32を形成し、図8に示すような積層構造を得る。更に、PSG等のパッシベーション膜33及びAlの遮光膜34を形成すると、図6に示すような積層構造10を備えたCCD撮像素子有効画素を得ることができる。
【0006】
ところで、蓄積・転送電荷量を確保しつつ電場強度を緩和するためには、垂直転送部下層21及び垂直転送部上層22を形成する際に、垂直転送部22の幅を転送バリア部21より僅かに小さくして、垂直転送部22を転送バリア部21により包み込むような形にすることが有効である。
しかし、従来の方法では、同じマスクパターンを使用して転送バリア部21及び垂直転送部22を形成しているので、第2次イオン注入により形成した垂直転送部の幅と第1次イオン注入により形成した転送バリア部の幅とは、図7に示すように、殆ど同じになる。
【0007】
そこで、転送バリア部21を形成する第1次イオン注入の際のマスクパターンの開口径より僅かに小さい開口径のマスクパターンを形成して第2次イオン注入を行って転送バリア部21の幅より狭い垂直転送部22を形成しようとしても、上述したように、このような高精度のマスク合わせを可能にするように、ホトリソグラフィ法で使用する装置の作動精度を高めることは難しい。従って、ステッパーの位置合わせ精度の限界から、通常、0.1μm程度のズレが発生するため、所望のマスクパターンを得ることはできない。
また、注入イオンの拡散を制御して垂直転送部の幅を調整しようとしても、それは技術的に難しく、注入する不純物元素の種類により熱拡散係数が異なるため、垂直転送部22の幅は、転送バリア部21の幅に対して僅かに異なるものの、イオン注入時に同一パターンを使用している限り、基本的には深さ方向にしか自由度が無いことが判る。
【0008】
以上、説明したように、従来の方法では、イオン注入領域の位置及び面積を微細に調整できるようなマスクパターンを得ることは難しい。そこで、本発明の目的は、イオン注入に際し、マスクパターンの開口の位置及び面積を微細に調整する方法を提供することである。
【0009】
【課題を解決するための手段】
上記目的を達成するために、本発明に係るイオン注入方法は、基板上にホトレジスト層からなるマスクパターンを形成し、ホトレジスト層をマスクにしてイオン注入する際、
ホトレジスト層にリフロー熱処理を施して、マスクパターンの開口部の下端縁の開口径を縮小させ、それによってイオン注入領域の位置及び面積を調整することを特徴としている。
【0010】
リフロー熱処理の条件は、縮小させる割合、使用するホトレジストの種類、マスクパターンの開口の大きさ等により異なり、実績、実験等により決定する。
【0011】
本発明に係るイオン注入方法は、特にCCD撮像素子の垂直転送部の形成に適している。本発明に係るイオン注入方法は、CCD撮像素子の垂直転送部の形成工程で、基板の絶縁膜上にホトレジスト層からなるマスクパターンを形成し、ホトレジスト層をマスクにしてイオン注入により転送バリア部を形成し、次いで別のイオンを注入して垂直転送部を形成するに当たり、
ホトレジスト層にリフロー熱処理を施して、マスクパターンの開口部の下端縁の開口径を縮小させ、それによって垂直転送部を形成するイオン注入領域の位置及び面積を調整することを特徴としている。
【0012】
【発明の実施の形態】
以下に、実施例を挙げ、添付図面を参照して、本発明の実施の形態を具体的かつ詳細に説明する。
図1は本発明方法で形成したCCD撮像素子有効画素の積層構造のH方向断面図、図2から図5は図1の積層構造の形成に本発明方法を適用した場合のCCD撮像素子有効画素の各工程毎のH方向断面図である。
本発明方法では、従来の方法と同様にして、先ず、イオン注入によりSi基板11にp- 型のオーバーフローバリア層12を形成し、次いで熱酸化により絶縁膜13を成膜する。続いて、開口部42を有するマスクパターンをホトレジスト層40によってホトリソグラフィ法により形成し、次いで、図2に示すように、ホトレジスト層40をマスクにしてイオン注入によりp- ウエルからなる転送バリア部21を形成する。
【0013】
次に、ホトレジスト層40にリフロー熱処理を施して、開口部42の下端部44周りのホトレジスト層40を流動化し、それにより、図3に示すように下端部44の端縁46の開口径を縮小させる。リフロー熱処理の条件は、使用するホトレジストの種類に異なるが、例えばi線用ポジレジストを使用して、厚さを1〜2μm のマスクパターンを形成する場合には、基板を1〜10分の間100〜150℃の範囲の温度に維持することによりリフロー熱処理を施すことが出来る。また、適用パターンの開口幅は1μm程度が効果的である。
【0014】
次に、開口径を縮小させたマスクパターンを有するホトレジスト層40をマスクにして、垂直転送部22を形成するためのイオン注入を行う。この結果、図4に示すように、転送バリア部21より幅の狭い垂直転送部22を形成することができる。
引き続き、従来の方法と同様にして、転送電極31、ホール蓄積部25、受光部24及びポリシリコン酸化膜32を形成し、図4に示すような積層構造を得る。更に、従来の方法と同様にして、PSG等のパッシベーション膜33及びAlの遮光膜34を形成すると、図1に示すような積層構造48を備えたCCD撮像素子有効画素を得ることができる。
【0015】
ホール蓄積部25の蓄積電荷の読み出し特性は、読み出し部23の幅、不純物濃度、並びに転送バリア部21、垂直転送部22、受光部24、及びホール蓄積部25等のホール蓄積部25の周辺のポテンシャルにより決定される。
本発明方法により形成した積層構造48の基板表面の絶縁膜13の下側界面から約0.2〜0.3μm深さに位置する水平方向断面35に沿ったポテンシャルは、図1に示す通りである。図1では、断面35から下向きに+電位が取ってある。尚、図1の一点鎖線は、図6の一点鎖線と一致する位置に延びている。
【0016】
本発明方法で作製した図1に示すCCD撮像素子の積層構造48は、従来の方法で作製した図6に示すCCD撮像素子の積層構造10と比較して、垂直転送部21の水平方向(以下、H方向と略記)幅が小さく、p−ウェルからなる転送バリア部22によって包むように形成されている。
しかも、転送バリア部22が読み出し部23やチャンネルストップ26と連続しているので、転送バリア部22は、読み出し部23を実効的に幅広くかつ不純物濃度を高くし、更には同様にチャンネルストップ26を幅広くかつ不純物濃度を高くするか、濃度勾配を緩和するかすることができる。
よって、本実施例では、図1に示すように、読み出し部23およびチャンネルストップ26のポテンシャルピーク位置が、従来の方法により作製した図6に示す積層構造10に比べて、受光部24より垂直転送部22の近くに位置している。それにより、ポテンシャルスロープが受光部24側に長くなって、読み出し部23に入射した光が光電変換して発生した電子は、容易に受光部24側へ移動することができるので、スミア量が減り、また感度が向上する。
【0017】
また、垂直転送部22と読み出し部23との境界、垂直転送部22とチャンネルストップ26との界面において、垂直転送部22の不純物濃度勾配が、従来の方法により作製した図6に示す積層構造10に比べて、緩やかに出来るため、電場強度が低減され、熱励起で湧き出す電子・ホールが減少するので、それが発生原因となるノイズが低減され、また結晶欠陥が発生原因となる白線縦筋ノイズが低減される。
【0018】
以上のように、本発明方法によれば、ホトレジスト層をリフローさせて開口径を縮小させると言うセルフアライメント手法により、イオン注入領域を微細な面積、例えば0.1μm 単位で縮小できると評価できる。
【0019】
以上の実施例では、CCD撮像素子の垂直転送部の形成を例にして説明したが、MOSトランジスタの製造方法で広く用いられるLDD法と同様の作用によって、開口縁の両端において不純物濃度勾配が緩やかになる。よって、MOSトランジスタの製造方法にも適用できる。特に、LDD型のMOSFETの製造の際のイオン注入に当たり、イオン注入領域の位置及び面積を微細に調整する時にも適用できる。
【0020】
【発明の効果】
本発明によれば、半導体素子の製造において、基板上にホトレジスト層からなるマスクパターンを形成し、ホトレジスト層をマスクにしてイオン注入する際、ホトレジスト層にリフロー熱処理を施して、マスクパターンの開口部の下端縁の開口径を縮小させ、それによって(1)第1次イオン注入及び第2次イオン注入を連続して行う場合でも、後に注入する第2次イオン注入のイオン注入領域の面積を先に注入する第1次イオン注入のイオン注入領域の面積よりも小さくでき、また(2)パターンの開口面積変更を自己整合を保持しつつ行える。
本発明方法では、フォトリソグラフィステッパーの合わせずれが含まれないため、精度の高いパターン開口の位置、面積の微細調整を行うことができる。
また、本発明方法をCCD撮像素子の垂直転送部の形成に適用した場合、スミア量及びノイズを低減させることができる。
【図面の簡単な説明】
【図1】本発明方法により製造したCCD素子有効画素の積層構造を示すH方向断面図である。
【図2】基板上にホトレジスト膜を成膜し、マスクパターンを形成し、第1次イオン注入を行って転送バリア部を形成した状態での基板のH方向断面図である。
【図3】ホトレジスト層をリフローさせた状態での基板のH方向断面図である。
【図4】第2次イオン注入を行って垂直転送部を形成した状態での基板のH方向断面図である。
【図5】図4に引き続く工程で得た積層構造を示す基板のH方向断面図である。
【図6】従来方法により製造したCCD素子有効画素の積層構造を示すH方向断面図である。
【図7】従来方法により形成した転送バリア部及び垂直転送部を示す基板のH方向断面図である。
【図8】図7に引き続く工程で得た積層構造を示す基板のH方向断面図である。
【符号の説明】
10 従来方法により得たCCD撮像素子の有効画素の積層構造
11 Si基板
12 オーバーフローバリア
13 絶縁膜
21 転送バリア部
22 垂直転送部
23 読み出しバリア層
24 受光部
25 ホール蓄積部
26 チャネルストップ
31 転送電極
32 絶縁膜
33 PSG膜
34 遮光膜
35 水平断面
40 ホトレジスト層
42 開口部
44 下端部
46 端縁
48 本発明方法により得たCCD撮像素子の有効画素の積層構造

Claims (1)

  1. CCD撮像素子の垂直転送部の形成工程で、基板の絶縁膜上にホトレジスト層からなるマスクパターンを形成し、ホトレジスト層をマスクにしてイオン注入により転送バリア部を形成し、次いで別のイオンを注入して垂直転送部を形成するに当たり、
    ホトレジスト層にリフロー熱処理を施して、マスクパターンの開口部の下端縁の開口径を縮小させ、それによって垂直転送部を形成するイオン注入領域の位置及び面積を調整することを特徴とするイオン注入方法。
JP34677195A 1995-12-13 1995-12-13 イオン注入方法 Expired - Fee Related JP3867312B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP34677195A JP3867312B2 (ja) 1995-12-13 1995-12-13 イオン注入方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP34677195A JP3867312B2 (ja) 1995-12-13 1995-12-13 イオン注入方法

Publications (2)

Publication Number Publication Date
JPH09162137A JPH09162137A (ja) 1997-06-20
JP3867312B2 true JP3867312B2 (ja) 2007-01-10

Family

ID=18385714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP34677195A Expired - Fee Related JP3867312B2 (ja) 1995-12-13 1995-12-13 イオン注入方法

Country Status (1)

Country Link
JP (1) JP3867312B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3694504B2 (ja) 2002-12-20 2005-09-14 沖電気工業株式会社 ゲート電極の形成方法およびそれを用いた半導体装置の製造方法
JP5224685B2 (ja) * 2005-12-19 2013-07-03 キヤノン株式会社 光電変換装置、その製造方法、撮像モジュール及び撮像システム
JP4580886B2 (ja) * 2006-03-27 2010-11-17 株式会社東芝 半導体装置の製造方法
JP5194645B2 (ja) 2007-08-29 2013-05-08 ソニー株式会社 半導体装置の製造方法
DE112011104713T5 (de) * 2011-01-14 2013-10-17 Mitsubishi Electric Corporation Verfahren zum Herstellen einer Halbleitervorrichtung
US9236257B2 (en) * 2013-03-13 2016-01-12 Varian Semiconductor Equipment Associates, Inc. Techniques to mitigate straggle damage to sensitive structures

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6267876A (ja) * 1985-09-20 1987-03-27 Sony Corp 半導体装置の製造方法
JPH04196439A (ja) * 1990-11-28 1992-07-16 Seiko Epson Corp 半導体装置の製造方法
JPH04286361A (ja) * 1991-03-15 1992-10-12 Sony Corp 固体撮像装置
JP3185339B2 (ja) * 1992-03-19 2001-07-09 ソニー株式会社 電荷結合素子の製造方法
JP2842066B2 (ja) * 1992-08-03 1998-12-24 日本電気株式会社 固体撮像装置及びその製造方法
JP3341517B2 (ja) * 1995-02-09 2002-11-05 ソニー株式会社 電荷結合デバイス型の固体撮像素子およびその製造方法

Also Published As

Publication number Publication date
JPH09162137A (ja) 1997-06-20

Similar Documents

Publication Publication Date Title
US7186595B2 (en) Solid picture element manufacturing method
JPH04355964A (ja) 固体撮像装置及びその製造方法
TW202203445A (zh) 增加有效通道寬度之電晶體
TW202205651A (zh) 具有增加的有效通道寬度之電晶體
JP3867312B2 (ja) イオン注入方法
JPS6244818B2 (ja)
EP0915520A1 (en) Solid-state image pickup device, process for its manufacture, and method of driving the device
JP3322341B2 (ja) 光電変換素子、それを用いた固体撮像素子およびその製造方法
JP3326798B2 (ja) 固体撮像装置
JP2000012828A (ja) Ccd固体撮像素子の製造方法
JPH1140794A (ja) 固体撮像素子の製造方法及び固体撮像素子
JP2000223687A (ja) 固体撮像素子の製造方法
JP2526512B2 (ja) 固体撮像装置の製造方法
JP3384509B2 (ja) 固体撮像素子
JP2002190587A (ja) 固体撮像装置の製造方法
KR100240188B1 (ko) 고체촬상소자 및 그 제조방법
JPH0864796A (ja) 固体撮像装置の製造方法
JPH0685233A (ja) 固体撮像装置の製造方法
JP4826067B2 (ja) 固体撮像装置の製造方法および半導体装置の製造方法
JP3320589B2 (ja) 固体撮像素子及びその製造方法
JPH0294568A (ja) 固体撮像装置の製造方法
JPH04279061A (ja) 固体撮像素子の製造方法
JP2768452B2 (ja) 固体撮像装置の製造方法
JPS62298163A (ja) 固体撮像素子の製造方法
JPH06169076A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050301

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050426

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060919

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20061002

LAPS Cancellation because of no payment of annual fees